KR960042960A - 반도체 장치의 접촉창 형성방법 - Google Patents

반도체 장치의 접촉창 형성방법 Download PDF

Info

Publication number
KR960042960A
KR960042960A KR1019950013075A KR19950013075A KR960042960A KR 960042960 A KR960042960 A KR 960042960A KR 1019950013075 A KR1019950013075 A KR 1019950013075A KR 19950013075 A KR19950013075 A KR 19950013075A KR 960042960 A KR960042960 A KR 960042960A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
forming
insulating layer
etching
contact window
Prior art date
Application number
KR1019950013075A
Other languages
English (en)
Other versions
KR0151048B1 (ko
Inventor
김병철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950013075A priority Critical patent/KR0151048B1/ko
Priority to JP8116078A priority patent/JPH08330428A/ja
Priority to US08/652,235 priority patent/US5714038A/en
Publication of KR960042960A publication Critical patent/KR960042960A/ko
Application granted granted Critical
Publication of KR0151048B1 publication Critical patent/KR0151048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치의 접촉창 형성방법에 대해 기재되어 있다. 이는, 반도체 기판 상에 층간절연층을 형성하는 제1공정, 접촉창이 형성될 영역을 노츨시키는 감광막 패턴을 형성하는 제2공정, 결과물 전면에 제1물질막을 형성하는 제3공정, 제1물질막을 이방성식각하여 감광막 패턴의 측벽에 스페이서를 형성하는 제4공정, 감광막 패턴을 식각마스크로 한 이방성 식각을 행함으로써 층간절연층에 접촉창을 형성하는 제5공정을 포함하는 것을 특징으로 한다. 따라서, 금속 배선의 스텝 커버리지가 개선되고, 감광막 패턴이 쓰러질 가능성이 줄었으며, 하부 도전층의 노출이 억제되고, 접촉창 개구부 크기를 균일하게 조절하는 것이 용이해졌다.

Description

반도체 장치의 접촉창 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명의 제1실시예에 의한 반도체 장치의 접촉창 형성방법을 공정 순서대로 설명하기 위해 도시한 단면도들이다.

Claims (16)

  1. 반도체 기판 상에 층간절연층을 형성하는 제1공정; 접촉창이 형성될 영역을 노출시키는 감광막 패턴을 형성하는 제2공정; 결과물 전면에 제1물질막을 형성하는 제3공정; 상기 제1물질막을 이방성식각하여 상기 감광막 패턴의 측벽에 스페이서를 형성하는 제4공정; 상기 감광막 패턴을 식각마스크로 한 이방성 식각을 행함으로써 상기 층간절연층에 접촉창을 형성하는 제5공정을 포함하는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  2. 제1항에 있어서, 상기 제4공정 및 제5공정은 동일한 챔버내에서 연속적으로 행해지는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  3. 제1항에 있어서, 상기 제1공정 이후, 상기 충간절연층을 에치백함으로써 충간절연층의 두께를 낮추는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  4. 제1항에 있어서. 상기 충간절연층은 그 표면이 평탄한 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  5. 제1항에 있어서, 상기 충간절연층 및 제1물질막은, 상기 이방성 식각에 대해, 그 식각율이 유사한 물질로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  6. 제5항에 있어서, 상기 충간절연층은 BPSG 또는 O3-TEOS로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  7. 제6항에 있어서, 상기 BPSG는 침적된 후, 800℃∼900℃, 질소 분위기에서 어닐되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  8. 제5항에 있어서, 상기 제1물질막은 저온중착된 산화막으로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  9. 제1항에 있어서, 상기 제1공정 후, 상기 충간절연층 상에 제2물질막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  10. 제9항에 있어서, 상기 충간절연층, 제1물질막 및 제2물질막은, 상기 이방성 식각에 대해, 그 식각율이 유사한 물질로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  11. 제10항에 있어서, 상기 제2물질막은 PE-TEOS 등과 같은 산화막 또는 실리콘 나이트라이드로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  12. 반도체 기판 상에 층간절연층을 형성하는 제1공정; 상기 충간절연층 상에 제1물질막을 형성하는 제2공정; 상기 제1물질막 상에 접촉창이 형성될 영역의 상기 제1물질막을 노출시키는 감광막 패턴을 형성하는 제3공정; 상기 감광막 패턴을 식각마스크로 하고, 상기 제1물질막 및 충간절연층을 식각대상물로 한 이방성식각을 행함으로써 접촉창이 형성될 영역의 충간절연층을 표면으로 노출시키는 홈을 형성하는 제4공정; 상기 감광막 패턴을 제거하는 제5공정; 결과물 전면에 제2물질막을 형성하는 제6공정; 상기 제2물질막을 이방성식각하여 상기 홈의 측벽에 스페이서를 형성하는 제7공정; 및 상기 제1물질막, 스페이서 및 충간절연층을 이방성식각함으로써 접촉창을 형성하는 제8공정을 포함하는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  13. 제12항에 있어서, 상기 제7공정 및 제8공정은 동일한 챔버내에서 연속적으로 행해지는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  14. 제12항에 있어서, 상기 층간절연충, 제1물질막 및 제2물질막은, 제8공정에서 행해지는 상기 이방성식각에 대해, 유사한 식각율을 갖는 물질로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  15. 제14항에 있어서, 상기 충간절연층은 BPSG 또는 O3-TEOS로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  16. 제14항에 있어서, 상기 제1물질막 및 제2물질막은 PE-TEOS과 같은 산화막 또는 실리콘 나이트라이드로 형성되는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013075A 1995-05-24 1995-05-24 반도체 장치의 접촉창 형성방법 KR0151048B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013075A KR0151048B1 (ko) 1995-05-24 1995-05-24 반도체 장치의 접촉창 형성방법
JP8116078A JPH08330428A (ja) 1995-05-24 1996-05-10 半導体装置のコンタクトホールの形成方法
US08/652,235 US5714038A (en) 1995-05-24 1996-05-23 Method for forming contact hole of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013075A KR0151048B1 (ko) 1995-05-24 1995-05-24 반도체 장치의 접촉창 형성방법

Publications (2)

Publication Number Publication Date
KR960042960A true KR960042960A (ko) 1996-12-21
KR0151048B1 KR0151048B1 (ko) 1998-12-01

Family

ID=19415277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013075A KR0151048B1 (ko) 1995-05-24 1995-05-24 반도체 장치의 접촉창 형성방법

Country Status (3)

Country Link
US (1) US5714038A (ko)
JP (1) JPH08330428A (ko)
KR (1) KR0151048B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172969A (ja) * 1996-12-06 1998-06-26 Nec Corp 半導体装置の製造方法
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6660456B2 (en) 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips
US7615479B1 (en) 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
IT1225631B (it) * 1988-11-16 1990-11-22 Sgs Thomson Microelectronics Rastremazione di fori attraverso strati dielettrici per formare contatti in dispositivi integrati.
JPH06112151A (ja) * 1992-09-30 1994-04-22 Seiko Instr Inc 半導体装置およびその製造方法
US5409743A (en) * 1993-05-14 1995-04-25 International Business Machines Corporation PECVD process for forming BPSG with low flow temperature
US5567270A (en) * 1995-10-16 1996-10-22 Winbond Electronics Corp. Process of forming contacts and vias having tapered sidewall

Also Published As

Publication number Publication date
JPH08330428A (ja) 1996-12-13
KR0151048B1 (ko) 1998-12-01
US5714038A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
KR940012660A (ko) 반도체 장치의 제조방법
KR970067641A (ko) 반도체 소자의 접촉창 형성방법
KR960042960A (ko) 반도체 장치의 접촉창 형성방법
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
JPS5764927A (en) Manufacture of semiconductor device
KR100412137B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR950021107A (ko) 콘택홀 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR980006461A (ko) 박막 트랜지스터의 게이트절연막 식각방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR980005506A (ko) 반도체장치의 플로팅게이트 형성방법
KR950021128A (ko) 반도체 소자 제조방법
KR970030284A (ko) 반도체 소자의 스페이서 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR970030404A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR970052793A (ko) 반도체소자의 제조방법
KR970052486A (ko) 측벽 산화막을 가지는 접촉창 형성 방법
KR960042911A (ko) 반도체 소자의 미세 패턴 형성 방법
KR970052292A (ko) 반도체소자의 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR20050064319A (ko) 반도체 소자의 제조방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR960043203A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee