JPH08330428A - 半導体装置のコンタクトホールの形成方法 - Google Patents

半導体装置のコンタクトホールの形成方法

Info

Publication number
JPH08330428A
JPH08330428A JP8116078A JP11607896A JPH08330428A JP H08330428 A JPH08330428 A JP H08330428A JP 8116078 A JP8116078 A JP 8116078A JP 11607896 A JP11607896 A JP 11607896A JP H08330428 A JPH08330428 A JP H08330428A
Authority
JP
Japan
Prior art keywords
forming
interlayer insulating
contact hole
insulating layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8116078A
Other languages
English (en)
Inventor
Byeung-Chul Kim
柄撤 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH08330428A publication Critical patent/JPH08330428A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Abstract

(57)【要約】 【課題】 半導体装置のコンタクトホールの形成方法を
提供する。 【解決手段】 半導体基板３０上に層間絶縁層３８を形
成する第１段階、コンタクトホールが形成される領域を
露出させる感光膜パターンを形成する第２段階、結果物
基板の全面に第１物質膜を形成する第３段階、前記第１
物質膜を異方性蝕刻して感光膜パターンの側壁にスペー
サを形成する第４段階、感光膜パターンを蝕刻マスクと
した異方性蝕刻を行うことにより、層間絶縁層３８にコ
ンタクトホールを形成する第５段階を含む。従って、導
電層４８のステップカバレージが改善され、感光膜パタ
ーンがリフティングされる可能性が減り、下部導電層の
露出が抑制され、コンタクトホールの開口部の大きさを
均一に調節することが容易になった。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に、半導体装置のコンタクトホールの形成
方法に関する。
【０００２】
【従来の技術】最近、半導体装置の集積度が増加するこ
とにより、コンタクトホールの直径とコンタクトホール
の間の距離は減る。コンタクトホールの横縦比が日毎に
悪化されている現在の半導体装置においては、主にコン
タクトホールの形成方法がステップカバレージが不良の
導電層の配線において信頼度を決定する。従って、導電
層のステップカバレージを改善しうるコンタクトホール
の形成方法が必要である。
【０００３】コンタクトホールが形成される物質層を、
緩衝酸化膜蝕刻液（Buffered OxideEtchant；以下B.O.E
と呼ぶ）等と同じ湿式蝕刻液で等方性蝕刻した後、順
次に異方性蝕刻することによりコンタクトホールを形成
する方法が提案された。図１は従来の方法によって形成
された半導体装置のコンタクトホールを示した断面図で
ある。
【０００４】部材番号１０は半導体基板を、１２は不純
物層を、１４はゲート電極を、１６はビットラインを、
１８は層間絶縁層を、２０は感光膜パターンを、そして
２２はコンタクトホールを示す。半導体基板１０に不純
物層１２が形成されていて、これらの不純物層の間にゲ
ート電極１４及びビットライン１６が形成されている。
層間絶縁層１８はゲート電極及びビットラインを他の導
電層（図示せず）から絶縁させるための目的で形成され
ている。コンタクトホール２２は前記層間絶縁層に形成
されて不純物層１２を露出させる。
【０００５】前記コンタクトホール２２は、第１、層間
絶縁層１８の上に不純物層１２と対応するホールを有す
る感光膜パターン２０を形成する段階と、第２、前記感
光膜パターンを蝕刻マスクとして、前記層間絶縁層をB.
O.E 等のような湿式蝕刻液で等方性蝕刻する段階と、第
３、層間絶縁層を異方性蝕刻する段階で形成される。前
述した従来のコンタクトホールの形成方法は、その実施
が容易であり、横縦比の改善にも効果があって広く利用
されている。しかし、第１、導電層のステップカバレー
ジの特性を改善するためにB.O.E 等による等方性蝕刻を
過度にすると、垂直は勿論水平方向へも多くの量の層間
絶縁層が蝕刻され、蝕刻マスクとして利用された感光膜
パターンが取られ、またビットライン１６のような下部
導電層が露出（図１Ｃ部分）される。
【０００６】第２、過度の等方性蝕刻により、隣り合う
コンタクトホールの間に尖点（Ａ部分）形成されるが、
これは導電線が切れる原因になる。第３、コンタクトホ
ール内に尖点等（Ｂ及びＣ部分）が発生して金属配線の
ステップカバレージを低下させる。第４、前記のような
等方性蝕刻は大体、蝕刻率が高いほうなのでコンタクト
ホールを願う大きさに容易に形成しにくい短小がある。
【０００７】
【発明が解決しようとする課題】本発明の目的は前記従
来の問題点を解決する半導体装置のコンタクトホールの
形成方法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
の、本発明の一態様による半導体装置のコンタクトホー
ルの形成方法は、半導体基板上に層間絶縁層を形成する
第１段階と、コンタクトホールが形成される領域を露出
させる感光膜パターンを形成する第２段階と、結果物基
板の全面に第１物質膜を形成する第３段階と、前記第１
物質膜を異方性蝕刻して前記感光膜パターンの側壁にス
ペーサを形成する第４段階と、前記感光膜パターンを蝕
刻マスクとした異方性蝕刻を行うことにより、前記層間
絶縁層にコンタクトホールを形成する第５段階を含むこ
とを特徴とする。
【０００９】前記第４段階及び第５段階は同一なチャン
バの内で連続的に行われることが望ましい。前記第１段
階以降、前記層間絶縁層をエッチバックすることにより
層間絶縁層の厚さを低くする段階をさらに包含すること
が望ましい。前記層間絶縁層はその表面が平坦なことが
望ましい。
【００１０】前記層間絶縁層及び第１物質膜は、前記異
方性蝕刻に対し、その蝕刻率が同じ物質で形成されるこ
とが望ましく、さらに望ましいことは、前記層間絶縁層
はBPSG及びO3-TEOS の中から何れか一つで形成され、前
記第１物質膜は低温蒸着された酸化膜で形成される。こ
の際、前記BPSGは堆積された後、８００℃〜９００℃、
窒素雰囲気でアニリングされることが望ましい。
【００１１】前記第１段階以降、前記層間絶縁層の上に
第１物質膜を形成する段階をさらに包含することが望ま
しい。この際、前記層間絶縁層、第１物質膜及び第２物
質膜は、前記異方性蝕刻に対し、その蝕刻率が同じ物質
で形成されることが望ましく、前記第２物質膜はPE-TEO
S のような酸化膜または窒化珪素の中から何れか一つで
形成されることが望ましい。
【００１２】前記目的を達成するための本発明の他の態
様による半導体装置のコンタクトホールの形成方法は、
半導体基板上に層間絶縁層を形成する第１段階と、前記
層間絶縁層の上に第１物質膜を形成する第２段階と、前
記第１物質膜上に、コンタクトホールが形成される領域
の前記第１物質膜を露出させる感光膜パターンを形成す
る第３段階と、前記感光膜パターンを蝕刻マスクとし
て、前記第１物質膜及び層間絶縁層を蝕刻対象物にした
異方性蝕刻を行うことによりコンタクトホールが形成さ
れる領域の層間絶縁層を露出させる溝を形成する第４段
階と、前記感光膜パターンを除去する第５段階と、結果
物基板の全面に第２物質膜を形成する第６段階と、前記
第２物質膜を異方性蝕刻して前記溝の側壁にスペーサを
形成する第７段階と、前記第１物質膜、スペーサ及び層
間絶縁層を異方性蝕刻することにより、コンタクトホー
ルを形成する第８段階を含むことを特徴とする。
【００１３】前記第７段階及び第８段階は同一なチャン
バの内で連続的に行われることが望ましい。前記層間絶
縁層、第１物質膜及び第２物質膜は、第８段階で行われ
る前記異方性蝕刻に対し、同じ蝕刻率を有する物質で形
成されることが望ましく、さらに望ましいことは、前記
層間絶縁層はBPSG及びO3-TEOS の中から何れか一つで形
成され、前記第１物質膜及び前記第２物質膜はPE-TEOS
のような酸化膜及び窒化珪素の中から何れか一つで形成
される。
【００１４】従って、本発明によるコンタクトホールの
形成方法によれば、導電層のステップカバレージが改善
され、感光膜パターンがリフティングされる可能性が減
り、下部導電層の露出が抑制され、コンタクトホールの
開口部の大きさを均一に調節することが容易になった。
【００１５】
【発明の実施の形態】
（第１実施例）図２乃至図５は本発明の第１実施例によ
る半導体装置のコンタクトホールの形成方法を工程の順
序の通りに示した図面図である。まず、図２は層間絶縁
層３８及び感光膜パターンを形成する段階を示す。これ
は、半導体基板３０に不純物層３２を形成する第１段階
と、前記半導体基板上に層間絶縁層３８を形成する第２
段階及び前記層間絶縁層の上にコンタクトホールが形成
される領域の前記層間絶縁層を露出させる感光膜パター
ン４０を形成する第３段階で進行される。
【００１６】この際、前記第１段階前後、ゲート電極３
４及びビットライン３６のような、下部導電層を形成す
る段階を追加しうる。前記層間絶縁層３８はその表面が
平坦に形成されるよう、例えば、化学−物理的ポリシン
グのような平坦化工程を経て形成されることが望まし
く、コンタクトホールの横縦比を低くするため、エッチ
バック工程によりその厚さを薄くすることが望ましい。
【００１７】また、前記層間絶縁層３８はBPSG（Boron
Phosphorous Silicate Glass）やO3-TEOS （Ozon-Tetra
Ethyl Ortho Silicate ）のような酸化物質を６０００
Å〜１２０００Åほどの厚さに沈積して形成する。この
際、前記BPSGを使用する場合、BPSG沈積後、７００℃〜
９５０℃の温度でアニリング処理をすることにより層間
絶縁層の表面平坦化を達成する。
【００１８】前記感光膜パターン４０は、例えば、フォ
トレジストのような感光物質で形成される。図３はスペ
ーサ４２を形成する段階を示す。これは、感光膜パター
ン４０が形成されている結果物全面に、所定の異方性蝕
刻に対し、前記層間絶縁層を形成する物質とその蝕刻率
が同じ（即ち、蝕刻選択度が悪い）物質を蒸着すること
により第１物質膜を形成する第１段階、前記第１物質膜
を異方性蝕刻することにより前記感光膜パターン４０の
側壁にスペーサ４２を形成する第２段階で進行される。
【００１９】前記第１物質膜は低温蒸着可能の酸化膜で
あり、例えば、１０００Å〜３０００Åほどの厚さに形
成される。図４はコンタクトホール４４を形成する段階
を示す。これは、前記感光膜パターン４０を蝕刻マスク
として、前記スペーサ（図３の部材番号４２）及び層間
絶縁層３８を異方性蝕刻する段階で進行される。
【００２０】前記層間絶縁層３８及びスペーサは所定の
異方性蝕刻に対し、その蝕刻率が同じ物質で形成されて
いるので同時に蝕刻される。前記コンタクトホール４４
はその上部が膨らんでいる模様（Ｄで示す）で形成され
るが、これはスペーサの模様がそのまま転写されるよう
に前記層間絶縁層はスペーサと同時に蝕刻されるからで
ある。
【００２１】図３のスペーサの形成段階と図４のコンタ
クトホールの形成段階は同一な装置（即ち、チャンバ）
内で順次的に進行されることも出来る。図５は障壁層４
６及び導電層４８を形成する段階を示す。これは、前記
感光膜パターン（図４の図面符号４０）を除去する第１
段階、感光膜パターンが除去された結果物の全面に障壁
金属層４６を形成する第２段階及び前記障壁金属層の上
に導電物質を堆積することにより導電層４８を形成する
第３段階で進行される。
【００２２】障壁金属層４６はチタン／窒化チタンを３
００Å〜１０００Åほどの厚さで堆積して形成され、前
記導電層４８はタングステンまたはアルミニウムのよう
な導電物質を沈積して形成される。コンタクトホールの
上部に尖点が形成されていないので、前記障壁金属層４
６及び導電層４８の短絡またはステップカバレージの不
良を起こさない。
【００２３】（第２実施例）図６乃至図７は本発明の第
２実施例による半導体装置のコンタクトホールの形成方
法を工程の順序の通りに説明するために示した図面図で
ある。層間絶縁層３８と感光膜パターン４０の間に、所
定の異方性蝕刻に対し、前記層間絶縁層を形成する物質
とその蝕刻率が類似の物質で形成された第２物質膜５０
を形成する段階をさらに追加することが第１実施例と違
う点である。
【００２４】第１実施例の説明と同じ段階で層間絶縁層
３８まで形成した後、前記層間絶縁層の上に第２物質膜
５０を形成する。次いで、感光膜パターン４０は第１実
施例の説明と同じ段階で形成される（図６）。 第１実施例の説明と同じ工程でスペーサ（図３の図面符
号４２）まで形成した後、前記スペーサ、第２物質膜５
０及び層間絶縁層３８を異方性蝕刻してコンタクトホー
ルを形成する。以降の工程は第１実施例の説明と同じで
ある（図７）。
【００２５】層間絶縁層３８、第１物質膜及び第２物質
膜５０は、所定の異方性蝕刻に対し、その蝕刻率が同じ
物質等で形成されることが望ましい。本実施例では、前
記層間絶縁層３８及び第１物質膜は前記第１実施例で使
用した物質等を使用して形成し、前記第２物質膜５０
は、例えば、PE-TEOS （Plasma Enhanced Tetra EthylO
rtho Silicate）または窒化けい素のような絶縁物質
を、例えば、１０００Å〜３０００Åほどの厚さで堆積
して形成した。
【００２６】第１及び第２実施例で、感光膜パターン４
０の代わりに、所定の異方性蝕刻に対し、前記層間絶縁
層３８、第１物質膜及び第２絶縁膜５０を形成する物質
とはその蝕刻率が違う（即ち、蝕刻選択度が良い）物質
で形成されたマスクパターンを使用することも出来るの
は当然である。前記マスクパターンを、例えば、多結晶
シリコンのような物質を使用して形成する場合、第１物
質膜は、低温蒸着が可能の酸化膜たけではなく高温蒸着
される酸化膜でも形成されうる。
【００２７】（第３実施例）図８及び図１２は本発明の
第３実施例による半導体のコンタクトホールの形成方法
を工程順序の通り説明するために示した断面図である。
図８は前記第１物質膜７０及び感光膜パターン７２を形
成する段階を示す。これは、半導体基板６０に不純物層
６２を形成する第１段階、前記半導体基板上に層間絶縁
層６８を形成する第２段階、前記層間絶縁層の上に第１
物質膜７０を形成する第３段階及び前記第１物質膜上に
コンタクトホールが形成される領域の前記層間絶縁層を
露出させる感光膜パターン７２を形成する第４段階で進
行される。
【００２８】前記第１物質膜７０は、所定の異方性蝕刻
に対し、前記層間絶縁層６８を形成する物質とはその蝕
刻率が同じ物質（即ち、蝕刻選択度が良くない物質）で
形成される。本実施例では、前記第１物質膜を形成する
物質として、例えば、酸化膜または窒化膜を使用する。
前記層間絶縁層６８及び感光膜パターン７２は第１実施
例で説明したような物質等で形成される。
【００２９】第１実施例で行われた層間絶縁層の厚さの
減少のためのエッチバック工程及び平坦化工程は行わな
くても良い。図９は溝７４を形成する段階を示す。これ
は前記感光膜パターン（図８の図面符号７２）を利用し
て第１物質膜７０及び層間絶縁層６８を蝕刻することに
より溝７４を形成する第１段階及び前記感光膜パターン
を除去する第２段階で進行される。
【００３０】前記溝７４はコンタクトホールが形成され
る領域の層間絶縁層を露出させる模様で形成される。図
１０はスペーサ７６を形成する段階を示す。これは、前
記感光膜パターンを除去する第１段階、溝が形成されて
いる結果物の全面に第２物質膜を形成する第２段階及び
前記第２物質膜を異方性蝕刻することにより前記溝の側
壁にスペーサ７６を形成する第３段階で進行される。
【００３１】前記第２絶縁膜は、所定の異方性蝕刻に対
し、前記第１物質膜７０及び前記層間絶縁層６８を形成
する物質とはその蝕刻率が類似する物質（即ち、蝕刻選
択度が良くない物質）で形成されることが望ましい。本
実施例では前記第２絶縁膜を、例えば、１０００Å〜３
０００Åほどの厚さで沈積して形成する。図１１はコン
タクトホール７８を形成する段階を示す。これは、前記
第１物質膜（図１０の図面符号７０）、スペーサ（図１
０の図面符号７６）及び層間絶縁層６８を異方性蝕刻す
る段階で進行される。
【００３２】前記異方性蝕刻の段階は半導体基板が露出
されるまで行われる。図１０のスペーサの形成のための
蝕刻工程と図１１のコンタクトホールの形成のための蝕
刻工程は同一な半導体装置（即ち、チャンバ）内で順次
的に行われることも出来る。図１２は障壁金属層８０及
び導電層８２を形成する段階を示したものであり、これ
は前記第１実施例の説明と同じ段階で進行される。
【００３３】
【発明の効果】従って、本発明による半導体装置のコン
タクトホールの形成方法によれば、B.O.E 等による等方
性蝕刻を行わなくても良いので、第１、過度の等方性蝕
刻から始まる感光膜パターンのリフティング及び下部導
電層の露出が発生しない。
【００３４】第２、お互いに隣り合うコンタクトホール
の間及び内に尖点が形成されないので、導電層の切れ及
びステップカバレージの低下を防止する。第３、感光膜
パターンによってコンタクトホールの大きさが調節され
るので所望の大きさの通りに容易にコンタクトホールを
形成しうる。本発明は前記実施例に限定されなく、多い
変形が本発明の技術的思想内で当分野で通常の知識を有
する者により可能であることは明白である。
【図面の簡単な説明】
【図１】従来の方法によって形成された半導体装置のコ
ンタクトホールを示した断面図である。
【図２】本発明の第１実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図３】本発明の第１実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図４】本発明の第１実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図５】本発明の第１実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図６】本発明の第２実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図７】本発明の第２実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図８】本発明の第３実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図９】本発明の第３実施例による半導体装置のコンタ
クトホールの形成方法を段階別に説明するために示した
断面図である。
【図１０】本発明の第３実施例による半導体装置のコン
タクトホールの形成方法を段階別に説明するために示し
た断面図である。
【図１１】本発明の第３実施例による半導体装置のコン
タクトホールの形成方法を段階別に説明するために示し
た断面図である。
【図１２】本発明の第３実施例による半導体装置のコン
タクトホールの形成方法を段階別に説明するために示し
た断面図である。
【符号の説明】
３０ 半導体基板 ３２ 不純物層 ３４ ゲート電極 ３６ ビットライン ３８ 層間絶縁層 ４６ 障壁層 ４８ 導電層

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に層間絶縁層を形成する第
    １段階と、 コンタクトホールが形成される領域を露出させる感光膜
    パターンを形成する第２段階と、 結果物基板の全面に第１物質膜を形成する第３段階と、 前記第１物質膜を異方性蝕刻して前記感光膜パターンの
    側壁にスペーサを形成する第４段階と、 前記感光膜パターンを蝕刻マスクとして異方性蝕刻を行
    うことにより、前記層間絶縁層にコンタクトホールを形
    成する第５段階を含むことを特徴とする半導体装置のコ
    ンタクトホールの形成方法。
  2. 【請求項２】 前記第４段階及び第５段階は同一なチャ
    ンバの内で連続的に行われることを特徴とする請求項１
    記載の半導体装置のコンタクトホールの形成方法。
  3. 【請求項３】 前記第１段階以降、前記層間絶縁層をエ
    ッチバックすることにより層間絶縁層の厚さを低くする
    段階をさらに包含することを特徴とする請求項１記載の
    半導体装置のコンタクトホールの形成方法。
  4. 【請求項４】 前記層間絶縁層はその表面が平坦なこと
    を特徴とする請求項１記載の半導体装置のコンタクトホ
    ールの形成方法。
  5. 【請求項５】 前記層間絶縁層及び前記第１物質膜は、
    前記異方性蝕刻に対し、その蝕刻率が同じ物質で形成さ
    れることを特徴とする請求項１記載の半導体装置のコン
    タクトホールの形成方法。
  6. 【請求項６】 前記層間絶縁層はBPSG及びO3-TEOS の中
    から何れか一つで形成されることを特徴とする請求項５
    記載の半導体装置のコンタクトホールの形成方法。
  7. 【請求項７】 前記BPSGは堆積された後、８００℃〜９
    ００℃、窒素雰囲気でアニリングされることを特徴とす
    る請求項６記載の半導体装置のコンタクトホールの形成
    方法。
  8. 【請求項８】 前記第１物質膜は低温蒸着された酸化膜
    で形成されることを特徴とする請求項５記載の半導体装
    置のコンタクトホールの形成方法。
  9. 【請求項９】 前記第１段階後、前記層間絶縁層の上に
    第２物質膜を形成する段階をさらに包含することを特徴
    とする請求項１記載の半導体装置のコンタクトホールの
    形成方法。
  10. 【請求項１０】 前記層間絶縁層、第１物質膜及び第２
    物質膜は、前記異方性蝕刻に対し、その蝕刻率が同じ物
    質で形成されることを特徴とする請求項９記載の半導体
    装置のコンタクトホールの形成方法。
  11. 【請求項１１】 前記第２物質膜はPE-TEOS 及び窒化珪
    素の中何れか一つで形成されることを特徴とする請求項
    １０記載の半導体装置のコンタクトホールの形成方法。
  12. 【請求項１２】 半導体基板上に層間絶縁層を形成する
    第１段階と、 前記層間絶縁層の上に第１物質膜を形成する第２段階
    と、 前記第１物質膜上に、コンタクトホールが形成される領
    域の第１物質膜を露出させる感光膜パターンを形成する
    第３段階と、 前記感光膜パターンを蝕刻マスクとして、前記第１物質
    膜及び前記層間絶縁層を蝕刻対象物にした異方性蝕刻を
    行うことによりコンタクトホールが形成される領域の層
    間絶縁層を露出させる溝を形成する第４段階と、 前記感光膜パターンを除去する第５段階と、 結果物基板の全面に第２物質膜を形成する第６段階と、 前記第２物質膜を異方性蝕刻して前記溝の側壁にスペー
    サを形成する第７段階と、 前記第１物質膜、前記スペーサ及び前記層間絶縁層を異
    方性蝕刻することにより、コンタクトホールを形成する
    第８段階を含むことを特徴とする半導体装置のコンタク
    トホールの形成方法。
  13. 【請求項１３】 前記第７段階及び前記第８段階は同一
    なチャンバの内で連続的に行われることを特徴とする請
    求項１２記載の半導体装置のコンタクトホールの形成方
    法。
  14. 【請求項１４】 前記層間絶縁層、第１物質膜及び第２
    物質膜は、第８段階で行われる前記異方性蝕刻に対し、
    同じ蝕刻率を有する物質で形成されることを特徴とする
    請求項１２記載の半導体装置のコンタクトホールの形成
    方法。
  15. 【請求項１５】 前記層間絶縁層はBPSG及びO3-TEOS の
    中何れか一つで形成されることを特徴とする請求項１４
    記載の半導体装置のコンタクトホールの形成方法。
  16. 【請求項１６】 前記第１物質膜及び前記第２物質膜は
    PE-TEOS 及び窒化珪素の中何れか一つで形成されること
    を特徴とする請求項１４記載の半導体装置のコンタクト
    ホールの形成方法。
JP8116078A 1995-05-24 1996-05-10 半導体装置のコンタクトホールの形成方法 Pending JPH08330428A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P13075 1995-05-24
KR1019950013075A KR0151048B1 (ko) 1995-05-24 1995-05-24 반도체 장치의 접촉창 형성방법

Publications (1)

Publication Number Publication Date
JPH08330428A true JPH08330428A (ja) 1996-12-13

Family

ID=19415277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8116078A Pending JPH08330428A (ja) 1995-05-24 1996-05-10 半導体装置のコンタクトホールの形成方法

Country Status (3)

Country Link
US (1) US5714038A (ja)
JP (1) JPH08330428A (ja)
KR (1) KR0151048B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172969A (ja) * 1996-12-06 1998-06-26 Nec Corp 半導体装置の製造方法
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6660456B2 (en) 2001-06-27 2003-12-09 International Business Machines Corporation Technique for the size reduction of vias and other images in semiconductor chips
US7615479B1 (en) 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
IT1225631B (it) * 1988-11-16 1990-11-22 Sgs Thomson Microelectronics Rastremazione di fori attraverso strati dielettrici per formare contatti in dispositivi integrati.
JPH06112151A (ja) * 1992-09-30 1994-04-22 Seiko Instr Inc 半導体装置およびその製造方法
US5409743A (en) * 1993-05-14 1995-04-25 International Business Machines Corporation PECVD process for forming BPSG with low flow temperature
US5567270A (en) * 1995-10-16 1996-10-22 Winbond Electronics Corp. Process of forming contacts and vias having tapered sidewall

Also Published As

Publication number Publication date
KR0151048B1 (ko) 1998-12-01
KR960042960A (ko) 1996-12-21
US5714038A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
US6281541B1 (en) Metal-oxide-metal capacitor for analog devices
JPH08330305A (ja) 半導体装置の絶縁膜形成方法
US7274049B2 (en) Semiconductor assemblies
US5384281A (en) Non-conformal and oxidizable etch stops for submicron features
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JP2720796B2 (ja) 半導体装置の製造方法
US6287957B1 (en) Self-aligned contact process
US7148102B2 (en) Methods of forming buried bit line DRAM circuitry
US5994228A (en) Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes
JPH09260487A (ja) 半導体素子の開口部の形成方法と半導体素子の製造方法、及びその半導体素子
JPH04229625A (ja) 半導体装置の製造方法
US5989953A (en) Method for manufacturing DRAM capacitor
US5786637A (en) Interconnection with metal plug and reduced step
JPH10107140A (ja) 多層配線半導体装置とその製造方法
JPH08330428A (ja) 半導体装置のコンタクトホールの形成方法
KR100252039B1 (ko) 자기정렬 콘택홀 형성방법
JP3686169B2 (ja) 半導体装置の配線方法
US6146997A (en) Method for forming self-aligned contact hole
JP3065395B2 (ja) 半導体素子の製造方法
JP2000216242A (ja) 半導体装置の製造方法
JPH0897383A (ja) 半導体装置の製造方法
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100228272B1 (ko) 반도체 장치의 콘택 형성방법 및 그 구조
KR960016230B1 (ko) 단차비가 감소된 반도체 소자의 콘택홀 형성방법
KR100412137B1 (ko) 반도체 소자의 게이트 스페이서 형성방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040715