TWI396235B - 複合覆蓋層及其製作方法 - Google Patents

Description

複合覆蓋層及其製作方法

本發明係有關於一種複合覆蓋層及其製作方法，尤指一種用於鑲嵌內連線製程之複合覆蓋層及其製作方法。

鑲嵌內連線技術係目前積體電路內多重金屬內連線(multi－level interconnects)之主要技術，亦可說係為目前半導體工業中銅導線之主要製作方式，其可概分為單鑲嵌(single damascene)製程以及雙鑲嵌(dual damascene)製程。其中雙鑲嵌製程因可減少製程步驟、降低導線與插塞間之接觸電阻、增進可靠性等優點，而被大幅採用於鑲嵌內連線技術中。此外，為降低金屬內連線的電阻值以及寄生電容效應，以增加訊號傳遞速度，現行之雙鑲嵌製程大多係於低介電(low－K)材料所構成之介電層中蝕刻出具有溝渠(trench)與介層洞(via)之雙鑲嵌圖案，再填入銅金屬並加以平坦化，進而完成金屬內連線之製作。依在介電層中蝕刻圖案之方式來區分，雙鑲嵌製程又可再細分為溝渠優先(trench－first)製程、介層洞優先(via－first)、部分介層洞優先(partial－via－first)製程、以及自行對準(self－aligned)製程等。

請參閱第1圖至第5圖，第1圖至第5圖係為一習知之溝渠優先雙鑲嵌製程之示意圖。如第1圖所示，首先提供一基底10，其上具有一導電層12，導電層12上則具有一由氮化矽(silicon nitride)構成之底層14。底層14上依序具有一超低介電常數(ultra low－K，以下簡稱為ULK)層16、一覆蓋層(cap layer)18、一金屬硬遮罩層(metal hard mask)20、以及一抗反射底層(bottom anti－reflective coating，BARC)22。隨後，在抗反射層22上形成一光阻層30，並利用習知的微影技術形成一開口32，用以定義出一鑲嵌導線之溝渠圖案。

請參閱第2圖。接著進行一蝕刻製程，經由光阻層30的開口32蝕刻金屬遮罩層20直到覆蓋層18，藉此形成一溝渠凹口34。接著，去除剩下的光阻層30以及底部抗反射層22。

接下來請參閱第3圖。於基底10上沈積另一抗反射層36，且抗反射層36係填滿溝渠凹口34。接著，再於抗反射層36上形成另一光阻層40，並利用習知的微影技術形成一開口42，其位置恰好在溝渠凹口34的正上方，用以定義出鑲嵌導線之介層洞圖案。而如第4圖所示，利用光阻層40作為蝕刻硬遮罩，進行一蝕刻製程，經由開口42蝕刻抗反射層36、覆蓋層18以及ULK層16，藉此在ULK層16上半部形成部分介層洞44。接著，利用氧氣電漿等方式去除剩下的光阻層40以及抗反射層36。

如第5圖所示，接下來，係利用金屬遮罩層20作為一蝕刻硬遮罩，進行一蝕刻製程，向下蝕刻未被金屬遮罩層20覆蓋到的覆蓋層18以及ULK層16，藉此將先前形成的溝渠凹口34以及部分介層洞44轉移至ULK層16中。再蝕刻底層14，以形成具有溝渠以及介層洞之雙鑲嵌圖案50，其包括一溝渠開口52以及一介層洞開口54。

一般說來，覆蓋層18係為一矽氧層，例如一以四乙基氧矽烷(tetraethylorthosilicate，以下簡稱為TEOS)作為前趨物所得之TEOS矽氧層。此TEOS矽氧層係具有一壓縮應力(compressive stress)，當此壓縮應力係直接施加於其下具低機械強度(mechanical strength)及張應力(tensile stress)之ULK層16時，將造成ULK層16中發生線路變形(line distortion)的狀況。此外，由於TEOS矽氧層極易吸附水氣，而被TEOS矽氧層吸附的水氣在後續製程脫附出來後，容易進入ULK層16並於其內造成凱氏孔洞開口(Kelvin via open)之效應，降低製程的穩定性，甚至影響後續形成之金屬內連線的電性表現。

因此，本發明於此提供一種利用複合覆蓋層及其製作方法，係可有效降低ULK層中線路變形(line distortion)與凱氏孔洞產生的問題。

根據本發明之申請專利範圍，係提供一種複合覆蓋層(multi cap layer)之製作方法，該方法包含有提供一至少包含有一導電層、一底層以及一介電層之基底、於該基底表面形成一複合覆蓋層。該複合覆蓋層至少包含有一第一覆蓋層與一形成於該第一覆蓋層上之第二覆蓋層。接下來於該複合覆蓋層表面形成一圖案化之金屬硬遮罩層(metal hard mask layer)，以及進行一蝕刻製程，經由該圖案化之金屬硬遮罩層蝕刻該複合覆蓋層，且於該第二覆蓋層中形成至少一開口。

根據本發明之申請專利範圍，另提供一種複合覆蓋層之製作方法。該方法包含有提供一至少包含有一導電層、一底層以及一介電層之基底，並於該基底表面形成一複合覆蓋層。該複合覆蓋層至少包含有一張應力層與一第一保護層(protecting layer)，且該張應力層之一厚度係大於該第一保護層之一厚度。

根據本發明之申請專利範圍，係提供一種複合覆蓋層，包含有一第一保護層以及一張應力層。該張應力層之一厚度係大於該第一保護層之一厚度。

根據本發明之申請專利範圍，更提供一種複合覆蓋層，包含有一第一保護層、一設置於該第一保護層上之張應力層、以及一設置於該張應力層上之第二保護層。

本發明所提供之利用複合覆蓋層及其製作方法，係利用複合覆蓋層提供一相對於其前層之應力，避免前層應力造成之變形，同時利用複合覆蓋層之保護層避免前層所吸附的水氣於後續製程脫附出來而形成之凱氏孔洞開口。

請參閱第6圖至第11圖，第6圖至第11圖係為本發明所提供之複合覆蓋層之製作方法之第一較佳實施例。如第6圖所示，首先提供一基底100，其上具有一導電層102，導電層102上則具有一由氮化矽構成之底層104。底層104上形成有一介電層106。介電層106包含有ULK介電材料，同時具有一張應力(tensile stress)，且該張應力約為30至80百萬帕斯卡(mega Pascal，以下簡稱為MPa)。

請參閱第7圖。接下來分別利用一沈積製程於介電層106上形成一第一覆蓋層112與一第二覆蓋層114，第一覆蓋層112與第二覆蓋層114係作為一複合覆蓋層110。該沈積製程是利用一電漿加強化學氣相沈積(plasma－enhanced chemical vapor deposition，以下簡稱為PECVD)製程、一次大氣壓化學氣相沈積(sub－atmosphere chemical vapor deposition，以下簡稱為SACVD)製程、或一低壓氣相沈積(low pressure chemical vapor deposition，以下簡稱為LPCVD)來加以實施。且形成第一覆蓋層112與第二覆蓋層114之沈積製程可利用一同位(in－situ)方式進行。同時該等沈積製程中係可通入矽甲烷(silane，SiH₄ )、TEOS、四甲基矽烷(tetra－methyl silane，以下簡稱為4MS)、四甲基環四矽氧烷(tetra－methyl cyclo tetra－siloxane，以下簡稱為TMCTS)、二乙氧基甲基矽烷(diethoxy－methyl－silane，以下簡稱為DEMS)、或其他含矽化合物作為前趨物(precursor)，並以二氧化碳(CO₂ )、氧化亞氮(N₂ O)、氧氣(O₂ )、臭氧(O₃ )等作為第一覆蓋層112與第二覆蓋層114之氧化劑(oxidizing agents)。此外在形成第一覆蓋層112與第二覆蓋層114之前，本第一較佳實施例亦可利用氦氣(He)、氬氣(Ar)、氮氣(N₂ )、氨氣(NH₃ )、CO₂ 、或O₂ 進行一前處理(pre－treatment)；或者可再以相同成分在形成第一覆蓋層112與第二覆蓋層114之後，分別對第一覆蓋層112與第二覆蓋層114進行一後處理(post－treatment)。

第一覆蓋層112與第二覆蓋層114係分別為一四乙基氧矽烷(tetraethylorthosilicate，以下簡稱為TEOS)層。而如第7圖所示，第一覆蓋層112係為一張應力(tensile stress)TEOS層；而第二覆蓋層114係為一保護層，如一氣密(hermetical)TEOS層，且張應力TEOS層係厚於氣密TEOS層。在形成張應力TEOS層時，沈積製程中使用的高頻無線電波功率為(high frequency RF power)約為750至850瓦特，低頻無線電波功率(lower frequency RF power)約為100至200瓦特；而在形成氣密TEOS層之沈積製程中，所使用的高頻無線電波功率約為230至330瓦特，低頻無線電波功率約為10至100瓦特。

值得注意的是，張應力TEOS層具有一約為50至100MPa之張應力，而該氣密TEOS層具有一約為－150至－300MPa之壓應力(compressive stress)。

請參閱第8圖。接下來係於複合覆蓋層110表面形成一圖案化之硬遮罩層，如一圖案化之金屬硬遮罩層(metal hard mask layer)120。此外，亦可於金屬硬遮罩層120上再形成一抗反射底層。並進行一蝕刻製程，透過圖案化之金屬硬遮罩層120蝕刻複合覆蓋層110，而於第二覆蓋層114中形成至少一開口122，開口122係用以作為一鑲嵌結構之介層洞開口或溝渠開口。隨後係可根據溝渠優先(trench－first)製程、介層洞優先(via－first)、部分介層洞優先(partial－via－first)製程、以及自行對準(self－aligned)製程等製程要求，進行後續製程，以獲得一鑲嵌結構。如本第一較佳實施例中，開口122係用以作為一溝渠優先雙鑲嵌製程中之溝渠開口。

請參閱第9圖。接著於基底100上沈積一抗反射層130，且抗反射層130係填滿開口122。接著，再於抗反射層130上形成一光阻層132，並利用一習知微影技術形成一開口134，其位置正好在開口122的正上方，用以定義出鑲嵌導線之介層洞圖案。而如第10圖所示，利用光阻層132作為蝕刻遮罩，隨後係進行一蝕刻製程，經由開口134蝕刻抗反射層130、複合覆蓋層110以及ULK層106，藉此在ULK層106上半部形成部分介層洞136。接著，利用氧氣電漿等方式去除剩下的光阻層132以及抗反射層130。

請參閱第11圖。接下來，係利用金屬遮罩層120作為一蝕刻硬遮罩，進行一蝕刻製程，向下蝕刻未被金屬遮罩層120覆蓋到的複合覆蓋層110以及ULK層106，藉此將先前形成的開口122以及部分介層洞136轉移至ULK層106中。再蝕刻底層104，以形成具有溝渠以及介層洞之雙鑲嵌圖案150，其包括一溝渠開口152以及一介層洞開口154。

請參閱第12圖與第13圖，第12圖係為根據本發明所提供之複合覆蓋層所形成之鑲嵌結構電性表現之比較圖；而第13圖係為凱氏孔洞開口對於鑲嵌結構電性表現影響之比較圖。在第12圖與第13圖中，編號3~6號之晶圓係包含有習知技術中所採用之單層TEOS覆蓋層之鑲嵌結構；而編號7~9號之晶圓則包含有根據本第一較佳實施例所提供之雙層(bi－layer)複合覆蓋層所形成之鑲嵌結構。根據本第一較佳實施例所提供之複合覆蓋層110，第二覆蓋層114(即氣密TEOS層)提供之壓應力，係藉由第一覆蓋層112(即張應力TEOS層)作為一緩衝，故可避免直接影響介電層106而造成之變形。同時蝕刻製程中所產生之水氣係可藉由第二覆蓋層114(即氣密TEOS層)阻絕，較不易為第一覆蓋層112所吸收。因此如第12圖與第13圖所示，根據本第一較佳實施例所提供之複合覆蓋層110所得之鑲嵌結構之電性表現係可大幅提昇。

接下來，請參閱第14圖至第17圖，第14圖至第17圖係為本發明所提供之複合覆蓋層之製作方法之第二較佳實施例，同理本第二較佳實施例所提供之複合覆蓋層亦用於一鑲嵌內連線製程中。如第14圖所示，首先提供一基底200，其上具有一導電層202，導電層202上則具有一由氮化矽構成之底層204。底層204上形成有一介電層106。介電層106則包含有ULK材料，且具有一約為30至80 MPa之張應力。

請參閱第15圖。接下來分別利用一沈積製程於介電層206上形成一第一覆蓋層212與一第二覆蓋層214，第一覆蓋層212係作為一第一保護層(protecting layer)，第一覆蓋層212與第二覆蓋層214係作為一複合覆蓋層210。該沈積製程包含有一PECVD製程、一SACVD製程、或一LPCVD。且形成第一覆蓋層212與第二覆蓋層214之沈積製程係利用一同位(in－situ)方式進行。同時該等沈積製程中係可通入矽甲烷(SiH₄ )、TEOS、4MS、TMCTS、或DEMS等材料作為前趨物，並以CO₂ 、N₂ O、O₂ 、O₃ 等作為第一覆蓋層212與第二覆蓋層214之氧化劑。此外在形成第一覆蓋層212與第二覆蓋層214之前，本第二較佳實施例亦可利用He、Ar、N₂ 、NH₃ 、CO₂ 、或O₂ 進行一前處理；或者可再以相同成分對在形成第一覆蓋層212與第二覆蓋層214之後，分別對第一覆蓋層212與第二覆蓋層214進行一後處理。

第一覆蓋層212與第二覆蓋層214係分別為一TEOS層。且第一覆蓋層212係為一氣密TEOS層；而第二覆蓋層214係為一張應力TEOS層。張應力TEOS層之一厚度Y係大於氣密TEOS層之一厚度X。如上所述，形成氣密TEOS層之沈積製程中使用的高頻無線電波功率約為230至330瓦特，低頻無線電波功率約為10至100瓦特；而形成張應力TEOS層之沈積製程中使用的高頻無線電波功率約為750至850瓦特，低頻無線電波功率約為100至200瓦特。同理，張應力TEOS層具有一約為50至100 Mpa之張應力；而氣密TEOS層具有一約為－150至－300 Mpa之壓應力。此時係可如前所述，於基底200上形成一圖案化之硬遮罩層，而該等後續製程由於同於第一較佳實施例所述，係同於第一較佳實施例所述，故於此不再贅述。

請參閱第16圖。根據本發明所提供之第二較佳實施例，更可於形成第二覆蓋層214後，於其上再形成一第三覆蓋層216，作為一第二保護層。第三覆蓋層216亦為一利用一沈積製程，如PECVD製程、SACVD製程、或LPCVD製程形成於第二覆蓋層214上之氣密TEOS層，且該沈積製程中使用的高頻無線電波功率為約為230至330瓦特，低頻無線電波功率約為10至100瓦特，且第三覆蓋層216係具有一約為－150至－300 Mpa之壓應力。而用以形成第一覆蓋層212、第二覆蓋層214、與第三覆蓋層216之沈積製程係可利用一同位方式進行。此外，第三覆蓋層216具有一厚度Z。值得注意的是，第二覆蓋層214之厚度Y係大於第一覆蓋層212之厚度X與第三覆蓋層216之厚度Z之總和。第一覆蓋層212之厚度X、第二覆蓋層214之厚度Y、與第三覆蓋層216之厚度Z之比值為1：2：1至1：10：1，並以1：3：1較佳。

請參閱第17圖。如前所述，接下來係於複合覆蓋層210表面形成一圖案化之遮罩層220，如一圖案化之氮化矽、氧化矽、或金屬硬遮罩層。此外，亦可於硬遮罩層220上再形成一抗反射底層。並進行一蝕刻製程，透過圖案化之硬遮罩層220蝕刻複合覆蓋層210，而於第二覆蓋層214與第三覆蓋層216中形成至少一開口222。本第二較佳實施例中，開口222係用以作為一鑲嵌結構之介層洞開口或一溝渠開口。隨後再進行一蝕刻製程，藉由開口222向下蝕刻第一覆蓋層212與介電層206至底層204，最後移除暴露出來的底層204而形成一鑲嵌結構之介層洞或溝渠。由於該等步驟係與第一較佳實施例所述相同，故於本第二較佳實施例中係不再贅述。

根據本第二較佳實施例所提供之複合覆蓋層210，第一覆蓋層212與第三覆蓋層216提供之壓應力，係藉由厚度較厚之第二覆蓋層214得到緩衝，因此可避免介電層206直接受其應力影響而造成變形。另外，由於第三覆蓋層216係為氣密TEOS層，其可在蝕刻製程當中，阻絕水分被吸水性較高之張應力TEOS層，即第二覆蓋層214所吸收。而第一覆蓋層212則可避免仍被吸收的水氣於後續製程中釋放而進入介電層206中造成凱氏孔洞開口。請再參閱第12圖與第13圖，在第12圖與第13圖中，編號11~18號之晶圓係包含有本第二較佳實施例所提供之三層(tri－layer)複合覆蓋層所形成之鑲嵌結構。如第12圖與第13圖可知，根據本第二較佳實施例所提供之複合覆蓋層所得之鑲嵌內連線，其電性表現係穩定且大幅超越習知技術。

請再次參閱第7圖。根據本發明所提供之第一較佳實施例所述，本發明係提供一種用於製作鑲嵌內連線之複合覆蓋層110，包含有一第一覆蓋層112以及第二覆蓋層114。第一覆蓋層112係為一張應力層；而第二覆蓋層114則用以作為一第一保護層。且如第7圖所示，張應力層(即第一覆蓋層112)之厚度係大於第一保護層(即第二覆蓋層114)。

請繼續參閱第7圖。第一覆蓋層112與第二覆蓋層114係包含有TEOS，且第二覆蓋層114係為一氣密TEOS層。此外，第一覆蓋層112具有一約為50至100 Mpa之張應力，而第二覆蓋層114則具有一約為－150至－300 Mpa之壓應力。

請再次參閱第15圖。根據本發明所提供之第二較佳實施例，係提供一複合覆蓋層210，包含有一第一覆蓋層212以及第二覆蓋層214。第一覆蓋層212係用以作為一第一保護層；而第二覆蓋層214則為一張應力層。且如第13圖所示，張應力層(即第二覆蓋層214)之厚度係大於第一保護層(即第一覆蓋層212)。

請繼續參閱第15圖。第一覆蓋層212與第二覆蓋層214係包含有TEOS，且第一覆蓋層212係為一氣密TEOS層。此外，第二覆蓋層214具有一約為50至100 Mpa之張應力，而第一覆蓋層212則具有一約為－150至－300 Mpa之壓應力。

根據第一較佳實施例與第二較佳實施例所提供之複合硬遮罩層110、210，第一保護層所提供之應力，係藉由張應力層緩衝，因此可避免第一保護層之應力直接影響到前層而造成變形。同時，由於第一保護層係為一氣密TEOS層，其可避免吸水性較高之張應力層於蝕刻製程吸收水氣，因此該等被張應力層吸收之水氣在後續製程中被釋放出來造成前層凱氏孔洞開口之缺點，係可為氣密TEOS層所避免。

接下來請參閱第16圖。根據本發明所提供之第二較佳實施例，複合覆蓋層210係更可包含一第三覆蓋層216，，設置於第二覆蓋層214之上，用以作為一第二保護層。第三覆蓋層保護層216亦包含有TEOS，且為一氣密TEOS層。作為第二保護層之第三覆蓋層216係具有一約為－150至－300 Mpa之壓應力。

如第16圖所示，第一覆蓋層212、第二覆蓋層214、與第三覆蓋層216係分別具有一厚度：X、Y、Z，而第二覆蓋層214之厚度Y係大於第一覆蓋層212之厚度X與第三覆蓋層216之厚度Z之總和。第一覆蓋層212之厚度X、第二覆蓋層214之厚度Y、與第三覆蓋層216之厚度Z之比值為1：2：1至1：10：1，並以1：3：1較佳。

根據第二較佳實施例所提供之複合硬遮罩層210，係可藉由第一保護層與第二保護層所提供之應力，係可藉由厚度較厚之張應力所減緩，因此可避免後續所形成之鑲嵌內連線因其應力所造成之變形。同時，由於第二保護層係為氣密TEOS層，其可避免吸水性較高之張應力層於蝕刻製程吸收水氣，而第一保護層則可避免張應力層所吸收的水氣於後續製程中釋出而進入前層造成前層孔洞之缺點。

綜上所述，本發明所提供之用於鑲嵌內連線製程之複合覆蓋層，係可藉由較厚之張應力層緩減應力，避免前層直接受到應力影響造成變形；同時利用複合覆蓋層之保護層，可避免前層吸附水氣，並避免其所吸附的水氣於後續製程脫附出來而影響製程結果，故本發明所提供複合覆蓋層係可確切提升鑲嵌內連線之電性表現。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．基底

12．．．導電層

14．．．底層

16．．．超低介電層數層

18．．．覆蓋層

20．．．金屬遮罩層

22．．．抗反射底層

30．．．光阻圖案

32．．．溝渠開口

34．．．溝渠凹口

36．．．抗反射底層

40．．．光阻圖案

42．．．介層洞開口

44．．．部分介層洞

50．．．雙鑲嵌圖案

52．．．溝渠開口

54．．．介層洞開口

100．．．基底

102．．．導電層

104．．．底層

106．．．介電層

110．．．複合覆蓋層

112．．．第一覆蓋層

114．．．第二覆蓋層

120．．．金屬硬遮罩層

122．．．開口

124．．．介層洞或溝渠

130．．．抗反射底層

132．．．光阻層

134．．．開口

136．．．部分介層洞

150．．．雙鑲嵌圖案

152．．．溝渠開口

154．．．介層洞開口

200．．．基底

202．．．導電層

204．．．底層

206．．．介電層

210．．．複合覆蓋層

212．．．第一覆蓋層

214．．．第二覆蓋層

216．．．第三覆蓋層

220．．．硬遮罩層

222．．．開口

第1圖至第5圖係為一習知之溝渠優先雙鑲嵌製程之示意圖。

第6圖至第11圖係為本發明所提供之複合覆蓋層之製作方法之第一較佳實施例。

第12圖係為根據本發明所提供複合覆蓋層所形成之鑲嵌結構良率之比較圖。

第13圖係為孔洞對於鑲嵌結構良率影響之比較圖。

第14圖至第17圖係為本發明所提供之複合覆蓋層之製作方法之第二較佳實施例。

200．．．基底

202．．．導電層

204．．．底層

206．．．介電層

210．．．複合覆蓋層

212．．．第一覆蓋層

214．．．第二覆蓋層

216．．．第三覆蓋層

Claims (53)

1. 一種複合覆蓋層(multi cap layer)之製作方法，包含有以下步驟：提供一基底，該基底至少包含有一導電層、一底層以及一介電層；於該基底表面形成一複合覆蓋層，且該複合覆蓋層至少包含有一第一覆蓋層與一形成於該第一覆蓋層上之第二氣密覆蓋層；於該複合覆蓋層表面形成一圖案化之金屬硬遮罩層(metal hard mask layer)；以及進行一蝕刻製程，經由該圖案化之金屬硬遮罩層蝕刻該複合覆蓋層，且於該第二氣密覆蓋層中形成至少一開口。
2. 如申請專利範圍第1項所述之方法，其中該介電層包含有超低介電(ultra low-K，ULK)材料。
3. 如申請專利範圍第2項所述之方法，其中該介電層係具有一張應力(tensile stress)，且該張應力為30至80百萬帕斯卡(mega Pascal，MPa)。
4. 如申請專利範圍第1項所述之方法，其中該第一覆蓋層與該第二氣密覆蓋層係分別為一利用一沈積製程所形成之四乙基氧矽烷(tetraethylorthosilicate，TEOS)層。
5. 如申請專利範圍第4項所述之方法，其中該沈積製程包含有一電漿加強化學氣相沈積(plasma-enhanced chemical vapor deposition，PECVD)製程、一次大氣壓化學氣相沈積(sub-atmosphere chemical vapor deposition，SACVD)製程、或一低壓氣相沈積(low pressure chemical vapor deposition，LPCVD)。
6. 如申請專利範圍第4項所述之方法，其中形成該第一覆蓋層與該第二氣密覆蓋層之該沈積製程係利用一同位(in-situ)方式進行。
7. 如申請專利範圍第4項所述之方法，其中該第一覆蓋層係為一張應力(tensile stress)TEOS層。
8. 如申請專利範圍第7項所述之方法，其中該張應力TEOS層係厚於該氣密TEOS層。
9. 如申請專利範圍第7項所述之方法，其中形成該張應力TEOS層之該沈積製程中使用的高頻無線電波功率為(high frequency RF power)750至850瓦特，低頻無線電波功率(lower frequency RF power)為100至200瓦特。
10. 如申請專利範圍第7項所述之方法，其中形成該第二 氣密覆蓋層之該沈積製程中使用的高頻無線電波功率為230至330瓦特，低頻無線電波功率為10至100瓦特。
11. 如申請專利範圍第7項所述之方法，其中該張應力TEOS層包含有一50至100 MPa之張應力，而該第二氣密覆蓋層包含有一-150至-300 MPa之壓應力(compressive stress)。
12. 如申請專利範圍第1項所述之方法，其中該開口係包含有一鑲嵌結構之溝渠開口或介層洞開口。
13. 一種複合覆蓋層之製作方法，包含有以下步驟：提供一基底，該基底至少包含有一導電層、一底層以及一介電層；以及於該基底表面形成一複合覆蓋層，至少包含有一張應力層與一第一氣密保護層(protecting layer)，且該張應力層之一厚度係大於該第一氣密保護層之一厚度。
14. 如申請專利範圍第13項所述之方法，其中該介電層包含有超低介電(ultra low-K，ULK)材料。
15. 如申請專利範圍第14項所述之方法，其中該介電層係具有一張應力，且該張應力為30至80百萬帕斯卡(MPa)。
16. 如申請專利範圍第13項所述之方法，其中該張應力層包含有一50至100 MPa之張應力。
17. 如申請專利範圍第13項所述之方法，其中該張應力層與該第一氣密保護層分別為利用一沈積製程所形成之利用四乙基氧矽烷(TEOS)層。
18. 如申請專利範圍第17項所述之方法，其中該沈積製程包含有一電漿機強化學氣相沈積(PECVD)製程、一次大氣壓化學氣相沈積(SACVD)製程、或一低壓氣相沈積(LPCVD)。
19. 如申請專利範圍第17項所述之方法，其中該張應力層與該第一氣密保護層之該沈積製程係利用一同位(in-situ)方式進行。
20. 如申請專利範圍第17項所述之方法，其中形成該張應力層之該沈積製程中使用的高頻無線電波功率為750至850瓦特，低頻無線電波功率為100至200瓦特。
21. 如申請專利範圍第17項所述之方法，其中形成該第一氣密保護層之該沈積製程中使用的高頻無線電波功率為230至330，低頻無線電波功率為10至100瓦特。
22. 如申請專利範圍第17項所述之方法，其中該第一氣密保護層具有一為-150至-300 Mpa之壓應力。
23. 如申請專利範圍第13項所述之方法，其中該第一氣密保護層係形成於該張應力層之上。
24. 如申請專利範圍第13項所述之方法，其中該張應力層係形成於該第一氣密保護層之上。
25. 如申請專利範圍第24項所述之方法，更包含利用一沈積製程形成一第二保護層之步驟，進行於形成該複合覆蓋層之後，且該第二保護層係覆蓋該張應力層。
26. 如申請專利範圍第24項所述之方法，其中該第二保護層係為一氣密四乙基氧矽烷(TEOS)層。
27. 如申請專利範圍第25項所述之方法，其中該沈積製程包含有一電漿加強化學氣相沈積(PECVD)製程、一次大氣壓化學氣相沈積(SACVD)製程、或一低壓氣相沈積(LPCVD)製程。
28. 如申請專利範圍第25項所述之方法，其中形成該張應力層、該第一氣密保護層、與該第二保護層之該沈積製程係利用一同位方式進行。
29. 如申請專利範圍第25項所述之方法，其中形成該第二保護層之該沈積製程中使用的高頻無線電波功率為230至330瓦特，低頻無線電波功率為10至100瓦特。
30. 如申請專利範圍第25項所述之方法，其中形成該第二保護層包含有一-150至-300 Mpa之壓應力。
31. 如申請專利範圍第25項所述之方法，其中該張應力層之厚度係大於該第一氣密保護層與該第二保護層之厚度之總和。
32. 如申請專利範圍第31項所述之方法，其中第二保護層、該張應力層、與該第一氣密保護層之厚度具有一比例，且該比例之範圍為1：2：1至1：10：1。
33. 如申請專利範圍第32項所述之方法，其中該第二保護層、該張應力層、與該第一氣密保護層之厚度比例較佳為1：3：1。
34. 一種複合覆蓋層，包含有：一第一氣密保護層；以及一張應力層，且該張應力層之一厚度係大於該第一氣密保護層之一厚度。
35. 如申請專利範圍第34項所述之複合覆蓋層，其中該第一氣密保護層與該張應力層係包含有四乙基氧矽烷(TEOS)。
36. 如申請專利範圍第34項所述之複合覆蓋層，其中該張應力層包含有一50至100 Mpa之張應力，而該第一氣密保護層包含有一-150至-300 Mpa之壓應力。
37. 如申請專利範圍第34項所述之複合覆蓋層，其中該第一氣密保護層係設置於該張應力層之上。
38. 如申請專利範圍第34項所述之複合覆蓋層，其中該張應力層係設置於該第一氣密保護層之上。
39. 如申請專利範圍第38項所述之複合覆蓋層，更包含一第二保護層，設置於該張應力層之上。
40. 如申請專利範圍第39項所述之複合覆蓋層，其中該第二保護層係包含有四乙基氧矽烷(TEOS)。
41. 如申請專利範圍第40項所述之複合覆蓋層，其中該第二保護層係為一氣密TEOS層。
42. 如申請專利範圍第39項所述之複合覆蓋層，其中該第 二保護層係包含有一-150至-300 Mpa之壓應力。
43. 如申請專利範圍第39項所述之複合覆蓋層，其中該張應力層之一厚度係大於該第一氣密保護層與該第二保護層之厚度之總和。
44. 如申請專利範圍第43項所述之複合覆蓋層，其中該第一氣密保護層、該張硬力層、與該第二保護層之厚度具有一比例，且該比例之範圍為1：2：1至1：10：1。
45. 如申請專利範圍第44項所述之方法，其中該第一氣密保護層、該張硬力層、與該第二保護層之厚度比例較佳為1：3：1。
46. 一種複合覆蓋層，包含有：一第一保護層；一張應力層，設置於該第一保護層之上；以及一第二保護層，設置於該張應力層之上。
47. 如申請專利範圍第46項所述之複合覆蓋層，其中該第一保護層、該張應力層、與該第二保護層係包含有四乙基氧矽烷(TEOS)。
48. 如申請專利範圍第47項所述之複合覆蓋層，其中該第 一保護層與該第二保護層係分別為一氣密TEOS層。
49. 如申請專利範圍第46項所述之複合覆蓋層，其中該張應力層包含有一50至100 Mpa之張應力。
50. 如申請專利範圍第46項所述之複合覆蓋層，其中該第一保護層與該第二保護層分別包含有一-150至-300 Mpa之壓應力。
51. 如申請專利範圍第46項所述之複合覆蓋層，其中該張應力層之一厚度係大於該第一保護層與該第二保護層之厚度之總和。
52. 如申請專利範圍第51項所述之複合覆蓋層，其中該第一保護層、該張應力層、與該第二保護層之厚度具有一比例，且該比例之範圍為1：2：1至1：10：1。
53. 如申請專利範圍第52項所述之方法，其中該第一保護層、該該應力層、與該第二保護層之厚度比例較佳為1：3：1。