CN1391275A - 具有金属间隙壁的内连导线结构及其制作方法 - Google Patents
具有金属间隙壁的内连导线结构及其制作方法 Download PDFInfo
- Publication number
- CN1391275A CN1391275A CN 01118680 CN01118680A CN1391275A CN 1391275 A CN1391275 A CN 1391275A CN 01118680 CN01118680 CN 01118680 CN 01118680 A CN01118680 A CN 01118680A CN 1391275 A CN1391275 A CN 1391275A
- Authority
- CN
- China
- Prior art keywords
- connecting line
- internal connecting
- metallic partitions
- metallic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种具有金属间隙壁的内连导线结构及其制作方法，它包含提供半导体基底的表面上设置有多数个内连导线，于内连导线和基底表面上形成第一金属层；对第一金属层进行一回蚀刻制程，残留于内连导线侧壁的第一金属层成为第一金属间隙壁；形成介电层以覆盖内连导线、基底以及第一间隙壁的表面；对该介电层进行平坦化制程。切实地减少漏电流，提高产品的可靠度与优良率，并可进一步达成积体电路缩小化的目标。
Description
本发明是有关于一种半导体中的金属内连线(Interconnect)制程，特别是有关于一种具有金属间隙壁(spacer)的内连导线结构及其制作方法。
在传统的积体电路(VLSI)的金属内连线制程上，一般是采用化学气相沉积法(CVD)将二氧化硅层形成于金属层上，以作为内金属介电层(Inter-Metal Dielectrics，简称IMD)，其主要缺陷在于：
由于随着积体电路的缩小化，在微影蚀刻时，对不准现象常常发生，造成的过蚀刻会破坏该内金属介电层而造成漏电流，这严重地影响产品的可靠度(reliability)；另外，随着内连导线的缩小化，细小的内连导线也常有崩塌(collapse)的现象，这亦严重地影响产品的优良率。
目前对内金属连线制程的研究多仅于金属层上方的抗反射层的研究，例如美国专利第5580701号提出的减少光阻层的摇摆效应(tanding waveeffect，或称驻波效应)的制作方法，是在金属层上方形成二氧化硅、氮化硅或氮氧化硅等的抗反射层。然而，传统的方法却无法解决积体电路日益缩小化所造成的上述严重地影响产品的优良率的问题。
参阅图1-图3是传统内金属内连线的结构示意图。传统内金属介电层中的金属内连线的结构，包括在半导体基底100上具有多数个金属内连导线110、120，以及二氧化硅层130当作是内金属介电层130，如图1所示。
接着参阅图2，在定义插塞140时，若微影蚀刻程序发生了对不准现象而造成过蚀刻，使得插塞140太靠近基底100，就会破坏该内金属介电层130而造成漏电流。
参阅图3，随着内连导线的缩小化，细小的内连导线130也常有崩塌的现象，如150和160，这亦严重地影响产品的优良率。
为了改善上述制程的问题，本发明提供了一种具有金属间隙壁的内连导线的制作方法与结构，特别适用于制作有多数个内连导线的半导体基底上，亦即半导体中的金属内连线制程。可切实地减少漏电流，提高产品的可靠度与优良率(yield)，并使上述的缺点获得改善
本发明的目的在于提供一种具有金属间隙壁的内连导线的结构及其制作方法，特别适用于制作有多数个内连导线的半导体基底上，克服现有技术的缺陷，切实地减少因微影的对不准现象而造成的漏电流，也更固定了金属层而不至于崩塌，达到提高产品的可靠度与优良率的目的。
本发明的目的是这样实现的：一种具有金属间隙壁的内连导线结构，至少包含内连导线形成于半导体基底表面上，其特征是：作为蚀刻阻挡层或内连导线的固定支撑层的第一金属间隙壁形成于该内连导线的侧壁上。
该内连导线是由铝、铜或铝硅铜所构成。该第一金属间隙壁是由钛、氮化钛、钽或氮化钽所构成。该内连导线的顶部设置有抗反射层。该抗反射层是由钛/氮化钛或氮氧化硅所构成。另包含有第二金属间隙壁形成于该第一金属间隙壁的表面。该第一金属间隙壁由钛或钽所构成。该第二金属间隙壁是由氮化钛或氮化钽所构成。
一种具有金属间隙壁的内连导线的制作方法，其特征是：它至少包含下列步骤：
(1)提供半导体基底的表面上设置有多数个内连导线，于该内连导线和基底表面上形成第一金属层；
(2)对该第一金属层进行一回蚀刻制程，以曝露该内连导线的顶部和基底的表面，而残留于该内连导线侧壁的第一金属层成为第一金属间隙壁；
(3)形成介电层以覆盖该内连导线、基底以及第一间隙壁的表面；
(4)对该介电层进行平坦化制程。
该内连导线的顶部设置有抗反射层。该抗反射层是由钛/氮化钛或氮氧化硅所构成。该内连线是由铝、铜或铝硅铜所构成。该第一金属层是由钛、氮化钛、钽或氮化钽所构成。该介电层是由二氧化硅所构成。制作完成该第一金属间隙壁之后，另外包含下列步骤：
(5)于该内连导线、基底以及第一间隙壁的曝露表面上形成第二金属层；
(6)对该第二金属层进行回蚀刻制程，以曝露该内连导线的顶部和基底的表面，而残留于该第一金属间隙壁表面的该第二金属层成为第二金属间隙壁。该第一间隙壁是由钛或钽所构成。该第二金属间隙壁是由氮化钛或氮化钽所构成。
在此特别强调的是，本发明和传统最大不同的地方是：本发明的内连导线侧壁上具有至少一层金属间隙壁，因而能改善传统内连导线的种种缺点。
本发明的主要优点是内连导线侧壁上具有金属间隙壁，因而能改善传统内连导线的缺点，切实地减少漏电流，提高产品的可靠度与优良率，并可进一步达成积体电路缩小化的目标。
下面结合较佳实施例和附图详细说明。
图1是传统内金属内连线的结构示意图。
图2是传统内金属内连线的对不准示意图。
图3是传统内金属内连线的崩塌示意图。
图4-图8是本发明实施例1的制程示意图。
图9是本发明实施例1在微影蚀刻制程的对不准状态下的示意图。
图10是本发明实施例1的具有金属间隙壁的内连导线结构的剖面图。
图11-图17是本发明实施例2的制程示意图。
图18是本发明实施例2在微影蚀刻制程的对不准状态下的示意图。
图19是本发明实施例2的具有双层金属间隙壁的内连导线结构的剖面图。
实施例1
参阅图4-图10，本发明实施例1的制程如下：
参阅图4，本发明的一种具有金属间隙壁的内连导线结构的制造方法，是于半导体基底200表面的多数个内连导线210、220上进行。此处的内连导线210、220，例如是以CVD法沉积铝、铜或铝硅铜层，并且内连导线210、220顶部更包括形成有单层或多数层的抗反射层230，例如是由钛/氮化钛(Ti/TiN)及氮氧化硅(SiON)所组成。
参阅图5，首先于基底200和内连导线210、220上顺应性(conformal)形成第一金属层240。其中第一金属层240，例如是以磁控DC溅镀钛、氮化钛、钽或氮化钽层等金属材料所构成，厚度约50-300。这里要说明的是：本实施例的内连导线210、220包含了抗反射层230，因此为了说明方便，本实施例的以下各图将不绘出抗反射层230。
参阅图6，利用回蚀法，例如以BCl3/Cl2为混合气体的干蚀刻法，将部分的第一金属层240蚀刻去除，以曝露出基底200的部分表面和内连导线210、220的顶部。而残留于内连导线210、220侧壁上的第一金属层240则形成间隙壁250。
接着参阅图7，利用沉积制程，例如以CVD法沉积二氧化硅层于基底200、间隙壁250和内连导线210、220表面上，全面性形成介电层260。
参阅图8，对介电层260施以平坦化处理，例如采用回蚀法或化学机械研磨法，以形成具有平坦表面的介电层260’。
参阅图9，为本发明实施例1在微影蚀刻制程的对不准状态下的示意图。在定义一插塞280时，例如是钨插塞280，若微影蚀刻程序发生了对不准(misalignment)现象，本发明的金属间隙壁250便具有当作蚀刻阻挡层(etchjng stop layer)的作用，可使得插塞280停在金属间隙壁250上，而不会像传统图2所示地继续损害介电层260’而造成漏电流，因此本发明能提升产品的可靠度。并且由于提高了微影误差的容忍度，所以可使设计规则能更进一步地缩小化。
另外，参阅图10，是本发明实施例1的具有金属间隙壁的内连导线的结构剖面图。本发明亦提出一种具有金属间隙壁的内连导线的结构，至少包含在半导体基底200表面上设有多数个内连导线210、220，以及金属间隙壁250形成于内连导线210、220的侧壁上，其中内连导线210、220顶部更包含了抗反射层230。而各层材质与制造方法所述相同，此处不再赘述。
在这里需要强调的是，本发明实施例1与传统金属内连导线最大不同的地方是：本发明的内连导线侧壁210、220上具有金属间隙壁250，因而能改善传统内连导线的种种缺点。
实施例2
参阅图11-图19，本实施例的制程如下：
参阅图11，本发明的一种具有双层金属间隙壁的内连导线结构的制造方法，是于半导体基底200表面的多数个内连导线210、220上进行。此处的内连导线210、220，例如是以CVD法沉积铝、铜或铝硅铜层，并且内连导线210、220顶部更包括形成有单层或多数层的抗反射层230，例如是由钛/氮化钛(Ti/TiN)及氮氧化硅(SiON)所组成。
参阅图12，首先于基底200和内连导线210、220上顺应性形成第一金属层300，其中，第一金属层300例如是以磁控DC溅镀银或钽等金属材料所构成，厚度约50-300。
这里要说明的是：本实施例的内连导线210、220包含了抗反射层230，为了说明方便，本实施例的以下各图将不绘出抗反射层230。
接着参阅图13，利用回蚀法例如是以BCl3/Cl2为混合气体的干蚀刻法，将部分的第一金属层300蚀刻去除，以曝露出基底200的部分表面和内连导线210、220的顶部。而残留于内连导线210、220侧壁上的第一金属层300则形成第一间隙壁310。
参阅图14，于基底200、内连导线210、220以及第一金属间隙壁310上顺应性形成第一金属层320，其中，第一金属层320例如是以磁控DC溅镀氮化银或氮化钽层等金属材料所构成，厚度约50-300。
参阅图15，利用回蚀法例如是以BCl3/Cl2为混合气体的干蚀刻法，将部分的第二金属层320蚀刻去除，以曝露出基底200的部分表面和内连导线210、220的顶部。而残留于第一金属间隙壁310上的第二金属层320，则形成第二间隙壁330。
参阅图16，利用沉积制程，例如以CVD法沉积二氧化硅层于基底200、第一间隙壁310、第二间隙壁330和内连导线210、220表面上全面性形成介电层340。
参阅图17，对介电层340施以平坦化处理例如，采用回蚀法或化学机械研磨法，以形成具有平坦表面的介电层340’。
参阅图18，为本发明实施例在微影蚀刻制程的对不准状态下的示意图。在定义一插塞350时，例如，是钨插塞350，若微影蚀刻程序发生了对不准现象，本发明的第二金属间隙壁330，便具有当作蚀刻阻挡层的作用，而使得插塞350能停在该第二金属间隙壁330上，而不会像传统的图2所示地继续损害介电层340’而造成漏电流，因此本发明能提升产品的可靠度。并且由于提高了微影误差的容忍度，所以可使设计规则能更进一步地缩小化。
还有，介于内连导线210、220与第二金属间隙壁330之间的第一金属间隙壁310，可以当作前述内连导线210、220和氮化金属层的第二金属间隙壁330之间的缓冲层，用以增加接口附着性，并防止产生龟裂等不良缺陷，而能提高可靠度。
另外，参阅图19，是本发明实施例2的具有双层金属间隙壁的内连导线结构的剖面图。本发明亦提出一种具有双层金属间隙壁的内连导线的结构，至少包含有多数个内连导线210、220，第一金属间隙壁310形成于内连导线210、220的侧壁上，以及第二金属间隙壁330形成于第一金属间隙壁310上。其中内连导线210、220的顶部更包含抗反射层230。各层材质与制造方法所述相同，此处不再赘述。
在这里需要强调的是，本发明实施例和传统金属内连线最大不同的地方是：本发明的内连导线侧壁上具有至少一层金属间隙壁，其中金属间隙壁可当作蚀刻阻挡层，因而能改善传统内连导线的种种缺点
综由上述，本发明切实地减少漏电流，加强固定细小的金属导线，提高对微影对不准现象的容忍度，提高产品的可靠度和优良率，并可进一步达成积体电路缩小化的目标，因此本发明具有新颖性、创造性和实用性。
本发明中所应用的物质材料和形成方法，并不限于实拖例所引述者，其能由各种具恰当特性的物质和形成方法所置换，且本发明的结构空间亦不限于实施例所引用的尺寸大小。
本发明虽以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内所做些许的更动和润饰，都属于本发明的保护范围之内。
Claims (17)
1、一种具有金属间隙壁的内连导线结构，至少包含内连导线形成于半导体基底表面上，其特征是：作为蚀刻阻挡层或内连导线的固定支撑层的第一金属间隙壁形成于该内连导线的侧壁上。
2、根据权利要求1所述的具有金属间隙壁的内连导线结构，其特征是：该内连导线是由铝、铜或铝硅铜所构成。
3、根据权利要求1所述的具有金属间隙壁的内连导线结构，其特征是：该第一金属间隙壁是由钛、氮化钛、钽或氮化钽所构成。
4、根据权利要求1所述的具有金属间隙壁的内连导线结构，其特征是：该内连导线的顶部设置有抗反射层。
5、根据权利要求4所述的具有金属间隙壁的内连导线结构，其特征是：该抗反射层是由钛/氮化钛或氮氧化硅所构成。
6、根据权利要求1所述的具有金属间隙壁的内连导线结构，其特征是：另包含有第二金属间隙壁形成于该第一金属间隙壁的表面。
7、根据权利要求1所述的具有金属间隙壁的内连导线结构，其特征是：该第一金属间隙壁由钛或钽所构成。
8、根据权利要求1所述的具有金属间隙壁的内连导线结构，其特征是：该第二金属间隙壁是由氮化钛或氮化钽所构成。
9、一种具有金属间隙壁的内连导线的制作方法，其特征是：它至少包含下列步骤：
(1)提供半导体基底的表面上设置有多数个内连导线，于该内连导线和基底表面上形成第一金属层；
(2)对该第一金属层进行一回蚀刻制程，以曝露该内连导线的顶部和基底的表面，而残留于该内连导线侧壁的第一金属层成为第一金属间隙壁；
(3)形成介电层以覆盖该内连导线、基底以及第一间隙壁的表面；
(4)对该介电层进行平坦化制程。
10、根据权利要求9所述的具有金属间隙壁的内连导线的制作方法，其特征是：该内连导线的顶部设置有抗反射层。
11、根据权利要求9所述的具有金属间隙壁的内连导线的制作方法，其特征是：该抗反射层是由钛/氮化钛或氮氧化硅所构成。
12、根据权利要求10所述的具有金属间隙壁的内连导线的制作方法，其特征是：该内连线是由铝、铜或铝硅铜所构成。
13、根据权利要求9所述的具有金属间隙壁的内连导线的制作方法，其特征是：该第一金属层是由钛、氮化钛、钽或氮化钽所构成。
14、根据权利要求9所述的具有金属间隙壁的内连导线的制作方法，其特征是：该介电层是由二氧化硅所构成。
15、根据权利要求9所述的具有金属间隙壁的内连导线的制作方法，其特征是：制作完成该第一金属间隙壁之后，另外包含下列步骤：
(5)于该内连导线、基底以及第一间隙壁的曝露表面上形成第二金属层；
(6)对该第二金属层进行回蚀刻制程，以曝露该内连导线的顶部和基底的表面，而残留于该第一金属间隙壁表面的该第二金属层成为第二金属间隙壁。
16、根据权利要求15所述的具有金属间隙壁的内连导线的制作方法，其特征是：该第一间隙壁是由钛或钽所构成。
17、根据权利要求15所述的具有金属间隙壁的内连导线的制作方法，其特征是：该第二金属间隙壁是由氮化钛或氮化钽所构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01118680 CN1391275A (zh) | 2001-06-07 | 2001-06-07 | 具有金属间隙壁的内连导线结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01118680 CN1391275A (zh) | 2001-06-07 | 2001-06-07 | 具有金属间隙壁的内连导线结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1391275A true CN1391275A (zh) | 2003-01-15 |
Family
ID=4663362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01118680 Pending CN1391275A (zh) | 2001-06-07 | 2001-06-07 | 具有金属间隙壁的内连导线结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1391275A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101179050B (zh) * | 2006-10-26 | 2011-05-18 | 三星电子株式会社 | 采用保护的催化剂层的碳纳米管集成电路器件及其制造方法 |
-
2001
- 2001-06-07 CN CN 01118680 patent/CN1391275A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101179050B (zh) * | 2006-10-26 | 2011-05-18 | 三星电子株式会社 | 采用保护的催化剂层的碳纳米管集成电路器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1191623C (zh) | 以金属硬遮罩层制作双镶嵌插销的方法 | |
| CN1815711A (zh) | 内连线结构及其形成方法 | |
| CN1459809A (zh) | 一种金属－绝缘层－金属电容结构及其制作方法 | |
| KR20040054709A (ko) | Ｍｉｍ 캐패시터 구조체 및 ｍｉｍ 캐패시터 구조체 제조방법 | |
| CN1831643A (zh) | 改善双镶嵌蚀刻轮廓的方法 | |
| CN1172370C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1198015A (zh) | 半导体器件中的多层互连结构及其形成方法 | |
| CN1324677C (zh) | 改善蚀刻中止层与金属导线间的粘着性的工艺与结构 | |
| CN1187823C (zh) | 半导体器件及其制造方法 | |
| CN1238892C (zh) | 双重镶嵌结构的制造方法 | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| CN1391269A (zh) | 防止介层窗过度蚀刻的方法及其构造 | |
| CN1391277A (zh) | 具有双层介电质间隙壁的内连导线结构及其制作方法 | |
| CN1391275A (zh) | 具有金属间隙壁的内连导线结构及其制作方法 | |
| CN1200564A (zh) | 半导体器件的制造方法 | |
| CN1279603C (zh) | 形成双镶嵌结构的方法 | |
| CN2741182Y (zh) | 半导体装置 | |
| CN1421915A (zh) | 双重镶嵌结构的制造方法 | |
| CN1917167A (zh) | 金属插塞与接触窗的制作方法 | |
| CN1201386C (zh) | 利用镶嵌制程形成金属电容器的方法及其产品 | |
| CN1207771C (zh) | 使用氧化线层作为介电阻挡层的双镶嵌制程 | |
| CN1230876C (zh) | 一种去除钝化层的方法 | |
| CN1237598C (zh) | 在镶嵌制程中形成金属电容器的方法 | |
| CN1248303C (zh) | 利用镶嵌制程形成金属电容器的方法及其产品 | |
| CN1391276A (zh) | 具有介电质间隙壁的内连导线结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |