CN1317745C - 形成阻障层的方法与结构 - Google Patents

形成阻障层的方法与结构 Download PDF

Info

Publication number
CN1317745C
CN1317745C CNB031430279A CN03143027A CN1317745C CN 1317745 C CN1317745 C CN 1317745C CN B031430279 A CNB031430279 A CN B031430279A CN 03143027 A CN03143027 A CN 03143027A CN 1317745 C CN1317745 C CN 1317745C
Authority
CN
China
Prior art keywords
layer
dielectric layer
tantalum
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031430279A
Other languages
English (en)
Other versions
CN1567548A (zh
Inventor
杨玉如
黄建中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB031430279A priority Critical patent/CN1317745C/zh
Publication of CN1567548A publication Critical patent/CN1567548A/zh
Application granted granted Critical
Publication of CN1317745C publication Critical patent/CN1317745C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成阻障层的方法，首先在一晶片的一金属层上方制作完成一双镶嵌结构，其中双镶嵌结构包含一第一介电层与一第二介电层，第一介电层中包含一孔洞，第二介电层中包含一沟槽，接着形成一第一钽金属层在该双镶嵌结构上方，然后形成一氮化钽层在第一钽金属层上，将第一介电层内的孔洞底部上方的氮化钽层以一离子溅击方式去除，而被击出的氮化钽层中的钽原子将沉积至第一介电层内的孔洞的侧壁，最后在该氮化钽层上方形成一第二钽金属层，其中在第一介电层内孔洞的底部上方仅存第一钽金属层与第二钽金属层，制作完成后的阻障层将在第一介电层内的孔洞底部具有较低的电阻率与完全阻挡铜金属原子扩散至介电层的能力。

Description

形成阻障层的方法与结构
(1)技术领域
本发明是为一种半导体制造的方法，尤其为一种制造镶嵌结构内阻障层的方法。
(2)背景技术
在半导体制造过程中，在完成底材上方半导体元件的主动元件制作后，接下来便是要进行在已完成半导体元件的主动元件上方金属导线的制作，以完成所欲制作半导体元件内部的电路连线。在上述金属导线的制作过程中，通常是在半导体元件的主动元件上方先形成一金属层，再通过上光阻、微影、蚀刻完成第一层金属层制作，接着再于第一层金属层上方沉积一层介电层，相应不同半导体元件的需要，再进行的后多层金属层的制作。
多年以来，半导体内金属导线的材质一直是以铝金属或是铝金属合金为主，但随着半导体元件尺寸日益缩小的趋势、操作速度提高与功率消耗降低的需求，因此便需要使用电阻率更低的金属材质以及介电常数更低的材质以完成半导体元件内金属连线的制作，美国专利第US 6,489,240 B1号中提到了使用铜金属与介电常数小于4的介电层来制作半导体元件内金属连线的制作，在使用铜金属来当作金属导线的材质时，考虑铜金属经蚀刻后不易形成气体分子的特性，如图1A所示，通常是利用一双镶嵌结构10来进行铜金属形成于此双镶嵌结构10的制程，美国专利第6,492,270 B1号详细提到在一双镶嵌结构10中制作铜金属导线的方式，此双镶嵌结构10是由第一蚀刻中止层120、第一介电层160、第二蚀刻中止层与140第二介电层180所形成，在铜金属层100上方的双镶嵌结构10内欲完成形成铜金属的制程前，如图1B所示，必须在双镶嵌结构10上先形成一阻障层190，以防止铜金属原子扩散至周围的介电层内。
在先前技术中，为了防止铜金属原子往介电层内扩散，通常会使用如氮化钛(TiN)或氮化钽(TaN)来进行阻障层的制作，美国专利第US 6,541,374 B1号即有提到利用TiN以形成阻障层，但实际在进行阻障层190的沉积时，由于沉积的方向约垂直于晶片表面，因此在双镶嵌结构10的侧壁部位所沉积的厚度，将约只有第一介电层160内孔洞底部与第二介电层180内沟槽底部上方所沉积厚度的五分之一至二分之一，容易造成侧壁沉积的不完全使后双镶嵌结构10内形成的铜金属原子往介电层内扩散，进而影响介电层的电性而损坏整个半导体元件，因此便有将双镶嵌结构10内侧壁部位的阻障层沉积完全以阻挡铜金属原子扩散至介电层内的需求。
在另一方面，先前技术中氮化金属的电阻率远较金属材质的电阻率为高，因此使用如氮化钛或是氮化钽作为双镶嵌结构10内的阻障层190时，将使双镶嵌结构10内金属间电阻率过高而影响半导体元件的操作速度与功率消耗，因此便有降低第一介电层160内孔洞底部上方阻障层190电阻率的需求。
(3)发明内容
本发明的一主要目的为利用第一金属层、金属化物层与第二金属层组成的三层阻障层结构，以完全阻挡铜金属原子扩散至介电层内。
本发明的另一的主要目的为降低镶嵌结构中介电层内的孔洞底部上方阻障层的电阻率，并且使阻障层与其下方铜金属层及与往后镶嵌结构内形成的铜金属层有良好的欧姆接触。
本发明是利用化学气相沉积或是物理气相沉积方式形成一阻障层结构于一半导体元件的一导体层上，并且应用一离子溅击方式去除导体层上方电阻率较高的金属化物层以降低与导体层连接的阻障层结构的电阻率。
(4)附图说明
图1A为一先前技术的双镶嵌结构示意图；
图1B为形成一层阻障层于一先前技术的双镶嵌结构上的示意图；
图2A~E为本发明一实施例中形成多层阻障层于一双镶嵌结构上的形成步骤示意图；
图3A~E为本发明另一实施例中形成多层阻障层于一镶嵌结构上的形成步骤示意图；
图4为本发明中等离子体反应器内进行物理气相沉积反应的示意图；以及
图5为本发明中等离子体反应器内进行离子溅击反应的示意图。
(5)具体实施方式
本发明的一些实施例会详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其他的实施例施行。亦即，本发明的范围不受在该提出的实施例的限制，而应以后面提出的权利要求所限定的范围为准。
在本发明的第一个实施例中，如图2A~E所示，于一晶片的一金属层200上方已形成一双镶嵌结构20，此双镶嵌结构20是由第一蚀刻中止层220、第一蚀刻中止层220上方的第一介电层260、第一介电层260上方的第二蚀刻中止层240以及第二蚀刻中止层240上方的第二介电层280所构成，其中金属层200是为一铜金属层，而第一蚀刻中止层220与第二蚀刻中止层240的材质是为防止铜金属原子扩散至介电层内的材质，如氮化硅(Si3N4)，就第一介电层260材质与第二介电层280材质而言，其材质可为二氧化硅(SiO2)或是介电常数小于4的材料，例如以化学气相沉积(chemical vapor deposition简称CVD)方式形成的氟化硅玻璃(fluorinated silicate glass简称FSG)、有机硅玻璃(organo silicate glass)、氟化非晶碳(fluorinated amorphouscarbon)、氢化非晶碳(hydrogenated amorphous carbon)、四氟聚对二甲苯(tetrafluoro-poly-p-xylylene)，或者是以旋涂(spin)方式制作形成的无机旋涂式玻璃HSQ(Hydrogenated Silsesquioxane)、芳香族聚醚PAE(polyarylene ethers)、二乙烯硅氧烷与双甲基苯环丁烷的共聚高分子、二氧化硅气凝胶(Aerogel)、二氧化硅干凝胶(Xerogel)。
如图2A所示，在上述双镶嵌结构20上方形成一第一钽金属层300，形成此第一钽金属层300的方式是为化学气相沉积方式(chemical vapordeposition简称CVD)或是物理气相沉积方式(physical vapor deposition简称PVD)，在本实施例中是以物理气相沉积方式PVD形成此第一钽金属层300，如图4所示，于一等离子体反应器60内，将一晶片62固定于一晶片承载盘上61，将此晶片承载盘61连接一直流偏压65，再固定一钽金属靶64于该离子体反应器60上方的金属靶座63，并将此金属靶座63接地，在进行PVD反应时，等离子体内的氩离子将往钽金属靶64撞击，而被氩离子撞出的钽原子或是钽离子将被上述直流偏压65吸引沉积至此晶片62上方形成第一钽金属层300，在进行PVD反应时，等离子体反应器60内的制程压力约介于0毫 耳至50豪 耳之间，等离子体反应器60内的制程温度约介于摄氏0度至摄氏400度之间。
如图2B所示，在已形成的第一钽金属层300上方，再形成一氮化钽层320，形成此氮化钽层320的方式是为CVD方式或是PVD方式，在本实施例中是以PVD方式制作此氮化钽层320，如形成第一钽金属层300的方式，于等离子体反应器60中通入氮气，使氮气分子与从钽金属靶64上被氩离子撞击出来的钽原子67或钽离子66于晶片62上反应形成此氮化钽层320，在进行此PVD反应时，等离子体反应器60内的制程压力约介于0毫
Figure C0314302700083
耳至50豪
Figure C0314302700084
耳之间，等离子体反应器60内的制程温度约介于摄氏0度至摄氏400度之间。
由于氮化钽层320的电阻率随氮原子成分比例的不同而约介于95微欧姆-公分至14800微欧姆-公分之间，氮化钽层320的电阻率远大于钽金属层的电阻率(α相电阻率约介于15微欧姆-公分至30微欧姆-公分之间，β相电阻率约介于150微欧姆-公分至220微欧姆-公分之间)，而铜金属层的电阻率约为1.7微欧姆-公分，因此为了降低第一介电层260内孔洞底部的电阻率，就必须将第一介电层260内孔洞底部的氮化钽层320去除。
如图2C所示，在本实施例中为了去除第一介电层260内的孔洞底部的氮化钽层320，采取了一离子溅击方式去除第一介电层260内的孔洞底部的氮化钽层320，此离子溅击方式如图5所示，连接一等离子体产生电源84与一交流偏压电源83于一等离子体反应器80内，再固定一晶片82于此等离子体反应器内的晶片承载盘81上，进行离子溅击反应时，利用交流偏压电源83在晶片承载盘81上产生的直流自我偏压吸引等离子体85内的氩离子86往晶片82表面溅击，将第一介电层260内的孔洞底部的氮化钽层320溅击出钽原子360，使溅击出的钽原子360沉积于第一介电层260内的孔洞侧壁，而去除第一介电层260内的孔洞底部的氮化钽层320，由于氩离子86的行进方向约垂直于晶片82表面，因此原本沉积于第一介电层260内的孔洞侧壁的氮化钽层320将承受较第一介电层260内的孔洞底部为少的离子溅击，在本实施例中，于晶片承载盘81上所产生的直流自我偏压将较进行PVD反应的直流偏压为高。
经由上述离子溅击方式完成去除第一介电层260内的孔洞底部上方的氮化钽层320后，此时金属层200上方的结构将如图2D所示，第一介电层260内的孔洞底部上方仅存第一钽金属层300，由第一介电层260内的孔洞底部与第二介电层280内的沟槽底部被击出的钽原子360将分别沉积在第一介电层260内的孔洞侧壁下方与第二介电层280内的沟槽侧壁下方而形成如图2D所示的外形，再如图2E所示，如前述形成第一钽金属层300的方式，在氮化钽层320上方形成第二钽金属层340，第二钽金属层340可使用PVD或是CVD的方式形成，在本发明中是以PVD方式制作第二钽金属层，如图4所示，于一等离子体反应器60内，将一晶片62固定于一晶片承载盘上61，将此晶片承载盘61连接一直流偏压65，再固定一钽金属靶64于该离子体反应器60上方的金属靶座63，并将此金属靶座63接地，在进行PVD反应时，等离子体内的氩离子将往钽金属靶64撞击，而被氩离子撞出的钽原子67或是钽离子66将被上述直流偏压65吸引沉积至此晶片62上方形成第二钽金属层340，在进行PVD反应时，等离子体反应器60内的制程压力约介于0毫
Figure C0314302700091
耳至50豪
Figure C0314302700092
耳之间，等离子体反应器60内的制程温度约介于摄氏0度至摄氏400度之间。
制作完成后此双镶嵌结构20的阻障层将如图2E所示，可以看出除了双镶嵌结构20内第一介电层260内的孔洞底部上方仅有第一钽金属层300与第二钽金属层340外组成的钽金属层外，此双镶嵌结构20内其他部位皆为三层阻障层所覆盖，此三层阻障层分别为第一钽金属层300、氮化钽层320与第二钽金属层340，使用钽金属的原因为铜金属对钽金属有良好的附着能力，而氮化钽可阻挡铜金属原子往介电层内扩散，将此三层结构的阻障层完成之后，将可得到比先前技术中更厚的侧壁阻障层以阻挡铜金属原子扩散至介电层，以及较先前技术中第一介电层260内孔洞底部上方阻障层电阻率下降超过30％的钽金属层，进而与其下方的铜金属层及往后制作的铜金属层有良好的欧姆接触。
在本发明的另一个实施例中，如图3A~E所示，于一晶片的一金属层400上方已形成一镶嵌结构40，此镶嵌结构40是由蚀刻中止层420以及蚀刻中止层420上方的介电层440所构成，其中金属层400是为一铜金属层，而蚀刻中止层420的材质是为防止铜金属原子扩散至介电层440内的材质，如氮化硅(Si3N4)，就介电层440材质而言，其材质可为二氧化硅(SiO2)或是介电常数小于4的材料，例如以化学气相沉积(chemical vapor deposition简称CVD)方式形成的氟化硅玻璃(fluorinated silicate glass简称FSG)、有机硅玻璃(organo silicate glass)、氟化非晶碳(fluorinated amorphous carbon)、氢化非晶碳(hydrogenated amorphous carbon)、四氟聚对二甲苯(tetrafluoro-poly-p-xylylene)，或者是以旋涂(spin)方式制作形成的无机旋涂式玻璃HSQ(Hydrogenated Silsesquioxane)、芳香族聚醚PAE(polyarylene ethers)、二乙烯硅氧烷与双甲基苯环丁烷的共聚高分子、二氧化硅气凝胶(Aerogel)、二氧化硅干凝胶(Xerogel)。
如图3A所示，在上述镶嵌结构40上方形成一第一钽金属层460，形成此第一钽金属层460的方式是为化学气相沉积方式(chemical vapor deposition简称CVD)或是物理气相沉积方式(physical vapor deposition简称PVD)，在本实施例中是以物理气相沉积方式PVD形成此钽金属层460，如图4所示，于一等离子体反应器60内，将一晶片62固定于一晶片承载盘上61，将此晶片承载盘61连接一直流偏压65，再固定一钽金属靶64于该离子体反应器60上方的金属靶座63，并将此金属靶座63接地，在进行PVD反应时，等离子体内的氩离子将往钽金属靶64撞击，而被氩离子撞出的钽原子67或是钽离子66将被上述直流偏压65吸引沉积至此晶片62上方形成第一钽金属层460，在进行PVD反应时，等离子体反应器60内的制程压力约介于0毫 耳至50豪
Figure C0314302700102
耳之间，等离子体反应器60内的制程温度约介于摄氏0度至摄氏400度之间。
如图3B所示，在已形成的第一钽金属层460上方，再形成一氮化钽层480，形成此氮化钽层480的方式是为CVD方式或是PVD方式，在本实施例中是以PVD方式制作此氮化钽层480，如形成第一钽金属层460的方式，于等离子体反应器60中通入氮气，使氮气分子与从钽金属靶64上被氩离子撞击出来的钽原子67或钽离子66于晶片62上反应形成此氮化钽层480，在进行此PVD反应时，等离子体反应器60内的制程压力约介于0毫
Figure C0314302700103
耳至50豪
Figure C0314302700104
耳之间，等离子体反应器内的制程温度约介于摄氏0度至摄氏400度之间。
由于氮化钽层480的电阻率随氮原子成分比例的不同而约介于95微欧姆-公分至14800微欧姆-公分之间，氮化钽层320的电阻率远大于钽金属层的电阻率(α相电阻率约介于15微欧姆-公分至30微欧姆-公分之间，β相电阻率约介于150微欧姆-公分至220微欧姆-公分之间)，而铜金属层的电阻率约为1.7微欧姆-公分，因此为了降低介电层440内孔洞底部的电阻率，就必须将介电层440内孔洞底部的氮化钽层480去除。
如图3C所示，在本实施例中为了去除介电层440内的孔洞底部的氮化钽层480，采取了一离子溅击方式去除介电层440内的孔洞底部的氮化钽层480，此离子溅击方式如图5所示，连接一等离子体产生电源84与一交流偏压电源83于一等离子体反应器80内，再固定一晶片82于此等离子体反应器80内的晶片承载盘81上，进行离子溅击反应时，利用交流偏压电源83在晶片承载盘81上产生的直流自我偏压吸引等离子体85内的氩离子86往晶片82表面溅击，将介电层440内的孔洞底部的氮化钽层480溅击出钽原子520，使溅击出的钽原子520沉积于介电层440内的孔洞侧壁，而去除介电层440内的孔洞底部的氮化钽层480，由于氩离子86的行进方向约垂直于晶片82表面，因此原本沉积于介电层440内的孔洞侧壁的氮化钽层480将承受较介电层440内的孔洞底部为少的离子溅击，在本实施例中，于晶片承载盘81上所产生的直流自我偏压将较进行PVD反应的直流偏压为高。
经由上述离子溅击方式完成去除介电层440内的孔洞底部上方的氮化钽层480后，此时金属层400上方的结构将如图3D所示，介电层440内的孔洞底部上方仅存第一钽金属层460，由介电层440内的孔洞底部被击出的钽原子520将沉积在第一介电层440内的孔洞侧壁下方而形成如图3D所示的外形，再如图3E所示，如前述形成第一钽金属层460的方式，在氮化钽层480上方形成第二钽金属层500，第二钽金属层500可使用PVD或是CVD的方式形成，在本发明中是以PVD方式制作第二钽金属层，如图4所示，于一等离子体反应器60内，将一晶片62固定于一晶片承载盘上61，将此晶片承载盘61连接一直流偏压65，再固定一钽金属靶64于该离子体反应器60上方的金属靶座63，并将此金属靶座63接地，在进行PVD反应时，等离子体内的氩离子将往钽金属靶64撞击，而被氩离子撞出的钽原子或是钽离子将被上述直流偏压65吸引沉积至此晶片62上方形成第二钽金属层500，在进行PVD反应时，等离子体反应器60内的制程压力约介于0毫 耳至50豪 耳之间，等离子体反应器60内的制程温度约介于摄氏0度至摄氏400度之间。
制作完成后此镶嵌结构40的阻障层将如图3E所示，可以看出除了镶嵌结构40内介电层440内的孔洞底部上方仅有第一钽金属层460与第二钽金属层500外组成的钽金属层外，此镶嵌结构40内其他部位皆为三层阻障层所覆盖，此三层阻障层分别为第一钽金属层440、氮化钽层480与第二钽金属层500，使用钽金属的原因为铜金属对钽金属有良好的附着能力，而氮化钽可阻挡铜金属原子往介电层内扩散，将此三层结构的阻障层完成的后，将可得到比先前技术中更厚的侧壁阻障层以阻挡铜金属原子扩散至介电层440，以及较先前技术中介电层内孔洞底部上方阻障层电阻率下降超过30％的钽金属层，进而与其下方的铜金属层400及往后制作的铜金属层有良好的欧姆接触。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利范围。在不脱离本发明的实质内容的范畴内仍可予以变化而加以实施，此等变化应仍属本发明的范围。因此，本发明的范畴是由下列权利要求所界定。

Claims (21)

1.一种形成阻障层的方法，包含：
提供一导体层，该导体层上具有一第一介电层，且该第一介电层内具有一孔洞；
形成一第一金属层于该介电层及该导体层上；
形成一氮化钽层于该第一金属层上；
离子撞击位于该孔洞的一底部的该氮化钽层，使得被击出的该氮化钽层中的金属原子沉积于该孔洞的一侧壁，以使在该空洞的该底部不具有该氮化钽层；以及
形成一第二金属层于该氮化钽层上。
2.如权利要求1所述的形成阻障层的方法，其特征在于，所述的导体层包含一铜金属层。
3.如权利要求1所述的形成阻障层的方法，其特征在于，所述的第一介电层的介电层材质包含介电常数小于4的绝缘材质。
4.如权利要求1所述的形成阻障层的方法，其特征在于，于形成该第一金属层之前，还包含形成一第二介电层于该第一介电层之上，其中该第二介电层内具有一沟槽，且该第二介电层内的该沟槽与该第一介电层内的该孔洞连通。
5.如权利要求4所述的形成阻障层的方法，其特征在于，所述的第二介电层的介电层材质包含介电常数小于4的绝缘材质。
6.如权利要求1所述的形成阻障层的方法，其特征在于，所述的第一金属层包含以物理气相沉积方式形成。
7.如权利要求1所述的形成阻障层的方法，其特征在于，所述的第一金属层包含以化学气相沉积方式形成。
8.如权利要求1所述的形成阻障层的方法，其特征在于，所述的第一金属层包含一钽金属层。
9.如权利要求1所述的形成阻障层的方法，其特征在于，所述的氮化钽层包含以物理气相沉积方式形成。
10.如权利要求1所述的形成阻障层的方法，其特征在于，所述的氮化钽层包含以化学气相沉积方式形成。
11.如权利要求1所述的形成阻障层的方法，其特征在于，所述的离子撞击方式中离子来源包含氩离子。
12.如权利要求1所述的形成阻障层的方法，其特征在于，所述的第二金属层包含以物理气相沉积方式形成。
13.如权利要求1所述的形成阻障层的方法，其特征在于，所述的第二金属层包含以化学气相沉积方式形成。
14.如权利要求1所述的形成阻障层的方法，其特征在于，所述的第二金属层包含一钽金属层。
15.一种阻障层结构，包含：
一第一介电层，该第一介电层形成于一导体层上方，且该第一介电层内具有一孔洞，该第一介电层内的孔洞与该导体层连通；
一第一金属层，该第一金属层阶梯覆盖于该第一介电层上方；
一氮化钽层，该氮化钽层阶梯覆盖于该第一金属层上方，但该氮化钽层并不覆盖于该第一介电层内与该导体层连通的该孔洞的一底部上方的该第一金属层；以及
一第二金属层，该第二金属层阶梯覆盖于该氮化钽层上方，且该第二金属层覆盖于该第一介电层内与该导体层连通的该孔洞上方的该第一金属层。
16.如权利要求15所述的阻障层结构，其特征在于，所述的导体层包含一铜金属层。
17.如权利要求15所述的阻障层结构，其特征在于，所述的第一介电层的介电层材质包含介电常数小于4的绝缘材质。
18.如权利要求15所述的阻障层结构，该第一介电层之上还包含一第二介电层，该第二介电层内具有一沟槽，且该第二介电层内的该沟槽与该第一介电层内的该孔洞连通。
19.如权利要求18所述的阻障层结构，其特征在于，所述的第二介电层的介电层材质包含介电常数小于4的绝缘材质。
20.如权利要求15所述的阻障层结构，其特征在于，所述的第一金属层包含一钽金属层。
21.如权利要求15所述的阻障层结构，其特征在于，所述的第二金属层包含一钽金属层。
CNB031430279A 2003-06-13 2003-06-13 形成阻障层的方法与结构 Expired - Lifetime CN1317745C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031430279A CN1317745C (zh) 2003-06-13 2003-06-13 形成阻障层的方法与结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031430279A CN1317745C (zh) 2003-06-13 2003-06-13 形成阻障层的方法与结构

Publications (2)

Publication Number Publication Date
CN1567548A CN1567548A (zh) 2005-01-19
CN1317745C true CN1317745C (zh) 2007-05-23

Family

ID=34471243

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031430279A Expired - Lifetime CN1317745C (zh) 2003-06-13 2003-06-13 形成阻障层的方法与结构

Country Status (1)

Country Link
CN (1) CN1317745C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345208A (zh) * 2008-08-19 2009-01-14 上海集成电路研发中心有限公司 一种应用于铜互连扩散阻挡层的制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7855147B1 (en) * 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
CN102569167A (zh) * 2010-12-16 2012-07-11 中芯国际集成电路制造(北京)有限公司 双镶嵌结构的形成方法
CN106158733A (zh) * 2015-04-22 2016-11-23 中国科学院微电子研究所 一种铜互连结构及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US383920A (en) * 1888-06-05 steele
US626196A (en) * 1899-05-30 Rawhide reinforce for harness
WO1999033110A1 (en) * 1997-12-19 1999-07-01 Applied Materials, Inc. A tailored barrier layer which provides improved copper interconnect electromigration resistance
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
US6261963B1 (en) * 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices
US6291885B1 (en) * 1995-06-30 2001-09-18 International Business Machines Corporation Thin metal barrier for electrical interconnections
US6342448B1 (en) * 2000-05-31 2002-01-29 Taiwan Semiconductor Manufacturing Company Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US6383920B1 (en) * 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US6541374B1 (en) * 2000-12-18 2003-04-01 Novellus Systems, Inc. Method of depositing a diffusion barrier for copper interconnection applications

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US383920A (en) * 1888-06-05 steele
US626196A (en) * 1899-05-30 Rawhide reinforce for harness
US6291885B1 (en) * 1995-06-30 2001-09-18 International Business Machines Corporation Thin metal barrier for electrical interconnections
WO1999033110A1 (en) * 1997-12-19 1999-07-01 Applied Materials, Inc. A tailored barrier layer which provides improved copper interconnect electromigration resistance
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
US6342448B1 (en) * 2000-05-31 2002-01-29 Taiwan Semiconductor Manufacturing Company Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US6261963B1 (en) * 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices
US6541374B1 (en) * 2000-12-18 2003-04-01 Novellus Systems, Inc. Method of depositing a diffusion barrier for copper interconnection applications
US6383920B1 (en) * 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345208A (zh) * 2008-08-19 2009-01-14 上海集成电路研发中心有限公司 一种应用于铜互连扩散阻挡层的制作方法

Also Published As

Publication number Publication date
CN1567548A (zh) 2005-01-19

Similar Documents

Publication Publication Date Title
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
CN2720637Y (zh) 内联机结构
KR100530306B1 (ko) 전자 구조
JP4832807B2 (ja) 半導体装置
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
US6331481B1 (en) Damascene etchback for low ε dielectric
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US20070252277A1 (en) Semiconductor devices and fabrication method thereof
CN1317745C (zh) 形成阻障层的方法与结构
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US6350688B1 (en) Via RC improvement for copper damascene and beyond technology
KR100367734B1 (ko) 반도체 소자의 배선형성 방법
US20040224500A1 (en) Method of forming metal line of semiconductor device
CN1199266C (zh) 半导体器件及其制造方法
US20070105367A1 (en) Method for forming barrier layer
CN1149654C (zh) 与半导体上绝缘通孔中的铜金属化层接触的方法和结构
KR19990000816A (ko) 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법
US6982226B1 (en) Method of fabricating a contact with a post contact plug anneal
CN1243378C (zh) 金属内连线的制造方法
KR100840880B1 (ko) 반도체 장치 및 그 제조 방법
CN1458681A (zh) 在半导体组件上形成铜线的方法
KR100571404B1 (ko) 반도체 소자의 금속 플러그 제조 방법
WO2002013234A2 (en) Stabilized surface between a fluorosilicate glass dielectric and a liner/barrier layer
TWI293197B (en) Semiconductor device and damascene process for fabricating the same
KR20020058430A (ko) 반도체소자의 배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070523