KR19990000816A - 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법 - Google Patents

앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법 Download PDF

Info

Publication number
KR19990000816A
KR19990000816A KR1019970023918A KR19970023918A KR19990000816A KR 19990000816 A KR19990000816 A KR 19990000816A KR 1019970023918 A KR1019970023918 A KR 1019970023918A KR 19970023918 A KR19970023918 A KR 19970023918A KR 19990000816 A KR19990000816 A KR 19990000816A
Authority
KR
South Korea
Prior art keywords
metal wiring
insulating layer
semiconductor device
wiring structure
layer
Prior art date
Application number
KR1019970023918A
Other languages
English (en)
Inventor
전광열
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970023918A priority Critical patent/KR19990000816A/ko
Priority to JP10039414A priority patent/JPH1117009A/ja
Publication of KR19990000816A publication Critical patent/KR19990000816A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

열적, 전기적, 물리적 스트레스 하에서도 텅스텐 플러그가 리프팅되지 않고 견딜 수 있는 금속배선구조 및 그 제조방법을 제공한다. 본 발명의 금속배선구조는 습식식각율을 달리하는 적어도 3층 이상의 막들이 순차 적층되어 이루어지되, 그 단면이 요철 형상으로 된 비어 홀을 구비한 다층 절연층을 포함한다. 상기 구조물 상에 배리어 막 및 접착층이 공형으로 형성된다. 상기 비어 홀의 내부에는 외측벽에 상기 요철 형상이 구비되도록 텅스텐 플러그가 매립된다. 상기 텅스텐 플러그 상에는 금속배선층이 구비된다.

Description

앵커드 텅스텐 플러그를 구비한 반도체 장치의 금속배선구조 및 그 제조방법
본 발명은 반도체 장치에 관한 것으로, 상세하게는 반도체 장치의 금속배선에 적합한 콘택 플러그 및 그 제조방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 낮은 비저항과 우수한 단차도포성(step coverage)를 갖는 배선 재료가 필요하게 되었다. 이러한 배선 재료로 가장 일반적으로 이용되는 금속은, 비저항이 3 마이크로 오옴 센티미터(μΩ㎝) 이하인 알루미늄(Al)이다. 그런데, 알루미늄 배선층은 스퍼터링(sputtering) 방식으로 형성하기 때문에 그 단차도포성이 불량하다. 이에 따라, 상기 알루미늄으로 어스펙트비(aspect ratio)가 큰 콘택홀을 매립할 때 보이드가 생성되는 등의 문제가 발생한다. 그 결과 배선이 불량해지면서 반도체 장치의 신뢰성이 저하된다. 또한, 알루미늄은 그 용융점(melting point)이 600℃ 정도로 다른 배선 재료에 비하여 낮기 때문에 고온 열처리 공정을 수행하기 어려운 문제가 있다.
상기 알루미늄의 문제점들을 극복할 수 있는 배선 재료로 텅스텐(W)이 활발히 연구되어지고 있다. 텅스텐은 배선층을 형성할 때 단차도포성이 좋은 화학 기상 증착(Chemical Vapor Deposition: CVD)법을 이용할 수 있다. 또한, 텅스텐은 그 용융점이 상당히 높기 때문에 후속 되는 고온 공정에서도 열적 안정성을 갖는다.
그러나, CVD 방법으로 형성한 텅스텐층은 높은 인장장력(tensile stress)을 가지며, 산화실리콘 등의 절연층에 대한 접착성(adhesion)이 좋지 않은 문제점이 있다.
본 발명은 열적, 전기적, 물리적 스트레스 하에서도 플러깅된 텅스텐이 리프팅되지 않고 견딜 수 있는 텅스텐 플러그를 구비하는 금속배선구조 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.
도 1 내지 도 4는 본 발명의 제1 실시예에 따른 금속배선구조의 제조방법을 그 순서대로 도시한 단면도들이고,
도 5는 본 발명의 제2 실시예에 따른 금속배선구조의 단면도이다.
상기 기술적 과제를 달성하기 위한 본 발명의 금속배선구조는 습식식각율을 달리하는 적어도 3층 이상의 막들이 순차 적층되어 이루어지되, 그 단면이 요철 형상으로 된 비어 홀을 구비한 다층 절연층을 포함한다. 상기 비어 홀 내에는 외측벽에 상기 요철 형상이 구비되도록 텅스텐 플러그가 매립된다. 상기 텅스텐 플러그 상에는 금속배선층이 구비된다.
본 발명의 일실시예에 의하면 상기 다층 절연층이 순차 적층된 제1 내지 제4 절연층으로 이루어진다. 상기 제1 및 제3 절연층은 습식식각율이 상대적으로 높은 BPSG계 산화막이다. 상기 제2 절연층은 습식식각율이 상대적으로 낮은 고온 열산화막 또는 질화막이다. 상기 제4 절연층은 습식식각율이 위 양 절연층들의 중간정도인 PE-TEOS계 산화막이다. 상기 비어 홀을 구비하는 다층 절연층 상에 배리어 막 및 접착층이 구비되는 것이 바람직하다.
본 발명의 다른 실시예에 의하면, 상기 다층 절연층이 순차 적층된 제1 내지 제3 절연층으로 이루어진다. 이때 제1 및 제3 절연층은 고온 열산화막 또는 질화막이며, 제2 절연층은 BPSG계 산화막이다.
위와 같이 다층 절연층을 구성하는 절연층들의 습식식각율의 차이를 이용하여 프로파일이 요철 형상인 비어 홀을 형성하고 이를 매립하는 콘택 플러그의 외측벽에 역시 요철을 형성시킨다. 이러한 구조의 텅스텐 플러그는 열적, 전기적, 물리적 스트레스 하에서도 리프팅되지 않는다.
이하 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
실시예 1
도 1을 참조하면, 습식식각율이 각각 다른 층간 절연층들을 기판(10) 위에 적층하여 다층 절연층(12+14+16+18)을 형성한다. 구체적으로, 제1 절연층(12)과 제3 절연층(16)으로 제2 절연층(14)과 제4 절연층(18)보다 식각율이 높은 BPSG(borophosphosilicate glass)계 산화막을 증착한다. 제2 절연층(14)은 식각율이 가장 낮은 고온 열산화막 계열의 산화막을 증착하고, 제4 절연층(18)은 식각율이 중간 정도인 PE-TEOS(plasma enhanced-tetraethylorthosilicate)계 산화막을 증착한다.
도 2를 참조하면, 건식식각으로 상기 다층 절연층(12+14+16+18)에 비어 홀(h)을 형성한다. 다음, 폴리머와 같은 식각 부산물과 비어 홀 내의 이물질을 제거하기 위해 웨트 클리닝을 수행한다. 웨트 클리닝시의 에천트로는 스탠더드 클리닝 1(SC-1) 용액과 희석된 불산용액을 사용할 수 있다. 상기 SC-1 용액은 NH4OH/H2O2/H2O의 혼합용액을 말한다. 이때, 상기 다층의 절연층들이 각각 습식식각율이 다르므로 비어 홀 내에 요철이 형성되어진다.
상기 웨트 클리닝 직후 형성된 요철들은 각진 모서리를 가질 수 있다. 이러한 경우 각진 모서리 주변에서 단차도포성이 나빠진다. 이를 개선하기 위해 유도결합플라즈마(inductive coupled plasma)법에 의한 드라이 클리닝을 실시하여 상기 각진 모서리를 완만하게 라운딩시키는 것이 바람직하다. 그 결과 비어 홀(h) 부위의 측벽에 부드러운 요철을 가지는 다층 절연층(12a+14a+16a+18a)이 형성된다.
도 3을 참조하면, 배리어막(20) 및 접착층(22)을 상기 결과물 구조 상에 형성한다. 구체적으로 순차 적층된 Ti/TiN층을 상기 결과물 상에 공형(conformal)으로 형성한다. 상기 Ti/TiN층은 각각 스퍼터링법으로 형성할 수 있다.
상기 배리어막(20)은 후속하는 공정에서 형성되는 알루미늄 배선층과 실리콘 간의 접촉면에서 전자적 이동(electromigration)을 방지함으로써 알루미늄 스파이킹 등을 방지한다.
한편, 텅스텐은 일반적으로 실리콘 산화막 등의 절연층과 접착특성이 나쁜 것으로 알려져 있다. 이를 개선하기 위해 상기 요철형 비어 홀을 구비하는 다층 절연층을 형성한 후 그 결과물 상에 접착층을 형성하는 것이 바람직하다. 상기한 접착층으로 단차 도포성이 상대적으로 떨어지는 TiN층을 스퍼터링 공정으로 형성하는 경우에는 공형(conformal)의 층을 얻는 것이 중요하다. 이는 높은 어스펙트비(aspect ratios)를 갖는 깊은 서브 미크론 비어(via)의 경우에 더욱 중요해진다.
이와 관련하여 상기 TiN층을 단차 도포성이 우수한 콜리메이티드 스퍼터링으로 형성하거나 단차 도포성이 떨어지는 상기 TiN층 대신 LPCVD(Low Pressure Chemical Vapor Deposition) 텅스텐막을 사용할 수 있다. 또한 상기 TiN층을 대체하여 텅스텐 나이트라이드(WN)층을 CVD법으로 형성한 접착층을 사용할 수 있다. 나아가 실리콘 또는 실리콘 산화막에의 접착성이 우수한 PECVD 텅스텐막을 사용하면 상기 접착층을 형성할 필요가 없어진다. 상기 PECVD 텅스텐막은 오믹층 및 배리어층의 역할을 하는 것으로서 0.25㎛ 정도의 작은 콘택홀에서도 우수한 단차도포성을 보인다.
다음, 상기 결과물 상에 텅스텐을 증착하여 블랭킷(blanket) 텅스텐층을 형성하고 이를 에치백하여 비어 홀 내에 텅스텐 플러그를 형성한다. 상기 텅스텐은 스퍼터링법, CVD법 또는 PECVD법으로 증착할 수 있다. 바람직하기로는, WF6와 H2를 소스 가스로 사용하여 수소 환원반응을 진행시킴으로써 단차 도포성이 우수한 동시에 비어홀이 보이드 없이 잘 매립된 블랭킷 텅스텐 CVD막을 얻는다.
블랭킷 텅스텐 CVD막의 우수한 단차도포성과 비어홀 매립은 H2가스의 H 원자로의 분해가 상기 블랭킷 텅스텐막 증착의 전 반응 중 율속반응이 되는 것이기 때문인 것으로 알려져 있다. 상기 율속반응인 수소가스의 수소 원자로의 분해는 약 0.73 eV 정도의 활성에너지를 필요로 한다.
상기 텅스텐막의 증착속도는 수소 분압의 제곱근에 비례한다. 우수한 막질, 즉 우수한 단차도포성과 부드러운 표면을 얻기 위해서는 수십 Torr 정도의 총압을 사용하는 것이 바람직하다.
선택적으로, 상기 수소 환원반응의 초기에 실란(SiH4) 환원반응을 진행시키면 텅스텐 핵 생성이 용이해져서 텅스텐층이 잘 증착된다. 다음 상기 블랭킷 텅스텐층을 에치백하여 텅스텐 플러그(24)를 형성한다.
도 3으로부터 알 수 있듯이, 본 발명의 텅스텐 플러그는 측면에 요철부를 가지므로 열적, 전기적, 물리적 스트레스 하에서도 리프팅되지 않고 견딜 수 있는 플러깅된 구조를 가진다. 이하 이를 앵커드(anchored) 텅스텐 플러그라 한다. 본 실시예에서의 앵커드 텅스텐 플러그는 돌기가 중심부를 향하여 튀어 나온 포지티브형이다.
도 4를 참조하면, 상기 결과물 상에 알루미늄 배선층(26)을 형성한다. 상기 알루미늄 배선층은 통상의 방법, 예컨대 스퍼터링법 또는 CVD법으로 형성할 수 있다.
실시예 2
제2 절연층으로 웨트 클리닝시에 상대적으로 식각율이 높은 산화막을 채용하면 상기 제1 실시예에서와 반대되는 형태의 요철을 구비한 앵커드 텅스텐 플러그를 얻을 수 있다.
구체적으로, 도 5를 참조하면, 반도체 기판(50) 상에 순차 적층되며, 그 내부에 비어 홀을 구비하는 제1 내지 제3 절연층으로 이루어진 다층 절연층(52+54+56)이 형성되어 있다. 상기 비어 홀을 식각하는 과정에서 습식식각을 수행함으로써 요철 형상의 프로파일을 얻는 것과 상기 요철의 각진 모서리 부분을 완만하게 라운딩시키는 것은 제1 실시예에서와 동일하다. 상기한 다층 절연층 상에 형성되는 배리어막(60) 및 접착층(62)은 제1 실시예에서와 동일하다. 상기 배리어막(60) 및 접착층(62)이 구비된 비어 홀 내에는 콘택 플러그(64)가 형성된다. 상기 콘택 플러그(64)를 형성하기 위한 블랭킷 텅스텐층의 증착 및 에치백은 제1 실시예에서와 동일하다.
상기 비어 홀 내에 형성된 콘택 플러그(64)는 그 측면에 요철 형상을 가지는 앵커드 플러그가 된다. 이때의 요철은 제1 실시예에서와는 반대로 돌기가 콘택 플러그의 중심으로부터 바같쪽으로 향한 네거티브형이 되는 것이 바람직하다.
위와 같은 네거티브형의 콘택 플러그를 형성하기 위하여, 습식식각율이 상대적으로 높은 절연층을 제2 절연층(54)으로 사용한다. 구체적으로 제1 및 제3 절연층(52,56)으로 습식식각율이 상대적으로 낮은 고온 열산화막 또는 질화막을 사용하며, 제2 절연층(54)으로는 습식식각율이 상대적으로 높은 BPSG계 산화막을 사용한다.
이상에서 설명한 바로부터 알 수 있듯이, 습식식각율이 다른 절연층들의 수 및 그 적층 순서를 조합함으로써 요철의 형상을 포지티브 또는 네거티브형으로 조합할 수 있다.
상기 콘택 플러그 상부에 형성되는 금속배선층(66)은 제1 실시예에서와 동일하다.
한편, 금속막에 화학기계적 연마(CMP)를 수행할 때에도 본 발명을 적용할 수 있다. 예컨대 현재 다마신(damascene)법과 CMP법을 이용하여 플러그 및/또는 배선을 형성하는 방법이 시도되고 있는 바, 이때는 CMP 장치의 연마헤드로부터 웨이퍼에 압력이 가해진다. 본 발명의 앵커드 텅스텐 플러그는 이러한 금속 CMP 공정시의 물리적 스트레스로부터 플러그의 리프팅을 방지하는 작용을 한다.
본 발명의 앵커드 텅스텐 플러그에 의하면 열적, 전기적, 물리적 스트레스 하에서도 플러깅된 텅스텐이 리프팅 되지 않고 잘 견딜 수 있는 효과가 있다.
이상 본 발명을 바람직한 실시예와 도면들을 통하여 설명하였으나 이는 본 발명을 한정적인 것으로 해석되게 하기 위한 것이 아니다. 예컨대, 본 발명의 실시예들은 블랭킷 텅스텐층의 증착 및 에치백을 통한 텅스텐 플러그 제조방법을 설명하고 있으나, 선택적 텅스텐 증착에 의한 콘택 플러그 형성시에도 본 발명을 적용할 수 있음은 당업계에서 평균적 지식을 가진 자에게 있어 자명하다. 또한 본 발명의 실시예들은 다층 절연층이 서로 다른 절연막 들을 적층시켜 형성하는 것으로 설명하고 있으나, 동일한 절연막들을 적층시키되 각 절연막에 대하여 UV O3처리 등을 함으로써 습식식각율을 변화시키는 방법도 본 발명의 범위에 속함은 당업자에게 있어 자명한 사실이다.

Claims (17)

  1. 습식식각율을 달리하는 적어도 3층 이상의 막들이 순차 적층되어 이루어지되, 그 단면이 요철 형상으로 된 비어 홀을 구비한 다층 절연층;
    상기 비어 홀을 매립하며, 외측벽에 상기 요철 형상을 구비하는 텅스텐 플러그; 및
    상기 결과물 상에 형성된 금속배선층을 포함하여 구성되는 것을 특징으로 하는 반도체 장치의 금속배선구조.
  2. 제1항에 있어서, 상기 다층 절연층이 순차 적층된 제1 내지 제4 절연층으로 이루어진 것을 특징으로 하는 반도체 장치의 금속배선구조.
  3. 제2항에 있어서, 상기 제1 및 제3 절연층은 BPSG계 산화막이며, 상기 제2 절연층은 고온 열산화막 또는 질화막이며, 상기 제4 절연층은 PE-TEOS계 산화막인 것을 특징으로 하는 반도체 장치의 금속배선구조.
  4. 제1항에 있어서, 상기 다층 절연층이 순차 적층된 제1 내지 제3 절연층으로 이루어진 것을 특징으로 하는 반도체 장치의 금속배선구조.
  5. 제4항에 있어서, 제1 및 제3 절연층은 고온 열산화막 또는 질화막이며, 제2 절연층은 BPSG계 산화막인 것을 특징으로 하는 반도체 장치의 금속배선구조.
  6. 제1항에 있어서, 상기 다층 절연층 상에 Ti로 이루어진 배리어 막이 더 구비되는 것을 특징으로 하는 반도체 장치의 금속배선구조.
  7. 제6항에 있어서, 상기 배리어 막과 상기 텅스텐 플러그의 사이에 접착층이 더 구비되는 것을 특징으로 하는 반도체 장치의 금속배선구조.
  8. 제7항에 있어서, 상기 접착층이 TiN으로 이루어진 것을 특징으로 하는 반도체 장치의 금속배선구조.
  9. 반도체 기판 상에 습식식각율을 달리하는 적어도 3층 이상의 다층 절연층을 순차 적층하는 단계;
    상기 다층 절연층을 건식식각하여 비어 홀을 형성하는 단계;
    웨트 클리닝을 수행함으로써 상기 비어 홀 측면을 요철지게 하는 단계;
    상기 요철이 형성된 비어 홀 내부에 텅스텐 플러그를 형성하는 단계; 및
    상기 결과물의 상부에 금속배선층을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  10. 제9항에 있어서, 상기 다층 절연층이 순차 적층된 제1 내지 제4 절연층으로 이루어진 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  11. 제10항에 있어서, 상기 제1 및 제3 절연층은 BPSG계 산화막이며, 상기 제2 절연층은 고온 열산화막 또는 질화막이며, 상기 제4 절연층은 PE-TEOS계 산화막인 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  12. 제9항에 있어서, 상기 다층 절연층이 순차 적층된 제1 내지 제3 절연층으로 이루어진 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  13. 제12항에 있어서, 제1 및 제3 절연층은 고온 열산화막 또는 질화막이며, 제2 절연층은 BPSG계 산화막인 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  14. 제9항에 있어서, 상기 요철을 형성하는 단계 이후에, 상기 결과물의 상부에 Ti로 이루어진 배리어막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  15. 제14항에 있어서, 상기 배리어 막을 형성하는 단계 이후에, 상기 배리어 막의 상부에 접착층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  16. 제15항에 있어서, 상기 접착층이 TiN으로 이루어진 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
  17. 제9항에 있어서, 상기 요철을 형성하는 단계 이후에, 유도결합플라즈마법에 의한 드라이 클리닝으로 상기 비어 홀의 입구 및 상기 요철의 각진 부분을 완만하게 만드는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 금속배선구조 제조방법.
KR1019970023918A 1997-06-10 1997-06-10 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법 KR19990000816A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970023918A KR19990000816A (ko) 1997-06-10 1997-06-10 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법
JP10039414A JPH1117009A (ja) 1997-06-10 1998-02-20 アンカードタングステンプラグを具備した半導体装置の金属配線構造及びこの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023918A KR19990000816A (ko) 1997-06-10 1997-06-10 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR19990000816A true KR19990000816A (ko) 1999-01-15

Family

ID=19509099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023918A KR19990000816A (ko) 1997-06-10 1997-06-10 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법

Country Status (2)

Country Link
JP (1) JPH1117009A (ko)
KR (1) KR19990000816A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366635B1 (ko) * 2000-11-01 2003-01-09 삼성전자 주식회사 반도체 소자의 금속 배선 및 그 제조방법
KR100380281B1 (ko) * 2000-12-28 2003-04-18 주식회사 하이닉스반도체 반도체 장치의 비아홀 형성 방법
KR100527588B1 (ko) * 2000-12-18 2005-11-09 주식회사 하이닉스반도체 다층 배선 형성 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
DE102007020263B4 (de) * 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
US9076821B2 (en) 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
US8314026B2 (en) * 2011-02-17 2012-11-20 Freescale Semiconductor, Inc. Anchored conductive via and method for forming
US9831238B2 (en) * 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366635B1 (ko) * 2000-11-01 2003-01-09 삼성전자 주식회사 반도체 소자의 금속 배선 및 그 제조방법
KR100527588B1 (ko) * 2000-12-18 2005-11-09 주식회사 하이닉스반도체 다층 배선 형성 방법
KR100380281B1 (ko) * 2000-12-28 2003-04-18 주식회사 하이닉스반도체 반도체 장치의 비아홀 형성 방법

Also Published As

Publication number Publication date
JPH1117009A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US5665643A (en) Manufacture of planarized insulating layer
KR100583637B1 (ko) 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비
US6074942A (en) Method for forming a dual damascene contact and interconnect
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
US20060246714A1 (en) Method of forming a conductive contact
JP2973905B2 (ja) 半導体装置の製造方法
US6734097B2 (en) Liner with poor step coverage to improve contact resistance in W contacts
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US20040224500A1 (en) Method of forming metal line of semiconductor device
US6309964B1 (en) Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug
KR19990000816A (ko) 앵커드 텅스텐 플러그를 구비한 반도체장치의 금속배선구조 및 그 제조방법
CN1317745C (zh) 形成阻障层的方法与结构
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
KR100910225B1 (ko) 반도체 소자의 다층 금속배선 형성방법
US6281112B1 (en) Structure of interlayer insulator film and method for planarization of interlayer insulator film
US6660650B1 (en) Selective aluminum plug formation and etchback process
US20050101120A1 (en) Method of forming local interconnect barrier layers
US7642648B2 (en) Semiconductor device having a reductant layer and manufacturing method thereof
JP3620520B2 (ja) 半導体装置の製造方法
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100571404B1 (ko) 반도체 소자의 금속 플러그 제조 방법
JP2004273593A (ja) 半導体装置及びその製造方法
KR19990039605A (ko) 반도체 소자의 층간 접속방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application