CN1285114C - 改进位元线和位元线接触短路的结构与方法 - Google Patents

Abstract

一种改进位元线和位元线接触短路的方法及包含金属线接触窗可降低金属线间接处短路的金属线结构，其步骤包括：在有一介电层的半导体基板，贯通介电层以形成位元线接触窗，以导电材料填入位元线接触窗以形成第一导电层。移除该第一导电层，使其表面低于介电层，并顺应性的沉积一绝缘层。接着，非等向性蚀刻绝缘层而形成侧壁绝缘层于该位元线接触窗的侧壁。形成第二导电层于介电层上，且填入位接触窗。移除位于介电层上的第二导电层及热氧化第二导电层使其产生表面绝缘层。其借由表面绝缘层及侧壁绝缘层和邻近的位元线做为绝缘作用，以增加位元线接触与位元线之间的缓冲距离，避免因为制程控制的不当导致不对准而造成位元线间接触短路的现象。

Description

改进位元线和位元线接触短路的结构与方法

技术领域

本发明是有关于一种半导体制程的改良，特别有关于改进位元线和位元线接触短路的结构与方法。

背景技术

以下利用图1所示的位元线的上视示意图说明习知技术的背景，其中110和110’分别代表第一位元线接触(contact to bitline)窗和第二位元线接触窗，100及100’分别代表第一位元线及第二位元线，A则表示位元线接触与邻近位元线的距离。目前的半导体制程技术，如图1的俯视图所示，由于位元线接触窗110本身的形状以及尺寸，与相邻近的位元线100’相当接近，极易在制程中产生位元线接触窗与金属线过于接近导致的短路现象。

此外，由于位元线接触窗多半是以自我对准接触窗(self-alignedcontact)制程形成，而呈上宽下窄的形状，且由于这样的构造，在半导体装置的设计准则(design rule)越来越精细的前提下，位元线接触窗的上宽部分，容易因制程控制等因素，而与邻近的位元线接触，造成短路现象，大幅影响半导体装置的良率。

发明内容

为了解决上述问题，本发明的目的在于提供一种改进位元线和位元线接触短路的方法。

本发明的另一目的在于提供包含金属线接触窗可降低金属线间接处短路的金属线结构。

为达上述目的，本发明借由在位元线接触窗中以介电材料形成侧壁绝缘层进而缩小位元线接触窗110的尺寸，也就是如图1所示，借由侧壁绝缘层的厚度d，使位元线之间距离A增为A’，可增加位元线接触与位元线之间的缓冲距离，避免因为制程控制的不当导致不对准(misalignment)而能提高半导体制程良率，并能保持位元线接触的阻值。

因此，本发明提供一种改进位元线和位元线接触短路的方法，其步骤包括：提供一形成有介电层的半导体基板，并贯通介电层以形成一位元线接触窗。接着，形成一第一导电层，填入部分该位元线接触窗，于该第一导电层上的该位元线接触窗侧壁形成一侧壁绝缘层。其后，在该位元线接触窗侧壁绝缘层所包围的区域中，形成一第二导电层于该第一导电层上，形成表面绝缘层于该第二导电层表面。此表面绝缘层和位元线重迭的部分将会在之后形成位元线时被移除。并借由未被移除的表面绝缘层及侧壁绝缘层做为和邻近的位元线的绝缘作用，并增加位元线接触与位元线之间的缓冲距离，避免因为制程控制的不当导致不对准(misalignment)而造成位元线间接触短路的现象。

此外本发明又提出一种包含金属线接触窗可降低金属线间接处短路的金属线结构，其特征是包含：一包含介电层的半导体基板、一金属线接触窗，贯通该介电层、一第一导电层于该金属线接触窗中，且其表面低于该介电层、一侧壁绝缘层，是在该金属线接触窗中，位于该第一导电层上的该接触窗侧壁、一第二导电层设置在该金属线接触窗中的第一导电层上、一表面绝缘层设于该第二导电层表面、至少两相邻且互相平行的金属线，其中至少一金属线设于该金属接触窗之上。

依本发明的金属线结构，其可在包含金属线及金属线接触窗的内金属联机结构中，借由本发明的金属接触窗中的侧壁绝缘层和未被移除的表面绝缘层做绝缘功用，避免和相邻的金属线接触短路，并增加曝光的重迭缓冲距离(overlay window)。

附图说明

图1是显示习知位元线的俯视图。

图2A至图2H是显示根据本发明的实施例的防止位元线之间短路的方法的制程剖面图。

图3是显示根据本发明的防止位元线之间短路的方法所形成的位元线接触窗的俯视图。

符号说明：

110～第一位元线接触窗

110’～第二位元线接触窗

100～第一位元线

100’～第二位元线

200～半导体基板

210～介电层

220～第一介电层

230～第二介电层

240～位元线接触窗

250～第一导电层

251～绝缘层

251’～侧壁绝缘层

260～覆盖导电层

260’～第二导电层

270～表面绝缘层

270’～侧壁保护层

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

如图2A至图2H所示，其绘示本发明的实施例的改进位元线和位元线接触短路的方法的制程剖面图。在本实施例的叙述中，基板一词是包括半导体晶圆上已形成的组件，例如闸极等。

首先，如图2A所示，提供一半导体基板200，并于其上形成一介电层210，此介电层210可以是硼磷硅玻璃(BPSG)、氮化物、氧化物、氮氧化物，四乙氧基硅烷(TEOS)或是其堆栈结构，此介电层较佳的结构为依序形成一第一介电层220以及一第二介电层230。其第一介电层220是由硼磷硅玻璃(BPSG)所构成，第二介电层230是由四乙氧基硅烷(TEOS)所构成。上述第一介电层220的较佳厚度为1500～5000埃之间，而第二介电层230的较佳厚度是4000～6000埃。硼磷硅玻璃(BPSG)可借由在SiH₄、PH₃、B₂H₆的环境下，使用常压化学气相沉积法(APCVD)形成，然后利用化学机械研磨法或热回流将之平坦化以得到硼磷硅玻璃层。四乙氧基硅烷(TEOS)可借由化学气相沉积法形成。

接着，以一般习知半导体制程常用的曝光显影以及蚀刻步骤定义并贯通介电层以形成位元线接触窗240，如图2B所示，通常在此位置的底部两侧形成有闸极，并利用氧化物和氮化物蚀刻的选择比不同，进行自我对准蚀刻，因此上述位元线接触窗的形状，呈现上宽下窄状。其后，如图2C所示，以一导电材料填入位元线接触窗，上述导电材料在本实施例是使用多晶硅，但其它例如钨金属亦适用。上述第一导电层的形成可使用适当的含硅原料沉积，较佳者可利用低压化学气相沉积法(LPCVD)以硅烷做原料在530～650℃之间沉积而成。接着，回蚀刻以形成第一导电层250，并使其高度低于介电层的表面。在本实施例中，回蚀刻的距离大约是使该第一导电层250低于介电层210的表面2000～3500埃。

接下来，以低压化学气相沉积(LPCVD)或电浆强化化学气相沉积(PECVD)在350～850℃下顺应性的沉积一绝缘层251，覆盖上述第二介电层230、位元线接触窗240的侧壁及第一导电层250的表面。上述绝缘层251可为介电材料例如氧化硅、氮化硅或四乙氧基硅烷(TEOS)，其较佳厚度范围为30～400埃，本实施例是以形成厚度150埃的绝缘层为例。待沉积完毕后，以非等向性蚀刻，例如使用SF₆、CF₄、CHF₃、C₂F₆当作蚀刻源，以反应性离子蚀刻程序进行蚀刻，仅保留位于上述位元线接触窗侧壁上的绝缘层作为侧壁绝缘层251’，如图2D所示。

然后，如图2E所示，坦覆性的沉积一导电材料填入于该位元线接触窗以形成覆盖导电层260于第一导电层250上，上述导电材料在可使用多晶硅，但其它例如钨金属亦适用，其可利用低压化学气相沉积法(LPCVD)以硅烷做原料在530～650℃之间沉积而成。其后，如图2F所示，以化学机械研磨法(CMP)研磨覆盖导电层260，移除介电层上的覆盖导电层260，以形成表面和介电层等高且位于位接触窗中的第二导电层260’。

接下来，如图2G所示，热氧化该第二导电层260’，例如是使用炉管或是快速加热氧化制程(RTO)，通入氧气在700～1200℃的温度下，以形成一层200～1000埃的表面绝缘层270，其可以是氧化硅或是氧化钨。如图2H所示，此表面绝缘层270和位元线100重迭的部分将会在之后形成位元线100时被移除。如此在位接触窗顶端的侧壁上，其侧壁绝缘层是和表面绝缘层紧密的结合以形成侧壁保护层270’，使能够充分地达到本发明的目的，也就是作为位元线和位元线接触窗间的绝缘作用，以增加位元线之间的缓冲距离，而能防止短路的发生。

此时，以图3所示的俯视图来看，位元线接触的大小由12缩减为12’，因而改变了图1所示的距离A，增加为A’，其优点在于能够提高位元线接触窗制程中进行曝光的重迭缓冲距离(oveflay window)，进而改善习知技术中位元线接触形成制程中因缓冲距离微小易造成的重迭或不对准的问题，进而防止位元线之间短路，提高半导体制程良率，再者，根据本发明的改进位元线和位元线接触短路的方法，位元线接触底部的关键尺寸(critical dimension)的结构能够维持，而不会有位元线接触组件性能降低的缺点。

如图2H所示，其显示本发明的包含金属线接触窗可降低金属线间接处短路的金属线结构，包含：一包含介电层210的半导体基板200、一金属线接触窗240，贯通该介电层210、一第一导电层250于该金属线接触窗中，且其表面低于该介电层210、一侧壁绝缘层251’，是在该金属线接触窗中，位于该第一导电层250上的该接触窗侧壁、一第二导电层260’设置在该金属线接触窗中的第一导电层250上、一表面绝缘层270’设于该第二导电层表面、至少两相邻且互相平行的金属线(100和100’)，其中至少一金属线100设于该金属接触窗之上。

依本发明的金属线结构，其可在包含金属线及金属线接触窗之内金属联机结构中，借由本发明的金属接触窗中的侧壁绝缘层和未被移除的表面绝缘层做绝缘功用，避免和相邻的金属线接触短路，并增加曝光的重迭缓冲距离(overlay window)。

Claims (20)

1.一种改进位元线和位元线接触短路的方法，其步骤包括：

提供一形成有一介电层的半导体基板；

贯通该介电层以形成一位元线接触窗；

形成一第一导电层，填入部分该位元线接触窗；

于该第一导电层上的该位元线接触窗侧壁形成一侧壁绝缘层；

在该位元线接触窗侧壁绝缘层所包围的区域中，形成一第二导电层于该第一导电层上；形成表面绝缘层于该第二导电层表面；

贯通该位元线接触窗中的该表面绝缘层及部分该第二导电层，以形成一沟槽；及

将该沟槽填满导电材料，以形成一位元线。

2.根据权利要求1所述的改进位元线和位元线接触短路的方法，其中该介电层为硼磷硅玻璃，四乙氧基硅烷或是其组合。

3.根据权利要求1所述的改进位元线和位元线接触短路的方法，其中该第一导电层和第二导电层为多晶硅或钨金属。

4.根据权利要求1所述的改进位元线和位元线接触短路的方法，其中该侧壁绝缘层为氧化硅、氮化硅或四乙氧基硅烷。

5.根据权利要求1所述的改进位元线和位元线接触短路的方法，其中形成该侧壁绝缘层的方法为先形成一绝缘层于沿着该介电层，位元线接触窗的侧壁及该第一导电层的表面，之后移除位于该介电层以及该第一导电层表面的绝缘层。

6.根据权利要求1所述的改进位元线和位元线接触短路的方法，其中形成该表面绝缘层的方法是热氧化法且该表面绝缘层是为二氧化硅或是氧化钨。

7.一种改进位元线和位元线接触短路的方法，其步骤包括：

提供一形成有一介电层的半导体基板；

贯通该介电层以形成一位元线接触窗；

以一导电材料填入于该位元线接触窗以形成一第一导电层；

移除部分该第一导电层，使其表面低于该介电层；

顺应性的沉积一第一绝缘层；

非等向性蚀刻该第一绝缘层而形成侧壁绝缘层于该位元线接触窗的侧壁；

形成第二导电层于该介电层上，且填入该位元线接触窗；

移除位于该介电层上的部分该第二导电层；

热氧化该第二导电层使其产生表面绝缘层；

贯通该位元线接触窗中的该表面绝缘层及部分该第二导电层，以形成一沟槽；及

将该沟槽填满导电材料，以形成一位元线。

8.根据权利要求7所述的改进位元线和位元线接触短路的方法，其中该介电层为硼磷硅玻璃，四乙氧基硅烷或是其组合。

9.根据权利要求7所述的改进位元线和位元线接触短路的方法，其中该第一导电层和第二导电层为多晶硅或钨金属。

10.根据权利要求7所述的改进位元线和位元线接触短路的方法，其中移除部分该第一导电层或部分该第二导电层的方法是一蚀刻法。

11.根据权利要求7所述的改进位元线和位元线接触短路的方法，其中移除部分该第二导电层的方法是一化学机械研磨法。

12.根据权利要求7所述的改进位元线和位元线接触短路的方法，其中形成该第一绝缘层的方法是一化学气相沉积法。

13.根据权利要求7所述的改进位元线和位元线接触短路的方法，其中该第一绝缘层或该侧壁绝缘层为氧化硅、氮化硅或四乙氧基硅烷。

14.根据权利要求7所述的改进位元线和位元线接触短路的方法，其中该表面绝缘层是为二氧化硅或是氧化钨。

15.一种改进位元线和位元线接触短路的结构，其特征在于：所述结构包括：

一包括一介电层的半导体基板；

一金属线接触窗，贯通该介电层；

一第一导电层于该金属线接触窗中，且其表面低于该介电层；

一侧壁绝缘层，是在该金属线接触窗中，位于该第一导电层上的接触窗侧壁；

一第二导电层设置在该金属线接触窗中的第一导电层上；

一表面绝缘层设于该第二导电层表面；

至少两相邻且互相平行的金属线，其中至少一金属线设于该金属接触窗之上，且借由该表面绝缘层避免与相邻的金属线接触短路。

16.根据权利要求15所述的改进位元线和位元线接触短路的结构，其中该金属接触窗的直径较金属线线宽为大。

17.根据权利要求15所述的改进位元线和位元线接触短路的结构，其中该介电层为硼磷硅玻璃，四乙氧基硅烷或是其组合。

18.根据权利要求15所述的改进位元线和位元线接触短路的结构，其中该第一导电层和第二导电层为多晶硅或钨金属。

19.根据权利要求15所述的改进位元线和位元线接触短路的结构，其中该侧壁绝缘层为氧化硅、氮化硅或四乙氧基硅烷。

20.根据权利要求15所述的改进位元线和位元线接触短路的结构，其中该金属线是为多晶硅或钨金属所形成。

Images