CN110931373A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN110931373A
CN110931373A CN201911271755.4A CN201911271755A CN110931373A CN 110931373 A CN110931373 A CN 110931373A CN 201911271755 A CN201911271755 A CN 201911271755A CN 110931373 A CN110931373 A CN 110931373A
Authority
CN
China
Prior art keywords
layer
dielectric layer
top metal
patterned top
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911271755.4A
Other languages
English (en)
Other versions
CN110931373B (zh
Inventor
胡杏
刘天建
周玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201911271755.4A priority Critical patent/CN110931373B/zh
Publication of CN110931373A publication Critical patent/CN110931373A/zh
Application granted granted Critical
Publication of CN110931373B publication Critical patent/CN110931373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H01L2224/0312—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生，提高键合表面的平整度，进而提高器件性能。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着半导体技术的不断发展，键合封装技术得到了广泛的应用，其是利用键合技术将不同的器件堆叠键合在一起。
在混合键合技术中，在形成顶层连线层之后，在介质层中形成键合垫，利用键合垫和介质层与另一器件键合在一起。而在顶层连线层为铝的应用中，在图案化铝之后进行介质材料的填充，填充过程中容易出现气泡，对后续平坦化工艺产生影响，进而影响器件性能，甚至造成键合的失效。
发明内容
有鉴于此，本发明的目的在于提供一种半导体器件及其制造方法，避免顶层金属层间填充材料内气泡的产生，提高器件性能。
为实现上述目的，本发明有如下技术方案：
一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有覆盖层，所述覆盖层上形成有图案化的顶层金属层；
沉积覆盖所述图案化的顶层金属层的第一介质层；
进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上至少部分厚度的第一介质层；
在所述第一介质层和所述图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。
可选的，所述图案化的顶层金属层为铝。
可选的，所述刻蚀停止层的材料为氮化硅。
可选的，所述进行所述第一介质层的平坦化，包括：
采用化学机械研磨，进行所述第一介质层的平坦化。
可选的，所述进行所述第一介质层的平坦化，包括：
采用化学机械研磨，进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上部分厚度的第一介质层；
刻蚀去除至少部分厚度的剩余的所述第一介质层。
可选的，在形成所述第二介质层之后，还包括：
在所述第二介质层中形成贯通至所述图案化的顶层金属层的键合孔；
在所述键合孔中形成键合垫。
可选的，所述键合垫的材料为铜。
一种半导体器件，其特征在于，包括：
衬底；
所述衬底上的覆盖层；
所述覆盖层上图案化的顶层金属层；
至少覆盖所述覆盖层的第一介质层；
所述第一介质层及所述图案化的顶层金属层上的刻蚀停止层；
所述刻蚀停止层上的第二介质层。
可选的，所述第一介质层还覆盖所述图案化的顶层金属层。
可选的，还包括：
所述第二介质层中贯通至所述图案化的顶层金属层的键合孔；
所述键合孔中的键合垫。
本发明实施例提供的一种半导体器件及其制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生，提高键合表面的平整度，进而提高器件性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例半导体器件的制造方法的流程示意图；
图2-11示出了根据本发明实施例的制造方法形成半导体结构过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在混合键合技术中，在形成顶层连线层之后，在介质层中形成键合垫，利用键合垫和介质层与另一器件键合在一起。而在顶层连线层为铝的应用中，在图案化铝之后进行介质材料的填充，填充过程中容易出现气泡，对后续平坦化工艺产生影响，进而影响器件性能，甚至造成键合的失效。
为此，本申请提出了一种半导体器件的制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，直接在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生。
为了更好的理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-11，对具体的实施例进行详细的描述。
参考图1所示，在步骤S01中，提供衬底100，所述衬底上形成有覆盖层101，所述覆盖层101上形成有图案化的顶层金属层102，参考图3所示。
在本申请实施例中，衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germaniun OnInsulator)等。在其他实施例中，衬底100还可以包括其他元素半导体或化合物半导体衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上硅锗，Silicon Germanium On Insulator)等。在本实施例中，该衬底100可以为硅衬底。
衬底上可以形成有器件结构，器件结构可以包括MOS器件、传感器件或存储器件或电容以外其他无源器件等，器件结构可以为平面型器件或立体器件。器件结构可以由覆盖层101覆盖，该覆盖层101可以为单层结构，可以为叠层结构，可以包括层间介质层、金属间介质层，例如可以为氮化硅、氧化硅或NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)等介质材料中的一种或多种。该覆盖层101中可以形成有互连结构，该互连结构为顶层金属层102之外的其他用于器件互连的结构，器件结构的互连结构可以为接触塞、连线层、过孔，连线层可以为顶层金属层102之外的一层或多层，互连结构可以为金属材料，例如可以为钨、铝、铜等。
在本申请实施例中，图案化的顶层金属层102为形成键合孔之前的最顶层的互连层，该图案化的顶层金属层102形成于覆盖层101上，图案化的顶层金属层102的材料可以为铝，覆盖层101为形成图案化的顶层金属层102之前的所有介质材料层。
图案化的顶层金属层102形成于覆盖层101上，具体可以为，在覆盖层101上沉积金属层材料，形成覆盖整个覆盖层101的顶层金属层102，参考图2所示，而后在顶层金属层102上形成光刻胶层，利用光刻技术，如烘烤、曝光、显影等步骤，将金属层的图案转移到光刻胶层中，在光刻胶的遮蔽下，刻蚀去除部分金属层，形成图案化的顶层金属层102。也可以，在顶层金属层102上形成掩膜层，在掩膜层的遮蔽下刻蚀去除部分金属层材料，而后去除掩膜层，形成图案化的顶层金属层102，参考图3所示。
在步骤S02中，沉积覆盖图案化的顶层金属层102的第一介质层103，参考图4所示。
在沉积覆盖图案化的顶层金属层102的过程中，图案化的顶层金属层102之间的区域可能会存在填充的缝隙，在填充缝隙封闭后则形成气泡。在本申请实施例中，在图案化的顶层金属层102上沉积第一介质层103，由于图案化的顶层金属层102的厚度较小，在图案化的顶层金属层102上直接沉积第一介质层103，能够减小图案化的顶层金属层102之间的第一介质层103的深宽比，从而避免气泡的产生。本实施例中，在沉积介质层材料时，图案化的顶层金属层102上方的介质层材料的沉积速率与图案化的顶层金属层102之间的介质层材料的沉积速率相同，使得顶层金属层102上方的介质材料的高度高于图案化的顶层金属层102之间的介质材料的高度，参考图4所示。
在具体的应用中，第一介质层103的材料可以为氮化硅、氧化硅或NDC(Nitrogendoped Silicon Carbide，掺氮碳化硅)或他们的叠层，可以通过一次或多次沉积形成覆盖图案化的顶层金属层102的第一介质层103。在一个实施例中，所述第一介质层103的材料为氧化硅。
在步骤S03中，进行所述第一介质层103的平坦化，以去除所述图案化的顶层金属层102上至少部分厚度的第一介质层103，参考图5所示。
本申请实施例中，由于在步骤S02中，直接在图案化的顶层金属层102上形成第一介质层103，减小图案化的顶层金属层102之间的深宽比，避免气泡的产生。
在本申请一些实施例中，可以采用化学机械研磨，进行第一介质层103的平坦化，可以去除图案化的顶层金属层102上部分厚度的第一介质层103，也可以去除顶层金属层102上全部厚度的第一介质层103。
在另一些实施例中，可以采用化学机械研磨，进行第一介质层103的平坦化，以去除图案化的顶层金属层102上部分厚度的第一介质层103，此时，图案化的顶层金属层102上保留有部分厚度的第一介质层103，保留的部分厚度的第一介质层103可以防止化学机械研磨对顶层金属层102造成金属损伤以及机台污染，而后刻蚀去除至少部分厚度的剩余的第一介质层103，可以采用反应离子刻蚀，刻蚀去除剩余的第一介质层103的过程中，可以去除部分厚度的剩余的第一介质层103，可以全部去除图案化的顶层金属层102上剩余的第一介质层103。
刻蚀和化学机械研磨之后，图案化的顶层金属层102之上保留的第一介质层103的厚度存在差异性，会对后续器件工艺和性能造成影响，在上述一些实施例中，在化学机械平坦化之后，进一步进行刻蚀，去除剩余厚度的第一介质层103，使得图案化的顶层金属层上的第一介质层都被去除掉，而后，可以进一步进行第三介质材料的沉积，该第三介质材料可以与第一介质材料具有相同或不同的材料。在上述实施例中，保留的第一介质层或者重新沉积的第三介质层可以作为后续刻蚀停止层的缓冲层。在本实施例中，第一和第三介质层的材料可以为氧化硅。
在步骤S04中，在所述第一介质层103和所述图案化的顶层金属层102上依次形成刻蚀停止层104以及第二介质层105，参考图6所示。
本申请实施例中，可以在第一介质层103以及图案化的顶层金属层102上形成刻蚀停止层104，刻蚀停止层104为形成键合孔时的刻蚀停止层，刻蚀停止层104的材料可以为氮化硅，氮化硅可以防止图案化的顶层金属层102产生小丘凸状物并起到抑制电迁移的作用，同时具有扩散阻挡的作用。
在本实施例中，可以在刻蚀停止层104上形成第二介质层105，第二介质层105的材料可以为键合用氮化硅、NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)或他们的叠层，可以通过一次或多次沉积形成第二介质层105，第二介质层105的材料可以与第一介质层103的材料可以相同，也可以不同，第二介质层105的材料可以选用性能更优的键合材料，以便后续进行键合时，提高键合效率。
之后，可以在第二介质层105中形成贯通至图案化的顶层金属层102的键合孔109，而后在键合孔中形成键合垫110，参考图11所示，具体的，可以包括，进行第二介质层105的图案化，以在第二介质层105中形成连接孔106，参考图7所示，可以在第二介质层105上形成第一光刻胶层，第一光刻胶层上形成有连接孔106的图案，在第一光刻胶层的遮蔽下，进行第二介质层105的刻蚀，例如可以采用反应离子刻蚀，直至刻蚀停止层104，也可以过刻蚀部分厚度的刻蚀停止层104，在后续的步骤中，连接孔106被进一步打开，并贯穿至图案化的顶层金属层102，用于与图案化的顶层金属层102的电连接。
在所述连接孔上形成过孔108，参考图9所示，可以先在连接孔106上形成填充层107，填充层107的材料可以为BARC(底部反射涂层)，在填充BARC材料后，连接孔106内以及第二介质层105上将会形成该BARC的填充层107，可以在填充层107上形成有第二光刻胶层，第二光刻胶层上形成有过孔108的图案，而后，在第二光刻胶层的遮蔽下，先进行填充层107的刻蚀，然后进行第二介质层105的刻蚀，例如可以采用反应离子刻蚀，通过刻蚀时间的控制，刻蚀至部分厚度的第二介质层105后停止，从而在连接孔106上形成过孔108，参考图9所示，随着进行连接孔106内的填充层107的刻蚀，可以在刻蚀去除连接孔106内的填充层107之后进一步刻蚀，使得连接孔106贯穿至图案化的顶层金属层102，而后去除第二介质层105上的填充层107，例如可以化学机械研磨，形成键合孔109，参考图10所示。
而后填充键合孔109，形成键合垫110，参考图11所示，可以采用铜材料进行填充，在铜填充时，铜种子层可以更好地使得铜充分填充于键合孔109中，提高铜与顶层金属层102的连线性能，在填充之后，可以进行平坦化工艺，直至暴露出第二介质层105，从而，在键合孔109中形成键合垫110。
以上，对本申请实施例的半导体器件的制造方法进行了详细的描述，此外，相应地，本申请实施例提供一种半导体器件，参考图11所示，包括：
衬底100；
衬底100上的覆盖层101；
覆盖层101上图案化的顶层金属层102；
至少覆盖覆盖层101的第一介质层103；
第一介质层103及图案化的顶层金属层102上的刻蚀停止层104；
刻蚀停止层104上的第二介质层105。
本申请实施例中，图案化的顶层金属层102形成于覆盖层101上，第一介质层103可以沉积覆盖覆盖层101，也可以沉积覆盖图案化的顶层金属层102以及覆盖层101，第一介质层103以及图案化的顶层金属层102上沉积覆盖刻蚀停止层104，第二介质层105形成于刻蚀停止层104上。
本实施例中，在第二介质层105中形成贯通至图案化的顶层金属层102的键合孔109，而后进行键合孔109的填充，形成键合垫110。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有覆盖层，所述覆盖层上形成有图案化的顶层金属层；
沉积覆盖所述图案化的顶层金属层的第一介质层；
进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上至少部分厚度的第一介质层；
在所述第一介质层和所述图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。
2.根据权利要求1所述的方法，其特征在于，所述图案化的顶层金属层为铝。
3.根据权利要求1或2所述的方法，其特征在于，所述刻蚀停止层的材料为氮化硅。
4.根据权利要求1所述的方法，其特征在于，所述进行所述第一介质层的平坦化，包括：
采用化学机械研磨，进行所述第一介质层的平坦化。
5.根据权利要求1所述的方法，其特征在于，所述进行所述第一介质层的平坦化，包括：
采用化学机械研磨，进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上部分厚度的第一介质层；
刻蚀去除至少部分厚度的剩余的所述第一介质层。
6.根据权利要求1所述的方法，其特征在于，所述进行所述第一介质层的平坦化，包括：
采用化学机械研磨，进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上部分厚度的第一介质层；
刻蚀去除剩余厚度的第一介质层；之后，在形成刻蚀停止层之前，还包括：
沉积第三介质层。
7.根据权利要求1所述的方法，其特征在于，在形成所述第二介质层之后，还包括：
在所述第二介质层中形成贯通至所述图案化的顶层金属层的键合孔；
在所述键合孔中形成键合垫。
8.一种半导体器件，其特征在于，包括：
衬底；
所述衬底上的覆盖层；
所述覆盖层上图案化的顶层金属层；
至少覆盖所述覆盖层的第一介质层；
所述第一介质层及所述图案化的顶层金属层上的刻蚀停止层；
所述刻蚀停止层上的第二介质层。
9.根据权利要求8所述的半导体器件，其特征在于，所述第一介质层还覆盖所述图案化的顶层金属层。
10.根据权利要求8所述的半导体器件，其特征在于，还包括：
所述第二介质层中贯通至所述图案化的顶层金属层的键合孔；
所述键合孔中的键合垫。
CN201911271755.4A 2019-12-11 2019-12-11 一种半导体器件及其制造方法 Active CN110931373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911271755.4A CN110931373B (zh) 2019-12-11 2019-12-11 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911271755.4A CN110931373B (zh) 2019-12-11 2019-12-11 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110931373A true CN110931373A (zh) 2020-03-27
CN110931373B CN110931373B (zh) 2021-11-19

Family

ID=69860218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911271755.4A Active CN110931373B (zh) 2019-12-11 2019-12-11 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110931373B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909170A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 Mim电容器及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783476A (zh) * 2004-12-03 2006-06-07 台湾积体电路制造股份有限公司 集成电路的内连线结构
CN101582390A (zh) * 2008-05-14 2009-11-18 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
CN105336712A (zh) * 2014-07-24 2016-02-17 北大方正集团有限公司 一种半导体芯片及其制作方法
CN107086174A (zh) * 2017-04-17 2017-08-22 上海华虹宏力半导体制造有限公司 改善顶层金属层的黏附强度的方法
CN109148362A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN109698183A (zh) * 2017-10-23 2019-04-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件和半导体器件的制造方法、电子装置
CN109962022A (zh) * 2019-04-03 2019-07-02 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法
CN110323181A (zh) * 2019-07-17 2019-10-11 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783476A (zh) * 2004-12-03 2006-06-07 台湾积体电路制造股份有限公司 集成电路的内连线结构
CN100424867C (zh) * 2004-12-03 2008-10-08 台湾积体电路制造股份有限公司 集成电路的内连线结构
CN101582390A (zh) * 2008-05-14 2009-11-18 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN102569168A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 金属互连线的制作方法
CN105336712A (zh) * 2014-07-24 2016-02-17 北大方正集团有限公司 一种半导体芯片及其制作方法
CN107086174A (zh) * 2017-04-17 2017-08-22 上海华虹宏力半导体制造有限公司 改善顶层金属层的黏附强度的方法
CN109698183A (zh) * 2017-10-23 2019-04-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件和半导体器件的制造方法、电子装置
CN109148362A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN109962022A (zh) * 2019-04-03 2019-07-02 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法
CN110323181A (zh) * 2019-07-17 2019-10-11 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909170A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 Mim电容器及其制造方法

Also Published As

Publication number Publication date
CN110931373B (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
KR102116060B1 (ko) 반도체 장치 및 그 제조방법
US9633929B2 (en) TSV formation
US7678696B2 (en) Method of making through wafer vias
US10636698B2 (en) Skip via structures
US20120083116A1 (en) Cost-Effective TSV Formation
US8404580B2 (en) Methods for fabricating semiconductor devices
CN110323181B (zh) 一种半导体器件的制造方法
CN111564368A (zh) 一种半导体器件及其制造方法
CN111244057B (zh) 一种键合结构及其制造方法
CN109686657B (zh) 晶圆间键合结构的形成方法、晶圆的键合方法
CN110911292B (zh) 一种半导体的制造方法
CN110931373B (zh) 一种半导体器件及其制造方法
CN113707641A (zh) 半导体器件及其制作方法
CN111480226A (zh) 在半导体芯片中的保护结构及用于形成其的方法
CN112736054B (zh) 半导体元件及其制备方法
US11562974B2 (en) Hybrid bonding structure and method of fabricating the same
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
KR100351058B1 (ko) 반도체 소자의 금속 배선 및 그 제조방법
TWI716051B (zh) 半導體裝置的製備方法
CN112582340A (zh) 金属钴互连层和接触孔层的形成方法
US6977216B2 (en) Method for forming metal wire in semiconductor device
CN110783265A (zh) 一种半导体器件及其制作方法
CN112397519B (zh) 一种半导体器件及其制备方法
US11715710B2 (en) Method of treatment of an electronic circuit for a hybrid molecular bonding
US20240021470A1 (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant