CN1485921A - 半导体组件的护层结构及其形成方法 - Google Patents
半导体组件的护层结构及其形成方法 Download PDFInfo
- Publication number
- CN1485921A CN1485921A CNA021432449A CN02143244A CN1485921A CN 1485921 A CN1485921 A CN 1485921A CN A021432449 A CNA021432449 A CN A021432449A CN 02143244 A CN02143244 A CN 02143244A CN 1485921 A CN1485921 A CN 1485921A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- spin
- nitride layer
- transparent silicon
- metal wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种半导体组件的护层结构及其形成方法,包含一高紫外透明氮化硅层。此高紫外透明氮化硅层共形覆盖于数条形成于一半导体基底上的顶部金属线,以使凹洞被定义于邻近的顶部金属线之间。然后,在凹洞中填有旋涂式玻璃材料。接着,在高紫外透明氮化硅层以及旋涂式玻璃材料上有一层厚度在约8000埃到10000埃间的氮氧化硅层。而且,有描述了形成此一护层结构的方法。
Description
技术领域
本发明是有关于一种半导体制作工艺,且特别有关于一种如闪存的护层(passivation)结构及其制造方法。
背景技术
在半导体制作工艺中,护层是用来保护其下层组件免于受到湿气(moisture)、污染(contamination)、电子特性劣化(deterioration)与物理性破坏(physical damage)的影响。护层典型是由氮化硅或二氧化硅形成。这些材质可防止移动性离子(mobile ion)进入组件结构而造成如启始电压飘移的问题。
在某些组件中,使用多层护层结构来缓和下层金属与介电层的应力(stress)。已知的五层护层结构包括一层等离子体增进式氧化层(PEOX)、一层高紫外透明(high ultraviolet transmittance)氮化硅层、一层旋涂式玻璃(spin-on glass)、一层厚度约6000埃的氮氧化硅层(siliconoxynitride),以及一层厚度约9000埃的磷硅玻璃(PSG)。上述结构的缺点是其制作工艺过于复杂、耗费时间并且昂贵。而这种结构的另一缺点是因为磷硅玻璃是采用等离子体化学气相沉积法(PECVD)形成的,故其粒状结构(granular structure)对防止移动性离子穿透等离子体增进式氧化层没有效用。
而美国专利第6261944号公开一种由第一等离子体气相沉积氧化层、旋涂式玻璃、第二等离子体气相沉积氧化层与一等离子体气相沉积氮化硅层所组成的四层护层结构。然而,这个护层结构因在制造上的复杂与昂贵等缺点而更糟,并且具有差的抹除特征(erasecharacteristics)。
美国专利第5549786号公开一种介电质-旋涂式玻璃-介电质(dielectric-SOG-dielectric)的护层结构,由一层等离子体气相沉积氮化硅层、一层旋涂式玻璃层以及一层第二等离子体气相沉积氮化硅层所组成。可惜这个护层结构没有办法有效防止其下层组件构成(underlying device component)受到湿气、移动性离子与物理性破坏的影响。
美国专利第5483097号公开一种由高紫外透明氮化硅层组成的组件保护层。这种由等离子体化学气相沉积法形成的氮化硅层相当厚而含有大量的应力,且因为引发的应力会破坏半导体组件中的顶部金属,所以这个护层也是不良的。
综上所述,护层结构不但需要保护其下层组件构成,也必须采取较公知方式快速与较少花费的方法去制造护层结构。
发明内容
因此,本发明的目的是提供一种闪存的护层结构及其制造方法,以满足上述需求,并提供含有最少层数的有效护层结构。
根据上述与其它目的,本发明提出一种半导体组件的护层结构。在此一护层结构中包含一高紫外透明氮化硅层,共形覆盖于数条形成于一半导体基底上的顶部金属线,以使高紫外透明氮化硅层的顶表面部分定义邻近的顶部金属线之间成为数个凹洞(hollow)。然后,在定义成凹洞的部分高紫外透明氮化硅层上覆盖有一层旋涂式玻璃材料。接着,在高紫外透明氮化硅层以及旋涂式玻璃材料上有一层氮氧化硅层。
在一实施例中,高紫外透明氮化硅层的厚度约4000埃。在一实施例中,旋涂式玻璃材料是一种硅酸盐基的材质(silicate-basedmaterial)或是一种硅氧烷基的材质(siloxane-based material),以及其厚度约3400埃。在一实施例中,氮氧化硅层的厚度在约8000埃致10000埃之间。在一实施例中,半导体组件是一种闪存。
本发明另外提出一种半导体组件的护层结构的制造方法。这个方法中,包括提供具有数条顶部金属线形成于其上的一基底。然后,于基底上形成共形的一高紫外透明氮化硅层,以使高紫外透明氮化硅层的顶表面部分定义邻近的顶部金属线之间成为数个凹洞。然后,在凹洞中至少填入一旋涂式玻璃材料。接着,在高紫外透明氮化硅层以及旋涂式玻璃材料上形成一层氮氧化硅层。
本发明使用最少层数的护层结构提供一加强的保护效应(passivation effect)。这层相当厚的氮氧化硅层不但可以保护其下层部分(feature)免于受到湿气影响,而且还能够防止碱金属离子穿透之。此外,氮氧化硅层可在后续湿式蚀刻制作工艺期间保护旋涂式玻璃材料。藉由使用较公知护层结构少的层数的优点,使得用以形成本发明的护层结构的方法较形成公知的护层结构更短且更少花费。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明。
附图说明
图1是依照本发明的一较佳实施例的护层结构的剖面图;
图2A至图2C是依照图1所绘示的护层结构的制造流程剖面图。
标号说明:
100:基底 102:顶部金属线
104:高紫外透明氮化硅层 104a,104b:部分
106:旋涂式玻璃材料 108:氮氧化硅层
具体实施方式
关于图1所显示的数个实施例将被详细描述如下。
图1是依照本发明的一较佳实施例的护层结构(passivationstructure)的剖面图,请参照图1,一半导体基底100具有顶部金属线102形成于其上。一高紫外透明(high ultraviolet transmittance)氮化硅层104(又称UV-SiN layer)共形覆盖顶部金属线102上。而高紫外透明氮化硅层104的顶表面部分104a覆盖顶部金属线的顶表面而成为数个凹洞(hollow)。然后,高紫外透明氮化硅层104的顶表面部分104b在邻近的顶部金属线102之间定义凹洞。一旋涂式玻璃材料(silicon onglass)106被填入在邻近的顶部金属线102之间被高紫外透明氮化硅层104的顶表面部分104b定义的凹洞。接着,在高紫外透明氮化硅层104以及旋涂式玻璃材料106上有一层氮氧化硅层(SiONlayer)108。
图2A至图2C是依照图1所绘示的护层结构的制造流程剖面图。请参照图2A,半导体基底100具有顶部金属线102形成其上。在一实施例中,半导体基底100是一种已经由额外的制作工艺操作并伴随一闪存(flash memory)制作工艺的硅基底。然后,顶部金属线102是通过于半导体基底100上先形成一金属层,再依照已知的制造技术图案化金属层所形成的。为了图标的容易说明,于图2A中所示的只有两个顶部金属线102。熟悉此技艺者应可理解半导体组件通常在显示于图2A之外的部分包含许多的顶部金属线。
根据本发明,高紫外透明氮化硅层104被形成于顶部金属线102上。高紫外透明氮化硅层是由合适的技术形成的,如等离子体气相沉积法(plasma-enhanced chemical vapor deposition,简称PECVD)。请参照图2A,高紫外透明氮化硅层104共形覆盖顶部金属线,以使高紫外透明氮化硅层104的顶表面部分104a覆盖于顶部金属线102的顶表面以及顶表面部分104b定义出位于邻近顶部金属线之间的凹洞。在一实施例中,高紫外透明氮化硅层的厚度约4000埃。于此所使用的「约」意谓着对于已知的应用中在可接受的制造容忍度(acceptablemanufacturing tolerance)下的详细范围是不相同的。在一实施例中,可接受的制造容忍度是±10%。
接着,请参照图2B,供应一旋涂式玻璃材料106于半导体基底100,通过以在邻近的金属线102之间被定义的凹洞中至少部分填入旋涂式玻璃材料106。旋涂式玻璃材料106也可以被供应于任何合适的技术,如旋涂法(spin coating)。旋涂式玻璃材料106的其中一个功效是平滑下层部分(underlying feature)。在一实施例中,旋涂式玻璃材料106填入凹洞中,以使每一凹洞中的高紫外透明氮化硅层104的顶表面部分104b被旋涂式玻璃材料所覆盖。当旋涂式玻璃材料106覆盖在每一凹洞中的高紫外透明氮化硅层104的顶表面部分104b时,旋涂式玻璃材料的顶表面高度近乎高紫外透明氮化硅层的顶表面部分104a。在此手法下,旋涂式玻璃材料106的顶表面与高紫外透明氮化硅层104的顶表面部分104a将会定义成相当光滑的表面。经过实例,合适的旋涂式玻璃材料是包括传统的硅酸盐基的材质(silicate-based material)与硅氧烷基的材质(siloxane-based material)。在一实施例中,旋涂式玻璃材料106具有约3400埃的厚度。在此实施例中的可接受的制造容忍度是±10%。
转至图2C,在提供旋涂式玻璃材料106之后,在高紫外透明氮化硅层104以及旋涂式玻璃材料106上形成一氮氧化硅层108。经过实例可知通过已知技术可将氧化硅氮化成氮氧化硅层108。在一实施例中,氮氧化硅层108具有约8000埃至10000埃之间的厚度。在此实施例中的可接受的制造容忍度是±10%。请参照图2C,氮氧化硅层108的顶表面相当平滑,就像是水平的。这个相当平滑的顶表面导因于氮氧化硅层108下层表面的结合,而形成相当平滑且厚的氮氧化硅层。
本发明采用最少层数的护层结构提供一加强的保护效应(passivation effect)。这层相当厚的氮氧化硅层不但可以保护其下层部分(feature)免于受到湿气(moisture)影响,而且还能够防止碱金属离子(alkali metal ion)穿透之。此外,氮氧化硅层可在后续湿式蚀刻制作工艺期间保护旋涂式玻璃材料。通过使用较公知护层结构少的层数的优点,使得用以形成本发明的护层结构的方法较形成公知护层结构的方法更短且更少花费。
总之,本发明是提供一种如闪存的护层结构及其制造方法。虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (15)
1、一种半导体组件的护层结构,适于形成于一半导体组件中,其特征在于:包括:
复数条顶部金属线,位于一基底上;
一高紫外透明氮化硅层,共形于该些顶部金属线,以使部分该高紫外透明氮化硅层的顶表面定义邻近该些顶部金属线之间成为复数个凹洞;
一旋涂式玻璃材料,位于用以定义该些凹洞的部分该高紫外透明氮化硅层的一顶表面上;以及
一氮氧化硅层,位于该高紫外透明氮化硅层以及该旋涂式玻璃材料上。
2、如权利要求1所述的半导体组件的护层结构,其特征在于:该高紫外透明氮化硅层具有约4000埃的厚度。
3、如权利要求1所述的半导体组件的护层结构,其特征在于:该旋涂式玻璃材料具有约3400埃的厚度。
4、如权利要求1所述的半导体组件的护层结构,其特征在于:该氮氧化硅层具有约8000埃至10000埃之间的厚度。
5、如权利要求1所述的半导体组件的护层结构,其特征在于:该旋涂式玻璃材料选自于包括硅酸盐基材质与硅氧烷基材质的群族。
6、如权利要求1所述的半导体组件的护层结构,其特征在于:其中该半导体组件包括一闪存。
7、一种闪存的护层结构,其特征在于:包括:
复数条顶部金属线,位于一基底上;
一高紫外透明氮化硅层,共形于该些顶部金属线,以使该高紫外透明氮化硅层的一顶表面部分定义邻近该些顶部金属线之间成为复数个凹洞,其中该高紫外透明氮化硅层具有约4000埃的厚度;
一旋涂式玻璃材料,位于用以定义该些凹洞的该高紫外透明氮化硅层的该顶表面部分上,其中该旋涂式玻璃材料具有约3400埃的厚度;
一氮氧化硅层,位于该高紫外透明氮化硅层以及该旋涂式玻璃材料上,其中该氮氧化硅层具有约8000埃至10000埃之间的厚度。
8、如权利要求7所述的护层结构,其特征在于:该旋涂式玻璃材料选自于包括硅酸盐基材质与硅氧烷基材质的群族。
9、一种形成半导体组件的护层结构的方法,适于形成于一半导体组件中,其特征在于:其步骤包括:
提供具有复数条顶部金属线形成于其上的一基底;
于该基底上形成共形的一高紫外透明氮化硅层,以使该高紫外透明氮化硅层的一顶表面部分定义邻近的该些顶部金属线之间成为复数个凹洞;
于该些凹洞中至少部分填入一旋涂式玻璃材料;
于该高紫外透明氮化硅层以及该旋涂式玻璃材料上形成一氮氧化硅层。
10、如权利要求9所述的方法,其特征在于:该高紫外透明氮化硅层具有约4000埃的厚度。
11、如权利要求9所述的方法,其特征在于:该旋涂式玻璃材料具有约3400埃的厚度。
12、如权利要求9所述的方法,其特征在于:该氮氧化硅层具有约8000埃至10000埃之间的厚度。
13、如权利要求9所述的方法,其特征在于:该旋涂式玻璃材料选自于包括硅酸盐基材质与硅氧烷基材质的群族。
14、如权利要求9所述的方法,其特征在于:该半导体组件包括一闪存。
15、如权利要求9所述的方法,其特征在于:于该些凹洞中填入该旋涂式玻璃材料,以使每一凹洞中用来定义该些凹洞的该高紫外透明氮化硅层的该顶表面部分被旋涂式玻璃材料所覆盖。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN02143244.9A CN1280907C (zh) | 2002-09-24 | 2002-09-24 | 半导体组件的钝化层结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN02143244.9A CN1280907C (zh) | 2002-09-24 | 2002-09-24 | 半导体组件的钝化层结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1485921A true CN1485921A (zh) | 2004-03-31 |
CN1280907C CN1280907C (zh) | 2006-10-18 |
Family
ID=34148213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN02143244.9A Expired - Lifetime CN1280907C (zh) | 2002-09-24 | 2002-09-24 | 半导体组件的钝化层结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1280907C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100594591C (zh) * | 2007-10-17 | 2010-03-17 | 中国科学院微电子研究所 | 一种提高氮化镓基场效应晶体管性能的方法 |
CN101057337B (zh) * | 2004-11-17 | 2011-01-05 | 国际整流器公司 | 具有电压均衡环的钝化结构 |
CN105336712A (zh) * | 2014-07-24 | 2016-02-17 | 北大方正集团有限公司 | 一种半导体芯片及其制作方法 |
-
2002
- 2002-09-24 CN CN02143244.9A patent/CN1280907C/zh not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101057337B (zh) * | 2004-11-17 | 2011-01-05 | 国际整流器公司 | 具有电压均衡环的钝化结构 |
CN100594591C (zh) * | 2007-10-17 | 2010-03-17 | 中国科学院微电子研究所 | 一种提高氮化镓基场效应晶体管性能的方法 |
CN105336712A (zh) * | 2014-07-24 | 2016-02-17 | 北大方正集团有限公司 | 一种半导体芯片及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1280907C (zh) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0710400B1 (en) | Structures for preventing reverse engineering of integrated circuits | |
KR100423376B1 (ko) | 전자 발광 유기 소자의 패시베이션 방법 및 패시베이션된 유기 소자 | |
US8552634B2 (en) | Organic light-emitting display apparatus | |
CN1110855C (zh) | 半导体器件及其钝化方法 | |
US7847402B2 (en) | BEOL interconnect structures with improved resistance to stress | |
US20050136571A1 (en) | Encapsulating a device | |
CN109888126B (zh) | 显示面板及其制备方法和具有其的显示装置 | |
US20080169758A1 (en) | Light-emitting device having improved light output | |
US5932487A (en) | Method for forming a planar intermetal dielectric layer | |
CN1893017A (zh) | 防止半导体元件中金属线短路的方法 | |
CN1430274A (zh) | 用于隔离多孔低k介电薄膜的结构和方法 | |
US20070054149A1 (en) | Substrate assembly of a display device and method of manufacturing the same | |
CN110391349B (zh) | 一种有机发光二极管显示面板及其制作方法 | |
CN1627477A (zh) | 具有金属-绝缘体-金属电容器的半导体器件及制造方法 | |
US20070187813A1 (en) | UV blocking and crack protecting passivation layer | |
US6627536B1 (en) | Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides | |
US6864137B2 (en) | MIM capacitor with diffusion barrier | |
CN1239318A (zh) | 层间介电层平坦化制造方法 | |
CN1280907C (zh) | 半导体组件的钝化层结构及其形成方法 | |
EP1029347B1 (en) | Semiconductor device comprising an integrated circuit provided with a ceramic security coating and method of manufacturing such a device | |
US7662712B2 (en) | UV blocking and crack protecting passivation layer fabricating method | |
US6376360B1 (en) | Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers | |
US20050009373A1 (en) | Semiconductor device and method for preventing damage to anti-reflective structure during removing an overlying photoresist layer | |
US7030557B2 (en) | Display device with passivation structure | |
US20070117387A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20061018 |