KR100929732B1 - 반도체 소자의 배선 제조방법 - Google Patents

반도체 소자의 배선 제조방법 Download PDF

Info

Publication number
KR100929732B1
KR100929732B1 KR1020070136260A KR20070136260A KR100929732B1 KR 100929732 B1 KR100929732 B1 KR 100929732B1 KR 1020070136260 A KR1020070136260 A KR 1020070136260A KR 20070136260 A KR20070136260 A KR 20070136260A KR 100929732 B1 KR100929732 B1 KR 100929732B1
Authority
KR
South Korea
Prior art keywords
film
metal
wiring
semiconductor device
fsg
Prior art date
Application number
KR1020070136260A
Other languages
English (en)
Other versions
KR20090068583A (ko
Inventor
김승현
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070136260A priority Critical patent/KR100929732B1/ko
Publication of KR20090068583A publication Critical patent/KR20090068583A/ko
Application granted granted Critical
Publication of KR100929732B1 publication Critical patent/KR100929732B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선 제조 방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자의 배선 제조 방법에 있어서, 금속배선간 층간 절연막으로 사용되는 FSG막 표면에 금속물질의 이온을 주입한 박막의 금속물질 이온층을 형성하여 후속 금속베리어막과 열처리 공정을 통해 금속 화합물층으로 변화시킴으로써, FSG막 표면에서 플루오린의 외부 확산 현상을 방지시켜 플루오린기와 H2O와의 반응의 의해 생성되는 HF를 방지시킨다. 이에 따라 원하지 않는 HF 부산물에 의해 금속 배선과의 계면이나 인접 층간에서 생기는 막의 부식을 방지시킬 수 있게 된다.
FSG, 플루오린, 열처리, HF, 층간 절연막

Description

반도체 소자의 배선 제조방법{METHOD FOR FORMING METAL LINES OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 배선 제조 방법에 관한 것으로, 특히 층간 절연막의 FSG(fluorine silicate glass)막 표면(surface)에서 고농도의 플루오린 외부 확산(out-diffusion)으로 인한 층간 절연막내 부식 발생을 방지시킬 수 있도록 하는 반도체 소자의 배선 제조 방법에 관한 것이다.
최근 들어, 반도체 소자의 대용량 고집적화 추세에 따라 금속 배선의 수는 증가하고, 금속 배선 피치(pitch)는 점점 더 감소하고 있다. 이러한 금속 배선 피치의 감소는 배선 저항을 증가시키며 인접한 배선간 형성되는 기생 커패시턴스(capacitance) 증가로 인한 RC 타임의 증가를 초래하여 반도체 소자의 속도 저하를 가져오게 된다.
이를 위해 근래에 들어서는 금속 배선간 절연을 위한 층간 절연막 물질로 저유전율을 가지는 FSG(Fluorine Silicate Glass)막을 사용하고 있으나, FSG막을 사용하는 경우 외부 확산(out-diffusion)되는 플루오린기와 H2O와의 반응으로 인하여 HF가 형성되어 금속 배선과의 계면이나 인접 층간 절연막 내에 부식을 일으키는 문제가 발생하고 있다.
특히, 위와 같은 플루오린의 외부 확산은 FSG막에서도 FSG막 상층부 표면에 상대적으로 집중되는 고농도 플루오린에서 발생되고 있어, FSG막 표면에 대한 처리 방법에 필요하다.
따라서 본 발명은 층간 절연막의 FSG막 표면에서 고농도의 플루오린 외부 확산으로 인한 층간 절연막내 부식 발생을 방지시킬 수 있도록 하는 반도체 소자의 배선 제조 방법을 제공하고자 한다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 배선 제조방법으로서, 금속배선 상부에 층간 절연막으로 FSG막을 형성시키는 단계와, 상기 FSG막내 상기 금속배선과 연결되는 비아홀을 식각 형성하는 단계와, 상기 비아홀이 형성된 FSG막 표면에 일정 두께의 금속물질의 이온을 주입하는 단계와, 상기 비아홀내 상기 금속배선과 연결을 위한 금속막을 증착시킨 후, 열처리공정을 통해 상기 FSG막 표면을 금속화합물로 형성시키는 단계와, 상기 금속막을 평탄화시키고, 상기 FSG막 표면의 금속화합물을 제거시키는 단계를 포함한다.
본 발명에서는 반도체 소자의 배선 제조 방법에 있어서, 금속배선간 층간 절연막으로 사용되는 FSG막 표면에 금속물질의 이온을 주입한 박막의 금속물질 이온층을 형성하여 후속 금속베리어막과 열처리 공정을 통해 금속 화합물층으로 변화시킴으로써, FSG막 표면에서 플루오린의 외부 확산 현상을 방지시켜 플루오린기와 H2O와의 반응의 의해 생성되는 HF를 방지시킨다. 이에 따라 원하지 않는 HF 부산물에 의해 금속 배선과의 계면이나 인접 층간에서 생기는 막의 부식을 방지시킬 수 있는 이점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 구체적인 핵심 기술요지를 살펴보면, 금속배선간 층간 절연막으로 사용되는 FSG막 표면에 금속물질의 이온을 주입한 박막의 금속물질 이온층을 형성하여 후속 금속베리어막과 열처리 공정을 통해 금속 화합물층으로 변화시킴으로써, FSG막 표면에서 플루오린의 외부 확산 현상을 방지시켜 플루오린기와 H2O와의 반응의 의해 생성되는 HF를 방지시키는 기술을 통해 본 발명에서 이루고자 하는 바를 쉽게 달성할 수 있다.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 고농도 플루오린의 외부 확산 현상을 방지시키는 층간 절연막 구조를 가지는 반도체 소자의 배선 제조 공정의 단면도를 도시한 것이다. 이하 도 1a 내지 도 1d를 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
먼저, 도 1a에서와 같이, 반도체 기판상 금속배선(metal)(100)을 형성한 후, 금속배선의 절연을 위한 층간 절연막으로 저유전율을 가지는 FSG막(102)을 형성시킨 후, FSG막(102) 표면에 알루미늄(Al) 이온을 이온주입(ion implant)하여 박막의 알루미늄 이온 주입층(104)을 형성시킨다. 이어 금속배선으로의 층간 배선 연결을 위한 비아홀(via hole)(106)을 식각 형성시킨다.
이때, FSG막(102) 표면에 이온 주입되는 금속물질은 알루미늄을 포함하여 열처리(annealing) 공정을 통해 후술되는 금속베리어(metal barrier)막 증착공정의 타이타늄막(Ti)(107)과의 반응을 통해 금속화합물로 변경 가능한 금속물질이면 가능하다.
이어, 도 1b에서와 같이, 비아홀(106)내 타이타늄막(107)과, 질화타이타늄막(TiN)(108)을 순차적으로 증착하여 금속 베리어막을 형성시키고, 타이타늄막(107)과 질화타이타늄막(108)을 형성된 금속 베리어막이 형성된 비아홀내 하부 금속배선(100)과 연결을 위한 금속막으로 텅스텐(W)(110)을 증착시킨다.
그런 후, 도 1c에서와 같이, 비아홀내 금속 베리어막(107, 108)과 텅스텐(110)을 형성된 반도체 기판에 대해 일정 시간 동안 열처리를 수행시켜 FSG막(102) 표면의 알루미늄 이온 주입층(104)을 금속 화합물층(TixAlyFz)(112)로 변화시키는데, 이때 열처리 공정은 약 400-450도 범위의 온도로 진행하는 것이 바람직하다.
즉, 본 발명에서는 비아홀내 텅스텐(110) 증착 후, 열처리 공정을 수행시켜 알루미늄 이온 주입층(104)을 가지는 FSG막 표면의 알루미늄 이온 주입층(104)과 금속 베리어막의 타이타늄막(107)이 반응시켜 FSG막 표면의 알루미늄 이온 주입층(104)을 금속 화합물층(112)으로 변화시킴으로써, FSG막(102) 표면에서 플루오린의 외부 확산 현상을 방지시켜 플루오린기와 H2O와의 반응의 의해 생성되는 HF를 방지시킨다. 이에 따라 원하지 않는 HF 부산물에 의해 금속 배선과의 계면이나 인접 층갑에서 생긱는 막의 부식을 방지시킬 수 있게된다.
이어, 도 1d에서와 같이, 텅스텐(110)이 증착된 반도체 기판 표면에 대해 텅스텐 CMP 공정을 통해 상기 텅스텐(110)을 평탄화시키고, FSG막 표면에 형성된 금속화합물층(112)을 제거시킨다.
상기한 바와 같이, 본 발명에서는 반도체 소자의 배선 제조 방법에 있어서, 금속배선간 층간 절연막으로 사용되는 FSG막 표면에 금속물질의 이온을 주입한 박막의 금속물질 이온층을 형성하여 후속 금속베리어막과 열처리 공정을 통해 금속 화합물층으로 변화시킴으로써, FSG막 표면에서 플루오린의 외부 확산 현상을 방지시켜 플루오린기와 H2O와의 반응의 의해 생성되는 HF를 방지시킨다. 이에 따라 원하지 않는 HF 부산물에 의해 금속 배선과의 계면이나 인접 층간에서 생기는 막의 부식을 방지시킬 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명 의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 소자의 배선 제조 공정의 단면도.
<도면의 주요 부호에 대한 간략한 설명>
100 : 금속배선 102 : FSG막
104 : 알루미늄 이온층 106 : 비아홀
107 : 타이타늄막 108 : 질화타이타늄막
110 : 텅스텐 112 : 금속화합물층

Claims (5)

  1. 반도체 소자의 배선 제조방법으로서,
    금속배선 상부에 층간 절연막으로 FSG막을 형성시키는 단계와,
    상기 FSG막내 상기 금속배선과 연결되는 비아홀을 식각 형성하는 단계와,
    상기 비아홀이 형성된 FSG막 표면에 일정 두께의 금속물질의 이온을 주입하는 단계와,
    상기 비아홀내 상기 금속배선과 연결을 위한 금속막을 증착시킨 후, 열처리공정을 통해 상기 FSG막 표면을 금속화합물로 형성시키는 단계와,
    상기 금속막을 평탄화시키고, 상기 FSG막 표면의 금속화합물을 제거시키는 단계
    를 포함하는 반도체 소자의 배선 제조 방법.
  2. 제 1 항에 있어서,
    상기 비아홀내 금속막 증착 공정은,
    상기 비아홀내 타이타늄막과 질화타이타늄막으로 구성되는 금속베리어막을 형성하는 단계와,
    상기 금속베리어막내 상기 금속배선과 연결을 위한 텅스텐을 증착시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
  3. 제 2 항에 있어서,
    상기 금속물질은, 열처리 공정을 통해 상기 타이타늄막과의 반응을 통해 금속화합물로 변경 가능한 금속물질인 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
  4. 제 2 항에 있어서,
    상기 금속물질은, 알루미늄인 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
  5. 제 3 항에 있어서,
    상기 열처리 공정은, 400-450도 범위의 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 배선 제조 방법.
KR1020070136260A 2007-12-24 2007-12-24 반도체 소자의 배선 제조방법 KR100929732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136260A KR100929732B1 (ko) 2007-12-24 2007-12-24 반도체 소자의 배선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136260A KR100929732B1 (ko) 2007-12-24 2007-12-24 반도체 소자의 배선 제조방법

Publications (2)

Publication Number Publication Date
KR20090068583A KR20090068583A (ko) 2009-06-29
KR100929732B1 true KR100929732B1 (ko) 2009-12-03

Family

ID=40995960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136260A KR100929732B1 (ko) 2007-12-24 2007-12-24 반도체 소자의 배선 제조방법

Country Status (1)

Country Link
KR (1) KR100929732B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002911A (ko) * 2000-06-30 2002-01-10 박종섭 반도체소자의 금속배선 형성방법
KR20050050875A (ko) * 2003-11-26 2005-06-01 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR20050056349A (ko) * 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR20070030454A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002911A (ko) * 2000-06-30 2002-01-10 박종섭 반도체소자의 금속배선 형성방법
KR20050050875A (ko) * 2003-11-26 2005-06-01 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR20050056349A (ko) * 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR20070030454A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR20090068583A (ko) 2009-06-29

Similar Documents

Publication Publication Date Title
US7858532B2 (en) Dielectric layer structure and manufacturing method thereof
JP2006156952A (ja) 半導体装置
EP1894233B1 (en) Prevention of copper delamination in semiconductor device
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
CN103515308B (zh) 铜内连结构及其制造方法
KR100929732B1 (ko) 반도체 소자의 배선 제조방법
KR100789580B1 (ko) 반도체 소자의 금속배선 형성방법
JP2006179950A (ja) 半導体集積回路装置の製造方法
JP2004006708A (ja) 半導体装置の製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR101204742B1 (ko) 반도체 소자의 제조방법
KR100791688B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
JP4338748B2 (ja) 半導体装置の製造方法
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR100914976B1 (ko) 반도체 소자의 제조방법
KR100866135B1 (ko) 반도체 소자의 제조방법
KR100430579B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
CN107527862B (zh) 一种半导体器件及其制作方法
KR20050107997A (ko) 반도체 소자의 제조 방법
WO2009098745A1 (ja) 半導体装置及びその製造方法
KR100580775B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100501592B1 (ko) 반도체 소자의 층간절연막 형성 방법_
KR101012180B1 (ko) 반도체 소자의 층간 절연막 형성 방법
TWI517340B (zh) 金屬內連線結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee