KR100780681B1 - 반도체장치의 제조 방법 - Google Patents

반도체장치의 제조 방법 Download PDF

Info

Publication number
KR100780681B1
KR100780681B1 KR1020010087259A KR20010087259A KR100780681B1 KR 100780681 B1 KR100780681 B1 KR 100780681B1 KR 1020010087259 A KR1020010087259 A KR 1020010087259A KR 20010087259 A KR20010087259 A KR 20010087259A KR 100780681 B1 KR100780681 B1 KR 100780681B1
Authority
KR
South Korea
Prior art keywords
film
gas
boron
barrier film
nitride film
Prior art date
Application number
KR1020010087259A
Other languages
English (en)
Other versions
KR20030056918A (ko
Inventor
박상종
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010087259A priority Critical patent/KR100780681B1/ko
Publication of KR20030056918A publication Critical patent/KR20030056918A/ko
Application granted granted Critical
Publication of KR100780681B1 publication Critical patent/KR100780681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 유전상수값을 최적화하여 소자의 동작 속도를 향상시킬 수 있는 베리어(barrier)막을 형성할 수 있는 반도체장치의 제조 방법에 관해 개시한다.
개시된 본 발명에서는, 반도체기판 상에 금속 배선을 형성하는 단계와, 상기 반도체기판 상에 상기 금속 배선을 덮는 베리어막 및 절연막을 차례로 형성하는 단계를 포함한 반도체장치의 제조 방법에 있어서, 상기 베리어막은 기생 캐패시턴스를 감소시키고 상기 절연막과의 접착 특성이 우수한 보론이 도핑된 질화막 및 보론이 도핑된 실리콘 질화막 중 어느 하나의 막으로 형성하며, 상기 실리콘 질화막 형성 시 사용되는 SiH4 가스양의 1~20% 의 범위에서 BH3 가스로 치환하여 형성하는 것을 특징으로 한다.

Description

반도체장치의 제조 방법{method for fabricating a semiconductor device}
도 1은 본 발명에 따른 반도체장치의 제조 방법을 설명하기 위한 공정단면도.
도면의 주요부분에 대한 부호의 설명
100. 반도체기판 102. 도전층
104. 베리어막 108. 절연막
110. 캡핑막
본 발명은 반도체장치의 제조 방법에 관한 것으로, 보다 상세하게는 유전상수값을 최적화하여 소자의 동작 속도를 향상시킬 수 있는 베리어(barrier)막을 형성할 수 있는 반도체장치의 제조 방법에 관한 것이다.
반도체 제조 공정에 있어서, 소자의 속도를 향상시키기 위해, 즉 캐패시턴스을 감소시키기 위해 금속 배선과 금속 배선을 절연시키는 저 유전 상수값을 가진 절연막(Inter Metal Dielectric layer)을 사용하고 있는 추세이다.
이러한 저유전 상수값을 가진 절연막은 대부분 유기(organic) 계통의 물질이 대부분이나, 상기 유기 물질의 열적 특성 상 아웃게싱(outgassing)의 문제가 있다.
따라서, 이러한 아웃게싱을 방지하기 위해 주로 저유전 상수값을 가진 절연막 하부에 질화막(nitride) 또는 실리콘 산화막(oxynitride) 성분의 베리어막을 개재시킨다.
그러나, 베리어막으로 상기 실리콘 질산화막 또는 실리콘 산화막을 사용할 경우, 유전 상수값이 7.0 이상으로 크기 때문에 유효 캐패시턴스가 상승하여 소자의 동작 속도 특성이 열악해진다.
또한, 저유전율을 가진 절연막과의 접착 특성이 불량한 문제점이 있다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 아웃게싱을 방지하면서 유전상수값을 최적화하여 소자의 동작 속도를 향상시킬 수 있는 베리어막을 형성할 수 있는 반도체장치의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에서는, 반도체기판 상에 금속 배선을 형성하는 단계와, 상기 반도체기판 상에 상기 금속 배선을 덮는 베리어막 및 절연막을 차례로 형성하는 단계를 포함한 반도체장치의 제조 방법에 있어서, 상기 베리어막은 기생 캐패시턴스를 감소시키고 상기 절연막과의 접착 특성이 우수한 보론이 도핑된 질화막 및 보론이 도핑된 실리콘 질화막 중 어느 하나의 막으로 형성하며, 상기 실리콘 질화막 형성 시 사용되는 SiH4 가스양의 1~20% 의 범위에서 BH3 가스로 치환하여 형성하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해 본 발명에서는, 반도체기판 상에 금속 배선을 형성하는 단계와, 상기 반도체기판 상에 상기 금속 배선을 덮는 베리어막 및 절연막을 차례로 형성하는 단계를 포함한 반도체장치의 제조 방법에 있어서, 상기 베리어막은 기생 캐패시턴스를 감소시키고 상기 절연막과의 접착 특성이 우수한 보론이 도핑된 질화막 및 보론이 도핑된 실리콘 질화막 중 어느 하나의 막으로 형성하며, 상기 베리어막 형성 단계는 NH3 가스를 10∼5000sccm으로, SiH4 가스를 10∼1000sccm으로, BH3 가스를 2∼200sccm으로 N2 가스와 H2 가스 중 어느 하나의 가스를 100∼8000sccm으로 공급하여 수행하는 것을 특징으로 한다.
여기서, 상기 베리어막 형성 단계는 50∼1000와트의 전압을 인가하면서 수행한다.
삭제
삭제
삭제
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체장치의 제조 방법을 도시한 공정단면도이다.
본 발명에 따른 반도체장치의 제조 방법은, 도 1에 도시된 바와 같이, 먼저, 반도체기판(100) 상에 스퍼터링(sputtering) 또는 CVD(Chemical Vapor Deposition) 등의 공정에 의해 알루미늄(Al) 등의 도전막을 형성한 후, 포토리소그라피(photolithography) 공정에 의해 상기 도전막을 식각하여 금속 배선(102)을 형성한다.
이어서, 상기 결과의 기판 전면에 상기 금속 배선(102)을 덮도록 베리어막(104)을 형성한다. 이때, 상기 베리어막으로는 보론(boron)이 도핑된 질화막 또는 보론이 도핑된 실리콘 질화막을 사용한다.
본 발명에서는 베리어막으로 사용되는 보론이 도핑된 질화막 또는 보론이 도핑된 실리콘 질화막(104)은 통상적인 실리콘 질화막 형성 공정 시 사용되는 SiH4 가스양의 20% 이하, 바람직하게는, 1~20% 정도의 범위에서 BH3 가스로 치환하여 형성한다.
상기 베리어막 형성 공정은 50∼1000W의 파워(power)를 인가하며, 공급되는 가스로는 NH3, SiH4 및 BH3 를 이용한다. 이때, 상기 NH3, SiH 4 및 BH3 가스 외에
N2 또는 H2가스를 첨가할 수도 있다.
상기 NH3 가스는 10∼5000sccm으로, N2(또는 H2)가스는 100∼8000sccm으로, SiH4 가스는 10∼1000sccm으로, BH3 가스는 2∼200sccm으로 공급한다.
그 다음, 베리어막(104) 상에 유전 상수값이 작은 SOG(Spin On Glass) 계열의 절연막(108)을 형성한다.
이 후, 상기 절연막(108) 상에 상기 절연막을 채우는 갭필(gap fill)막(110)을 형성하고 나서, 상기 갭필막에 화학적-기계적 연마 공정을 실시하여 평탄화한다.
상술한 바와 같이, 본 발명에서는 질화막 또는 실리콘 질화막에 비해 상대적으로 유전 상수가 작은 보론이 도핑된 질화막 또는 보론이 도핑된 실리콘 질화막을 베리어막으로 사용함으로써, 기계적 특성이 우수하여 저유전율을 가진 절연막과의 접착 특성이 향상된다.
상기 보론이 도핑된 질화막 또는 보론이 도핑된 실리콘 질화막은 보호막(passication layer) 형성 공정에도 적용할 수 있으며, 크랙(crack) 발생 방지 역할을 한다.
또한, 상기 보론이 도핑된 질화막 또는 보론이 도핑된 실리콘 질화막은 화학적-기계적 연마비가 낮으므로 화학적-기계적 연마 공정에도 적용할 수도 있다.
이상에서와 같이, 본 발명의 방법에서는 베리어막으로 유전상수가 작은 보론을 도핑한 실리콘 질화막을 사용함으로써, 낮은 유전 상수로 인해 기생 캐패시턴스가 감소하여 소자의 동작 속도를 향상시킬 수 있다.
또한, 본 발명에서는 상기 베리어막이 우수한 기계적 특성을 가짐으로써, 저유전율을 가진 절연막과의 접착 특성을 향상시키고 반도체소자의 신뢰성 특성을 개선시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 반도체기판 상에 금속 배선을 형성하는 단계와, 상기 반도체기판 상에 상기 금속 배선을 덮는 베리어막 및 절연막을 차례로 형성하는 단계를 포함한 반도체장치의 제조 방법에 있어서,
    상기 베리어막은 기생 캐패시턴스를 감소시키고 상기 절연막과의 접착 특성이 우수한 보론이 도핑된 질화막 및 보론이 도핑된 실리콘 질화막 중 어느 하나의 막으로 형성하며, 상기 실리콘 질화막 형성 시 사용되는 SiH4 가스양의 1~20% 의 범위에서 BH3 가스로 치환하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 반도체기판 상에 금속 배선을 형성하는 단계와, 상기 반도체기판 상에 상기 금속 배선을 덮는 베리어막 및 절연막을 차례로 형성하는 단계를 포함한 반도체장치의 제조 방법에 있어서,
    상기 베리어막은 기생 캐패시턴스를 감소시키고 상기 절연막과의 접착 특성이 우수한 보론이 도핑된 질화막 및 보론이 도핑된 실리콘 질화막 중 어느 하나의 막으로 형성하며, 상기 베리어막 형성 단계는 NH3 가스를 10∼5000sccm으로, SiH4 가스를 10∼1000sccm으로, BH3 가스를 2∼200sccm으로 N2 가스와 H2 가스 중 어느 하나의 가스를 100∼8000sccm으로 공급하여 수행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 2항에 있어서,
    상기 베리어막 형성 단계는 50∼1000와트의 전압을 인가하면서 수행하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 삭제
  5. 삭제
KR1020010087259A 2001-12-28 2001-12-28 반도체장치의 제조 방법 KR100780681B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087259A KR100780681B1 (ko) 2001-12-28 2001-12-28 반도체장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087259A KR100780681B1 (ko) 2001-12-28 2001-12-28 반도체장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030056918A KR20030056918A (ko) 2003-07-04
KR100780681B1 true KR100780681B1 (ko) 2007-11-30

Family

ID=32215066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087259A KR100780681B1 (ko) 2001-12-28 2001-12-28 반도체장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100780681B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237838A (ja) * 1996-02-28 1997-09-09 Lg Semicon Co Ltd 金属配線構造及びその形成方法
KR19980035476A (ko) * 1996-11-13 1998-08-05 김광호 반도체장치의 배선형성방법
KR19990036213A (ko) * 1995-08-14 1999-05-25 페이칭 링 높은 고체 용해성 원소를 함유하는 도판트를 이용한 얕게 도프된 영역을 갖는 반도체 디바이스 제조 프로세스
KR20010084417A (ko) * 2000-02-25 2001-09-06 박종섭 반도체 소자의 에피택셜층 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036213A (ko) * 1995-08-14 1999-05-25 페이칭 링 높은 고체 용해성 원소를 함유하는 도판트를 이용한 얕게 도프된 영역을 갖는 반도체 디바이스 제조 프로세스
JPH09237838A (ja) * 1996-02-28 1997-09-09 Lg Semicon Co Ltd 金属配線構造及びその形成方法
KR19980035476A (ko) * 1996-11-13 1998-08-05 김광호 반도체장치의 배선형성방법
KR20010084417A (ko) * 2000-02-25 2001-09-06 박종섭 반도체 소자의 에피택셜층 형성 방법

Also Published As

Publication number Publication date
KR20030056918A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
KR0159177B1 (ko) 절연막을 가지는 반도체 장치의 제조방법
US6753260B1 (en) Composite etching stop in semiconductor process integration
KR20030011667A (ko) 반도체 장치 및 그 제조 방법
KR100327721B1 (ko) 최종패시베이션구조물
US20070190742A1 (en) Semiconductor device including shallow trench isolator and method of forming same
JPH05198572A (ja) 半導体ウエハーをパッシベーション化する方法
US5817571A (en) Multilayer interlevel dielectrics using phosphorus-doped glass
KR100780681B1 (ko) 반도체장치의 제조 방법
KR19990061043A (ko) 반도체 소자의 금속배선 형성방법
JP2001176866A (ja) 集積回路の製造方法
KR100762844B1 (ko) 반도체장치의 제조 방법
KR100945500B1 (ko) 반도체 소자의 제조방법
JPWO2009022718A1 (ja) 層間絶縁膜および配線構造と、それらの製造方法
US6169040B1 (en) Method of manufacturing semiconductor device
KR100850137B1 (ko) 반도체 소자의 층간 절연막 제조방법
KR100443148B1 (ko) 반도체소자의 제조방법
US20040238853A1 (en) Semiconductor pmd layer dielectric
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100430579B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
KR100898438B1 (ko) 반도체 소자 및 이의 제조 방법
GB2320809A (en) Forming a protective film in a semiconductor device
CN108550528B (zh) 半导体器件制造方法
KR100540061B1 (ko) 플라즈마 데미지를 방지하는 방법
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
US8471369B1 (en) Method and apparatus for reducing plasma process induced damage in integrated circuits

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee