JPH10189974A - タングステンで覆ったポリシリコン・ゲート構造でタングステンの酸化を防止するための誘電体側壁の方法 - Google Patents

タングステンで覆ったポリシリコン・ゲート構造でタングステンの酸化を防止するための誘電体側壁の方法

Info

Publication number
JPH10189974A
JPH10189974A JP9351066A JP35106697A JPH10189974A JP H10189974 A JPH10189974 A JP H10189974A JP 9351066 A JP9351066 A JP 9351066A JP 35106697 A JP35106697 A JP 35106697A JP H10189974 A JPH10189974 A JP H10189974A
Authority
JP
Japan
Prior art keywords
layer
stack
tungsten
substrate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9351066A
Other languages
English (en)
Inventor
Wei-Yung Hsu
− ユン スー ウェイ
Dirk N Anderson
エヌ．アンダーソン ダーク
Robert Kraft
クラフト ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10189974A publication Critical patent/JPH10189974A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 自己整合接点プロセス処理中の所要の物理特
性を保持しつつ、ゲート電極の抵抗を減少するため、タ
ングステン層をポリシリコン・ゲート層に含ませるプロ
セスの必要性がある。 【解決手段】 集積回路において、自己整合プロセスを
受けるゲート電極スタックは、タングステン層１５を含
むことによりシート抵抗が低下する。タングステン層
は、基板１１まで延びないエッチング段階後にＳｉＮx
又はＳｉＯ2 の側壁材料により保護される。スタックが
基板１１まで延びる以後のエッチング段階の間に、側壁
材料３１はスタックの上部を保護するハードマスクとし
て作用する。スタックの下部が再酸化層４１により保護
された後、タングステン層１５のシート抵抗のこれ以上
の劣化無しに全体のスタックがプロセス可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路素子の製造
に関係し、特に選択した集積回路部品の一体部分を形成
するポリシリコン・ゲート電極の製造に関係する。
【０００２】
【従来の技術】ポリシリコン・ゲート電極のシート抵抗
を減少させるため、タングステンで覆ったポリシリコン
・スタックの使用が提案された。しかしながら、自己整
合接点プロセスと適合するためには、タングステンで覆
ったポリシリコン・ゲートは、 １．）シート抵抗とゲート一体性の劣化無しに、窒素雰
囲気で２７分間９００℃までの熱安定性を有すること、
２．）空気雰囲気で３０分間８００℃までの酸化に対す
る安定性を有しなければならない。
【０００３】
【発明が解決しようとする課題】それ故、自己整合接点
プロセス処理中の所要の物理特性を保持しつつ、ゲート
電極の抵抗を減少するため、タングステン層をポリシリ
コン・ゲート層に含ませるプロセスの必要性が感じられ
ている。
【０００４】
【課題を解決するための手段】以上の及び他の特徴は、
タングステン層と拡散防止層をエッチした後ポリシリコ
ン層で停止するエッチング処理を提供することにより本
発明によって達成される。次いでＳｉＯ2 の保護層又は
ＳｉＮx の層が露出面上に形成される。ＳｉＯ 2 又はＳ
ｉＮx の層はスタックの側面の露出部分に側壁スペーサ
を設けるようにエッチされる。次いでスタックが、ポリ
シリコン層とゲート酸化物（絶縁）層からシリコン基板
へ、スタックと側壁スペーサの以前にエッチした部分が
スタックのこれ以上のエッチングに対するハードマスク
として作用するように、エッチされる。再酸化段階がゲ
ート酸化物へのエッチ損傷を減少させ、スタック・ゲー
トの底部隅での漏れ電流を減少させる。タングステン層
を含むトランジスタ・スタックは、本処理無しではこれ
らの物理特性の劣化を生じるプロセス操作後も所要の物
理特性を保持する。
【０００５】本発明のこれらの及び他の特徴は図面と関
連して以下の説明を読むことにより理解出来る。
【０００６】
【発明の実施の形態】
１．図面の詳細な説明 最初に図１を参照すると、フォトレジスト材料１８の堆
積とパターン化後のゲート構造１０が図示されている。
基板１１は、その上に形成したゲート絶縁（酸化）層１
２を有する。ゲート酸化層１２の上には、ポリシリコン
層１３が形成され、ポリシリコン層は望ましい実施例で
は低圧化学気相堆積により約７００−８００オングスト
ロームの厚さで形成される。タングステンとシリコンの
内部拡散を阻止する、窒化チタン、窒化タングステン、
Ｔｉx Ａｌ(1-x) Ｎy 、又は他の材料（約５０−２００
オングストローム厚）のどれかである拡散防止層１４
は、物理気相堆積又は化学気相堆積を使用してポリシリ
コン層１３上に形成される。化学気相堆積又は物理気相
堆積のどちらかを使用した約５００−８００オングスト
ロームのタングステン層１５が拡散防止層１４上に形成
される。タングステン層１５の上には、Ｓｉ(2x+1)Ｎ
(4x)Ｏ(2-2x)（ここでｘ＝０→１）層１６が形成され、
以後、Ｓｉx Ｎｉ4 （ここでｘ≧３）層１７が低圧化学
気相堆積（ＬＰＣＶＤ）技術を使用してスタック上に形
成される。層１６の目的は以後のＳｉＮxのＬＰＣＶＤ
堆積時に酸化からタングステンを保護することにある。
それ故、層１６は、例えば従来のプラズマ又は電子サイ
クロトロン（ＥＣＲ）プラズマによるプラズマ強化化学
気相堆積により４００℃以下の温度で堆積される。ＬＰ
ＣＶＤのＳｉx Ｎ4 （ここでｘ≧３）層１７を以下の条
件で、すなわち、Ｓｉx Ｎ4（ここでｘ≧３）堆積の前
にタングステンを酸化から保護するため、堆積工具又は
室で堆積する場合は層１６はオプションである： １．ウェファは排出ロード・ロック室から堆積管又は室
へロードされ、その間堆積管又は室は上昇した温度下で
排出され保持される、又は ２．ウェファは低温（＜１００℃）に保持された堆積管
又は室にロードされる。堆積管又は室を排出した後、ウ
ェファ温度は所要の温度まで上昇される。フォトレジス
ト材料層１８はＳｉx Ｎ4 （ここでｘ≧３）層１７上に
堆積され、パターン化される。
【０００７】図２を参照すると、パターン化したフォト
レジスト層１８を使用してスタック・エッチングを制御
する。スタックは、ポリシリコン層１３上又は中の停止
部までエッチされる。残りのフォトレジスト材料とエッ
チ残留物を除去した後、Ｓｉ 3 Ｎ4 の薄層２１が露出面
上に形成される。このＳｉ3 Ｎ4 の薄層２１の望ましい
堆積方法はプラズマ強化の化学気相堆積（ＲＦプラズマ
又は電子サイクロトロン・プラズマ）又は堆積前の排出
段階を有する低圧化学気相堆積である。
【０００８】図３を参照すると、Ｓｉ3 Ｎ4 層２１は側
壁スペーサ３１を設けるために異方性エッチされてい
る。エッチは反応イオン・エッチ又は他の異方性エッチ
方法により実行可能である。
【０００９】図４を参照すると、Ｓｉ3 Ｎ4 層２１を、
ゲート酸化層１２で停止する、ポリシリコン層１３のエ
ッチングのハード・マスクとして使用する。スタック全
体１０は８００±２００℃の酸化段階で処理してポリシ
リコン層の縁に別の酸化域４２を形成し、ゲート酸化層
１２への損傷を補修する。Ｓｉ3 Ｎ4 層２１は低い酸素
透過度を有し、従って８００±２００℃酸化段階の間に
タングステンが酸化することを防止する。
【００１０】図５を参照すると、本発明により、タング
ステン(又はモリブデン)で覆ったポリシリコン・ゲート
を有する素子を製造するプロセスが図示されている。段
階５０１では、ポリシリコン層へ延びる、タングステン
又はモリブデン層を含む上部スタック部分が形成され
る。上部スタックは（フォトレジスト）マスクにより覆
われていない（層）材料の除去により標準的に形成され
る。段階５０２では、材料Ｓｉ(2x+1)Ｎ(4x)Ｏ
(2-2x)（ここでｘ＝０→１）の層が生成した構造に印可
され、異方性的に処理されて上部スタック部分のまわり
に側壁スペーサを設ける。段階５０３では、上部スタッ
ク部分と側壁スペーサにより覆われた材料を除去するこ
とにより、下部スタック部分が基板へ形成される。段階
５０４では、第２側壁スペーサが、望ましい実施例では
すなわち酸化段階により下部スタック部分の周りに形成
される。
【００１１】２．望ましい実施例の操作 以上の議論はＳｉ3 Ｎ4 被覆層２１に集中していたが、
ＳｉＯ2 又はＳｉ(2x+ 1)Ｎ(4x)Ｏ(2-2x)（ここでｘ＝０
→１）被覆層も同様に使用してスタック・タングステン
層の劣化に対する保護が可能である。
【００１２】表１を参照すると、タングステン層のシー
ト抵抗への処理の効果が図示されている。検査したスタ
ックは約８００オングストロームのタングステン層、約
１００オングストロームの窒化チタン層、ポリシリコン
層、ゲート酸化層、シリコン層を含む。焼きなましプロ
セスは８５０℃の酸素雰囲気で２０分間実行される。表
１から明らかなように、タングステン層の抵抗はプロセ
ス処理中に低下する。それ故、本明細書で記述した処理
はタングステン層を含むことによりトランジスタ・スタ
ックのシート抵抗を低下させるために実行可能な技術を
提供する。この処理は、自己整合接点処理段階の間の劣
化からタングステン層を保護するプロセス段階を含む。
【表１】 ――――――――――――――――――――――――――――――――――― 被覆層 初期Ｒｓ 最終Ｒｓ (オーム／平方) (オーム／平方) ＳｉＯ2 （３ｋオングストローム） 2.34 1.96 Ｓｉ3 Ｎ4 （１ｋオングストローム） 2.34 1.66 Ｓｉ3 Ｎ4 （３ｋオングストローム） 2.34 1.65 ―――――――――――――――――――――――――――――――――――
【００１３】本発明は望ましい実施例を特別に参照して
記述してきたが、発明から逸脱することなく各種の変更
を加えたり望ましい実施例の要素に等価物を代用出来る
ことは当業者には理解出来る。例えば、スタック構造の
ゲート絶縁層と拡散防止層の存在は発明の実施には必要
ではない。これらの層がない場合、側壁域を形成する処
理は同じである。特定の一例では、他の処理が５５０℃
以上の温度を含まない時、拡散防止層は必要ない。さら
に、本発明はタングステン電導層に関連して記述してき
たが、モリブデン電導層もポリシリコン層の電導度を改
良するために使用可能である。加えて、本発明の基本的
な教示から逸脱することなく、本発明の教示に対して特
定の状況と材料を適合させるよう多くの変更が可能であ
る。
【００１４】以上の説明から明らかなように、本発明の
ある種の特徴は図示した例の特定の詳細に限定されず、
それ故、他の修正と応用が当業者に生じることが考えら
れる。従って、特許請求の範囲は、発明の要旨と範囲か
ら逸脱しない全ての変更と応用を含む意図のものであ
る。
【００１５】以上の説明に関して更に以下の項を開示す
る。 （１）集積回路電極ゲート・スタックに電導層を含む方
法において、前記電導層はタングステンとモリブデンか
ら構成される群の材料の少なくとも一つから選択され、
基板上に順番に、ゲート絶縁層、ポリシリコン層、拡散
防止層、電導層、Ｓｉ x Ｎ4 （ｘ≧３）層、フォトレジ
スト層を形成する段階と、少なくとも前記ポリシリコン
層にフォトレジストが存在しない、前記層の部分を除去
し、第1スタックの層を形成する段階と、Ｓｉ3 Ｎ4 、
ＳｉＯ2 、Ｓｉ(2x+1)Ｎ(4x)Ｏ(2-2x)（ここでｘ＝１→
２）を含む材料群からある材料の側壁域を形成する段階
と、前記第１スタックと側壁域が存在しないところで前
記電極ゲート・スタックから前記基板へ材料を除去する
段階と、前記露出ポリシリコン層と前記ゲート酸化層を
再酸化する段階と、を含む集積回路電極ゲート・スタッ
クに電導層を含む方法。
【００１６】（２）第１項記載の方法において、前記側
壁域を形成する段階は、前記第１スタックの露出部分と
前記ポリシリコン層の上に前記群からある材料の層を形
成する段階と、前記材料の層をエッチして前記第１スタ
ック上に側壁を形成する段階と、を含む方法。
【００１７】（３）第１項記載の方法において、前記Ｓ
ｉＮx 層は、Ｓｉ3 Ｎ4 、ＳｉＯ2 、Ｓｉ(2x+1)Ｎ(4x)
Ｏ(2-2x)（ここでｘ＝１→２）の気相堆積層と、Ｓｉx
Ｎ4 （ｘ＞３）の低圧化学気相堆積層と、を含む方法。
【００１８】（４）半導体スタックで拡散防止及び電導
層の酸化を防止する方法において、前記電導層はタング
ステンとモリブデンから構成される群の材料の少なくと
も一つから選択され、前記拡散層の側面域と前記電導層
の側面域とを覆う側壁材料を形成し、前記側壁材料はＳ
ｉＯ2 、Ｓｉ3 Ｎ4 、Ｓｉ(2x+1)Ｎ(4x)Ｏ(2-2x)（ここ
でｘ＝０→１）から構成される群から選択される、半導
体スタックで拡散防止及び電導層の酸化を防止する方
法。
【００１９】（５）第４項記載の方法において、前記ス
タックは電導層、拡散防止層、ポリシリコン層、基板上
のゲート酸化物を含み、前記側壁材料は前記ポリシリコ
ン層と前記ゲート酸化層を覆わない方法。
【００２０】（６）第５項記載の方法において、前記ポ
リシリコン層と前記ゲート酸化層の上に酸化側壁を形成
する段階をさらに含む方法。
【００２１】（７）基板上に形成した半導体スタックに
おいて、前記スタックは、前記基板上に形成したゲート
酸化層と、前記基板上に形成したポリシリコン層であっ
て、前記ポリシリコン層と前記ゲート酸化層は酸化側壁
を有し、前記ポリシリコン層上に形成した拡散防止層
と、前記拡散防止層上に形成した電導層であって、タン
グステンとモリブデンから構成される材料群のうちの少
なくとも一つから選択され、前記拡散防止層と前記電導
層はＳｉＯ2 とＳｉＮx から構成される群から選択され
た材料を含む側壁防壁を有する前記電導層と、を含む基
板上に形成した半導体スタック。
【００２２】（８）第７項記載のスタックにおいて、前
記電導層上に形成したＳｉＮx 層をさらに含むスタッ
ク。
【００２３】（９）第７項記載のスタックにおいて、前
記側壁防壁はポリシリコン域とゲート酸化域上又は中に
エッチング停止用のハードマスクを提供し、前記ポリシ
リコン層と前記ゲート酸化層とを形成するスタック。
【００２４】（１０）第１項の方法により形成された半
導体スタック。
【００２５】（１１）スタック構造において、基板と、
前記基板上に形成されたポリシリコン層と、前記ポリシ
リコン層の壁に形成された側壁酸化物と、前記ポリシリ
コン層上の電導層であって、タングステンとモリブデン
から構成される材料群の少なくとも一つから選択された
前記電導層と、前記電導層の壁に形成された側壁材料で
あって、ＳｉＮx とＳｉＯ2 （ここでｘ＝１→２）から
構成される材料群から選択される前記側壁材料と、を含
むスタック構造。
【００２６】（１２）第１１項記載のスタック構造にお
いて、前記基板と前記ポリシリコン層との間にゲート絶
縁層をさらに含み、前記酸化層も前記ゲート絶縁層の壁
上に形成されているスタック構造。
【００２７】（１３）第１１項記載のスタック構造にお
いて、前記ポリシリコン層と前記電導層との間に更に拡
散防止層を含み、前記側壁材料も前記拡散防止層の壁上
に形成されるスタック構造。
【００２８】（１４）集積回路電極ゲート・スタックに
タングステン層を含む方法において、基板上に順番に、
ポリシリコン層、電導層、Ｓｉx Ｎ4 （ｘ≧３）層、フ
ォトレジスト層を形成し、前記電導層はタングステンと
モリブデンから構成される材料群の少なくとも一つから
選択される前記段階と、少なくとも前記ポリシリコン層
にフォトレジストが存在しない前記層の部分を除去し、
第１スタックの層を形成する段階と、Ｓｉ3 Ｎ4 、Ｓｉ
Ｏ2 、Ｓｉ(2x+1)Ｎ(4x)Ｏ(2-2x)（ここでｘ＝１→２）
を含む材料群から選択されたある材料の側壁域を形成す
る段階と、前記第１スタックと側壁域が存在しないとこ
ろで前記電極ゲート・スタックから前記基板へ材料を除
去する段階と、前記露出ポリシリコン層と前記ゲート酸
化層を再酸化する段階と、を含む集積回路電極ゲート・
スタックにタングステン層を含む方法。
【００２９】（１５）集積回路において、自己整合プロ
セスを受けるゲート電極スタックは、タングステン層１
５を含むことによりシート抵抗が低下する。タングステ
ン層は、基板１１まで延びないエッチング段階後にＳｉ
Ｎx 又はＳｉＯ2 の側壁材料により保護される。スタッ
クが基板１１まで延びる以後のエッチング段階の間に、
側壁材料３１はスタックの上部を保護するハードマスク
として作用する。スタックの下部が再酸化層４１により
保護された後、タングステン層１５のシート抵抗のこれ
以上の劣化無しに全体のスタックがプロセス可能であ
る。ウェイ・ユン・シュー、ジョン・ピン・ルー、ポー
ル・エー・タイナにより発明され、本願の譲渡人に譲渡
された「Ｗ及び他の金属フィルムを酸化から皮膜保護す
る方法」という名称の 提出の米国特願
（ＴＩ−２２７０３）は関連出願である。
【図面の簡単な説明】
【図１】ゲート構造にフォトレジスト材料を適用し、フ
ォトレジスト材料をパターン化した後のゲート構造を示
す。
【図２】フォトレジスト材料により覆われなかった材料
の除去後のゲート構造で、フォトレジスト材料が除去さ
れ、窒化物皮膜が印可されている。
【図３】側壁エッチが窒化物皮膜の一部を除去した後の
ゲート構造を示す。
【図４】再酸化段階後のゲート構造を示す。
【図５】本発明によるタングステン（又はモリブデン）
で覆ったポリシリコン・ゲート電極を有する素子スタッ
クをいかに提供するかを図示するプロセス図。
【符号の説明】
１１ 基板 １２ ゲート酸化層 １３ ポリシリコン層 １５ タングステン層 ２１ 側壁 ４１ 再酸化層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート クラフト アメリカ合衆国テキサス州プラノ，ビート ン コート 8400

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積回路電極ゲート・スタックに電導層
    を含む方法において、前記電導層はタングステンとモリ
    ブデンから構成される群の材料の少なくとも一つから選
    択され、 基板上に順番に、ゲート絶縁層、ポリシリコン層、拡散
    防止層、電導層、Ｓｉ x Ｎ4 （ｘ≧３）層、フォトレジ
    スト層を形成する段階と、 少なくとも前記ポリシリコン層にフォトレジストが存在
    しない、前記層の部分を除去し、第１スタックの層を形
    成する段階と、 Ｓｉ3 Ｎ4 、ＳｉＯ2 、Ｓｉ(2x+1)Ｎ(4x)Ｏ(2-2x)（こ
    こでｘ＝１→２）を含む材料群からある材料の側壁域を
    形成する段階と、 前記第１スタックと側壁域が存在しないところで前記電
    極ゲート・スタックから前記基板へ材料を除去する段階
    と、 前記露出ポリシリコン層と前記ゲート酸化層を再酸化す
    る段階と、を含む集積回路電極ゲート・スタックに電導
    層を含む方法。
  2. 【請求項２】 基板上に形成した半導体スタックにおい
    て、前記スタックは、 前記基板上に形成したゲート酸化層と、 前記基板上に形成したポリシリコン層であって、前記ポ
    リシリコン層と前記ゲート酸化層は酸化側壁を有し、 前記ポリシリコン層上に形成した拡散防止層と、 前記拡散防止層上に形成した電導層であって、タングス
    テンとモリブデンから構成される材料群のうちの少なく
    とも一つから選択され、前記拡散防止層と前記電導層は
    ＳｉＯ2 とＳｉＮX から構成される群から選択された材
    料を含む側壁防壁を有する前記電導層と、を含む基板上
    に形成した半導体スタック。
JP9351066A 1996-12-19 1997-12-19 タングステンで覆ったポリシリコン・ゲート構造でタングステンの酸化を防止するための誘電体側壁の方法 Pending JPH10189974A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US770019 1996-12-19
US08/770,019 US5796151A (en) 1996-12-19 1996-12-19 Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes

Publications (1)

Publication Number Publication Date
JPH10189974A true JPH10189974A (ja) 1998-07-21

Family

ID=25087220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9351066A Pending JPH10189974A (ja) 1996-12-19 1997-12-19 タングステンで覆ったポリシリコン・ゲート構造でタングステンの酸化を防止するための誘電体側壁の方法

Country Status (5)

Country Link
US (1) US5796151A (ja)
EP (1) EP0849777A3 (ja)
JP (1) JPH10189974A (ja)
KR (1) KR19980064253A (ja)
TW (1) TW383474B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846826B2 (en) 2004-10-15 2010-12-07 Elpida Memory Inc. Method of manufacturing a semiconductor device with multilayer sidewall
JP2011258977A (ja) * 2002-09-19 2011-12-22 Samsung Electronics Co Ltd 半導体素子
WO2022059177A1 (ja) * 2020-09-18 2022-03-24 キオクシア株式会社 半導体装置、半導体装置の製造方法、および半導体記憶装置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080645A (en) 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US6262458B1 (en) 1997-02-19 2001-07-17 Micron Technology, Inc. Low resistivity titanium silicide structures
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
US6015997A (en) 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US7009264B1 (en) * 1997-07-30 2006-03-07 Micron Technology, Inc. Selective spacer to prevent metal oxide formation during polycide reoxidation
US6121133A (en) 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
JPH1187695A (ja) * 1997-09-11 1999-03-30 Toshiba Corp 半導体装置の製造方法
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
EP0926741A3 (en) * 1997-12-23 1999-11-03 Texas Instruments Incorporated Gate structure and method of forming same
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6121126A (en) 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US5977561A (en) * 1998-03-02 1999-11-02 Texas Instruments - Acer Incorporated Elevated source/drain MOSFET with solid phase diffused source/drain extension
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
KR100540477B1 (ko) * 1998-06-30 2006-03-17 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
US6225661B1 (en) * 1998-09-02 2001-05-01 Advanced Micro Devices, Inc. MOS transistor with stepped gate insulator
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6373092B1 (en) 1998-09-29 2002-04-16 Texas Instruments Incorporated Staggered-edge capacitor electrode
KR100291513B1 (ko) * 1998-12-22 2001-07-12 박종섭 반도체 소자의 제조방법
KR100456315B1 (ko) * 1998-12-22 2005-01-15 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
KR20000059484A (ko) * 1999-03-04 2000-10-05 윤종용 반도체장치의 게이트 구조체 및 그 제조방법
KR100289809B1 (ko) * 1999-04-08 2001-05-15 김영환 모스 소자 제조방법
US6444588B1 (en) 1999-04-26 2002-09-03 Micron Technology, Inc. Anti-reflective coatings and methods regarding same
KR100511897B1 (ko) * 1999-06-24 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
JP5112577B2 (ja) * 1999-10-13 2013-01-09 ソニー株式会社 半導体装置の製造方法
US6372618B2 (en) * 2000-01-06 2002-04-16 Micron Technology, Inc. Methods of forming semiconductor structures
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
KR100374550B1 (ko) * 2000-01-25 2003-03-04 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US6403432B1 (en) 2000-08-15 2002-06-11 Taiwan Semiconductor Manufacturing Company Hardmask for a salicide gate process with trench isolation
JP2002151686A (ja) 2000-11-15 2002-05-24 Nec Corp 半導体装置およびその製造方法
JP2002231821A (ja) 2001-01-31 2002-08-16 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
DE10120523A1 (de) 2001-04-26 2002-10-31 Infineon Technologies Ag Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates
JP2003068878A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6716734B2 (en) 2001-09-28 2004-04-06 Infineon Technologies Ag Low temperature sidewall oxidation of W/WN/poly-gatestack
US6455383B1 (en) * 2001-10-25 2002-09-24 Silicon-Based Technology Corp. Methods of fabricating scaled MOSFETs
DE10153619B4 (de) * 2001-10-31 2004-07-29 Infineon Technologies Ag Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung
TW550686B (en) * 2002-08-15 2003-09-01 Nanya Technology Corp Floating gate and method thereof
US6774012B1 (en) 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
KR100471407B1 (ko) * 2003-06-30 2005-03-14 주식회사 하이닉스반도체 폴리메탈 게이트 전극을 갖는 트랜지스터 제조 방법
US7078748B2 (en) * 2004-06-14 2006-07-18 Infineon Technologies Ag Multi-layer gate stack structure comprising a metal layer for a FET device, and method for fabricating the same
KR100580118B1 (ko) 2005-03-09 2006-05-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 패턴 형성방법
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
US7781333B2 (en) 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
DE102007045074B4 (de) 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
KR100854897B1 (ko) * 2006-12-28 2008-08-28 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
KR101033222B1 (ko) * 2007-06-29 2011-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
KR20090132801A (ko) * 2008-06-23 2009-12-31 삼성전자주식회사 게이트 구조물, 이의 형성 방법 및 이를 갖는 반도체 장치
KR101205053B1 (ko) * 2011-02-28 2012-11-26 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
US9412859B2 (en) * 2013-03-11 2016-08-09 Globalfoundries Inc. Contact geometry having a gate silicon length decoupled from a transistor length
US9401279B2 (en) 2013-06-14 2016-07-26 Sandisk Technologies Llc Transistor gate and process for making transistor gate
CN105336589B (zh) * 2014-05-27 2018-09-07 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
TWI728162B (zh) 2017-08-02 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法
US10700072B2 (en) * 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction
TWI730677B (zh) 2020-03-18 2021-06-11 力晶積成電子製造股份有限公司 記憶體元件及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213075A (ja) * 1985-07-10 1987-01-21 Nec Corp 半導体装置
JPS63316476A (ja) * 1987-06-18 1988-12-23 Seiko Instr & Electronics Ltd 半導体装置およびその製造方法
EP0313683A1 (en) * 1987-10-30 1989-05-03 International Business Machines Corporation Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
US5034789A (en) * 1988-11-21 1991-07-23 Harris Corporation Dielectric isolation for SOI island side wall for reducing leakage current
US5258645A (en) * 1990-03-09 1993-11-02 Fujitsu Limited Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure
US5097301A (en) * 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
JPH0555596A (ja) * 1991-08-22 1993-03-05 Rohm Co Ltd 半導体不揮発性記憶装置
JPH0575133A (ja) * 1991-09-11 1993-03-26 Rohm Co Ltd 不揮発性記憶装置
JPH05110114A (ja) * 1991-10-17 1993-04-30 Rohm Co Ltd 不揮発性半導体記憶素子
US5341016A (en) * 1993-06-16 1994-08-23 Micron Semiconductor, Inc. Low resistance device element and interconnection structure
US5352619A (en) * 1993-07-22 1994-10-04 United Microelectronics Corporation Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices
JPH07176639A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体集積回路装置及びその製造方法
JPH07183513A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体装置の製造方法
KR0141195B1 (ko) * 1994-06-08 1998-07-15 김광호 저저항 게이트전극을 갖는 반도체소자의 제조방법
JP2901493B2 (ja) * 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
US5616948A (en) * 1995-06-02 1997-04-01 Motorola Inc. Semiconductor device having electrically coupled transistors with a differential current gain

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258977A (ja) * 2002-09-19 2011-12-22 Samsung Electronics Co Ltd 半導体素子
US7846826B2 (en) 2004-10-15 2010-12-07 Elpida Memory Inc. Method of manufacturing a semiconductor device with multilayer sidewall
WO2022059177A1 (ja) * 2020-09-18 2022-03-24 キオクシア株式会社 半導体装置、半導体装置の製造方法、および半導体記憶装置

Also Published As

Publication number Publication date
TW383474B (en) 2000-03-01
EP0849777A2 (en) 1998-06-24
US5796151A (en) 1998-08-18
KR19980064253A (ko) 1998-10-07
EP0849777A3 (en) 1999-06-09

Similar Documents

Publication Publication Date Title
JPH10189974A (ja) タングステンで覆ったポリシリコン・ゲート構造でタングステンの酸化を防止するための誘電体側壁の方法
US5948702A (en) Selective removal of TixNy
JP4094073B2 (ja) 半導体装置を製作する方法
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
US6468904B1 (en) RPO process for selective CoSix formation
JPH07335674A (ja) Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法
JP3315287B2 (ja) 半導体装置及びその製造方法
US5872063A (en) Self-aligned contact structures using high selectivity etching
US6284634B1 (en) Method for forming metal line in semiconductor device
US6107171A (en) Method to manufacture metal gate of integrated circuits
US6566211B2 (en) Surface modified interconnects
KR100382539B1 (ko) 반도체소자의 전극 보호막 형성방법
JP4307544B2 (ja) 半導体装置のメタルパターンの形成方法
US6218311B1 (en) Post-etch treatment of a semiconductor device
US6569784B1 (en) Material of photoresist protect oxide
KR100243280B1 (ko) 반도체장치의 게이트패턴 및 그 제조방법
US7005387B2 (en) Method for preventing an increase in contact hole width during contact formation
KR100518527B1 (ko) 저저항의 게이트 전극을 갖는 반도체 소자의 제조방법
JPH11186548A (ja) 半導体装置及びその製造方法
JP3187020B2 (ja) 半導体装置の製造方法
KR100219484B1 (ko) 반도체 장치의 제조 방법
JPS6223134A (ja) 半導体集積回路装置の製造方法
KR100845049B1 (ko) 텅스텐 게이트를 갖는 반도체 소자 제조 방법
TW396455B (en) Semiconductor process for improving non-uniform etching thickness by providing etch stop layer
KR100997432B1 (ko) 반도체 소자의 제조방법