KR0149572B1 - 구리막 식각방법 - Google Patents
구리막 식각방법 Download PDFInfo
- Publication number
- KR0149572B1 KR0149572B1 KR1019950025862A KR19950025862A KR0149572B1 KR 0149572 B1 KR0149572 B1 KR 0149572B1 KR 1019950025862 A KR1019950025862 A KR 1019950025862A KR 19950025862 A KR19950025862 A KR 19950025862A KR 0149572 B1 KR0149572 B1 KR 0149572B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- copper
- copper film
- photoresist pattern
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 83
- 239000010949 copper Substances 0.000 title claims abstract description 83
- 238000005530 etching Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 75
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 16
- -1 silicon ions Chemical class 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 20
- 239000010410 layer Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims description 6
- 229910001431 copper ion Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910020177 SiOF Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 26
- 239000002184 metal Substances 0.000 abstract description 26
- 239000004065 semiconductor Substances 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000006396 nitration reaction Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000002313 adhesive film Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선으로 적용하기 위한 구리막 식각 방법이 개시된다.
본 발명의 제1실시예는 알루미늄 이온주입을 실시한 후 구리막 식각공정을 실시한다.
따라서, 식각 생성물이 저온에서도 휘발 가능한 증기압이 높은 물질로 변화되어 포토레지스트 패턴의 변형이 방지되어 양호한 형상의 금속배선을 형성할 수 있다.
본 발명의 제2실시예는 포토레지스트 패턴을 식각 마스크로 한 CHF3플라즈마식각법에 의해 구리막이 식각되고, 구리막이 식각됨과 동시에 구리막의 식각면에 산화 보호막이 형성된다. 그리고 제3 실시예는 구리막 증착시 실리콘 이온이 소량 함유되도록 하고, 패턴공정후 NH3가스 분위기로 급속열처리함에 의해 실리콘 이온과 나이트리젼 이온이 반응되어 산화 보호막이 형성된다.
따라서, 금속배선을 형성하기 위한 구리막 식각 공정과 동시에 산화 보호막을 형성할 수 있어 공정의 단순화 및 수율을 향상시킬 수 있다.
Description
제1a 내지 1d 도는 본 발명의 제1실시예에 의한 구리막 식각방법을 설명하기 위해 도시한 소자의 단면도.
제2a 내지 2c 도는 본 발명의 제2실시예에 의한 구리막 식각방법을 설명하기 위해 도시한 소자의 단면도.
제3a 내지 3d 도는 본 발명의 제3실시예에 의한 구리막 식각방법을 설명하기 위해 도시한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,21,31 : 실리콘 기판 12,22,32 : 층간 절연막
13,23,33 : 점착막 14,24,34 : 확산 방지막
15,25,35 : 구리막 15A,35A : 구리합금막
16,26,36 : 난반사막 17,27,37 : 포토레지스트 패턴
18 : 식각 생성물 29,39 : 산화 보호막
본 발명은 구리(copper)막 식각방법에 관한 것으로, 특히 반도체 소자의 금속배선으로 적용하기 위한 구리막 식각방법에 관한 것이다.
일반적으로, 반도체 소자의 금속배선 형성재료로 알루미늄 또는 알루미늄 합금이 널리 사용되고 있다. 최근, 알루미늄(또는 알루미늄 합금)보다 전도성이 우수하고 스텝커버리지(stepcoverage) 특성이 좋은 구리를 사용하여 반도체 소자의 금속배선을 형성하고자 하는 연구가 진행되고 있다.
구리막 식각방법은 C1계통의 가스를 이용하는 플라즈마식각법을 주로 사용하고 있다. 플라즈마 식각시 식각 생성물(etch product) 예를들어, CuC1x 등의 식각 생성물이 생기게 되는데, 이 식각 생성물은 증기압이 낮아 식각속도가 느리기 때문에 저온에서 식각공정이 이루어질 경우에 이 식각 생성물은 휘발되지 않고 구리막 표면에 재증착(redeposition)되는 문제가 있다. 이러한 문제를 해결하기 위해서는 고온에서 식각공정이 이루어져야 하는데, 이 경우 식각 마스크로 사용되는 포토레지스트 패턴이 변형되어 정확한 임계차수 제어를 어렵게 하는 다른 문제가 발생된다. 이들 두 유형의 문제를 동시에 해결하기 위해서는 식각 생성물이 휘발되어 제거되면서도 포토레지스트 패턴의 변형을 유발시키지 않도록 온도를 적절하게 제어해야 하는 어려움이 있고, 온도를 적절하게 제어했다 하더라도 두 유형의 문제를 동시에 만족시키기는 어렵다.
또한, 구리는 그 특성상 부식성이 강하기 때문에 구리막의 부식을 방지하기 위하여, 구리막 식각공정후에 필히 산화 보호막(passivation layer)을 형성해야 하는 번거로움이 있다.
따라서, 본 발명은 식각 가능온도를 최대한도로 낮추어 포토레지스트 패턴의 변형없이 식각 생성물을 쉽게 제거할 수 있는 구리막 식각방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 구리막 식각방법은 기판상에 구리막이 형성되는 단계: 상기 구리막상에 포토레지스트 패턴이 형성되는 단계: 상기 포토레지스트 패턴을 이온 주입 마스크로 한 불순물 이온 주입공정으로 상기 구리막의 노출된 부분에 알루미늄 이온이 주입되는 단계: 및 상기 포토레지스트 패턴을 식각 마스크로 한 식각공정으로 상기 구리막의 노출된 부분을 식각하는 단계로 이루어지는 것을 특징으로 한다.
또한, 본 발명은 식각 공정과 동시에 보호막이 형성되도록 하는 구리막 식각방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 구리막 식각방법은 기판상에 구리막이 형성되는 단계: 상기 구리막상에 포토레지스트 패턴이 형성되는 단계: 및 상기 포토레지스트 패턴을 식각 마스크로 한 CHF3플라즈마식각법에 의해 상기 구리막이 식각되고, 상기 구리막이 식각됨과 동시에 상기 구리막의 식각면에 산화 보호막이 형성되는 단계로 이루어지는 것을 특징으로 하며, 구리막을 식각하기 위한 다른 식각방법은 구리이온에 실리콘 이온이 수% 첨가된 물질을 기판에 증착하여 구리합금막이 형성되는 단계: 상기 구리합금막상에 포토레지스트 패턴이 형성되는 단계: 상기 포토레지스트 패턴을 식각 마스크로 한 식각공정으로 상기 구리합금막이 식각되는 단계: 및 상기 포토레지스트 패턴을 제거한 후, 급속열처리공정을 실시하므로, 이로 인하여 상기 구리합금막이 구리막으로 됨과 동시에 상기 구리막의 표면에 산화 보호막이 형성되는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1a 내지 1d 도는 본 발명의 제1 실시예에 의한 구리막 식각방법을 설명하기 위해 도시한 소자의 단면도이다.
제1a도를 참조하면, 층간 절연막(12)은 금속배선공정전 까지 반도체 소자의 제조공정이 완료된 실리콘 기판(11)상에 형성된다. 금속배선공정을 실시하기 위하여, 콘택 마스크 작업으로 층간 절연막(12)의 소정부분에 콘택홀 또는 비아홀(도시않됨)을 다수개 형성한 후, 점착막(13), 확산방지막(14), 구리막(15) 및 난반사막(16)이 콘택홀(또는 비아홀)을 포함한 층간 절연막(12)상에 순차적으로 형성된다. 점착막(13)은 Ti를 증착하여 형성되는데, 이는 콘택 저항을 개선할 뿐만 아니라 주 금속배선이 될 구리막(15)과 하부층(예를들어, 실리콘 기판에 형성되는 접합부 또는 폴리실리콘등으로 형성되는 전극) 간의 연결을 견고하게 하는 역할을 한다. 확산방지막(14)은 TiN을 증착하여 형성되는데, 이는 콘택부분에서 구리막(15)의 구리 이온과 하부층에 함유된 이온이 상호 확산되는 것을 방지하는 역할을 한다.
구리막(15)은 확산방지막(14)상에 형성된다. 난반사막(16)은 구리막(15)상에 TiN 또는 TiW을 증착하여 형성되는데, 이는 노광공정시 구리막(15)의 높은 반사율로 인한 문제를 해결하는 역할을 한다.
제1b 내지 제1d도는 리소그라피공정을 통해 난반사막(16)상에 포토레지스터 패턴(17)을 형성한 후, 이 포토레지스트 패턴(17)을 식각마스크로한 다단계 식각공정으로 금속배선을 형성하는 단계가 도시된다.
제1b도를 참조하면, 포토레지스트 패턴(17)을 식각 마스크로한 1단계 식각공정에 의해 난반사막(16)이 식각된다. 식각 가능온도를 최대한 도로 낮추어 포토레지스트 패턴(17)의 변형없도록 하면서 식각공정동안에 발생되는 식각 생성물이 쉽게 제거되도록 하기 위해서는 증기압이 높은 물질로 식각 생성물을 변화시켜야 한다. 이러한 작업은 포토레지스트 패턴(17)을 이온 주입 마스크로한 불순물 이온 주입공정 예를들어, 알루미늄 이온 주입공정을 실시함에 의해 가능해 진다. 이로인하여, 포토레지스트 패턴(17)하부는 순수 구리막(15)으로 남게 되고, 그 이외의 구리막(15)은 CuAl의 구리합금막(15A)으로 변하게 된다.
제1c도를 참조하면, 포토레지스트 패턴(17)을 식각 마스크로한 2단계 식각공정동안에 구리합금막(15A)이 식각되면서 발생되는 식각 생성물(18)이 재증착 되지 않고 게거된다. 구리합금막(15A)을 식각하기 위한 2단계 식각공정은 C1 플라즈마식각법이 적용된다. 식각 생성물(18)은 Al2CuCl8가스로 증기압이 높아 저온에서도 쉽게 휘발되는 성질이 있다.
제1d도를 참조하면, 상기의 2단계 식각공정을 계속 실시하여 구리 합금막(15A)이 완전히 제거된다. 확산방지막(14) 및 점착막(13)을 제거하고, 포토레지스트 패턴(17)을 제거하므로 인하여 구리막(15)이 주가되는 반도체 소자의 금속배선이 형성된다. 이후, 구리막(15)이 산화되는 것을 방지하기 위하여, 산화 보호막(도시않됨)형성공정을 실시한다.
상술한 본 발명의 제1실시예에 의하면, 종래와는 달리 식각 생성물을 저온에서도 휘발 가능한 증기압이 높은 물질로 변화시키므로서, 프토레지스트 패턴의 변형이 방지되어 양호한 형상의 금속배선을 형성할 수 있다.
제2a 내지 2c도는 본 발명의 제2실시예에 의한 구리막 식각방법을 설명하기 위해 도시한 소자의 단면도이다.
제2a도를 참조하면, 층간 절연막(22)은 금속배선공정전 까지 반도체 소자의 제조공정이 완료된 실리콘 기판(21)상에 형성된다. 금속배선공정을 실시하기 위하여, 콘택 마스크 작업으로 층간 절연막(22)의 소정부분에 콘택홀 또는 비아홀(도시않됨)을 다수개 형성한 후, 점착막(23), 확산방지막(24), 구리막(25) 및 난반사막(26)이 콘택홀(또는 비아홀)을 포함한 층간 절연막(22)상에 순차적으로 형성된다. 점착막(23)은 Ti를 증착하여 형성되는데, 이는 콘택 저항을 개선할 뿐만 아니라 주 금속배선이 될 구리막(25)과 하부층(예를들어, 실리콘 기판에 형성되는 접합부 또는 폴리실리콘 등으로 형성되는 전극)간의 연결을 견고하게 하는 역할을 한다. 확산방지막(24)은 TiN을 증착하여 형성되는데, 이는 콘택부분에서 구리막(25)의 구리이온과 하부층에 함유된 이온이 상호 확산되는 것을 방지하는 역할을 한다.
구리막(25)은 확산방지막(24)상에 형성된다. 난반사막(26)은 구리막(25)상에 TiN 또는 TiW을 증착하여 형성되는데, 이는 노광공정시 구리막(25)의 높은 반사율로 인한 문제를 해결하는 역할을 한다.
제2b도를 참조하면, 포토레지스트 패턴(27)을 식각 마스크로한 식각공정에 의해 난반사막(16)이 식각된다. 구리막(25)은 포토레지스트 패턴(17)을 식각 마스크로한 CHF3플라즈마식각법에 의해 식각된다. 이때, 중요한 것은 구리막(25)이 식각됨과 동시에 구리막(25)의 식각면에 산화를 방지하는 산화 보호막(29)이 형성된다는 것이다. 이 산화 보호막(29)은 SiOF이다.
제2c도를 참조하면, 포토레지스트 패턴(27)을 식각 마스크로한 식각공정에 의해 확산방지막(24) 및 점착막(23)이 제거되고, 이후 포토레지스트 패턴(27)을 제거하므로 인하여 구리막(25)이 주가되는 반도체 소자의 금속배선이 형성된다.
상술한 본 발명의 제2실시예에 의하면, 종래와는 달리 구리막으로 금속배선을 형성한 후, 산화를 방지하기 위한 산화 보호막 형성공정을 별도로 실시하지 않고 금속배선 형성을 위한 구리막 식각공정시 동시에 산화 보호막을 형성할 수 있다.
제3a 내지 3d도는 본 발명의 제3실시예에 의한 구리막 식각방법을 설명하기 위해 도시한 소자의 단면도이다.
제3a도를 참조하면, 층간 절연막(32)은 금속배선공정전 까지 반도체 소자의 제조공정이 완료된 실리콘 기판(31)상에 형성된다. 콘택 마스크 작업으로 층간 절연막(32)의 소정부분에 콘택홀 또는 비아홀(도시않됨)을 다수개 형성한 후, 점착막(33) 및 확산방지막(34)이 콘택홀(또는 비아홀)을 포함한 층간 절연막(32)상에 순차적으로 형성된다. 점착막(33)은 Ti를 증착하여 형성되는데, 이는 콘택 저항을 개선할 뿐만 아니라 주 금속배선이 될 구리막과 하부층(예를들어, 실리콘 기판에 형성되는 접합부 또는 폴리실리콘등으로 형성되는 전극)간의 연결을 견고하게 하는 역할을 한다.
확산방지막(34)은 TiN을 증착하여 형성되는데, 이는 콘택부분에서 구리막의 구리 이온과 하부층에 함유된 이온이 상호 확산되는 것을 방지하는 역할을 한다. 구리합금막(35A)은 구리이온에 실리콘 이온이 수% 첨가된 물질(Cu-x% Si)을 증착하여 형성된다. 이와같이 수%의 실리콘 이온을 첨가하는 이유는 단순한 공정을 통해 산화 보호막을 형성하기 위해서이다.
제3b도를 참조하면, 난반사막(360은 구리합금막(15A) 상에 TiN 또는 TiW을 증착하여 형성하는데, 이는 노광공정시 구리합금막(15A)의 높은 반사율로 인한 문제를 해결하는 역할을 한다. 리소그라피공정을 통해 난반사막(36)상에 포토레지스터 패턴(37)을 형성한 후, 이 포토레지스트 패턴(37)을 식각마스크로한 식각공정으로 난반사막(36), 구리합금막(35A), 확산 방지막(34) 및 점착막(33)을 순차적으로 식각하여 구리합금막(35A)이 주가되는 금속배선이 형성된다.
제3c도는 포토페지스트 패턴(37)을 제거한 후에 NH3가스 분위기로 급속열처리공정을 실시하는 것이 도시되는데, 이때 구리합금막(35A)에 함유된 소량의 실리콘 이온이 구리합금막(35A)의 표면으로 이동하게 된다.
실리콘 이온은 열역학적으로 나이트리젼(nitrogen) 이온과 반응성이 우수하기 때문에 제3d도에 도시된 바와같이 열처리공정동안 나이트리젼 이온과 반응하여 실리콘 나이트라이드로 된 산화 보호막(39)이 형성되고, 구리합금막(35A)은 실리콘 이온이 나이트리젼 이온과 반응되어 없어짐에 의해 구리막(35)으로 된다. 따라서, 구리막(35)이 주가되는 반도체 소자의 금속배선이 형성된다.
상술한 본 발명의 제3실시예에 의하면, 종래와는 달리 구리막으로 금속배선을 형성한 후, 산화를 방지하기 위한 산화 보호막 형성공정을 별도로 실시하지 않고 금속배선 형성을 위한 구리막 증착시 실리콘 이온을 소량 첨가하고 패턴 형성후 NH3가스 분위기로 급속열처리함에 의해 산화보호막을 형성할 수 있다.
따라서, 본 발명은 제1실시예에서 설명한 바와같이 식각 가능온도를 최대한도로 낮추어 포토레지스트 패턴의 변형없이 식각 생성물을 쉽게 제거할 수 있어 구리막으로 양호한 형상의 금속배선을 형성할 수 있고, 제2 및 3실시예에서 설명한 바와 같이 금속배선을 형성하기 위한 구리막 식각공정과 동시에 산화 보호막을 형성할 수 있어 공정의 단순화 및 수율을 향상시킬 수 있다.
Claims (8)
- 구리막 식각방법에 있어서, 기판상에 구리막이 형성되는 단계; 상기 구리막상에포토레지스트 패턴이 형성되는 단계; 상기 포토레지스트 패턴을 이온 주입 마스크로 한 불순물 이온 주입공정으로 상기 구리막의 노출된 부분에 불순물 이온이 주입되는 단계; 및 상기 포토레지스트 패턴을 식각 마스트로 한 식각공정으로 상기 구리막의 노출된 부분을 식각하는 단계로 이루어지는 것을 특징으로 하는 구리막 식각방법.
- 제1항에 있어서, 상기 불순물 이온은 알루미늄 이온인 것을 특징으로 하는 구리막 식각방법.
- 제1항에 있어서, 상기 구리막 식각공정은 C1 플라즈마식각법으로 실시되는 것을 특징으로 하는 구리막 식각방법.
- 구리막 식각방법에 있어서, 기판상에 구리막이 형성되는 단계; 상기 구리막상에 포토레지스트패턴이 형성되는 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 한 CHF3플라즈마식각법에 의해 상기 구리막이 식각되고, 상기 구리막이 식각됨과 동시에 상기 구리막의 식각면에 산화 보호막이 형성되는 단계로 이루어지는 것을 특징으로 하는 구리막 식각방법.
- 제4항에 있어서, 상기 산화 보호막은 SiOF인 것을 특징으로 하는 구리막 식각방법.
- 구리막 식각방법에 있어서, 구리이온에 실리콘 이온이 수% 첨가된 물질을 기판에 증착하여 구리합금막이 형성되는 단계; 상기 구리합금막상에 포토레지스트 패턴이 형성되는 단계; 상기 포토레지스트 패턴을 식각 마스크로 한 식각공정으로 상기 구리합금막이 식각되는 단계; 및 상기 포토레지스트 패턴을 제거한 후, 급속열처리공정을 실시하므로, 이로인하여 상기 구리합금막이 구리막으로 됨과 동시에 상기 구리막의 표면에 산화 보호막이 형성되는 단계로 이루어지는 것을 특징으로 하는 구리막 식각방법.
- 제6항에 있어서, 상기 급속열처리공정은 NH3가스 분위기에서 실시되는 것을 특징으로 하는 구리막 식각방법.
- 제6항에 있어서, 상기 산화 보호막은 실리콘 나이트라이드인 것을 특징으로 하는 구리막 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025862A KR0149572B1 (ko) | 1995-08-22 | 1995-08-22 | 구리막 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025862A KR0149572B1 (ko) | 1995-08-22 | 1995-08-22 | 구리막 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013090A KR970013090A (ko) | 1997-03-29 |
| KR0149572B1 true KR0149572B1 (ko) | 1998-12-01 |
Family
ID=19424023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950025862A KR0149572B1 (ko) | 1995-08-22 | 1995-08-22 | 구리막 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0149572B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274342B1 (ko) * | 1997-06-30 | 2001-01-15 | 김영환 | 반도체소자의금속배선형성방법 |
| KR100274339B1 (ko) * | 1997-06-30 | 2001-01-15 | 김영환 | 반도체소자의금속배선형성방법 |
| KR101294748B1 (ko) * | 2006-12-11 | 2013-08-08 | 엘지디스플레이 주식회사 | 구리막 형성방법 |
-
1995
- 1995-08-22 KR KR1019950025862A patent/KR0149572B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970013090A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267012A (en) | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer | |
| US4470189A (en) | Process for making polycide structures | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| JPH01243431A (ja) | 電子装置の一部を構成する下部構造に電気的接続を形成する方法 | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| US5674782A (en) | Method for efficiently removing by-products produced in dry-etching | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR0149572B1 (ko) | 구리막 식각방법 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| KR100363013B1 (ko) | 반도체 장치의 금속 패턴 형성 방법 | |
| KR100542943B1 (ko) | 반도체 소자의 리페어 식각 방법 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| KR100290778B1 (ko) | 반도체소자의게이트 형성방법 | |
| KR0167237B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR100220242B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100464394B1 (ko) | 실리사이드층을이용한반도체장치의금속배선형성방법 | |
| KR960002102B1 (ko) | 폴리사이드 게이트 전극 제조방법 | |
| JP3652392B2 (ja) | 半導体装置の製造方法 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100455443B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100357186B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR0157876B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR100241507B1 (ko) | 반도체 소자의 비트-라인 형성방법 | |
| JPH11168072A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |