JP2001274247A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001274247A JP2001274247A JP2000087552A JP2000087552A JP2001274247A JP 2001274247 A JP2001274247 A JP 2001274247A JP 2000087552 A JP2000087552 A JP 2000087552A JP 2000087552 A JP2000087552 A JP 2000087552A JP 2001274247 A JP2001274247 A JP 2001274247A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 フューズ配線上の層間膜を制御性よく加工す
ることが可能な半導体装置及びその製造方法を提供す
る。 【解決手段】 フューズ配線１２ｂ上の層間膜は、カバ
ー膜として残すべきシリコン酸化膜１３と、エッチング
で除去すべきＳＯＧ膜１４及びシリコン酸化膜１５とか
ら形成され、層間膜が積層化されている。従って、フュ
ーズ配線１２ｂ上の層間膜を加工する際、シリコン酸化
膜１３の表面でエッチングを停止することにより、従来
よりも制御性よくフューズ配線１２ｂ上の層間膜を加工
できる。
ることが可能な半導体装置及びその製造方法を提供す
る。 【解決手段】 フューズ配線１２ｂ上の層間膜は、カバ
ー膜として残すべきシリコン酸化膜１３と、エッチング
で除去すべきＳＯＧ膜１４及びシリコン酸化膜１５とか
ら形成され、層間膜が積層化されている。従って、フュ
ーズ配線１２ｂ上の層間膜を加工する際、シリコン酸化
膜１３の表面でエッチングを停止することにより、従来
よりも制御性よくフューズ配線１２ｂ上の層間膜を加工
できる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路置換のための
フューズ配線を有する半導体装置及びその製造方法に関
する。
フューズ配線を有する半導体装置及びその製造方法に関
する。
【０００２】
【従来の技術】従来から、例えばＤＲＡＭ（ダイナミッ
ク・ランダム・アクセス・メモリ）等において、製品の
歩留まり向上のために、不良セルを予備セルに置換する
ための救済回路を備えたものが知られている。ここで、
不良セルから予備セルへの回路置換には、例えば、アル
ミ等の配線をレーザにより焼き切るタイプのフューズ配
線が用いられてきた。このようなフューズ配線は、以下
のように形成される。
ク・ランダム・アクセス・メモリ）等において、製品の
歩留まり向上のために、不良セルを予備セルに置換する
ための救済回路を備えたものが知られている。ここで、
不良セルから予備セルへの回路置換には、例えば、アル
ミ等の配線をレーザにより焼き切るタイプのフューズ配
線が用いられてきた。このようなフューズ配線は、以下
のように形成される。
【０００３】まず、図２１に示すように、リソグラフィ
及びＲＩＥ（Reactive Ion Etching）によりシリコン酸
化膜３１がパターニングされ、シリコン酸化膜３１内に
溝３１ｂが形成される。次に、全面に金属配線材が形成
され、この金属配線材により溝３１ｂが埋め込まれる。
その後、ＣＭＰ（Chemical Mechanical Polish）によ
り、シリコン酸化膜３１の表面が露出されるまで、金属
配線材が平坦化され、シリコン酸化膜３１内に第１の金
属配線３２ａ及び回路置換のためのフューズ配線３２ｂ
が形成される。
及びＲＩＥ（Reactive Ion Etching）によりシリコン酸
化膜３１がパターニングされ、シリコン酸化膜３１内に
溝３１ｂが形成される。次に、全面に金属配線材が形成
され、この金属配線材により溝３１ｂが埋め込まれる。
その後、ＣＭＰ（Chemical Mechanical Polish）によ
り、シリコン酸化膜３１の表面が露出されるまで、金属
配線材が平坦化され、シリコン酸化膜３１内に第１の金
属配線３２ａ及び回路置換のためのフューズ配線３２ｂ
が形成される。
【０００４】次に、全面にＴＥＯＳ（Tetra Ethyl Orth
o Silicate）膜３３が形成される。このＴＥＯＳ膜３３
が選択的に除去され、第１の金属配線３２ａ上に接続孔
３６が形成される。次に、全面に金属材が形成され、こ
の金属材により接続孔３６が埋め込まれる。その後、Ｃ
ＭＰにより、ＴＥＯＳ膜３３の表面が露出されるまで、
金属材が平坦化される。次に、全面に金属配線材が形成
され、この金属配線材がパターニングされ、接続孔３６
上に接続孔３６を介して第１の金属配線３２ａと接続す
る第２の金属配線３７が形成される。
o Silicate）膜３３が形成される。このＴＥＯＳ膜３３
が選択的に除去され、第１の金属配線３２ａ上に接続孔
３６が形成される。次に、全面に金属材が形成され、こ
の金属材により接続孔３６が埋め込まれる。その後、Ｃ
ＭＰにより、ＴＥＯＳ膜３３の表面が露出されるまで、
金属材が平坦化される。次に、全面に金属配線材が形成
され、この金属配線材がパターニングされ、接続孔３６
上に接続孔３６を介して第１の金属配線３２ａと接続す
る第２の金属配線３７が形成される。
【０００５】次に、全面にＴＥＯＳ膜（シリコン酸化
膜）３８が形成され、このＴＥＯＳ膜３８上にシリコン
窒化膜３９が形成される。このＴＥＯＳ膜３８及びシリ
コン窒化膜３９は、パシベーション膜となる。
膜）３８が形成され、このＴＥＯＳ膜３８上にシリコン
窒化膜３９が形成される。このＴＥＯＳ膜３８及びシリ
コン窒化膜３９は、パシベーション膜となる。
【０００６】次に、図２２に示すように、シリコン窒化
膜３９上に感光性のポリイミド樹脂膜４０が形成され、
このポリイミド樹脂膜４０がリソグラフィによりパター
ニングされる。これにより、第２の金属配線３７上及び
フューズ配線３２ｂ上のシリコン窒化膜３９の表面が露
出される。
膜３９上に感光性のポリイミド樹脂膜４０が形成され、
このポリイミド樹脂膜４０がリソグラフィによりパター
ニングされる。これにより、第２の金属配線３７上及び
フューズ配線３２ｂ上のシリコン窒化膜３９の表面が露
出される。
【０００７】次に、図２３に示すように、第１の条件の
ＲＩＥによりシリコン窒化膜３９が除去される。さら
に、第１の条件から第２の条件へ連続して変化させ、こ
の第２の条件のＲＩＥにより、第２の金属配線３７上の
ＴＥＯＳ膜３８が除去されるとともに、フューズ配線３
２ｂ上のＴＥＯＳ膜３８、３３が除去される。この際、
フューズ配線３２ｂ上には、フューズ配線３２ｂの溶断
時に配線材料が飛び散ることを防止するために薄いＴＥ
ＯＳ膜３３ａが残される。
ＲＩＥによりシリコン窒化膜３９が除去される。さら
に、第１の条件から第２の条件へ連続して変化させ、こ
の第２の条件のＲＩＥにより、第２の金属配線３７上の
ＴＥＯＳ膜３８が除去されるとともに、フューズ配線３
２ｂ上のＴＥＯＳ膜３８、３３が除去される。この際、
フューズ配線３２ｂ上には、フューズ配線３２ｂの溶断
時に配線材料が飛び散ることを防止するために薄いＴＥ
ＯＳ膜３３ａが残される。
【０００８】以上のようにして、第２の金属配線３７上
にパッド開孔４１が形成され、フューズ配線３２ｂ上に
フューズ窓４２が形成される。
にパッド開孔４１が形成され、フューズ配線３２ｂ上に
フューズ窓４２が形成される。
【０００９】
【発明が解決しようとする課題】上記従来技術によるフ
ューズ窓４２の形成において、図２３に示すＡ部のよう
にＴＥＯＳ膜３３ａを薄く残存させるためには、まず除
去すべきＴＥＯＳ膜３３の膜厚を予め算出し、この膜厚
とエッチング速度からエッチング時間を算出し、このエ
ッチング時間によりエッチングは制御されていた。
ューズ窓４２の形成において、図２３に示すＡ部のよう
にＴＥＯＳ膜３３ａを薄く残存させるためには、まず除
去すべきＴＥＯＳ膜３３の膜厚を予め算出し、この膜厚
とエッチング速度からエッチング時間を算出し、このエ
ッチング時間によりエッチングは制御されていた。
【００１０】しかしながら、実際、ＴＥＯＳ膜３３の膜
厚にはばらつきがあり、かつエッチングの均一性にもば
らつきがある。このため、エッチング時間を制御するこ
とによってフューズ配線１２ｂ上に適切な膜厚のＴＥＯ
Ｓ膜を残存させることが非常に困難であった。
厚にはばらつきがあり、かつエッチングの均一性にもば
らつきがある。このため、エッチング時間を制御するこ
とによってフューズ配線１２ｂ上に適切な膜厚のＴＥＯ
Ｓ膜を残存させることが非常に困難であった。
【００１１】つまり、例えばＴＥＯＳ膜の膜厚が厚い状
態で残存した場合、フューズ配線の溶断が難しくなり、
一方、例えばＴＥＯＳ膜が全て除去されてしまった場
合、フューズ配線の溶断時に配線材料の飛び散りが生
じ、近辺の配線がショートするという問題が生じてい
た。
態で残存した場合、フューズ配線の溶断が難しくなり、
一方、例えばＴＥＯＳ膜が全て除去されてしまった場
合、フューズ配線の溶断時に配線材料の飛び散りが生
じ、近辺の配線がショートするという問題が生じてい
た。
【００１２】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、絶縁膜を制御
性よく加工することが可能な半導体装置及びその製造方
法を提供することにある。
たものであり、その目的とするところは、絶縁膜を制御
性よく加工することが可能な半導体装置及びその製造方
法を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。
成するために以下に示す手段を用いている。
【００１４】本発明の半導体装置の製造方法は、第１の
絶縁膜内に第１の金属配線と配線を選択的に形成する工
程と、全面に第２の絶縁膜を形成する工程と、前記第２
の絶縁膜上にＳＯＧ膜を形成する工程と、前記ＳＯＧ膜
上に第３の絶縁膜を形成する工程と、前記第１の金属配
線上の前記第２、第３の絶縁膜及び前記ＳＯＧ膜内に接
続孔を形成する工程と、前記接続孔上に前記第１の金属
配線と接続する第２の金属配線を選択的に形成する工程
と、全面に第４の絶縁膜を形成する工程と、前記第４の
絶縁膜上に第５の絶縁膜を形成する工程と、前記第２の
配線の上方及び前記配線の上方の前記第５の絶縁膜の表
面を露出するように、前記第５の絶縁膜上に樹脂膜を形
成する工程と、第１の条件を用いたドライエッチングに
より、前記第５の絶縁膜を除去する工程と、第２の条件
を用いたドライエッチングにより、前記第２の金属配線
上の前記第４の絶縁膜を除去して前記第２の金属配線の
表面を露出するパッド開口を形成するとともに、前記配
線上の前記第３、第４の絶縁膜を除去して前記ＳＯＧ膜
の表面を露出する第１の開口部を形成する工程と、エッ
チングにより、前記配線上の前記ＳＯＧ膜を除去し、前
記第２の絶縁膜の表面を露出する第２の開口部を形成す
る工程とを含んでいる。
絶縁膜内に第１の金属配線と配線を選択的に形成する工
程と、全面に第２の絶縁膜を形成する工程と、前記第２
の絶縁膜上にＳＯＧ膜を形成する工程と、前記ＳＯＧ膜
上に第３の絶縁膜を形成する工程と、前記第１の金属配
線上の前記第２、第３の絶縁膜及び前記ＳＯＧ膜内に接
続孔を形成する工程と、前記接続孔上に前記第１の金属
配線と接続する第２の金属配線を選択的に形成する工程
と、全面に第４の絶縁膜を形成する工程と、前記第４の
絶縁膜上に第５の絶縁膜を形成する工程と、前記第２の
配線の上方及び前記配線の上方の前記第５の絶縁膜の表
面を露出するように、前記第５の絶縁膜上に樹脂膜を形
成する工程と、第１の条件を用いたドライエッチングに
より、前記第５の絶縁膜を除去する工程と、第２の条件
を用いたドライエッチングにより、前記第２の金属配線
上の前記第４の絶縁膜を除去して前記第２の金属配線の
表面を露出するパッド開口を形成するとともに、前記配
線上の前記第３、第４の絶縁膜を除去して前記ＳＯＧ膜
の表面を露出する第１の開口部を形成する工程と、エッ
チングにより、前記配線上の前記ＳＯＧ膜を除去し、前
記第２の絶縁膜の表面を露出する第２の開口部を形成す
る工程とを含んでいる。
【００１５】上記本発明の半導体装置の製造方法におい
て、前記ＳＯＧ膜は無機ＳＯＧ膜であり、前記第２、第
３の絶縁膜はシリコン酸化膜、シリコン窒化膜、又は有
機シリコン酸化膜のいずれかからなる膜であればよい。
て、前記ＳＯＧ膜は無機ＳＯＧ膜であり、前記第２、第
３の絶縁膜はシリコン酸化膜、シリコン窒化膜、又は有
機シリコン酸化膜のいずれかからなる膜であればよい。
【００１６】上記本発明の半導体装置の製造方法におい
て、前記ＳＯＧ膜を除去する工程における前記エッチン
グは、等方性エッチングであることが望ましい。また、
前記ＳＯＧ膜を除去する工程における前記エッチング
は、ＣＦ4を含むガスあるいはＣＦ4単ガスを用いたアッ
シャー処理、ＣＦ4を含むガスあるいはＣＦ4単ガスを用
いたＣＤＥ処理、あるいはアルカリ溶剤を用いたウエッ
トエッチング処理のいずれかにより行われるとよい。
て、前記ＳＯＧ膜を除去する工程における前記エッチン
グは、等方性エッチングであることが望ましい。また、
前記ＳＯＧ膜を除去する工程における前記エッチング
は、ＣＦ4を含むガスあるいはＣＦ4単ガスを用いたアッ
シャー処理、ＣＦ4を含むガスあるいはＣＦ4単ガスを用
いたＣＤＥ処理、あるいはアルカリ溶剤を用いたウエッ
トエッチング処理のいずれかにより行われるとよい。
【００１７】上記本発明の半導体装置の製造方法におい
て、前記ドライエッチングはＲＩＥ法であり、前記第２
の条件はエッチングレートが前記第３、第４の絶縁膜＞
前記ＳＯＧ膜、かつ前記第３、第４の絶縁膜＞前記第２
の金属配線の関係となる条件であることが望ましい。
て、前記ドライエッチングはＲＩＥ法であり、前記第２
の条件はエッチングレートが前記第３、第４の絶縁膜＞
前記ＳＯＧ膜、かつ前記第３、第４の絶縁膜＞前記第２
の金属配線の関係となる条件であることが望ましい。
【００１８】上記本発明の半導体装置の製造方法におい
て、前記第１の絶縁膜内に形成される前記配線は、フュ
ーズ配線であることが望ましい。
て、前記第１の絶縁膜内に形成される前記配線は、フュ
ーズ配線であることが望ましい。
【００１９】本発明の半導体装置は、第１の絶縁膜内に
形成された配線と、前記第１の絶縁膜及び前記配線上に
形成された第２の絶縁膜と、前記第２の絶縁膜上に形成
されたＳＯＧ膜と、前記ＳＯＧ膜上に形成された第３の
絶縁膜と、前記配線上の前記第３の絶縁膜及び前記ＳＯ
Ｇ膜内に形成された開口部とを具備している。
形成された配線と、前記第１の絶縁膜及び前記配線上に
形成された第２の絶縁膜と、前記第２の絶縁膜上に形成
されたＳＯＧ膜と、前記ＳＯＧ膜上に形成された第３の
絶縁膜と、前記配線上の前記第３の絶縁膜及び前記ＳＯ
Ｇ膜内に形成された開口部とを具備している。
【００２０】本発明の他の半導体装置は、第１の絶縁膜
内に形成された配線と、前記配線上に形成された第２の
絶縁膜と、前記第２の絶縁膜上に形成されたＳＯＧ膜
と、前記ＳＯＧ膜上に形成された第３の絶縁膜と、前記
配線上の前記第３の絶縁膜内に形成された第１の開口部
と、前記第１の開口部と連通し、前記ＳＯＧ膜内に形成
された第２の開口部とを具備している。
内に形成された配線と、前記配線上に形成された第２の
絶縁膜と、前記第２の絶縁膜上に形成されたＳＯＧ膜
と、前記ＳＯＧ膜上に形成された第３の絶縁膜と、前記
配線上の前記第３の絶縁膜内に形成された第１の開口部
と、前記第１の開口部と連通し、前記ＳＯＧ膜内に形成
された第２の開口部とを具備している。
【００２１】上記本発明の半導体装置において、前記第
２の開口部の上面の開口は前記第１の開口部の開口より
も大きく、前記第２の開口部の底面の開口は前記第２の
開口部の上面の開口よりも小さく、前記第２の開口部の
側面は曲面を有している。
２の開口部の上面の開口は前記第１の開口部の開口より
も大きく、前記第２の開口部の底面の開口は前記第２の
開口部の上面の開口よりも小さく、前記第２の開口部の
側面は曲面を有している。
【００２２】上記本発明の半導体装置において、前記Ｓ
ＯＧ膜は無機ＳＯＧ膜であり、前記第２、第３の絶縁膜
はシリコン酸化膜、シリコン窒化膜、又は有機シリコン
酸化膜のいずれかからなる膜であればよい。また、前記
配線は、フューズ配線であることが望ましい。
ＯＧ膜は無機ＳＯＧ膜であり、前記第２、第３の絶縁膜
はシリコン酸化膜、シリコン窒化膜、又は有機シリコン
酸化膜のいずれかからなる膜であればよい。また、前記
配線は、フューズ配線であることが望ましい。
【００２３】上記本発明の半導体装置において、前記第
２の絶縁膜内に形成された前記配線と前記第２の開口部
とを接続する接続孔とをさらに具備し、前記第１、第２
の開口部及び前記接続孔は金属材で埋め込まれていても
よい。
２の絶縁膜内に形成された前記配線と前記第２の開口部
とを接続する接続孔とをさらに具備し、前記第１、第２
の開口部及び前記接続孔は金属材で埋め込まれていても
よい。
【００２４】また、本発明の他の半導体装置は、第１の
絶縁膜上に形成された第２の絶縁膜と、前記第２の絶縁
膜上に形成された第３の絶縁膜と、前記第３の絶縁膜上
に形成された第４の絶縁膜と、前記第１の絶縁膜内に形
成された第１の配線と、前記第３の絶縁膜内に形成され
た第２の配線と、前記第２の絶縁膜内に形成された前記
第１の配線と前記第２の配線とを接続する第１の接続孔
と、前記第４の絶縁膜内に形成された前記第２の配線と
接続する第２の接続孔と、前記第２の配線の上面の開口
は前記第２の接続孔の開口よりも大きく、前記第２の配
線の底面の開口は前記第２の配線の上面の開口よりも小
さく、前記第２の配線の側面は曲面を有している。
絶縁膜上に形成された第２の絶縁膜と、前記第２の絶縁
膜上に形成された第３の絶縁膜と、前記第３の絶縁膜上
に形成された第４の絶縁膜と、前記第１の絶縁膜内に形
成された第１の配線と、前記第３の絶縁膜内に形成され
た第２の配線と、前記第２の絶縁膜内に形成された前記
第１の配線と前記第２の配線とを接続する第１の接続孔
と、前記第４の絶縁膜内に形成された前記第２の配線と
接続する第２の接続孔と、前記第２の配線の上面の開口
は前記第２の接続孔の開口よりも大きく、前記第２の配
線の底面の開口は前記第２の配線の上面の開口よりも小
さく、前記第２の配線の側面は曲面を有している。
【００２５】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
を参照して説明する。
【００２６】［第１の実施形態］本発明の第１の実施形
態は、フューズ配線上の層間膜が、カバー膜として残す
べき層間膜と、エッチングで除去すべき層間膜とから形
成され、このように層間膜が積層化されることにより、
フューズ配線上の層間膜の膜厚を制御している。以下、
本発明の第１の実施形態に係わる半導体装置の製造方法
について説明する。
態は、フューズ配線上の層間膜が、カバー膜として残す
べき層間膜と、エッチングで除去すべき層間膜とから形
成され、このように層間膜が積層化されることにより、
フューズ配線上の層間膜の膜厚を制御している。以下、
本発明の第１の実施形態に係わる半導体装置の製造方法
について説明する。
【００２７】まず、図１に示すように、リソグラフィ及
びＲＩＥ（Reactive Ion Etching）によりシリコン酸化
膜１１がパターニングされ、シリコン酸化膜１１内に溝
１１ａが形成される。次に、全面に金属配線材が形成さ
れ、この金属配線材により溝１１ａが埋め込まれる。そ
の後、ＣＭＰ（Chemical Mechanical Polish）により、
シリコン酸化膜１１の表面が露出されるまで、金属配線
材が平坦化され、シリコン酸化膜１１内に第１の金属配
線１２ａ及び回路置換のためのフューズ配線１２ｂが形
成される。
びＲＩＥ（Reactive Ion Etching）によりシリコン酸化
膜１１がパターニングされ、シリコン酸化膜１１内に溝
１１ａが形成される。次に、全面に金属配線材が形成さ
れ、この金属配線材により溝１１ａが埋め込まれる。そ
の後、ＣＭＰ（Chemical Mechanical Polish）により、
シリコン酸化膜１１の表面が露出されるまで、金属配線
材が平坦化され、シリコン酸化膜１１内に第１の金属配
線１２ａ及び回路置換のためのフューズ配線１２ｂが形
成される。
【００２８】次に、図２に示すように、全面に例えば５
０ｎｍ乃至１５０ｎｍの膜厚を有するシリコン酸化膜１
３が形成され、このシリコン酸化膜１３上に所定の膜厚
を有する無機ＳＯＧ（Spin On Glass）膜１４が塗布さ
れる。このシリコン酸化膜１３は、レーザによりフュー
ズ配線１２ｂを加工（溶断又は溶接）して回路置換を行
う際、フューズ配線１２ｂの材料が飛び散ることを防止
するカバー膜である。従って、シリコン酸化膜１３の膜
厚は、カバー膜としての役割を十分果たすことが可能な
膜厚で形成される。また、ＳＯＧ膜１４はシリコン酸化
させるために２００℃乃至４００℃程度の温度で焼き固
められ、この際のＳＯＧ膜１４の膜厚は４０ｎｍ以上と
する。
０ｎｍ乃至１５０ｎｍの膜厚を有するシリコン酸化膜１
３が形成され、このシリコン酸化膜１３上に所定の膜厚
を有する無機ＳＯＧ（Spin On Glass）膜１４が塗布さ
れる。このシリコン酸化膜１３は、レーザによりフュー
ズ配線１２ｂを加工（溶断又は溶接）して回路置換を行
う際、フューズ配線１２ｂの材料が飛び散ることを防止
するカバー膜である。従って、シリコン酸化膜１３の膜
厚は、カバー膜としての役割を十分果たすことが可能な
膜厚で形成される。また、ＳＯＧ膜１４はシリコン酸化
させるために２００℃乃至４００℃程度の温度で焼き固
められ、この際のＳＯＧ膜１４の膜厚は４０ｎｍ以上と
する。
【００２９】次に、図３に示すように、ＳＯＧ膜１４上
に層間膜であるシリコン酸化膜１５が形成される。次
に、シリコン酸化膜１３、１５及びＳＯＧ膜１４が除去
され、第１の金属配線１２ａ上に接続孔１６が形成され
る。次に、全面に金属材が形成され、この金属材により
接続孔１６が埋め込まれる。その後、ＣＭＰにより、シ
リコン酸化膜１５の表面が露出されるまで、金属材が平
坦化される。次に、全面に金属配線材が形成され、この
金属配線材がパターニングされる。その結果、接続孔１
６上に、接続孔１６を介して第１の金属配線１２ａと接
続する第２の金属配線１７が形成される。
に層間膜であるシリコン酸化膜１５が形成される。次
に、シリコン酸化膜１３、１５及びＳＯＧ膜１４が除去
され、第１の金属配線１２ａ上に接続孔１６が形成され
る。次に、全面に金属材が形成され、この金属材により
接続孔１６が埋め込まれる。その後、ＣＭＰにより、シ
リコン酸化膜１５の表面が露出されるまで、金属材が平
坦化される。次に、全面に金属配線材が形成され、この
金属配線材がパターニングされる。その結果、接続孔１
６上に、接続孔１６を介して第１の金属配線１２ａと接
続する第２の金属配線１７が形成される。
【００３０】次に、図４に示すように、全面にＴＥＯＳ
（Tetra Ethyl Ortho Silicate）膜（シリコン酸化膜）
１８が形成され、このＴＥＯＳ膜１８上にシリコン窒化
膜１９が形成される。このＴＥＯＳ膜１８及びシリコン
窒化膜１９は、パシベーション膜となる。
（Tetra Ethyl Ortho Silicate）膜（シリコン酸化膜）
１８が形成され、このＴＥＯＳ膜１８上にシリコン窒化
膜１９が形成される。このＴＥＯＳ膜１８及びシリコン
窒化膜１９は、パシベーション膜となる。
【００３１】次に、図５に示すように、シリコン窒化膜
１９上に感光性のポリイミド樹脂膜２０が形成され、こ
のポリイミド樹脂膜２０がリソグラフィによりパターニ
ングされる。これにより、第２の金属配線１７上及びフ
ューズ配線１２ｂ上のシリコン窒化膜１９の表面が露出
される。
１９上に感光性のポリイミド樹脂膜２０が形成され、こ
のポリイミド樹脂膜２０がリソグラフィによりパターニ
ングされる。これにより、第２の金属配線１７上及びフ
ューズ配線１２ｂ上のシリコン窒化膜１９の表面が露出
される。
【００３２】次に、図６に示すように、第１の条件を用
いたドライエッチングにより、シリコン窒化膜１９が除
去される。さらに、第１の条件から第２の条件へ連続し
て変化させ、この第２の条件を用いたドライエッチング
により、第２の金属配線１７上のＴＥＯＳ膜１８が除去
されるとともに、ＳＯＧ膜１４をストッパーとしてフュ
ーズ配線１２ｂ上のＴＥＯＳ膜１８及びシリコン酸化膜
１５が除去される。その結果、第２の金属配線１７の表
面を露出するパッド開口２１が形成されるとともに、フ
ューズ配線１２ｂ上にＳＯＧ膜１４の表面を露出する第
１の開口部２２ａが形成される。
いたドライエッチングにより、シリコン窒化膜１９が除
去される。さらに、第１の条件から第２の条件へ連続し
て変化させ、この第２の条件を用いたドライエッチング
により、第２の金属配線１７上のＴＥＯＳ膜１８が除去
されるとともに、ＳＯＧ膜１４をストッパーとしてフュ
ーズ配線１２ｂ上のＴＥＯＳ膜１８及びシリコン酸化膜
１５が除去される。その結果、第２の金属配線１７の表
面を露出するパッド開口２１が形成されるとともに、フ
ューズ配線１２ｂ上にＳＯＧ膜１４の表面を露出する第
１の開口部２２ａが形成される。
【００３３】ここで、ドライエッチングとしては、例え
ばＲＩＥ法が用いられる。また、第１の条件は、例えば
ＣＨＦ3／ＣＦ4／Ｏ2ガス系で、ＴＥＯＳ膜１８とシリ
コン窒化膜１９がほぼ同じエッチング速度の関係となる
ような条件である。また、第２の条件は、例えばＣ4Ｆ8
／ＣＯ／Ａｒガス系で、エッチングレートがシリコン酸
化膜１５及びＴＥＯＳ膜１８＞ＳＯＧ膜１４、かつシリ
コン酸化膜１５及びＴＥＯＳ膜１８＞第２の金属配線１
７の関係となるような条件である。このとき、第２の条
件において、シリコン酸化膜１５及びＴＥＯＳ膜１８の
対ＳＯＧ膜１４の選択比は２０乃至３０程度とることが
でき、シリコン酸化膜１５及びＴＥＯＳ膜１８の対第２
の金属配線１７の選択比は１００程度とることができ
る。このように選択比が高いことより、例えばシリコン
酸化膜１５の膜厚が非常に厚い場合でも、第２の金属配
線１７の表面が除去されることなく、シリコン酸化膜１
５のみを確実に除去できる。
ばＲＩＥ法が用いられる。また、第１の条件は、例えば
ＣＨＦ3／ＣＦ4／Ｏ2ガス系で、ＴＥＯＳ膜１８とシリ
コン窒化膜１９がほぼ同じエッチング速度の関係となる
ような条件である。また、第２の条件は、例えばＣ4Ｆ8
／ＣＯ／Ａｒガス系で、エッチングレートがシリコン酸
化膜１５及びＴＥＯＳ膜１８＞ＳＯＧ膜１４、かつシリ
コン酸化膜１５及びＴＥＯＳ膜１８＞第２の金属配線１
７の関係となるような条件である。このとき、第２の条
件において、シリコン酸化膜１５及びＴＥＯＳ膜１８の
対ＳＯＧ膜１４の選択比は２０乃至３０程度とることが
でき、シリコン酸化膜１５及びＴＥＯＳ膜１８の対第２
の金属配線１７の選択比は１００程度とることができ
る。このように選択比が高いことより、例えばシリコン
酸化膜１５の膜厚が非常に厚い場合でも、第２の金属配
線１７の表面が除去されることなく、シリコン酸化膜１
５のみを確実に除去できる。
【００３４】尚、第２の条件によってエッチングする
際、ＳＯＧ膜１４表面に１０ｎｍ以下の膜厚を有するＳ
ＯＧ改質膜（図示せず）が形成される。このため、Ａｒ
スパッタによりＳＯＧ改質膜を除去する。但し、このＡ
ｒスパッタ工程は省略することも可能である。
際、ＳＯＧ膜１４表面に１０ｎｍ以下の膜厚を有するＳ
ＯＧ改質膜（図示せず）が形成される。このため、Ａｒ
スパッタによりＳＯＧ改質膜を除去する。但し、このＡ
ｒスパッタ工程は省略することも可能である。
【００３５】次に、図７に示すように、等方性エッチン
グにより、シリコン酸化膜１３の表面が露出するまで、
ＳＯＧ膜１４が等方的に除去される。その結果、第１の
開口部２２ａと連通し、シリコン酸化膜１３の表面を露
出する第２の開口部２２ｂが形成される。つまり、フュ
ーズ配線１２ｂ上には、カバー膜となるシリコン酸化膜
１３が残された状態となる。
グにより、シリコン酸化膜１３の表面が露出するまで、
ＳＯＧ膜１４が等方的に除去される。その結果、第１の
開口部２２ａと連通し、シリコン酸化膜１３の表面を露
出する第２の開口部２２ｂが形成される。つまり、フュ
ーズ配線１２ｂ上には、カバー膜となるシリコン酸化膜
１３が残された状態となる。
【００３６】ここで、等方性エッチングは、ＣＦ4を含
むガスあるいはＣＦ4単ガスを用いたアッシャー処理又
はＣＤＥ（Chemical Dry Etching）処理、若しくはアル
カリ溶剤を用いたウエットエッチング処理により行われ
る。アッシャー処理又はＣＤＥ（Chemical Dry Etchin
g）処理では、ＣＦ4プラズマを発生させ、このプラズマ
から生じたフッ素ラジカルによりエッチングが行われ
る。このような方法で等方性エッチングが行われた場
合、ＳＯＧ膜１４の対シリコン酸化膜１３の選択比は５
０以上とることができる。
むガスあるいはＣＦ4単ガスを用いたアッシャー処理又
はＣＤＥ（Chemical Dry Etching）処理、若しくはアル
カリ溶剤を用いたウエットエッチング処理により行われ
る。アッシャー処理又はＣＤＥ（Chemical Dry Etchin
g）処理では、ＣＦ4プラズマを発生させ、このプラズマ
から生じたフッ素ラジカルによりエッチングが行われ
る。このような方法で等方性エッチングが行われた場
合、ＳＯＧ膜１４の対シリコン酸化膜１３の選択比は５
０以上とることができる。
【００３７】その後、最上層配線のパッド表面に付着し
たエッチングによる堆積物がコリン液及び水洗処理によ
り除去される。以上のようにして、第２の金属配線１７
上にはパッド開口２１が形成され、フューズ配線１２ｂ
上には第１、第２の開口部２２ａ、２２ｂからなるフュ
ーズ窓２２が形成される。
たエッチングによる堆積物がコリン液及び水洗処理によ
り除去される。以上のようにして、第２の金属配線１７
上にはパッド開口２１が形成され、フューズ配線１２ｂ
上には第１、第２の開口部２２ａ、２２ｂからなるフュ
ーズ窓２２が形成される。
【００３８】尚、フューズ窓２２の第２の開口部２２ｂ
は、ＳＯＧ膜１４が等方的に除去されて形成されてい
る。このため、第２の開口部２２ｂの上面の開口は、第
１の開口部２２ａの開口よりも大きく、第２の開口部２
２ｂの底面の開口は、前記第２の開口部２２ｂの上面の
開口よりも小さくなっている。また、第２の開口部２２
ｂの側面は曲面を有しており、つまり第２の開口部２２
ｂの底面の角が丸みを帯びた形状となっている。
は、ＳＯＧ膜１４が等方的に除去されて形成されてい
る。このため、第２の開口部２２ｂの上面の開口は、第
１の開口部２２ａの開口よりも大きく、第２の開口部２
２ｂの底面の開口は、前記第２の開口部２２ｂの上面の
開口よりも小さくなっている。また、第２の開口部２２
ｂの側面は曲面を有しており、つまり第２の開口部２２
ｂの底面の角が丸みを帯びた形状となっている。
【００３９】また、上述したエッチングにおいて、無機
ＳＯＧ膜は膜中にＯＨ基を含み親水性であるため、ＯＨ
基を持つアルカリ溶液が膜中に浸透されてエッチングが
行われる。これに対し、シリコン酸化膜は撥水性である
ため、アルカリ溶液が浸透せず、エッチングが行われな
い。また、ＣＤＥあるいはアッシャーを用いたＣＦ4を
含むガスあるいはＣＦ4の単ガスでは、無機ＳＯＧ膜の
Ｈが、ＣＦ4のＦラジカルと反応するため、エッチング
が行われる。これに対し、シリコン酸化膜はエッチング
にイオンアシストが必要であるため、ラジカル成分だけ
ではエッチングされにくい。さらに、膜構造において
は、シリコン酸化膜はＣＶＤで形成されるため緻密な膜
であるのに対し、無機ＳＯＧ膜は塗布型の装置で成膜し
てポーラスな膜を形成するため膜の結合が弱い。これら
の原因から、シリコン酸化膜と無機シリコン酸化膜は上
述する方法により高選択エッチングが可能である。
ＳＯＧ膜は膜中にＯＨ基を含み親水性であるため、ＯＨ
基を持つアルカリ溶液が膜中に浸透されてエッチングが
行われる。これに対し、シリコン酸化膜は撥水性である
ため、アルカリ溶液が浸透せず、エッチングが行われな
い。また、ＣＤＥあるいはアッシャーを用いたＣＦ4を
含むガスあるいはＣＦ4の単ガスでは、無機ＳＯＧ膜の
Ｈが、ＣＦ4のＦラジカルと反応するため、エッチング
が行われる。これに対し、シリコン酸化膜はエッチング
にイオンアシストが必要であるため、ラジカル成分だけ
ではエッチングされにくい。さらに、膜構造において
は、シリコン酸化膜はＣＶＤで形成されるため緻密な膜
であるのに対し、無機ＳＯＧ膜は塗布型の装置で成膜し
てポーラスな膜を形成するため膜の結合が弱い。これら
の原因から、シリコン酸化膜と無機シリコン酸化膜は上
述する方法により高選択エッチングが可能である。
【００４０】上記本発明の第１の実施形態によれば、フ
ューズ配線１２ｂ上の層間膜は、カバー膜として残すべ
きシリコン酸化膜１３と、エッチングで除去すべきＳＯ
Ｇ膜１４及びシリコン酸化膜１５とから形成され、層間
膜が積層化されている。従って、フューズ配線１２ｂ上
の層間膜を加工する際、シリコン酸化膜１３の表面でエ
ッチングを停止することにより、従来よりも制御性よく
フューズ配線１２ｂ上の層間膜を加工できる。
ューズ配線１２ｂ上の層間膜は、カバー膜として残すべ
きシリコン酸化膜１３と、エッチングで除去すべきＳＯ
Ｇ膜１４及びシリコン酸化膜１５とから形成され、層間
膜が積層化されている。従って、フューズ配線１２ｂ上
の層間膜を加工する際、シリコン酸化膜１３の表面でエ
ッチングを停止することにより、従来よりも制御性よく
フューズ配線１２ｂ上の層間膜を加工できる。
【００４１】さらに、層間膜の一部が低誘電率膜である
ＳＯＧ膜１４で形成されているため、配線間の容量の低
減化が図られる。
ＳＯＧ膜１４で形成されているため、配線間の容量の低
減化が図られる。
【００４２】尚、層間膜は、ＳＯＧ膜１４とシリコン酸
化膜１５からなる多層構造に限定されず、例えばＳＯＧ
膜のみからなる単層構造でもよい。この場合、上記実施
の形態の効果と同様の効果が得られるだけでなく、さら
に配線間の容量を低減できる。
化膜１５からなる多層構造に限定されず、例えばＳＯＧ
膜のみからなる単層構造でもよい。この場合、上記実施
の形態の効果と同様の効果が得られるだけでなく、さら
に配線間の容量を低減できる。
【００４３】また、シリコン酸化膜１３、１５は、例え
ば、ＴＥＯＳ膜、シリコン窒化膜、有機シリコン酸化膜
に変えてもよい。
ば、ＴＥＯＳ膜、シリコン窒化膜、有機シリコン酸化膜
に変えてもよい。
【００４４】また、フューズ窓２２の形成の際、第２の
金属配線１７の表面に多少のダメージは生じるが、第２
の金属配線１７は導通可能であれば十分であるため、素
子の性能には問題ない。
金属配線１７の表面に多少のダメージは生じるが、第２
の金属配線１７は導通可能であれば十分であるため、素
子の性能には問題ない。
【００４５】［第２の実施形態］本発明の第２の実施形
態は、第１の実施形態で示すようなフーズ配線の形成法
を、例えば、深さ制御が必要な配線の絶縁膜の加工に利
用した例である。以下、本発明の第２の実施形態に係わ
る半導体装置の製造方法について説明する。
態は、第１の実施形態で示すようなフーズ配線の形成法
を、例えば、深さ制御が必要な配線の絶縁膜の加工に利
用した例である。以下、本発明の第２の実施形態に係わ
る半導体装置の製造方法について説明する。
【００４６】まず、図８に示すように、シリコン酸化膜
１１内に配線２３が形成された後、全面にシリコン酸化
膜１３が形成される。このシリコン酸化膜１３内に金属
材で埋め込まれた接続孔２４が形成される。次に、全面
に後述する配線の深さの膜厚を有する無機ＳＯＧ（Spin
On Glass）膜１４が塗布される。このＳＯＧ膜１４上
にシリコン酸化膜１５が形成され、このシリコン酸化膜
１５上に反射防止膜２５が形成される。この反射防止膜
２５上にレジスト膜２６が形成されてパターニングされ
る。
１１内に配線２３が形成された後、全面にシリコン酸化
膜１３が形成される。このシリコン酸化膜１３内に金属
材で埋め込まれた接続孔２４が形成される。次に、全面
に後述する配線の深さの膜厚を有する無機ＳＯＧ（Spin
On Glass）膜１４が塗布される。このＳＯＧ膜１４上
にシリコン酸化膜１５が形成され、このシリコン酸化膜
１５上に反射防止膜２５が形成される。この反射防止膜
２５上にレジスト膜２６が形成されてパターニングされ
る。
【００４７】次に、図９に示すように、パターニングさ
れたレジスト膜２６をマスクとして、ＣＨＦ3／ＣＦ4／
Ｏ2ガス系を用いたＲＩＥにより、反射防止膜２５が除
去される。さらに、連続してガスを変化させ、第１の実
施形態と同様に、対ＳＯＧ膜１４と高選択比となる条件
で、Ｃ4Ｆ8／ＣＯ／Ａｒガス系を用いたＲＩＥにより、
ＳＯＧ膜１４をストッパーとしてシリコン酸化膜１５が
除去される。
れたレジスト膜２６をマスクとして、ＣＨＦ3／ＣＦ4／
Ｏ2ガス系を用いたＲＩＥにより、反射防止膜２５が除
去される。さらに、連続してガスを変化させ、第１の実
施形態と同様に、対ＳＯＧ膜１４と高選択比となる条件
で、Ｃ4Ｆ8／ＣＯ／Ａｒガス系を用いたＲＩＥにより、
ＳＯＧ膜１４をストッパーとしてシリコン酸化膜１５が
除去される。
【００４８】次に、図１０に示すように、Ｏ2ガスを用
いたアッシャー処理により、レジスト膜２６と反射防止
膜２５が剥離除去される。
いたアッシャー処理により、レジスト膜２６と反射防止
膜２５が剥離除去される。
【００４９】尚、シリコン酸化膜１５をエッチングする
際、ＳＯＧ膜１４表面に１０ｎｍ以下の膜厚を有するＳ
ＯＧ改質膜（図示せず）が形成される。このため、レジ
スト膜２６と反射防止膜２５が剥離除去後、Ａｒスパッ
タによりＳＯＧ改質膜を除去する。但し、このＡｒスパ
ッタ工程は省略することも可能である。
際、ＳＯＧ膜１４表面に１０ｎｍ以下の膜厚を有するＳ
ＯＧ改質膜（図示せず）が形成される。このため、レジ
スト膜２６と反射防止膜２５が剥離除去後、Ａｒスパッ
タによりＳＯＧ改質膜を除去する。但し、このＡｒスパ
ッタ工程は省略することも可能である。
【００５０】次に、図１１に示すように、等方性エッチ
ングにより、シリコン酸化膜１３及び接続孔２４の表面
が露出するまで、ＳＯＧ膜１４が等方的に除去される。
その結果、配線溝２７が形成される。ここで、等方性エ
ッチングは、ＣＦ4を含むガスあるいはＣＦ4単ガスを用
いたアッシャー処理又はＣＤＥ（Chemical Dry Etchin
g）処理、若しくはアルカリ溶剤を用いたウエットエッ
チング処理により行われる。
ングにより、シリコン酸化膜１３及び接続孔２４の表面
が露出するまで、ＳＯＧ膜１４が等方的に除去される。
その結果、配線溝２７が形成される。ここで、等方性エ
ッチングは、ＣＦ4を含むガスあるいはＣＦ4単ガスを用
いたアッシャー処理又はＣＤＥ（Chemical Dry Etchin
g）処理、若しくはアルカリ溶剤を用いたウエットエッ
チング処理により行われる。
【００５１】次に、図１２に示すように、ＣＭＰ処理等
により、シリコン酸化膜１５が除去される。
により、シリコン酸化膜１５が除去される。
【００５２】次に、図１３に示すように、全面に配線材
料２８が形成され、配線溝２７が埋め込まれる。ここ
で、配線材料２８としては、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−
Ｓｉ−Ｃｕ、Ｗ、ＷＳｉ、Ｃｕ、Ａｇ等の金属材料を用
いればよい。その後、図１４に示すように、ＣＭＰ処理
等により、ＳＯＧ膜１４の表面が露出するまで配線材料
２８が平坦化され、配線２９が形成される。
料２８が形成され、配線溝２７が埋め込まれる。ここ
で、配線材料２８としては、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−
Ｓｉ−Ｃｕ、Ｗ、ＷＳｉ、Ｃｕ、Ａｇ等の金属材料を用
いればよい。その後、図１４に示すように、ＣＭＰ処理
等により、ＳＯＧ膜１４の表面が露出するまで配線材料
２８が平坦化され、配線２９が形成される。
【００５３】次に、図１５に示すように、全面にシリコ
ン酸化膜１５ａが形成される。その後、図１６に示すよ
うに、シリコン酸化膜１５ａ上に反射防止膜２５ａが形
成され、この反射防止膜２５ａ上にレジスト膜２６ａが
形成されてパターニングされる。
ン酸化膜１５ａが形成される。その後、図１６に示すよ
うに、シリコン酸化膜１５ａ上に反射防止膜２５ａが形
成され、この反射防止膜２５ａ上にレジスト膜２６ａが
形成されてパターニングされる。
【００５４】次に、図１７に示すように、パターニング
されたレジスト膜２６ａをマスクとして、ＣＨＦ3／Ｃ
Ｆ4／Ｏ2ガス系を用いたＲＩＥにより、反射防止膜２５
が除去される。さらに、連続してガスを変化させ、第１
の実施形態と同様に、対ＳＯＧ膜１４及び配線２９と高
選択比となる条件で、Ｃ4Ｆ8／ＣＯ／Ａｒガス系を用い
たＲＩＥにより、ＳＯＧ膜１４をストッパーとしてシリ
コン酸化膜１５ａが除去される。その後、図１８に示す
ように、Ｏ2ガスを用いたアッシャー処理により、レジ
スト膜２６ａと反射防止膜２５ａが剥離除去される。そ
の結果、シリコン酸化膜１５ａ内に、配線２９と接続す
る接続孔３０が形成される。
されたレジスト膜２６ａをマスクとして、ＣＨＦ3／Ｃ
Ｆ4／Ｏ2ガス系を用いたＲＩＥにより、反射防止膜２５
が除去される。さらに、連続してガスを変化させ、第１
の実施形態と同様に、対ＳＯＧ膜１４及び配線２９と高
選択比となる条件で、Ｃ4Ｆ8／ＣＯ／Ａｒガス系を用い
たＲＩＥにより、ＳＯＧ膜１４をストッパーとしてシリ
コン酸化膜１５ａが除去される。その後、図１８に示す
ように、Ｏ2ガスを用いたアッシャー処理により、レジ
スト膜２６ａと反射防止膜２５ａが剥離除去される。そ
の結果、シリコン酸化膜１５ａ内に、配線２９と接続す
る接続孔３０が形成される。
【００５５】次に、図１９に示すように、全面に配線材
料２８ａが形成され、接続孔３０が埋め込まれる。その
後、図２０に示すように、ＣＭＰ処理等により、シリコ
ン酸化膜１５ａの表面が露出するまで配線材料２８ａが
平坦化される。このようにして、多層配線構造の半導体
装置が形成される。
料２８ａが形成され、接続孔３０が埋め込まれる。その
後、図２０に示すように、ＣＭＰ処理等により、シリコ
ン酸化膜１５ａの表面が露出するまで配線材料２８ａが
平坦化される。このようにして、多層配線構造の半導体
装置が形成される。
【００５６】上記本発明の第２の実施形態によれば、配
線２９は、配線の上部が下部よりも大きな面積を有し、
角に丸みを帯びた形状とすることができる。これによ
り、通常配線の角で発生する電界集中を抑制できる。
線２９は、配線の上部が下部よりも大きな面積を有し、
角に丸みを帯びた形状とすることができる。これによ
り、通常配線の角で発生する電界集中を抑制できる。
【００５７】さらに、層間膜の一部が低誘電率膜である
ＳＯＧ膜１４で形成されているため、配線間の容量の低
減化が図られる。これは、微細加工技術に大きなメリッ
トとなる。
ＳＯＧ膜１４で形成されているため、配線間の容量の低
減化が図られる。これは、微細加工技術に大きなメリッ
トとなる。
【００５８】尚、配線２９の上部、下部に形成される絶
縁膜は、シリコン酸化膜１３、１５、３０に限定されな
い。例えば、シリコン窒化膜、シリコン酸化窒化膜、有
機シリコン酸化膜、ＳｉＣ膜等の層間絶縁膜を用いるこ
とが可能である。
縁膜は、シリコン酸化膜１３、１５、３０に限定されな
い。例えば、シリコン窒化膜、シリコン酸化窒化膜、有
機シリコン酸化膜、ＳｉＣ膜等の層間絶縁膜を用いるこ
とが可能である。
【００５９】また、配線溝２７を配線材料２８で埋め込
む際、上部のシリコン酸化膜１５は取り除かず、電解メ
ッキにより配線材料２８を成長させて配線溝２７を埋め
込み、ＣＭＰ処理により配線２９を形成してもよい。
む際、上部のシリコン酸化膜１５は取り除かず、電解メ
ッキにより配線材料２８を成長させて配線溝２７を埋め
込み、ＣＭＰ処理により配線２９を形成してもよい。
【００６０】また、配線溝２７を配線材料２８で埋め込
む前に、ＴｉＮ、Ｔｉ、Ｎｂ等のバリアメタルを形成し
てもよいし、バリアとなる絶縁膜を形成してもよい。
む前に、ＴｉＮ、Ｔｉ、Ｎｂ等のバリアメタルを形成し
てもよいし、バリアとなる絶縁膜を形成してもよい。
【００６１】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
範囲で、種々変形して実施することが可能である。
【００６２】
【発明の効果】以上説明したように本発明によれば、絶
縁膜を制御性よく加工することが可能な半導体装置及び
その製造方法を提供できる。
縁膜を制御性よく加工することが可能な半導体装置及び
その製造方法を提供できる。
【図１】本発明の第１の実施形態に係わる半導体装置の
製造工程を示す断面図。
製造工程を示す断面図。
【図２】図１に続く、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
【図３】図２に続く、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
【図４】図３に続く、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
【図５】図４に続く、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
【図６】図５に続く、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
【図７】図６に続く、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
【図８】本発明の第２の実施形態に係わる半導体装置の
製造工程を示す断面図。
製造工程を示す断面図。
【図９】図８に続く、本発明の第２の実施形態に係わる
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
【図１０】図９に続く、本発明の第２の実施形態に係わ
る半導体装置の製造工程を示す断面図。
る半導体装置の製造工程を示す断面図。
【図１１】図１０に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１２】図１１に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１３】図１２に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１４】図１３に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１５】図１４に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１６】図１５に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１７】図１６に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１８】図１７に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図１９】図１８に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図２０】図１９に続く、本発明の第２の実施形態に係
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
【図２１】従来技術による半導体装置の製造工程を示す
断面図。
断面図。
【図２２】図２１に続く、従来技術による半導体装置の
製造工程を示す断面図。
製造工程を示す断面図。
【図２３】図２２に続く、従来技術による半導体装置の
製造工程を示す断面図。
製造工程を示す断面図。
１１、１３、１５、１５ａ…シリコン酸化膜、 １１ａ…溝、 １２ａ…第１の金属配線、 １２ｂ…フューズ配線、 １４…ＳＯＧ膜、 １６、２４、３０…接続孔、 １７…第２の金属配線、 １８…ＴＥＯＳ膜（シリコン酸化膜）、 １９…シリコン窒化膜、 ２０…ポリイミド樹脂膜、 ２１…パッド開口、 ２２…フューズ窓、 ２２ａ…第１の開口部、 ２２ｂ…第２の開口部、 ２３、２９…配線、 ２５、２５ａ…反射防止膜、 ２６、２６ａ…レジスト膜、 ２７…配線溝、 ２８、２８ａ…配線材料。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH09 HH11 HH14 HH19 HH28 MM01 NN01 NN31 NN37 QQ09 QQ13 QQ18 QQ21 QQ23 QQ35 QQ37 QQ48 RR04 RR06 RR09 RR22 RR27 SS04 SS22 TT04 VV07 VV11 5F064 BB14 FF02 FF27 FF28 FF42
Claims (13)
- 【請求項１】 第１の絶縁膜内に第１の金属配線と配線
を選択的に形成する工程と、 全面に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上にＳＯＧ膜を形成する工程と、 前記ＳＯＧ膜上に第３の絶縁膜を形成する工程と、 前記第１の金属配線上の前記第２、第３の絶縁膜及び前
記ＳＯＧ膜内に接続孔を形成する工程と、 前記接続孔上に前記第１の金属配線と接続する第２の金
属配線を選択的に形成する工程と、 全面に第４の絶縁膜を形成する工程と、 前記第４の絶縁膜上に第５の絶縁膜を形成する工程と、 前記第２の配線の上方及び前記配線の上方の前記第５の
絶縁膜の表面を露出するように、前記第５の絶縁膜上に
樹脂膜を形成する工程と、 第１の条件を用いたドライエッチングにより、前記第５
の絶縁膜を除去する工程と、 第２の条件を用いたドライエッチングにより、前記第２
の金属配線上の前記第４の絶縁膜を除去して前記第２の
金属配線の表面を露出するパッド開口を形成するととも
に、前記配線上の前記第３、第４の絶縁膜を除去して前
記ＳＯＧ膜の表面を露出する第１の開口部を形成する工
程と、 エッチングにより、前記配線上の前記ＳＯＧ膜を除去
し、前記第２の絶縁膜の表面を露出する第２の開口部を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記ＳＯＧ膜は無機ＳＯＧ膜であり、前
記第２、第３の絶縁膜はシリコン酸化膜、シリコン窒化
膜、又は有機シリコン酸化膜のいずれかからなる膜であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記ＳＯＧ膜を除去する工程における前
記エッチングは、等方性エッチングであることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記ＳＯＧ膜を除去する工程における前
記エッチングは、ＣＦ4を含むガスあるいはＣＦ4単ガス
を用いたアッシャー処理、ＣＦ4を含むガスあるいはＣ
Ｆ4単ガスを用いたＣＤＥ処理、あるいはアルカリ溶剤
を用いたウエットエッチング処理のいずれかにより行わ
れることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項５】 前記ドライエッチングはＲＩＥ法であ
り、前記第２の条件はエッチングレートが前記第３、第
４の絶縁膜＞前記ＳＯＧ膜、かつ前記第３、第４の絶縁
膜＞前記第２の金属配線の関係となる条件であることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項６】 前記第１の絶縁膜内に形成される前記配
線は、フューズ配線であることを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項７】 第１の絶縁膜内に形成された配線と、 前記第１の絶縁膜及び前記配線上に形成された第２の絶
縁膜と、 前記第２の絶縁膜上に形成されたＳＯＧ膜と、 前記ＳＯＧ膜上に形成された第３の絶縁膜と、 前記配線上の前記第３の絶縁膜及び前記ＳＯＧ膜内に形
成された開口部とを具備することを特徴とする半導体装
置。 - 【請求項８】 第１の絶縁膜内に形成された配線と、 前記配線上に形成された第２の絶縁膜と、 前記第２の絶縁膜上に形成されたＳＯＧ膜と、 前記ＳＯＧ膜上に形成された第３の絶縁膜と、 前記配線上の前記第３の絶縁膜内に形成された第１の開
口部と、 前記第１の開口部と連通し、前記ＳＯＧ膜内に形成され
た第２の開口部とを具備することを特徴とする半導体装
置。 - 【請求項９】前記第２の開口部の上面の開口は前記第１
の開口部の開口よりも大きく、前記第２の開口部の底面
の開口は前記第２の開口部の上面の開口よりも小さく、
前記第２の開口部の側面は曲面を有していることを特徴
とする請求項８記載の半導体装置。 - 【請求項１０】 前記ＳＯＧ膜は無機ＳＯＧ膜であり、
前記第２、第３の絶縁膜はシリコン酸化膜、シリコン窒
化膜、又は有機シリコン酸化膜のいずれかからなる膜で
あることを特徴とする請求項７又は８記載の半導体装
置。 - 【請求項１１】 前記配線は、フューズ配線であること
を特徴とする請求項７又は８記載の半導体装置。 - 【請求項１２】 前記第２の絶縁膜内に形成された前記
配線と前記第２の開口部とを接続する接続孔とをさらに
具備し、 前記第１、第２の開口部及び前記接続孔は金属材で埋め
込まれていることを特徴とする請求項８記載の半導体装
置。 - 【請求項１３】 第１の絶縁膜上に形成された第２の絶
縁膜と、 前記第２の絶縁膜上に形成された第３の絶縁膜と、 前記第３の絶縁膜上に形成された第４の絶縁膜と、 前記第１の絶縁膜内に形成された第１の配線と、 前記第３の絶縁膜内に形成された第２の配線と、 前記第２の絶縁膜内に形成された前記第１の配線と前記
第２の配線とを接続する第１の接続孔と、 前記第４の絶縁膜内に形成された前記第２の配線と接続
する第２の接続孔と、 前記第２の配線の上面の開口は前記第２の接続孔の開口
よりも大きく、前記第２の配線の底面の開口は前記第２
の配線の上面の開口よりも小さく、前記第２の配線の側
面は曲面を有していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087552A JP3670552B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087552A JP3670552B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274247A true JP2001274247A (ja) | 2001-10-05 |
| JP3670552B2 JP3670552B2 (ja) | 2005-07-13 |
Family
ID=18603547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087552A Expired - Fee Related JP3670552B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3670552B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049759A (ja) * | 2004-08-09 | 2006-02-16 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2006073891A (ja) * | 2004-09-03 | 2006-03-16 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7067896B2 (en) * | 2002-11-13 | 2006-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture |
| JP2007019188A (ja) * | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP2007194475A (ja) * | 2006-01-20 | 2007-08-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7943459B2 (en) | 2006-08-30 | 2011-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the semiconductor device |
-
2000
- 2000-03-27 JP JP2000087552A patent/JP3670552B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067896B2 (en) * | 2002-11-13 | 2006-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture |
| JP2006049759A (ja) * | 2004-08-09 | 2006-02-16 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2006073891A (ja) * | 2004-09-03 | 2006-03-16 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2007019188A (ja) * | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| US8269309B2 (en) | 2005-07-06 | 2012-09-18 | Renesas Electronics Corporation | Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same |
| US8686538B2 (en) | 2005-07-06 | 2014-04-01 | Renesas Electronics Corporation | Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same |
| JP2007194475A (ja) * | 2006-01-20 | 2007-08-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7943459B2 (en) | 2006-08-30 | 2011-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3670552B2 (ja) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100542471B1 (ko) | 금속층과유기체금속간유전체층을제공하기위한이중다마스크식가공방법 | |
| JP2003023069A (ja) | 半導体素子の金属配線層形成方法 | |
| JP5149603B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN101599455A (zh) | 集成电路形成方法 | |
| KR100267106B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| JP2004119950A (ja) | 半導体装置の製造方法 | |
| JP2001274247A (ja) | 半導体装置及びその製造方法 | |
| JP2001168192A (ja) | 半導体装置の製造方法 | |
| JP2000036491A (ja) | 半導体装置の製造方法 | |
| JP3704030B2 (ja) | 半導体装置の製造方法 | |
| CN105575880A (zh) | 一种半导体器件的制作方法 | |
| KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0179849B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| KR100642485B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100230733B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR20070105827A (ko) | 리페어 퓨즈를 구비한 반도체 소자의 제조 방법 | |
| KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
| KR100310172B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| JP2001176963A (ja) | 半導体装置の製造方法 | |
| JP3285147B2 (ja) | 微細コンタクト及びビアホールの形成方法 | |
| KR100313537B1 (ko) | 커패시터 제조방법 | |
| KR20010064542A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100456420B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2005101287A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |