CN113035912B - 显示模组、电子设备及显示模组的制备方法 - Google Patents
显示模组、电子设备及显示模组的制备方法 Download PDFInfo
- Publication number
- CN113035912B CN113035912B CN202110107036.XA CN202110107036A CN113035912B CN 113035912 B CN113035912 B CN 113035912B CN 202110107036 A CN202110107036 A CN 202110107036A CN 113035912 B CN113035912 B CN 113035912B
- Authority
- CN
- China
- Prior art keywords
- layer
- drain electrode
- display module
- source
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 39
- 229920005591 polysilicon Polymers 0.000 description 26
- 230000008569 process Effects 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- HKBLLJHFVVWMTK-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti].[Ti] HKBLLJHFVVWMTK-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请公开了一种显示模组、电子设备及显示模组的制备方法，显示模组包括：基层；无机层，无机层设于基层上，无机层内设有第一源极和第一漏极，第一源极和第一漏极用于与IC端走线连接以形成第一电流回路；第一绝缘层，第一绝缘层设于无机层上，第一绝缘层内设有多晶硅层；第二绝缘层，第二绝缘层设于无机层上，第二绝缘层内设有栅极层；平坦层，平坦层设于第二绝缘层上，平坦层内设有第二源极和第二漏极，第二源极和第二漏极用于与IC端走线连接以形成第二电流回路，第一电流回路和第二电流回路相对IC端形成对向补偿。本申请的显示模组采用同步对向补偿的方式，可以有效提升补偿的均匀性，保证显示模组的亮度和均匀度统一。
Description
技术领域
本申请属于电子设备技术领域，具体涉及一种显示模组、电子设备以及该显示模组的制备方法。
背景技术
目前，随着消费者对电子产品的大屏幕和高清晰度需求，会带来电子产品的屏内器件数量的增加。因此，当增大电子产品的屏幕时，OLED(Organic Light-Emitting Diode，有机发光二极管)的电源端会发生IR drop(电压衰减)，会使得源漏极电流成指数下降，影响OLED面板的亮度与均匀度。
发明内容
本申请实施例的目的是提供一种显示模组，能够解决现有技术中因器件电源端发生电压衰减而影响OLED面板亮度和均匀度的问题。
为了解决上述技术问题，本申请是这样实现的：
本申请实施例提供了一种显示模组，包括：基层；无机层，所述无机层设于所述基层的第一侧，所述无机层内设有间隔开布置的第一源极和第一漏极，所述第一源极和所述第一漏极用于与IC端走线连接以形成第一电流回路；第一绝缘层，所述第一绝缘层设于所述无机层上，所述第一绝缘层内设有多晶硅层；第二绝缘层，所述第二绝缘层设于所述无机层上，所述第二绝缘层内设有栅极层；平坦层，所述平坦层设于所述第二绝缘层上，所述平坦层内设有间隔开布置的第二源极和第二漏极，所述第二源极和所述第二漏极用于与所述IC端走线连接以形成第二电流回路，所述第一电流回路和所述第二电流回路相对所述IC端形成对向补偿，所述第二源极与所述第一源极相对设置，且所述第二源极依次穿过所述第二绝缘层、所述第一绝缘层和所述多晶硅层与所述第一源极电连接；所述第二漏极与所述第一漏极相对设置，且所述第二漏极依次穿过所述第二绝缘层、所述第一绝缘层和所述多晶硅层与所述第一漏极电连接。
在本申请实施例中，通过在多晶硅层的下方设置第一源极和第二漏极，第一源极和第二源极与IC端走线连接。同时在第二绝缘层上设置第二源极和第二漏极，第二源极和第二漏极与IC端走线连接，第一源极、第一漏极和第二源极、第二漏极之间分别通过在多晶硅层电连接，节省光罩，降低工艺难度。同时将显示模组中的第一电流回路和第二电流回路设计为同步对向补偿的方式，可以有效提升补偿的均匀性，保证显示模组的亮度和均匀度统一。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1是根据本发明实施例的显示模组的截面示意图；
图2是根据本发明实施例的显示模组的制备方法的一个流程示意图；
图3是根据本发明实施例的显示模组的制备方法的又一个流程示意图；
图4是根据本发明实施例的显示模组的制备方法的再一个流程示意图；
图5是根据本发明实施例的电子设备的整体架构示意图。
附图标记：
显示模组100；
基层10；第一有机膜层11；第一阻挡层12；第二有机膜层13；第二阻挡层14；
无机层20；
第一绝缘层31；第二绝缘层32；第一无机膜层321；第二无机膜层322；栅极层33；第一栅极331；第二栅极332；多晶硅层34；
平坦层40；
第一像素层51；第二像素层52；
阳极层60；
第一源漏极层71；第一源极711；第一漏极712；第二源漏极层72；第二源极721；第二漏极722；第一通道73；第二通道74。
具体实施方式
下面将详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本申请是发明人基于以下事实作出的发明创造。
现有技术中，研发人员为了解决因电压衰减而引起的大屏显示不均的问题，通常在原有的第一层源漏极(SD1)上再制备一层第二层源漏极(SD2)，通过双层源漏极解决IRDrop(电压衰减)问题。但是，现有技术中是通过在两层源漏极之间挖孔进行电性连接，通过上层源漏极层来弥补下层源漏极层的压降损失。一方面，该补偿方式为同向补偿方式，从近IC端到远IC端的补偿距离拉大，上层源漏极层也会存在自身压降的损失，其补偿效果受到限制。另一方面，该方法需要新增加3道photo mask(光罩)来实现，进一步增大了工艺复杂性与制程难度，同时增加了时间成本与经济成本。
基于此，本申请的发明人经过长期的研究和实验，创造性的得出一种对向补偿的显示模组100。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的显示模组100进行详细地说明。
如图1至图5所示，根据本发明实施例的显示模组100包括基层10、无机层20、第一绝缘层31、第二绝缘层32和平坦层40。
具体而言，无机层20设于基层10的第一侧，无机层20内设有间隔开布置的第一源极711和第一漏极712，第一源极711和第一漏极712用于与IC端走线连接以形成第一电流回路。第一绝缘层31设于无机层20上，第一绝缘层31内设有多晶硅层34。第二绝缘层32设于无机层20上，第二绝缘层32内设有栅极层33。平坦层40设于第二绝缘层32上，平坦层40内设有间隔开布置的第二源极721和第二漏极722，第二源极721和第二漏极722用于与IC端走线连接以形成第二电流回路，第一电流回路和第二电流回路相对IC端形成对向补偿，第二源极721与第一源极711相对设置，且第二源极721依次穿过第二绝缘层32、第一绝缘层31和多晶硅层34与第一源极711电连接；第二漏极722与第一漏极712相对设置，且第二漏极722依次穿过第二绝缘层32、第一绝缘层31和多晶硅层34与第一漏极712电连接。
换言之，参见图1，根据本发明实施例的显示模组100主要由基层10、无机层20、第一绝缘层31、第二绝缘层32和平坦层40组成。其中，如图2所示，无机层20沉积在基层10的第一侧，通过对基层10进行曝光、显影和刻蚀处理可以得到第一源极711和第一漏极712。第一源极711和第二源极721位于无机层20内，第一源极711和第一漏极712可以简称为第一源漏极层71。第一源极711和第一漏极712用于与IC端走线连接，在第一源漏极层71形成第一电流回路。第一绝缘层31可以沉积在无机层20上，通过对无机层20曝光刻蚀后，可以得到多晶硅层34，第一绝缘层31可以覆盖多晶硅层34，多晶硅层34包括沟道和重掺杂区域等，电子和空穴可以在多晶层上进行传输、转移和复合。本申请通过新开一张光罩，在基层10上通过曝光、显影、刻蚀等工艺得到第一源漏极层71的图案，使第一源漏极层71位于多晶硅层34的下方，可以减少光罩的使用，极大地降低成本和制备工艺。
第二绝缘层32可以沉积在无机层20上，第二绝缘层32通过曝光刻蚀后可以得到栅极层33，如图3所示，栅极层33可以作为器件开关，可以控制多晶硅层34的导通或截止，从而控制器件的打开或关闭。平坦层40可以沉积在第二绝缘层32上，第二绝缘层32可以刻蚀出两个与第一源漏极层71连接孔，并在连接孔上沉积第二源极721和第二漏极722。通过在第一源漏极层71和第二源漏极层72之间打孔，将多晶硅层34打通，使第一源漏极层71和第二源漏极层72导通，完成第一源漏极层71和第二源漏极层72的电性连接。通过将第一源漏极层71和第二源漏极层72设置在多晶硅层34的上下方，并在多晶硅层34上打孔可以增大第一源漏极层71和第二源漏极层72的线路与多晶硅层34的接触面积，有效降低接触阻抗，避免形成接触不良，提高产品合格率。
第二源极721和第二漏极722间隔开位于平坦层40内，如图4所示，第二源极721和第二漏极722可以简称为第二源漏极层72。第二源极721和第二漏极722用于与IC端走线连接，在第二源漏极层72形成第二电流回路。第一电流回路和第二电流回路相对IC端形成对向补偿，有效解决了大尺寸屏幕、高PPI(像素密度)屏幕的近IC端与远IC端的IR Drop(电压衰减)问题。第二源极721与第一源极711相对应，并且第二源极721依次穿过第二绝缘层32、第一绝缘层31和多晶硅层34与第一源极711电连接。第二漏极722与第一漏极712相对应，且第二漏极722依次穿过第二绝缘层32、第一绝缘层31和多晶硅层34与第一漏极712电连接，通过将显示模组100中的第一电流回路和第二电流回路设计为同步对向补偿的方式，保证第一源漏极层71产生的压降可以通过第二源漏极层72产生的工作电压进行对向补充，保证补偿的均匀性，使显示模组100的亮度和均匀度更加统一。
在本申请中，如图5所示，整体的架构设计为，首先由SD2(第二源漏极层72)与SD1(第一源漏极层71)分别组成上下两层VDD(器件内部的工作电压)线路，SD1和SD2均从底部IC方向进入。需要说明的是，经由SD1膜层的VDD由近IC端自下而上逐级通过AA区(有效显示区)Y方向上的每一个pixel(像素)。其中，图5中Y表示图中的竖直方向，X表示图中水平方向。而经由SD2膜层的VDD则从近IC端经过纯线路(无任何TFT器件)至远IC端后，开始自上而下(如图5中箭头方向所示)的经过AA区Y方向的每一个pixel(像素)。SD1层输送的VDD经过大量的TFT(thin film transistor)器件后产生的压降由顶部SD2产生的VDD来补充，基于这种双层对向的VDD补偿设计，可以有效解决电子设备大屏幕、高PPI屏幕的近IC端与远IC端的电压衰减问题。其上下两层SD走线结构设计的截面图以及制备流程如图5所示。附图中英文缩写说明：(AA：有效显示区；VDD：器件内部的工作电压，VSS：电路公共接地端电压，Fanout：扇形走线区；GOA：阵列基板行驱动技术)。
由此，根据本发明实施例的显示模组100，通过在多晶硅层34的下方设置第一源极711和第二漏极722，第一源极711和第二源极721与IC端走线连接。同时在第二绝缘层32上设置第二源极721和第二漏极722，第二源极721和第二漏极722与IC端走线连接，第一源极711、第一漏极712和第二源极721、第二漏极722之间分别通过在多晶硅层34电连接，节省光罩，降低工艺难度。同时将显示模组100中的第一电流回路和第二电流回路设计为同步对向补偿的方式，可以有效提升补偿的均匀性，保证显示模组100的亮度和均匀度统一。
根据本发明的一个实施例，显示模组100还包括像素定义层、阳极层60和阴极层。
具体地，像素定义层设于平坦层40上，阳极层60设于像素定义层内，且与第二漏极722连接，阴极层设于像素定义层上。
也就是说，参见图1，显示模组100还可以包括像素定义层、阳极层60和阴极层。其中，像素定义层可以沉积在平坦层40上，阳极层60可以沉积在像素定义层内，并且阳极层60与第二漏极722连接，阴极层设置在像素定义层中，也可以在像素定义层上单独刻蚀出阴极层。
在本发明的一些具体实施方式中，第一源极711和第二源极721之间形成有用于走线的第一通道73，第一漏极712和第二漏极722之间形成有用于走线的第二通道74。
换句话说，如图1所示，第一源极711和第二源极721之间可以刻蚀出用于走线的第一通道73。第一漏极712和第二漏极722之间可以刻蚀出用于走线的第二通道74。通过在第一源漏极层71和第二源漏极层72之间刻蚀出第一通道73和第二通道74，将多晶硅层34打通，使第一源漏极层71和第二源漏极层72导通，完成第一源漏极层71和第二源漏极层72的电性连接。并且通过将第一源漏极层71和第二源漏极层72设置在多晶硅层34的上下方，并在多晶硅层34上打孔可以增大第一源漏极层71和第二源漏极层72的线路与多晶硅层34的接触面积，有效降低接触阻抗，避免形成接触不良，提高产品合格率。
根据本发明的一个实施例，参见图1，栅极层33可以刻蚀在第一通道73和第二通道74之间，栅极层33位于多晶硅层34的上方，栅极层33输入的控制信号可以控制多晶硅层34的导通或截止。第一源漏极层71和第二源漏极层72共用一个多晶硅层34，并且通过栅极层33控制第一源漏极层71和第二源漏极层72的信号传输。上层SD2(第二源漏极层72)和下层的SD1(第一源漏极层71)分别自上而下、自下而上的从近IC端的总VDD线路处流进电流，由于SD1与SD2通过Poly(多晶硅层34)的有源区域的第一通道73和第二通道74进行电性连接，因此，自下而上的电流SD1可以通过自上而下的电流SD2进行补偿，如此一来，整个面板的近IC端与远IC端中的像素电压差异就很小，不容易导致亮度差异。
在本发明的一些具体实施方式中，第二绝缘层32包括第一无机膜层321和第二无机膜层322。
具体地，第一无机膜层321设于第一绝缘层31上，第一无机膜层321内设有第一栅极331。第二无机膜层322设于第一无机膜层321上，第一无机膜层321内设有第二栅极332，第一栅极331和第二栅极332形成为栅极层33。
也就是说，如图1所示，第二绝缘层32主要由第一无机膜层321和第二无机膜层322组成。其中，第一无机膜层321可以沉积在第一绝缘层31上，第一无机膜层321通过曝光刻蚀出第一栅极331。第二无机膜层322可以沉积在第一无机膜层321上，第二无机膜层322通过曝光刻蚀出第二栅极332。第一栅极331和第二栅极332可以形成为栅极层33。第一无机膜层321可以为SiNx与SiO2的复合层，第二无机膜层322可以为SiNx，第一无机膜层321和第二无机膜层322均为无机绝缘层。第一栅极331和第二栅极332均为金属钼。第一绝缘层31可以为SiNx、SiO2和a-Si的复合材料层，第一绝缘层31和第二绝缘层32均可以起到良好的绝缘作用。在本申请中，第一源漏极层71和第二源漏极层72可以为钛铝钛金属复合层，第一源漏极层71和第二源漏极层72均垂直设置在对应的膜层上。
根据本发明的一个实施例，基层10包括第一有机膜层11、第一阻挡层12、第二有机膜层13和第二阻挡层14。
具体地，第一阻挡层12设于第一有机膜层11上，第二有机膜层13设于第一阻挡层12上。第二阻挡层14设于第二有机膜层13上，第一源极711和第一漏极712间隔开设于第二阻挡层14上。
换句话说，参见图1，基层10主要由依次设置的第一有机膜层11、第一阻挡层12、第二有机膜层13和第二阻挡层14组成。其中，第一阻挡层12设置在第一有机膜层11上，第二有机膜层13设置在第一阻挡层12上。第二阻挡层14设置在第二有机膜层13上，第一源极711和第一漏极712间隔开刻蚀在第二阻挡层14上。第一有机膜层11和第二有机膜层13可以为聚酰亚胺膜，第一阻挡层12和第二阻挡层14可以为SiO2和SiNx的无机复合层。
在本发明的一些具体实施方式中，阳极层60将像素定义层分隔为第一像素层51和第二像素层52，第一像素层51和第二像素层52分别设于平坦层40上，阳极层60分别与第一像素层51和第二像素层52连接，且阳极层60设于平坦层40上。
也就是说，如图1所示，阳极层60可以将像素定义层分隔为第一像素层51和第二像素层52。第一像素层51和第二像素层52分别沉积在平坦层40上，像素定义层可以通过刻蚀和沉积手段可以刻蚀出阳极层60，阳极层60沉积在平坦层40上，并且阳极层60分别与第一像素层51和第二像素层52连接，阳极层60的底部与第二漏极722走线连通。在本申请中，平坦层40和像素定义层均可以为有机膜层。
总而言之，根据本发明实施例的显示模组100，通过在多晶硅层34的下方设置第一源极711和第二漏极722，第一源极711和第二源极721与IC端走线连接。同时在第二绝缘层32上设置第二源极721和第二漏极722，第二源极721和第二漏极722与IC端走线连接，第一源极711、第一漏极712和第二源极721、第二漏极722之间分别通过在多晶硅层34电连接，节省光罩，降低工艺难度。同时将显示模组100中的第一电流回路和第二电流回路设计为同步对向补偿的方式，可以有效提升补偿的均匀性，保证显示模组100的亮度和均匀度统一，提升用户体验。
本发明第二方面提供一种显示模组100的制备方法，如图2至图4所示，该制备方法包括：
在基层10上刻蚀得到第一源极711和第一漏极712；
在基层10上沉积无机层20，以覆盖第一源极711和第一漏极712，第一源极711和第一漏极712用于与IC端走线连接以形成第一电流回路；
在无机层20上设置第一绝缘层31，并在第一绝缘层31内刻蚀出多晶硅层34；
在第一绝缘层31上设置第二绝缘层32，并在第二绝缘层32内刻蚀出栅极层33；
在第二绝缘层32上沉积第二源极721和第二漏极722，并将第二源极721和第一源极711导通，第二漏极722和第一漏极712导通；
在第二绝缘层32上沉积平坦层40，以覆盖第二源极721和第二漏极722，第二源极721和第二漏极722用于与IC端走线连接以形成第二电流回路，第一电流回路和第二电流回路相对IC端形成对向补偿。
具体来说，在本发明的显示模组100的制备方法中，首先，在基层10上通过曝光、显影、刻蚀处理可以得到第一源极711和第一漏极712。如图2所示，在本申请中，曝光、显影、刻蚀、沉积等半导体制造工艺的具体工作原理对于本领域上技术人员来说是可以理解并且能够实现的，在本申请中不再详细赘述。然后，可以在基层10上沉积无机层20(SiNx/SiO2/a-Si)，无机层20可以覆盖第一源极711和第一漏极712。无机层20上可以沉积有第一绝缘层31，通过LTPS(低温多晶硅技术)工艺与曝光刻蚀后可以得到多晶硅层34，多晶硅具有沟道和重掺杂区域，可以提高电子-空穴的传输或转移效率。在此过程中，通过在基层10上(第二阻挡层14上)新开一张光罩，就可以得到第一源漏极层71，有效降低成本和工艺难度。在本申请中，LTPS背板技术可以广泛适用于LCD(Liquid Crystal Display，液晶显示器)、OLED、Micro-OLED、QLED(Quantum Dot Light Emitting Diodes的缩写，无需额外光源的自发光技术)显示器等。
接着，如图3所示，可以在第一绝缘层31上设置第二绝缘层32，并采用沉积金属钼后通过曝光、刻蚀得到栅极层33。在第二绝缘层32上刻蚀出与第一源漏极层71连通的第一通道73和第二通道74，如图4所示，第一通道73和第二通道74穿过多晶硅层34，在第一通道73和第二通道74的端部分别刻蚀出电性连接孔，并在两个电性连接孔处沉积钛铝钛复合层作为第二源极721和第二漏极722，使第二源极721和第一源极711导通，第二漏极722和第一漏极712导通。第一源极711和第一漏极712用于与IC端走线连接以形成第一电流回路。通过将第一源漏极层71和第二源漏极层72设置在多晶硅层34的上下方，并在多晶硅层34上打孔可以增大第一源漏极层71和第二源漏极层72的线路与多晶硅层34的接触面积，有效降低接触阻抗，避免形成接触不良，提高产品合格率。
最后，参见图4，可以在第二绝缘层32上沉积平坦层40，通过平坦层40覆盖第二源极721和第二漏极722。第二源极721和第二漏极722用于与IC端走线连接以形成第二电流回路，第一电流回路和第二电流回路相对IC端形成对向补偿。
本发明的显示模组100的制备方法，通过将第一源漏极层71设置在多晶硅层34下方，使第一源漏极层71和第二源漏极层72形成对向补偿方式，进一步提高显示模组100补偿均匀性，保证显示模组100的亮度和均匀度统一。同时，该制备方法减少了光罩的使用数量，减少显示模组100的膜层的层数，有效降低成本和工艺难度。
根据本发明的一个实施例，该制备方法还包括：
在平坦层40上沉积像素定义层，且像素定义层内刻蚀有阴极层；
在像素定义层上刻蚀出阳极层60，且阳极层60与第二漏极722连接。
也就是说，如图4所示，在本发明的显示模组100的制备方法中，可以在平坦层40上沉积像素定义层，像素定义层和平坦层40分别为有机膜层。其中，像素定义层内可以刻蚀出阴极层。像素定义层可以通过刻蚀和沉积手段可以刻蚀出阳极层60，阳极层60沉积在平坦层40上，并且阳极层60分别与第一像素层51和第二像素层52连接，阳极层60的底部与第二漏极722走线连通。
本发明第三方面提供一种电子设备包括上述实施例中的显示模组100。本申请的电子设备可以是手机、电脑、电视等电子产品。由于根据本发明实施例的显示模组100具有上述技术效果，因此，根据本发明实施例的电子设备也应就有相应的技术效果，即本发明实施例的电子设备通过采用该显示模组100，可以有效解决电子设备的压降问题，保证显示模组100的亮度和均匀度统一，提升用户体验。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种显示模组，其特征在于，包括：
基层；
无机层，所述无机层设于所述基层的第一侧，所述无机层内设有间隔开布置的第一源极和第一漏极，所述第一源极和所述第一漏极用于与IC端走线连接以形成第一电流回路；
第一绝缘层，所述第一绝缘层设于所述无机层上，所述第一绝缘层内设有多晶硅层；
第二绝缘层，所述第二绝缘层设于所述无机层上，所述第二绝缘层内设有栅极层；
平坦层，所述平坦层设于所述第二绝缘层上，所述平坦层内设有间隔开布置的第二源极和第二漏极，所述第二源极和所述第二漏极用于与所述IC端走线连接以形成第二电流回路，所述第一电流回路和所述第二电流回路相对所述IC端形成对向补偿，所述第二源极与所述第一源极相对设置，且所述第二源极依次穿过所述第二绝缘层、所述第一绝缘层和所述多晶硅层与所述第一源极电连接；所述第二漏极与所述第一漏极相对设置，且所述第二漏极依次穿过所述第二绝缘层、所述第一绝缘层和所述多晶硅层与所述第一漏极电连接。
2.根据权利要求1所述的显示模组，其特征在于，还包括：
像素定义层，所述像素定义层设于所述平坦层上；
阳极层，所述阳极层设于所述像素定义层内，且与所述第二漏极连接；
阴极层，所述阴极层设于所述像素定义层上。
3.根据权利要求1所述的显示模组，其特征在于，所述第一源极和所述第二源极之间形成有用于走线的第一通道，所述第一漏极和所述第二漏极之间形成有用于走线的第二通道。
4.根据权利要求3所述的显示模组，其特征在于，所述栅极层设于所述第一通道和所述第二通道之间。
5.根据权利要求1所述的显示模组，其特征在于，所述第二绝缘层包括：
第一无机膜层，所述第一无机膜层设于所述第一绝缘层上，所述第一无机膜层内设有第一栅极；
第二无机膜层，所述第二无机膜层设于所述第一无机膜层上，所述第二无机膜层内设有第二栅极，所述第一栅极和所述第二栅极形成为所述栅极层。
6.根据权利要求1所述的显示模组，其特征在于，所述基层包括：
第一有机膜层；
第一阻挡层，所述第一阻挡层设于所述第一有机膜层上；
第二有机膜层，所述第二有机膜层设于所述第一阻挡层上；
第二阻挡层，所述第二阻挡层设于所述第二有机膜层上，所述第一源极和所述第一漏极间隔开设于所述第二阻挡层上。
7.根据权利要求2所述的显示模组，其特征在于，所述阳极层将所述像素定义层分隔为第一像素层和第二像素层，所述第一像素层和所述第二像素层分别设于所述平坦层上，所述阳极层分别与所述第一像素层和所述第二像素层连接，且所述阳极层设于所述平坦层上。
8.一种显示模组的制备方法，其特征在于，包括：
在基层上刻蚀得到第一源极和第一漏极；
在所述基层上沉积无机层，以覆盖所述第一源极和所述第一漏极，所述第一源极和所述第一漏极用于与IC端走线连接以形成第一电流回路；
在所述无机层上设置第一绝缘层，并在所述第一绝缘层内刻蚀出多晶硅层；
在所述第一绝缘层上设置第二绝缘层，并在所述第二绝缘层内刻蚀出栅极层；
在所述第二绝缘层上沉积第二源极和第二漏极，并将所述第二源极和所述第一源极导通，所述第二漏极和所述第一漏极导通；
在所述第二绝缘层上沉积平坦层，以覆盖所述第二源极和所述第二漏极，所述第二源极和所述第二漏极用于与所述IC端走线连接以形成第二电流回路，所述第一电流回路和所述第二电流回路相对所述IC端形成对向补偿。
9.根据权利要求8所述的显示模组的制备方法，其特征在于，在所述第二绝缘层上沉积平坦层之后，还包括：
在所述平坦层上沉积像素定义层，且所述像素定义层内刻蚀有阴极层；
在所述像素定义层上刻蚀出阳极层，且所述阳极层与所述第二漏极连接。
10.一种电子设备，其特征在于，包括权利要求1-7中任一项所述的显示模组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110107036.XA CN113035912B (zh) | 2021-01-26 | 2021-01-26 | 显示模组、电子设备及显示模组的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110107036.XA CN113035912B (zh) | 2021-01-26 | 2021-01-26 | 显示模组、电子设备及显示模组的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035912A CN113035912A (zh) | 2021-06-25 |
| CN113035912B true CN113035912B (zh) | 2022-02-25 |
Family
ID=76459548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110107036.XA Active CN113035912B (zh) | 2021-01-26 | 2021-01-26 | 显示模组、电子设备及显示模组的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035912B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190006521A1 (en) * | 2017-06-30 | 2019-01-03 | Lg Display Co., Ltd. | Display Device and Method for Manufacturing the Same |
| US20190355799A1 (en) * | 2018-05-18 | 2019-11-21 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and display device including the same |
| US20200185423A1 (en) * | 2018-12-04 | 2020-06-11 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method thereof and display device |
| CN111754872A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其制备方法 |
-
2021
- 2021-01-26 CN CN202110107036.XA patent/CN113035912B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190006521A1 (en) * | 2017-06-30 | 2019-01-03 | Lg Display Co., Ltd. | Display Device and Method for Manufacturing the Same |
| US20190355799A1 (en) * | 2018-05-18 | 2019-11-21 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and display device including the same |
| US20200185423A1 (en) * | 2018-12-04 | 2020-06-11 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method thereof and display device |
| CN111754872A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示装置及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035912A (zh) | 2021-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| US11552148B2 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
| AU2020239614B2 (en) | Display panel and manufacturing method thereof, and display device | |
| WO2022267531A1 (zh) | 显示基板及其制备方法、显示面板 | |
| US20240023388A1 (en) | Display panel and electronic device | |
| CN109671722B (zh) | 有机发光二极管阵列基板及其制造方法 | |
| CN215896392U (zh) | 一种显示基板、显示面板 | |
| CN113921585A (zh) | 显示面板及其制备方法 | |
| US10790351B2 (en) | Conductive lead arrangement for display substrate and manufacturing method thereof, and display device | |
| CN111755462B (zh) | 阵列基板及其制造方法 | |
| CN113192980A (zh) | 一种阵列基板结构、显示装置及阵列基板结构的制备方法 | |
| CN115347001A (zh) | 阵列基板及显示面板 | |
| US20240213257A1 (en) | Array Substrate and Preparation Method Thereof and Display Device | |
| CN113035912B (zh) | 显示模组、电子设备及显示模组的制备方法 | |
| US20240038783A1 (en) | Display device and manufacturing method thereof | |
| CN111769138B (zh) | 阵列基板及其制造方法 | |
| KR20150076485A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| CN114361185A (zh) | 显示面板及其制备方法、显示装置 | |
| CN210429813U (zh) | 显示背板和显示装置 | |
| CN112331678A (zh) | 显示基板、其制作方法及显示面板、显示装置 | |
| US20240196695A1 (en) | Display panel, manufacturing method thereof, and electronic device | |
| CN112164700B (zh) | 阵列基板和显示面板 | |
| CN113540129B (zh) | 显示面板及其制备方法、显示装置 | |
| CN220965497U (zh) | 一种金属氧化物oled阵列基板结构 | |
| CN210692543U (zh) | 显示基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |