CN113921585A - 显示面板及其制备方法 - Google Patents

显示面板及其制备方法 Download PDF

Info

Publication number
CN113921585A
CN113921585A CN202111523845.5A CN202111523845A CN113921585A CN 113921585 A CN113921585 A CN 113921585A CN 202111523845 A CN202111523845 A CN 202111523845A CN 113921585 A CN113921585 A CN 113921585A
Authority
CN
China
Prior art keywords
layer
sub
cathode layer
pixels
auxiliary cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111523845.5A
Other languages
English (en)
Other versions
CN113921585B (zh
Inventor
邬可荣
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202111523845.5A priority Critical patent/CN113921585B/zh
Publication of CN113921585A publication Critical patent/CN113921585A/zh
Application granted granted Critical
Publication of CN113921585B publication Critical patent/CN113921585B/zh
Priority to US18/077,210 priority patent/US20230189606A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种显示面板及其制备方法，其中，该显示面板包括阵列基板，阵列基板具有多个像素，每一像素包括开口区和非开口区，在像素的开口区设有依次层叠的阳极层、发光层以及阴极层，其中，在像素的非开口区设有依次层叠的辅助阴极层和阴极层，像素的开口区和非开口区的阴极层连接，辅助阴极层与阳极层间隔设置。通过上述方式，本申请中的显示面板在保证其阴极层具有良好的透光性的同时，还能够使该阴极层具有较好的导电性，进而能够保证较好的显示效果。

Description

显示面板及其制备方法
技术领域
本申请涉及电致发光技术领域，特别是涉及显示面板及其制备方法。
背景技术
在显示技术领域，由于OLED（Organic Light Emitting Diode，有机电致发光器件）显示装置具有主动发光、反应快、视角广、亮度高、色彩饱和、轻薄、可弯曲和成本低等优点，正逐步取代LCD（Liquid Crystal Display，液晶显示器）成为主流的平板显示技术。按照出光方向，OLED基板可以分为底发射OLED（相对于基板向下发光）和顶发射OLED（相对于基板向上发光）等。其中，对于顶发射OLED，由于出光方向在阴极一侧，因此阴极的设计对显示性能有至关重要的影响。
然而，目前的设计中，在使阴极具有较好的透光性的同时，还满足较好的导电性要求，尚存在较大的难度。例如，为了满足透光性要求，则必然要求阴极的厚度较薄，但此时阴极的电阻较大，不仅会导致电压上升、功耗增大，而且还会导致阴极上各处电压分布不均匀，出现亮度不均匀的问题。
发明内容
本申请主要解决的技术问题是提供一种显示面板及其制备方法，以解决现有技术中的显示面板在其阴极较薄，以满足较好的透光性时，阴极阻抗较高，显示效果较差的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种显示面板，包括阵列基板，阵列基板具有多个像素，每一像素包括开口区和非开口区，在像素的开口区设有依次层叠的阳极层、发光层以及阴极层，其中，在像素的非开口区设有依次层叠的辅助阴极层和阴极层，像素的开口区和非开口区的阴极层连接，辅助阴极层与阳极层间隔设置。
其中，像素包括子像素，子像素为R子像素、G子像素以及B子像素，每一子像素对应一开口区以及一非开口区，每一子像素对应的非开口区形成有辅助阴极层，相邻的辅助阴极层相连接在一起，形成环绕每一子像素的辅助阴极环，多个辅助阴极环形成网格状的辅助阴极层。
其中，像素包括子像素，子像素为R子像素、G子像素、B子像素以及W子像素，每一子像素对应一开口区以及一非开口区，R子像素、G子像素、B子像素以及W子像素依次相邻设置，且设置有多行，从而形成阵列排布，辅助阴极层设置于相邻两行的子像素之间的非开口区，或者辅助阴极层设置于边缘行的子像素位于边缘处的非开口区。
其中，显示面板还包括像素定义层，像素定义层设置在阵列基板上，且像素定义层上形成有暴露阳极层的第一通孔，阳极层形成在第一通孔的底部，发光层形成在阳极层及第一通孔的孔壁上，阴极层形成在发光层上。
其中，像素定义层上形成有暴露至少部分辅助阴极层的第二通孔，辅助阴极层形成在第二通孔的底部，阴极层形成在辅助阴极层和第二通孔的孔壁上。
其中，在像素定义层上对应于辅助阴极层形成有导电通孔或导电金属柱，阴极层藉由导电通孔或导电金属柱连接至辅助阴极层。
其中，辅助阴极层与阳极层同层间隔设置。
其中，辅助阴极层和阳极层的制成材料相同。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示面板的制备方法，其中，该制备方法包括：提供一阵列基板，在阵列基板上形成间隔设置的阳极层和辅助阴极层；在阳极层上形成发光层；在发光层和辅助阴极层上形成阴极层。
其中，提供一阵列基板，在阵列基板上形成间隔设置的阳极层和辅助阴极层的步骤之后，在阳极层上形成发光层的步骤之前，还包括：在阵列基板上形成像素定义层，并正对阳极层和辅助阴极层在像素定义层上分别形成暴露阳极层的第一通孔和暴露至少部分辅助阴极层的第二通孔；在发光层和辅助阴极层上形成阴极层的步骤包括：在发光层、像素定义层、第一通孔的孔壁、第二通孔的孔壁以及辅助阴极层上形成阴极层。
本申请的有益效果是：区别于现有技术的情况，本申请提供的显示面板在其像素的非开口区设有依次层叠的辅助阴极层和阴极层，而像素的开口区和非开口区的阴极层连接，辅助阴极层与阳极层间隔设置，从而能够借助于连接辅助阴极层有效提高阴极层的电导率，以降低阴极层的整体阻抗，也便无需采用增加阴极层的厚度来满足显示面板的导电性，因此，在保证阴极层具有良好的透光性的同时，还能够使该阴极层具有较好的导电性，进而能够保证较好的显示效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请显示面板一实施方式的结构示意图；
图2是图1中显示面板一具体实施例的横截面俯视图；
图3是图1中显示面板另一具体实施例的横截面俯视图；
图4a是本申请显示面板的制备方法第一实施方式的流程示意图；
图4b-图4f是图4a中S21-S23对应的一实施方式的的结构示意图；
图5是本申请显示面板的制备方法第二实施方式的流程示意图；
图6是本申请OLED显示器一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-图3，其中，图1是本申请显示面板一实施方式的结构示意图，图2是图1中显示面板一具体实施例的横截面俯视图，图3是图1中显示面板另一具体实施例的横截面俯视图。在本实施例中，该显示面板10包括：阵列基板11、阳极层12、辅助阴极层13、发光层15以及阴极层16。
具体地，阵列基板11具有多个像素，且每一像素包括开口区和非开口区，而阳极层12、发光层15以及阴极层16具体是依次层叠设置于像素的开口区。
进一步地，在像素的非开口区还设有依次层叠的辅助阴极层13和阴极层16，且像素的开口区和非开口区的阴极层16连接，从而使阴极层16能够与辅助阴极层13实现连接，而辅助阴极层13与阳极层12间隔设置。
需说明的是，像素的开口区域具体是指每一像素的配线部、晶体管部（通常采用黑色矩阵隐藏）后的光线能够通过的透光区域；而非开口区域则是每一个像素的配线部、晶体管部（通常采用黑色矩阵隐藏）后的光线不能通过的部分区域，而无法透光的区域。
上述方案，通过将阴极层16连接至与阳极层12间隔设置的辅助阴极层13，能够有效提高阴极层16的电导率，从而降低阴极层16的整体阻抗，也便无需采用增加阴极层16的厚度来满足显示面板10的导电性，因此，在保证阴极层16具有良好的透光性的同时，还能够使该阴极层16具有较好的导电性，进而能够保证较好的显示效果。
在一实施例中，阵列基板11具体包括TFT（Thin Film Transistor，薄膜晶体管）层111和基板112，比如，玻璃基板112或其他任一合理材质的基板112上。且该阵列基板11具体用于对显示面板10中的每一像素点进行驱动。因而相应的阳极层12具体是设置在阵列基板11的一侧面上，以能够接收阵列基板11对应发送的信号输入。
在一实施例中，像素进一步包括子像素，该子像素具体为R子像素、G子像素以及B子像素，且其中的每一子像素对应一开口区以及一非开口区，而每一子像素对应的非开口区形成有辅助阴极层13，相邻的辅助阴极层13相连接在一起，形成环绕每一子像素的辅助阴极环，而多个辅助阴极环形成网格状的辅助阴极层13。
在一实施例中，阳极层12具体包括多个阳电极，而多个阳电极相互间隔设置在阵列基板11上。且发光层15进一步包括与多个子像素一一对应的发光子单元，而其中的每一发光子单元均设置在一个阳电极上。
可理解的是，如图2所示，为方便说明，图2具体可理解为尚未整板铺设阴极层16的显示面板10的俯视图。则由此可知，该子像素具体可对应呈Pentile（三基色子像素的排列方式，其中，红和蓝的占用面积是绿的二倍）排列或Diamond（钻石状）排列。而为方便说明，发光层15分别可对应R子像素、G子像素以及B子像素包括R发光子单元151、G发光子单元152以及B发光子单元153。且呈网格状的辅助阴极层13中的每一网格内均分布有一子像素，并对应包括一发光子单元，以能够更有效地降低连接至辅助阴极层13的阴极层16的阻抗，并提高阴极层16显示的均一性。
且该子像素还可以为R子像素、G子像素、B子像素以及W子像素，而其中的每一子像素对应一开口区以及一非开口区，R子像素、G子像素、B子像素以及W子像素依次相邻设置，且设置有多行，从而形成阵列排布。辅助阴极层13进一步设置于相邻两行的子像素之间的非开口区，或者辅助阴极层13设置于边缘行的子像素位于边缘处的非开口区。
可理解的是，如图3所示，为方便说明，图3也可理解为尚未整板铺设阴极层16的显示面板10的俯视图。同理可知，发光层15具体还可以包括多个呈阵列排布的R发光子单元151、G发光子单元152以及B发光子单元153以及W发光子单元154，且其中的每相邻两行或两列的子像素之间由辅助阴极层13隔开，或位于边缘行的子像素位于边缘处的非开口区。
在一实施例中，显示面板10还包括像素定义层14，像素定义层14具体设置在阵列基板11上，且该像素定义层14上形成有暴露阳极层12的第一通孔，而阳极层12具体是形成在第一通孔的底部，发光层15又进一步形成在阳极层12，也即第一通孔的底部及第一通孔的孔壁上，阴极层16进而形成在发光层15上。
进一步地，在一实施例中，像素定义层上形成有暴露至少部分辅助阴极层13的第二通孔，而辅助阴极层13形成在第二通孔的底部，阴极层16进一步形成在辅助阴极层13，也即第二通孔的底部和第二通孔的孔壁上，从而使得阴极层16能够与辅助阴极层13实现连接。
进一步地，在一实施例中，阳极层12具体包括多个阳电极，而多个阳电极相互间隔设置在阵列基板11上。且发光层15进一步包括与多个子像素一一对应的发光子单元，而其中的每一发光子单元均设置在一个阳电极及其对应的第一通孔的孔壁上。
优选地，在像素定义层上形成有暴露全部辅助阴极层13的第二通孔，且辅助阴极层13形成在第二通孔的底部，阴极层16进一步形成在辅助阴极层13和第二通孔的孔壁上。
可理解的是，通过对应于辅助阴极层13在像素定义层上形成第二通孔，以能够有效将对应形成在与辅助阴极层13间隔设置的阳极层12，也即多个阳电极上的每相邻两个发光子单元隔开，从而能够通过凹陷设计有效阻挡相邻子像素的混光的干扰，以能够保证对应制成的显示面板10具有良好的显示效果。
在一实施例中，在像素定义层上还可以对应于辅助阴极层13形成有导电通孔或导电金属柱，且阴极层16连接至该导电通孔或导电金属柱，比如，导电铜柱或导电铝柱，并藉由该导电通孔或导电金属柱连接至辅助阴极层13。
在一实施例中，辅助阴极层13具体是与阳极层12同层间隔设置，以在将阴极层16连接至辅助阴极层13时，能够有效降低阴极层16的阻抗。而在其他实施例中，该辅助阴极层13还可以设置在阳极层12和像素定义层背离阵列基板11的一侧面之间，本申请对此不做限定。
在一实施例中，阴极层16具体是由像素定义层14背离阵列基板11的一侧，整板覆盖在辅助阴极层13、像素定义层14、第一通孔的孔壁、第二通孔的孔壁以及发光层15上，以能够对应连接至辅助阴极层13上。
在一实施例中，辅助阴极层13制成材料具体是与阳极层12的制成材料相同，以能够采用同一制备流程同步制得到阳极层12和辅助阴极层13，以能够尽可能的减少显示面板10的整体制备成本。
在一实施例中，显示面板10还包括封装层17，且封装层17设置在阴极层16上，以能够对阴极层16进行封装防护，并隔绝水氧。
本申请还提供了一种显示面板的制备方法，请参阅图4a-图4f，其中，图4a是本申请显示面板的制备方法第一实施方式的流程示意图，图4b-图4f是图4a中S21-S23对应的一实施方式的的结构示意图。本实施例包括如下步骤：
S21：提供一阵列基板，在阵列基板上形成间隔设置的阳极层和辅助阴极层。
具体地，如图4b所示，在提供了阵列基板31后，在阵列基板31上依次间隔形成阳极层32和辅助阴极层33，比如，通过成膜，曝光显影，刻蚀等制备流程同步形成阳极层32和辅助阴极层33的设计线路图案，以使阳极层32和辅助阴极层33间隔设置，而不相互连通。且通过同步制成阳极层32和辅助阴极层33，以能够尽可能的减少显示面板的整体制备成本。
在一实施例中，阵列基板31具体包括薄膜晶体管层311和基板312，比如，玻璃基板312或其他任一合理材质的基板312上。且该阵列基板31具体用于对显示面板中的每一像素点进行驱动。因而相应的阳极层32具体是设置在阵列基板31的一侧面上，以能够接收阵列基板31对应发送的信号输入。
其中，阵列基板31具有多个像素，其中的每一像素包括开口区和非开口区，而阳极层32具体是设置于像素的开口区，且辅助阴极层33设置在像素的非开口区。
S22：在阳极层上形成发光层。
进一步地，如图4c和图4d所示，在阳极层32上沉积制成发光层35，比如，采用FMMmask（掩膜板）蒸镀工艺，在阳极层32上形成发光层35。
S23：在发光层和辅助阴极层上形成阴极层。
进一步地，如图4e所示，通过open mask（开放式模板）工艺，同步在发光层35和辅助阴极层33上制得阴极层36，并使阴极层36连接至辅助阴极层33。
进一步地，在一实施例中，如图4f所示，在上述S23之后，具体还包括：在阴极层36上形成封装层37，以对阴极层36进行防护，并隔绝水氧。
请继续参阅图5，图5是本申请显示面板的制备方法第二实施方式的流程示意图。本实施例的显示面板的制备方法是图4a中的显示面板的制备方法的一细化实施例的流程示意图，本实施例包括如下步骤：
S41：提供一阵列基板，在阵列基板上形成间隔设置的阳极层和辅助阴极层。
其中，S41和S42与图4a中的S21和S22相同，具体请参阅S21和S22及其相关的文字描述，在此不再赘述。
S42：在阵列基板上形成像素定义层，并正对阳极层和辅助阴极层在像素定义层上分别形成暴露阳极层的第一通孔和暴露至少部分辅助阴极层的第二通孔。
具体地，如图4c所示，在阵列基板31上形成像素定义层34，并正对阳极层32和辅助阴极层33，依次在像素定义层34上分别形成暴露阳极层32的第一通孔和暴露至少部分辅助阴极层33，且优选为暴露全部辅助阴极层33的第二通孔。
S43：在阳极层上形成发光层。
进一步地，如图4d所示，采用FMM mask（掩膜板）蒸镀工艺，在阳极层32上形成发光层35。
在一实施例中，像素进一步包括子像素，该子像素具体为R子像素、G子像素以及B子像素，且其中的每一子像素对应一开口区以及一非开口区，而每一子像素对应的非开口区形成有辅助阴极层33，相邻的辅助阴极层33相连接在一起，形成环绕每一子像素的辅助阴极环，而多个辅助阴极环形成网格状的辅助阴极层33。
在一实施例中，阳极层32具体包括多个阳电极，而多个阳电极相互间隔设置在阵列基板31上。且发光层35进一步包括与多个子像素一一对应的发光子单元，而其中的每一发光子单元均设置在一个阳电极上。
可理解的是，如图2所示，为方便说明，图2具体可理解为尚未整板铺设阴极层36的显示面板10的俯视图。则由此可知，该子像素具体可对应呈Pentile（三基色子像素的排列方式，其中，红和蓝的占用面积是绿的二倍）排列或Diamond（钻石状）排列。而为方便说明，发光层35分别可对应R子像素、G子像素以及B子像素包括R发光子单元351、G发光子单元352以及B发光子单元353。且呈网格状的辅助阴极层33中的每一网格内均分布有一子像素，并对应包括一发光子单元，以能够更有效地降低连接至辅助阴极层33的阴极层36的阻抗，并提高阴极层36显示的均一性。
且该子像素还可以为R子像素、G子像素、B子像素以及W子像素，而其中的每一子像素对应一开口区以及一非开口区，R子像素、G子像素、B子像素以及W子像素依次相邻设置，且设置有多行，从而形成阵列排布。辅助阴极层33进一步设置于相邻两行的子像素之间的非开口区，或者辅助阴极层33设置于边缘行的子像素位于边缘处的非开口区。
可理解的是，如图3所示，为方便说明，图3也可理解为尚未整板铺设阴极层36的显示面板10的俯视图。同理可知，发光层35具体还可以包括多个呈阵列排布的R发光子单元351、G发光子单元352以及B发光子单元353以及W发光子单元354，且其中的每相邻两行或两列的子像素之间由辅助阴极层33隔开，或位于边缘行的子像素位于边缘处的非开口区。
S44：在发光层、像素定义层、第一通孔的孔壁、第二通孔的孔壁以及辅助阴极层上形成阴极层。
进一步地，如图4e所示，通过open mask（开放式模板）工艺，由像素定义层34背离阵列基板31的一侧整板形成阴极层36，以使阴极层36整板覆盖于辅助阴极层33、像素定义层34、第一通孔的孔壁、第二通孔的孔壁以及发光层35上，以使阴极层36能够连接至辅助阴极层33。
而在其他实施例中，在像素定义层上还可以对应于辅助阴极层33形成有导电通孔或导电金属柱，且阴极层36连接至该导电通孔或导电金属柱，比如，导电铜柱或导电铝柱，并藉由该导电通孔或导电金属柱连接至辅助阴极层33。
进一步地，在一实施例中，上述S43具体还包括：在阳极层32上及其对应的第一通孔的孔壁上依次沉积空穴注入层、空穴传输层、第一空穴阻挡层、电子阻挡层，以能够在电子阻挡层上形成发光层35。
进一步地，在一实施例中，上述S44具体还包括：在辅助阴极层33、像素定义层34、第一通孔的孔壁、第二通孔的孔壁以及发光层35上依次沉积第二空穴阻挡层、电子传输层、电子注入层，以能够在电子注入层上形成阴极层36。
本申请还提供了一种电子装置，请参阅图6，图6是本申请OLED显示器一实施方式的结构示意图。其中，该OLED显示器51包括相互电连接的电路基板511以及设置在电路基板511上的显示面板512。
需说明的是，电路基板511具体用于为显示面板512提供电源、驱动电压，与外部器件或设备实现电连接的电路逻辑线路，而本实施例所阐述的显示面板512为上述实施例中任一项所阐述的显示面板10，在此就不再赘述。
区别于现有技术的情况，本申请提供的显示面板在其像素的非开口区设有依次层叠的辅助阴极层和阴极层，而像素的开口区和非开口区的阴极层连接，辅助阴极层与阳极层间隔设置，从而能够借助于连接辅助阴极层有效提高阴极层的电导率，以降低阴极层的整体阻抗，也便无需采用增加阴极层的厚度来满足显示面板的导电性，因此，在保证阴极层具有良好的透光性的同时，还能够使该阴极层具有较好的导电性，进而能够保证较好的显示效果。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种显示面板，包括阵列基板，所述阵列基板具有多个像素，每一所述像素包括开口区和非开口区，在所述像素的所述开口区设有依次层叠的阳极层、发光层以及阴极层，其特征在于，
在所述像素的所述非开口区设有依次层叠的辅助阴极层和阴极层，所述像素的所述开口区和所述非开口区的阴极层连接，所述辅助阴极层与所述阳极层间隔设置。
2.根据权利要求1所述的显示面板，其特征在于，所述像素包括子像素，所述子像素为R子像素、G子像素以及B子像素，每一所述子像素对应一所述开口区以及一所述非开口区，每一所述子像素对应的所述非开口区形成有所述辅助阴极层，相邻的所述辅助阴极层相连接在一起，形成环绕每一所述子像素的辅助阴极环，多个所述辅助阴极环形成网格状的所述辅助阴极层。
3.根据权利要求1所述的显示面板，其特征在于，所述像素包括子像素，所述子像素为R子像素、G子像素、B子像素以及W子像素，每一所述子像素对应一所述开口区以及一所述非开口区，所述R子像素、G子像素、B子像素以及W子像素依次相邻设置，且设置有多行，从而形成阵列排布，所述辅助阴极层设置于相邻两行的所述子像素之间的所述非开口区，或者所述辅助阴极层设置于边缘行的所述子像素位于边缘处的所述非开口区。
4.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括像素定义层，所述像素定义层设置在所述阵列基板上，且所述像素定义层上形成有暴露所述阳极层的第一通孔，所述阳极层形成在所述第一通孔的底部，所述发光层形成在所述阳极层及所述第一通孔的孔壁上，所述阴极层形成在所述发光层上。
5.根据权利要求4所述的显示面板，其特征在于，
所述像素定义层上形成有暴露至少部分所述辅助阴极层的第二通孔，所述辅助阴极层形成在所述第二通孔的底部，所述阴极层形成在所述辅助阴极层和所述第二通孔的孔壁上。
6.根据权利要求4所述的显示面板，其特征在于，
在所述像素定义层上对应于所述辅助阴极层形成有导电通孔或导电金属柱，所述阴极层藉由所述导电通孔或导电金属柱连接至所述辅助阴极层。
7.根据权利要求1-6中任一项所述的显示面板，其特征在于，所述辅助阴极层与所述阳极层同层间隔设置。
8.根据权利要求1-6中任一项所述的显示面板，其特征在于，
所述辅助阴极层和所述阳极层的制成材料相同。
9.一种显示面板的制备方法，其特征在于，所述制备方法包括：
提供一阵列基板，在所述阵列基板上形成间隔设置的阳极层和辅助阴极层；
在所述阳极层上形成发光层；
在所述发光层和辅助阴极层上形成阴极层。
10.根据权利要求9所述的制备方法，其特征在于，所述提供一阵列基板，在所述阵列基板上形成间隔设置的阳极层和辅助阴极层的步骤之后，所述在所述阳极层上形成发光层的步骤之前，还包括：
在所述阵列基板上形成像素定义层，并正对所述阳极层和所述辅助阴极层在所述像素定义层上分别形成暴露所述阳极层的第一通孔和暴露至少部分所述辅助阴极层的第二通孔；
所述在所述发光层和辅助阴极层上形成阴极层的步骤包括：
在所述发光层、所述像素定义层、所述第一通孔的孔壁、所述第二通孔的孔壁以及所述辅助阴极层上形成所述阴极层。
CN202111523845.5A 2021-12-14 2021-12-14 显示面板及其制备方法 Active CN113921585B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111523845.5A CN113921585B (zh) 2021-12-14 2021-12-14 显示面板及其制备方法
US18/077,210 US20230189606A1 (en) 2021-12-14 2022-12-07 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111523845.5A CN113921585B (zh) 2021-12-14 2021-12-14 显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN113921585A true CN113921585A (zh) 2022-01-11
CN113921585B CN113921585B (zh) 2022-06-07

Family

ID=79249182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111523845.5A Active CN113921585B (zh) 2021-12-14 2021-12-14 显示面板及其制备方法

Country Status (2)

Country Link
US (1) US20230189606A1 (zh)
CN (1) CN113921585B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706249A (zh) * 2022-06-07 2022-07-05 惠科股份有限公司 显示面板及显示装置
CN115020618A (zh) * 2022-06-23 2022-09-06 武汉华星光电半导体显示技术有限公司 一种透明显示面板
CN115084212A (zh) * 2022-07-27 2022-09-20 武汉华星光电半导体显示技术有限公司 像素单元
CN115207248A (zh) * 2022-07-15 2022-10-18 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN116075171A (zh) * 2023-03-28 2023-05-05 惠科股份有限公司 显示面板及其制备方法
CN116887616A (zh) * 2023-07-11 2023-10-13 滁州惠科光电科技有限公司 显示面板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204257650U (zh) * 2014-12-30 2015-04-08 京东方科技集团股份有限公司 显示基板、显示面板和掩膜板
CN107565048A (zh) * 2017-08-24 2018-01-09 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN107731883A (zh) * 2017-11-17 2018-02-23 深圳市华星光电半导体显示技术有限公司 Oled显示器及其制作方法
CN110192282A (zh) * 2019-04-18 2019-08-30 京东方科技集团股份有限公司 显示基板、显示设备和制造显示基板的方法
CN112635693A (zh) * 2021-01-05 2021-04-09 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN113257854A (zh) * 2020-05-06 2021-08-13 广东聚华印刷显示技术有限公司 显示面板及其制备方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204257650U (zh) * 2014-12-30 2015-04-08 京东方科技集团股份有限公司 显示基板、显示面板和掩膜板
CN107565048A (zh) * 2017-08-24 2018-01-09 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN107731883A (zh) * 2017-11-17 2018-02-23 深圳市华星光电半导体显示技术有限公司 Oled显示器及其制作方法
CN110192282A (zh) * 2019-04-18 2019-08-30 京东方科技集团股份有限公司 显示基板、显示设备和制造显示基板的方法
CN113257854A (zh) * 2020-05-06 2021-08-13 广东聚华印刷显示技术有限公司 显示面板及其制备方法、显示装置
CN112635693A (zh) * 2021-01-05 2021-04-09 Tcl华星光电技术有限公司 一种阵列基板及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
于军胜 等: "《OLED显示基础及产业化》", 28 February 2015 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706249A (zh) * 2022-06-07 2022-07-05 惠科股份有限公司 显示面板及显示装置
CN114706249B (zh) * 2022-06-07 2022-09-20 惠科股份有限公司 显示面板及显示装置
CN115020618A (zh) * 2022-06-23 2022-09-06 武汉华星光电半导体显示技术有限公司 一种透明显示面板
CN115020618B (zh) * 2022-06-23 2024-03-05 武汉华星光电半导体显示技术有限公司 一种透明显示面板
CN115207248A (zh) * 2022-07-15 2022-10-18 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN115207248B (zh) * 2022-07-15 2024-01-19 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN115084212A (zh) * 2022-07-27 2022-09-20 武汉华星光电半导体显示技术有限公司 像素单元
CN116075171A (zh) * 2023-03-28 2023-05-05 惠科股份有限公司 显示面板及其制备方法
CN116887616A (zh) * 2023-07-11 2023-10-13 滁州惠科光电科技有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US20230189606A1 (en) 2023-06-15
CN113921585B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN113921585B (zh) 显示面板及其制备方法
US11522152B2 (en) Display panel and fabrication method thereof, and display apparatus
CN109713162B (zh) 一种显示面板及显示装置
CN107464831B (zh) 一种像素结构及显示装置
JP3993129B2 (ja) 有機電界発光素子
KR100642490B1 (ko) 유기전계발광 소자 및 그 제조방법
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
CN109728065B (zh) 显示基板及其制备方法、显示装置
US11239282B2 (en) Pixel structure and fabrication method thereof, display substrate and display apparatus
CN107579102A (zh) 显示面板及显示装置
US11994778B2 (en) Color filter substrate and display panel
US11594579B2 (en) Display substrates, display devices and methods of forming display substrates and devices
WO2019233391A1 (zh) Oled基板及显示面板、显示装置
JP2005196167A (ja) 有機電界発光素子
CN110581160B (zh) 一种显示基板及其制备方法、显示装置
US9312310B2 (en) Display panel, fabricating method thereof and display device
US20190363144A9 (en) Array substrate including a resistance reducing component, method for fabricating the array substrate, and display device
CN109742260A (zh) 显示基板及其制备方法、显示装置
US20210234118A1 (en) Display substrate, display apparatus, and method of fabricating display substrate
CN112542495A (zh) 显示面板与显示装置
CN112673476A (zh) 显示基板和显示装置
CN113327986B (zh) 一种门电极发光三极管显示器
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
US20220013745A1 (en) Encapsulating cover plate, fabrication method thereof, display panel and fabrication method thereof
CN112864207A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant