CN112967998A - 显示基板及其制备方法、显示面板及显示装置 - Google Patents

显示基板及其制备方法、显示面板及显示装置 Download PDF

Info

Publication number
CN112967998A
CN112967998A CN202110152297.3A CN202110152297A CN112967998A CN 112967998 A CN112967998 A CN 112967998A CN 202110152297 A CN202110152297 A CN 202110152297A CN 112967998 A CN112967998 A CN 112967998A
Authority
CN
China
Prior art keywords
active layer
insulating layer
layer
contact hole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110152297.3A
Other languages
English (en)
Other versions
CN112967998B (zh
Inventor
杨维
袁广才
宁策
卢鑫泓
周天民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110152297.3A priority Critical patent/CN112967998B/zh
Publication of CN112967998A publication Critical patent/CN112967998A/zh
Application granted granted Critical
Publication of CN112967998B publication Critical patent/CN112967998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种显示基板及其制备方法、显示面板及显示装置。所述制备方法包括：提供衬底；在衬底上形成所述第一有源层；在第一有源层上形成第一绝缘层；在第一绝缘层上形成第二有源层；在第二有源层上形成第二绝缘层，第二有源层的刻蚀选择比大于第一绝缘层的刻蚀选择比；同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔；形成第一电极、第二电极、第三电极及第四电极，第一电极部分位于第一接触孔内且与第一有源层接触，第二电极部分位于第二接触孔内且与第一有源层接触；第三电极部分位于第三接触孔内且与第二有源层接触，第四电极部分位于第四接触孔内且与第二有源层接触；形成显示膜层。

Description

显示基板及其制备方法、显示面板及显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种显示基板及其制备方法、显示面板及显示装置。
背景技术
LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)显示面板技术，即显示面板同时包括低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，LTPO显示面板具有反应速度高、亮度高及功耗低等优势。
在制备LTPO显示面板的过程中，由于低温多晶硅薄膜晶体管的有源层与氧化物半导体薄膜晶体管的有源层之间存在绝缘层，为了避免刻蚀的过程中对低温多晶硅薄膜晶体管的有源层造成损伤，两种薄膜晶体管的有源层上方的用以容纳源电极与漏电极的接触孔不能同时形成，需采用两张掩膜版及通过两次刻蚀工艺形成，使得显示面板的制备工艺比较复杂，制备成本较高。
发明内容
本申请实施例的第一方面提供了一种显示基板的制备方法。所述显示基板包括位于显示区的低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，所述低温多晶硅薄膜晶体管包括第一有源层、第一电极及第二电极；所述氧化物半导体薄膜晶体管包括第二有源层、第三电极及第四电极；所述制备方法包括：
提供衬底；
在所述衬底上形成所述第一有源层；
在所述第一有源层上形成第一绝缘层；
在所述第一绝缘层上形成第二有源层；
在所述第二有源层上形成第二绝缘层，所述第二有源层的刻蚀选择比大于所述第一绝缘层的刻蚀选择比；
对所述第一绝缘层与所述第二绝缘层进行刻蚀，同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔；所述第一接触孔与所述第二接触孔贯穿所述第一绝缘层及所述第二绝缘层，且分别暴露部分所述第一有源层；所述第三接触孔与所述第四接触孔贯穿所述第二绝缘层，且分别暴露部分所述第二有源层；
形成第一电极、第二电极、第三电极及第四电极，所述第一电极部分位于所述第一接触孔内且与所述第一有源层接触，所述第二电极部分位于所述第二接触孔内且与所述第一有源层接触；所述第三电极部分位于所述第三接触孔内且与所述第二有源层接触，所述第四电极部分位于所述第四接触孔内且与所述第二有源层接触；
形成显示膜层。
在一个实施例中，所述第二有源层的材料为多晶金属氧化物半导体；或者所述第二有源层包括层叠设置的两层或两层以上的子膜层，所述第二有源层与所述第二绝缘层接触的子膜层的材料为多晶金属氧化物半导体。
在一个实施例中，所述第二有源层的材料为多晶金属氧化物半导体时，所述第二有源层的厚度范围为10nm～100nm；所述第二有源层包括两层或两层以上的子膜层时，所述第二有源层与所述第二绝缘层接触的子膜层的厚度范围为10nm～100nm。
在一个实施例中，所述显示基板还包括绑定区及邻接所述绑定区与所述显示区的弯折区，所述显示基板的制备方法还包括：
形成位于所述弯折区的开孔，所述开孔未贯穿所述衬底，所述绑定区可通过所述弯折区弯折至所述衬底背离所述第一绝缘层的一侧；
所述形成位于所述弯折区的开孔的步骤、与所述对所述第一绝缘层与所述第二绝缘层进行刻蚀，同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔的步骤同步进行。
在一个实施例中，所述开孔贯穿所述第一绝缘层与所述第二绝缘层。
本申请实施例的第二方面提供了一种显示基板，所述显示基板包括显示区；所述显示基板包括衬底、低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、第一绝缘层及第二绝缘层；
所述低温多晶硅薄膜晶体管与所述氧化物半导体薄膜晶体管位于所述显示区，所述低温多晶硅薄膜晶体管包括第一有源层、第一电极及第二电极；所述氧化物半导体薄膜晶体管包括第二有源层、第三电极及第四电极；所述第二有源层的刻蚀选择比大于所述第一绝缘层的刻蚀选择比；
所述第一绝缘层位于所述第一有源层上，所述第二有源层位于所述第一绝缘层上，所述第二绝缘层位于所述第二有源层上；所述显示基板还设有贯穿所述第一绝缘层及所述第二绝缘层且暴露部分所述第一有源层的第一接触孔和第二接触孔、贯穿所述第一绝缘层且暴露部分所述第二有源层的第三接触孔和第四接触孔；所述第一电极部分位于所述第一接触孔内且与所述第一有源层接触，所述第二电极部分位于所述第二接触孔内且与所述第一有源层接触；所述第三电极部分位于所述第三接触孔内且与所述第二有源层接触，所述第四电极部分位于所述第四接触孔内且与所述第二有源层接触；所述显示膜层位于所述第一电极上。
在一个实施例中，所述第二有源层的材料为多晶金属氧化物半导体；所述第二有源层的厚度范围为10nm～100nm；
或者，所述第二有源层包括层叠设置的两层或两层以上的子膜层，所述第二有源层与所述第二绝缘层接触的子膜层的材料为多晶金属氧化物半导体；所述第二有源层与所述第二绝缘层接触的子膜层的厚度范围为10nm～100nm。
在一个实施例中，所述显示基板还包括绑定区及邻接所述绑定区与所述显示区的弯折区，所述显示基板还设有位于所述弯折区的开孔，所述开孔未贯穿所述衬底；所述绑定区通过所述弯折区弯折至所述衬底背离所述第一绝缘层的一侧；
所述开孔贯穿所述第一绝缘层与所述第二绝缘层。
本申请实施例的第三方面提供了一种显示面板，所述显示面板包上述的显示基板。
本申请实施例的第四方面提供了一种显示装置，所述显示装置包括上述的显示面板。
本申请实施例所达到的主要技术效果是：
本申请实施例提供的显示基板及其制备方法、显示面板及显示装置，显示基板包括低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，可使得显示面板的功耗较低，续航能力较强，有助于提升用户的使用体验；由于第二有源层的刻蚀选择比大于第一绝缘层的刻蚀选择比，可采用一张掩膜版、通过一次刻蚀工艺同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔，第二有缘层受到的刻蚀损伤较小，不会影响氧化物半导体薄膜晶体管的器件特性。因而本申请实施例提供的显示基板的制备方法可降低显示基板的制备成本、降低制备工艺的复杂度。
附图说明
图1是本申请一示例性实施例提供的显示面板的制备方法的流程图；
图2是本申请一示例性实施例提供的显示面板的第一中间结构的结构示意图；
图3是本申请一示例性实施例提供的显示面板的第二中间结构的结构示意图；
图4是本申请一示例性实施例提供的显示面板的第三中间结构的结构示意图；
图5是本申请一示例性实施例提供的显示面板的第四中间结构的结构示意图；
图6是本申请一示例性实施例提供的显示面板的第五中间结构的结构示意图；
图7是本申请一示例性实施例提供的显示面板的第六中间结构的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本申请实施例提供了一种显示基板及其制备方法、显示面板及显示装置。下面结合附图，对本申请实施例中的显示基板及其制备方法、显示面板及显示装置进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。
本申请实施例提供了一种显示基板的制备方法。下面对显示基板的制备过程进行介绍。本申请实施例所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后可称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
本申请实施例提供的显示基板的制备方法制备得到的显示基板包括位于显示区的低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管。所述低温多晶硅薄膜晶体管包括第一有源层、第一栅电极、第一电极及第二电极。所述氧化物半导体薄膜晶体管包括第二有源层、第二栅电极、第三电极及第四电极。其中，低温多晶硅薄膜晶体管的第一有源层的材料为P-Si，氧化物半导体薄膜晶体管的第二有源层的材料为氧化物半导体，例如为金属氧化物半导体。
参见图1，本申请实施例提供的显示基板的制备方法包括如下步骤110至步骤180。下面将对各步骤进行详细介绍。
在步骤110中，提供衬底。
在一个实施例中，显示基板为柔性显示基板时，衬底为柔性衬底，柔性衬底的材料可以是PET(聚对苯二甲酸乙二醇酯)、PI(聚酰亚胺)及PC(聚碳酸酯)中的一种或多种。在其他实施例中，衬底为刚性衬底，刚性衬底的材质可以为玻璃、金属等。
在步骤120中，在所述衬底上形成所述第一有源层。
通过步骤120可得到如图2所示的第一中间结构。参见图2，第一有源层211形成于衬底31上。
在一个实施例中，在所述衬底上形成第一有源层的步骤120可包括如下过程：在衬底31上沉积第一有源层薄膜，通过构图工艺对第一有源层薄膜进行构图，形成第一有源层211。
在一个实施例中，在形成第一有源层之前，所述显示基板的制备方法还包括：在衬底31依次沉积阻挡层32及缓冲层33。第一有源层211形成于缓冲层33上。
在一个实施例中，显示基板为柔性基板，显示基板包括显示区101、弯折区102及绑定区103，弯折区102邻接显示区101与绑定区103，绑定区103可通过弯折区102弯折至衬底31背离第一有源层211的一侧。其中绑定区103用于绑定驱动芯片。第一有源层211位于显示区101，衬底31、阻挡层32及缓冲层33均位于显示区101、弯折区102及绑定区103。
阻挡层32可阻挡衬底31中的杂质进入到上方的膜层中。阻挡层32的材料可为氮化硅，缓冲层33的材料可为氧化硅。
在步骤130中，在所述第一有源层上形成第一绝缘层。
通过步骤130可得到如图3所示的第二中间结构。
参见图3，第一绝缘层34包括第一栅极绝缘层341、形成于第一栅极绝缘层341上的第一层间介质层342及形成于第一层间介质层342上的缓冲层343。所述显示基板的制备方法还包括：形成第一栅电极212，第一栅电极212位于第一栅极绝缘层341与第一层间介质层342之间。
在一个实施例中，形成第一绝缘层与形成第一栅电极的步骤可包括如下过程：
首先，依次沉积第一栅极绝缘层341和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成第一栅电极212。第一栅极绝缘层341位于显示区101、弯折区102及绑定区103，第一栅电极212位于显示区101。
随后，依次沉积第一层间介质层342和缓冲层343，第一层间介质层342和缓冲层343均位于显示区101、弯折区102及绑定区103。
在一个实施例中，第一栅极绝缘层341及第一层间介质层342的材质可以是氧化硅或氮化硅。缓冲层343的材质可为氧化硅。
在步骤140中，在所述第一绝缘层上形成第二有源层，所述第二有源层的刻蚀选择比大于所述第一绝缘层的刻蚀选择比。
通过步骤140可得到如图4所示的第三中间结构。参见图4，第二有源层221在衬底31上的正投影与第一有源层211在衬底31上的正投影不重合。
在一个实施例中，在所述第一绝缘层上形成第二有源层的步骤140可包括如下过程：
在第一绝缘层34上沉积第二有源层薄膜，通过构图工艺对第二有源层薄膜进行构图，形成第二有源层221。
在一个实施例中，所述第二有源层221的材料为多晶金属氧化物半导体。多晶金属氧化物半导体的刻蚀选择比较高，一般多晶金属氧化物半导体材料和非晶金属氧化物半导体材料的刻蚀选择比大于5。如此，在后续步骤160对第一绝缘层与第二绝缘层进行刻蚀的过程中，在将第二绝缘层刻穿后第二有源层暴露，继续对第一绝缘层进行刻蚀时，由于第二有源层221的刻蚀选择比大于第一绝缘层的刻蚀选择比，则对第一绝缘层进行刻蚀的过程中第二有源层受到的刻蚀损伤较小，不会影响氧化物半导体薄膜晶体管的器件特性。
进一步地，所述第二有源层221的厚度范围为10nm～100nm。如此设置，既可避免第二有源层221的厚度太小导致在对第一绝缘层进行刻蚀的过程中第二有源层221被刻穿而影响氧化物半导体薄膜晶体管的器件特性，也可避免第二有源层221的厚度太大导致位于其下方膜层中的氧气不能顺利进入到第二有源层221中，导致氧化物半导体晶体管的阈值电压发生偏移，影响显示基板的显示效果，同时也可避免第二有源层221的厚度太大而导致显示基板的厚度增大。第二有源层221的厚度例如为10nm、30nm、50nm、70nm、100nm等。
在另一个实施例中，所述第二有源层221包括两层或两层以上的子膜层，所述第二有源层221与后续形成的第二绝缘层接触的子膜层的材料为多晶金属氧化物半导体。如此，在后续步骤160对第一绝缘层与第二绝缘层进行刻蚀的过程中，在将第二绝缘层刻穿后第二有源层暴露，继续对第一绝缘层进行刻蚀时，由于第二有源层221最上方的子膜层的刻蚀选择比大于第一绝缘层的刻蚀选择比，则对第一绝缘层进行刻蚀的过程中第二有源层受到的刻蚀损伤较小，不影响氧化物半导体薄膜晶体管的器件特性。
图示实施例中，第二有源层221包括两个子膜层，分别为子膜层225及位于子膜层225上的子膜层226，子膜层226的材料为多晶金属氧化物半导体。子膜层225的材料可以是非晶金属氧化物半导体或者多晶金属氧化物半导体。在其他实施例中，第二有源层可包括三层或三层以上的子膜层，最上方的子膜层的材料为多晶金属氧化物半导体，其他子膜层的材料可以是非晶金属氧化物半导体或者多晶金属氧化物半导体。
进一步地，所述第二有源层与所述第二绝缘层接触的子膜层的厚度范围为10nm～100nm。如此设置，既可避免第二有源层221与第二绝缘层接触的子膜层的厚度太小导致在对第一绝缘层进行蚀刻的过程中第二有源层221被刻穿，也可避免第二有源层221的厚度太大导致位于其下方膜层中的氧气不能顺利进入到第二有源层221中，导致氧化物半导体晶体管的阈值电压发生偏移，影响显示基板的显示效果，同时也可避免第二有源层221的厚度太大而导致显示基板的厚度增大。第二有源层221与第二绝缘层接触的子膜层的厚度例如为10nm、30nm、50nm、70nm、100nm等。
本申请实施例中，多晶金属氧化物半导体材料可由金属铟、镓、锌及锡中的一种、两种或多种、以及氧构成，例如为氧化铟锡、氧化铟镓锌等。非晶金属氧化物半导体材料可由金属铟、镓、锌及锡中的一种、两种或多种、以及氧构成。
在步骤150中，在所述第二有源层上形成第二绝缘层，所述第二有源层的刻蚀选择比大于所述第一绝缘层的刻蚀选择比。
材料的刻蚀选择比越大，该材料的刻蚀速率越慢，越不易被刻蚀。第二有源层的刻蚀选择比大于第一绝缘层的刻蚀选择比，则第一绝缘层易于被刻蚀，第二有源层不易被刻蚀。第二有源层与第一绝缘层的刻蚀选择比可大于一定值，例如可大于3、4或者5等。
通过步骤150可得到如图5所示的第四中间结构。
参见图5，第二绝缘层35包括第二栅极绝缘层351及形成于第二栅极绝缘层351上的第二层间介质层352。
所述显示基板的制备方法还包括：形成第二栅电极222，第二栅电极222位于第二栅极绝缘层351与第二层间介质层352之间。
在一个实施例中，所述显示基板的制备方法还包括：形成导电部227，所述导电部227在衬底31上的正投影与第一栅电极212在衬底31上的正投影大致重合。导电部227作为电容上极板，第一栅电极212作为电容下极板，导电部227与第一栅电极212形成电容。也即是，第一栅电极212同时作为电容的下极板与低温多晶硅薄膜晶体管的栅电极，如此可减小显示基板的结构复杂度。其中，导电部227与第二栅电极222可同时形成，以简化显示基板的制备工艺。
图示实施例中，第二栅极绝缘层351为图形化的膜层，导电部227在第二栅极绝缘层351上的正投影及第二栅电极222在第二栅极绝缘层351上的正投影全部落在第二栅极绝缘层351上。在其他实施例中，第二栅极绝缘层可以是整面的膜层。
在一个实施例中，形成第二绝缘层、第二栅电极及导电部的过程可如下：
首先，沉积栅极绝缘薄膜，通过构图工艺对栅极绝缘薄膜进行构图，形成图形化的第二栅极绝缘层351。第二栅极绝缘层351位于显示区101。
随后，沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成导电部227及第二栅电极222。导电部227及第二栅电极222位于显示区101。
随后，沉积第二层间介质层352，第二层间介质层352覆盖露出的第二有源层221及露出的缓冲层343。第二层间介质层352位于显示区101、弯折区102及绑定区103。
在一个实施例中，第二栅极绝缘层351与第二层间介质层352的材质可以是氧化硅或氮化硅。
在步骤160中，对所述第一绝缘层与所述第二绝缘层进行刻蚀，同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔；所述第一接触孔与所述第二接触孔贯穿所述第一绝缘层及所述第二绝缘层，且分别暴露部分所述第一有源层；所述第三接触孔与所述第四接触孔贯穿所述第二绝缘层，且分别暴露部分所述第二有源层。
通过步骤160可得到如图6所示的第五中间结构。参见图6，第一接触孔231与第二接触孔232位于第一栅电极212的两侧，第一接触孔231与第二接触孔232分别暴露部分第一有源层211。第三接触孔233与第四接触孔234位于第二栅电极222的两侧，第三接触孔233与第四接触孔234分别暴露部分第二有源层221。
在一个实施例中，可采用湿法刻蚀工艺或者干法刻蚀工艺对第一绝缘层和第二绝缘层进行刻蚀，以同时形成第一接触孔231、第二接触孔232、第三接触孔233及第四接触孔234。
在对第一绝缘层34和第二绝缘层35进行刻蚀的过程中，首先刻蚀位于上方的第二绝缘层35，待第二绝缘层35刻穿后形成第三接触孔233与第四接触孔234；之后，继续刻蚀第一绝缘层34，在将第一绝缘层34刻穿后形成第一接触孔231与第二接触孔232。由于第二有源层的选择刻蚀比大于第一绝缘层的选择刻蚀比，则刻蚀第二绝缘层35的过程中第二有源层受到的刻蚀损伤较小，第二有源层不会被刻穿，因此，可采用一张掩膜版、通过一次刻蚀工艺同时形成第一接触孔231、第二接触孔232、第三接触孔233及第四接触孔234，相对于采用两张掩膜版、通过两次刻蚀工艺形成四个接触孔的方案，可节省一张掩膜版，有助于降低成本，且可减小一次刻蚀步骤，降低制备工艺的复杂度。
在步骤170中，形成第一电极、第二电极、第三电极及第四电极，所述第一电极部分位于所述第一接触孔内且与所述第一有源层接触，所述第二电极部分位于所述第二接触孔内且与所述第一有源层接触；所述第三电极部分位于所述第三接触孔内且与所述第二有源层接触，所述第四电极部分位于所述第四接触孔且与所述第二有源层接触。
通过步骤170可得到如图7所示的第六中间结构。参见图6，形成第一电极213及第二电极214后得到低温多晶硅薄膜晶体管21，形成第三电极223与第四电极224之后得到氧化物半导体薄膜晶体管22。第一电极213下部位于第一接触孔231内，上部露出第一接触孔231；第二电极214下部位于第二接触孔232内，上部露出第二接触孔232；第三电极223下部位于第三接触孔233，上部露出第三接触孔233；第四电极224下部位于第四接触孔234，上部露出第四接触孔234。
第一电极213与第二电极214中的一个为源电极，另一个为漏电极。第三电极223与第四电极224中的一个为源电极，另一个为漏电极。
在一个实施例中，形成第一电极、第二电极、第三电极及第四电极的步骤170，可包括如下过程：
沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，形成部分位于第一接触孔内的第一电极213、部分位于第二接触孔内的第二电极214、部分位于第三接触孔内的第三电极223及部分位于第四接触孔内的第四电极224。第三金属薄膜可包括两层金属钛膜层及位于两层金属钛膜层之间的金属铝膜层。
在一个实施例中，在步骤170之前，所述显示基板的制备方法还包括：去除第一有源层被第一接触孔及第二接触孔暴露的部分表面的氧化层，以使形成的第一电极213及第二电极214与第一有源层211之间形成较好的欧姆接触，不会产生较大的阻抗。
在一个实施例中，可采用酸洗的方法去除第一有源层被第一接触孔及第二接触孔暴露的部分表面的氧化层，例如可采用氢氟酸进行清洗。在进行酸洗的过程中，酸液会进入到第三接触孔和第四接触孔中，由于第二有源层的刻蚀选择比较高，酸液不会对第二有源层造成严重的刻蚀损伤。
在一个实施例中，在步骤170之后，显示基板的制备方法还包括：形成平坦化层，平坦化层位于显示区101，覆盖露出的第二绝缘层、第一电极、第二电极、第三电极及第四电极。平坦化层的形成使得显示基板的显示区的膜层表面平坦，有助于后续膜层的形成。
在步骤180中，形成显示膜层。
在一个实施例中，显示膜层包括第一电极、位于第一电极上的有机发光材料层及位于有机发光材料层上的第二电极。其中，第一电极可以是阳极，第二电极可以是阴极。第一电极可与下方的薄膜晶体管的源电极电连接。显示膜层位于显示区。
在一个实施例中，参见图6与图7，所述显示基板的制备方法还包括：形成位于所述弯折区102的开孔40，所述开孔40未贯穿所述衬底31，所述绑定区103通过所述弯折区102弯折至所述衬底31背离所述第一绝缘层34的一侧。通过在弯折区102设置开孔40，可降低显示基板弯折过程中无机膜层的应力，避免膜层发生断裂；通过将绑定区103弯折区显示基板背离发光面的一侧，可减小显示基板的边框，增大显示基板的屏占比，有助于提升用户的使用体验。
在一个实施例中，所述形成位于所述弯折区的开孔的步骤、与所述对所述第一绝缘层与所述第二绝缘层进行刻蚀，同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔的步骤160同步进行。如此设置，可采用同一张掩膜版同时形成开孔40、第一接触孔、第二接触孔、第三接触孔和第四接触孔，无需增加额外的工艺步骤来形成开孔，有助于降低显示基板的制备成本，简化制备工艺的复杂度。在其他实施例中，所述形成位于所述弯折区的开孔的步骤、与所述对所述第一绝缘层与所述第二绝缘层进行刻蚀，同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔的步骤160可不同步进行，可采用单独的掩膜版形成开孔40。
在一个实施例中，所述开孔40贯穿所述第一绝缘层34与所述第二绝缘层35。第一绝缘层34与第二绝缘层35均为无机层，开孔40贯穿第一绝缘层34与第二绝缘层35，更有助于降低显示基板弯折过程中无机膜层的应力。图示实施例中，开孔40还贯穿缓冲层33及部分阻挡层32。
在一个实施例中，显示基板的制备方法还包括：在开孔40内填充有机材料。如此可使得显示基板的弯折区弯折后表面比较平滑，避免弯折区处产生凹陷，有助于提升显示基板的美观性。
本申请实施例提供的显示基板的制备方法，显示基板包括低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，可使得显示面板的功耗较低，续航能力较强，有助于提升用户的使用体验；由于第二有源层的刻蚀选择比大于第一绝缘层的刻蚀选择比，则可采用一张掩膜版、通过一次刻蚀工艺同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔，第二有缘层受到的刻蚀损伤较小，不会影响氧化物半导体薄膜晶体管的器件特性。因而本申请实施例提供的显示基板的制备方法可降低显示基板的制备成本、降低制备工艺的复杂度。
本申请实施例还提供了一种显示基板。参见图7，所述显示基板包括显示区101。所述显示基板包括衬底31、低温多晶硅薄膜晶体管21、氧化物半导体薄膜晶体管22、第一绝缘层34及第二绝缘层35。
所述低温多晶硅薄膜晶体管21与所述氧化物半导体薄膜晶体管22位于所述显示区101，所述低温多晶硅薄膜晶体管21包括第一有源层211、第一栅电极212、第一电极213及第二电极214。所述氧化物半导体薄膜晶体管22包括第二有源层221、第二栅电极222、第三电极223及第四电极224。所述第二有源层221的刻蚀选择比大于所述第一绝缘层34的刻蚀选择比。
所述第一绝缘层34位于所述第一有源层211上，所述第二有源层221位于所述第一绝缘层34上，所述第二绝缘层35位于所述第二有源层221上。所述显示基板100还设有贯穿所述第一绝缘层34及所述第二绝缘层35且暴露部分所述第一有源层211的第一接触孔231和第二接触孔232、贯穿所述第一绝缘层34且暴露部分所述第二有源层221的第三接触孔233和第四接触孔234。所述第一电极213部分位于所述第一接触孔231内且与所述第一有源层211接触，所述第二电极214部分位于所述第二接触孔232内且与所述第一有源层211接触。所述第三电极223部分位于所述第三接触孔233内且与所述第二有源层221接触，所述第四电极224部分位于所述第四接触孔234内且与所述第二有源层221接触。所述显示膜层位于所述第一电极213上。
本申请实施例提供的显示基板，显示基板包括低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，可使得显示面板的功耗较低，续航能力较强，有助于提升用户的使用体验；由于第二有源层的刻蚀选择比大于第一绝缘层的刻蚀选择比，则可采用一张掩膜版、通过一次刻蚀工艺同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔，第二有缘层不会受到较大的刻蚀损伤，不会影响氧化物半导体薄膜晶体管的器件特性；因而本申请实施例提供的显示基板的制备方法可降低显示基板的制备成本、降低制备工艺的复杂度。
在一个实施例中，所述第二有源层221的材料为多晶金属氧化物半导体；所述第二有源层221的厚度范围为10nm～100nm。
在另一个实施例中，所述第二有源层221包括两层或两层以上的子膜层，所述第二有源层221与所述第二绝缘层35接触的子膜层的材料为多晶金属氧化物半导体；所述第二有源层221与所述第二绝缘层35接触的子膜层的厚度范围为10nm～100nm。
在一个实施例中，第一绝缘层34包括第一栅极绝缘层341、形成于第一栅极绝缘层341上的第一层间介质层342及形成于第一层间介质层342上的缓冲层343。第一栅电极212位于第一栅极绝缘层341与第一层间介质层342之间。
在一个实施例中，第二绝缘层35包括第二栅极绝缘层351及形成于第二栅极绝缘层351上的第二层间介质层352。第二栅电极222位于第二栅极绝缘层351与第二层间介质层352之间。
在一个实施例中，所述显示基板还包括阻挡层32及位于阻挡层32上的缓冲层33，阻挡层32与缓冲层33位于衬底31与第一有源层211之间，第一有源层211形成于缓冲层33上。
在一个实施例中，所述显示基板还包括绑定区103及邻接所述绑定区103与所述显示区101的弯折区102，所述显示基板还设有位于所述弯折区102的开孔40，所述开孔40未贯穿所述衬底31。所述绑定区103通过所述弯折区102弯折至所述衬底31背离所述第一绝缘层34的一侧。
在一个实施例中，所述开孔40贯穿所述第一绝缘层34与所述第二绝缘层35。图示实施例中，开孔40还贯穿缓冲层33及部分阻挡层32。
在一个实施例中，所述显示基板还包括导电部227，所述导电部227在衬底31上的正投影与第一栅电极212在衬底31上的正投影大致重合。
本申请实施例还提供了一种显示面板，所述显示面板包括上述任一实施例所述的显示基板。
显示面板还可包括封装层，封装层位于显示基板背离衬底的一侧。封装层可以是薄膜封装层。
本申请实施例还提供了一种显示装置，所述显示装置包括上述的显示面板。
所述显示装置还可包括外壳，显示面板嵌设在外壳中。
本申请实施例提供的显示装置例如可以为手机、平板电脑、电视机、笔记本电脑、车载设备等任何具有显示功能的设备。
对于方法实施例而言，由于其基本对应于产品的实施例，所以相关细节及有益效果的描述参见产品实施例的部分说明即可，不再进行赘述。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (10)

1.一种显示基板的制备方法，其特征在于，所述显示基板包括位于显示区的低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管，所述低温多晶硅薄膜晶体管包括第一有源层、第一电极及第二电极；所述氧化物半导体薄膜晶体管包括第二有源层、第三电极及第四电极；所述制备方法包括：
提供衬底；
在所述衬底上形成所述第一有源层；
在所述第一有源层上形成第一绝缘层；
在所述第一绝缘层上形成第二有源层；
在所述第二有源层上形成第二绝缘层，所述第二有源层的刻蚀选择比大于所述第一绝缘层的刻蚀选择比；
对所述第一绝缘层与所述第二绝缘层进行刻蚀，同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔；所述第一接触孔与所述第二接触孔贯穿所述第一绝缘层及所述第二绝缘层，且分别暴露部分所述第一有源层；所述第三接触孔与所述第四接触孔贯穿所述第二绝缘层，且分别暴露部分所述第二有源层；
形成第一电极、第二电极、第三电极及第四电极，所述第一电极部分位于所述第一接触孔内且与所述第一有源层接触，所述第二电极部分位于所述第二接触孔内且与所述第一有源层接触；所述第三电极部分位于所述第三接触孔内且与所述第二有源层接触，所述第四电极部分位于所述第四接触孔内且与所述第二有源层接触；
形成显示膜层。
2.根据权利要求1所述的显示基板的制备方法，其特征在于，所述第二有源层的材料为多晶金属氧化物半导体；或者所述第二有源层包括层叠设置的两层或两层以上的子膜层，所述第二有源层与所述第二绝缘层接触的子膜层的材料为多晶金属氧化物半导体。
3.根据权利要求2所述的显示基板的制备方法，其特征在于，所述第二有源层的材料为多晶金属氧化物半导体时，所述第二有源层的厚度范围为10nm～100nm；所述第二有源层包括两层或两层以上的子膜层时，所述第二有源层与所述第二绝缘层接触的子膜层的厚度范围为10nm～100nm。
4.根据权利要求1所述的显示基板的制备方法，其特征在于，所述显示基板还包括绑定区及邻接所述绑定区与所述显示区的弯折区，所述显示基板的制备方法还包括：
形成位于所述弯折区的开孔，所述开孔未贯穿所述衬底，所述绑定区可通过所述弯折区弯折至所述衬底背离所述第一绝缘层的一侧；
所述形成位于所述弯折区的开孔的步骤、与所述对所述第一绝缘层与所述第二绝缘层进行刻蚀，同时形成第一接触孔、第二接触孔、第三接触孔及第四接触孔的步骤同步进行。
5.根据权利要求4所述的显示基板的制备方法，其特征在于，所述开孔贯穿所述第一绝缘层与所述第二绝缘层。
6.一种显示基板，其特征在于，所述显示基板包括显示区；所述显示基板包括衬底、低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、第一绝缘层及第二绝缘层；
所述低温多晶硅薄膜晶体管与所述氧化物半导体薄膜晶体管位于所述显示区，所述低温多晶硅薄膜晶体管包括第一有源层、第一电极及第二电极；所述氧化物半导体薄膜晶体管包括第二有源层、第三电极及第四电极；所述第二有源层的刻蚀选择比大于所述第一绝缘层的刻蚀选择比；
所述第一绝缘层位于所述第一有源层上，所述第二有源层位于所述第一绝缘层上，所述第二绝缘层位于所述第二有源层上；所述显示基板还设有贯穿所述第一绝缘层及所述第二绝缘层且暴露部分所述第一有源层的第一接触孔和第二接触孔、贯穿所述第一绝缘层且暴露部分所述第二有源层的第三接触孔和第四接触孔；所述第一电极部分位于所述第一接触孔内且与所述第一有源层接触，所述第二电极部分位于所述第二接触孔内且与所述第一有源层接触；所述第三电极部分位于所述第三接触孔内且与所述第二有源层接触，所述第四电极部分位于所述第四接触孔内且与所述第二有源层接触；所述显示膜层位于所述第一电极上。
7.根据权利要求6所述的显示基板，其特征在于，所述第二有源层的材料为多晶金属氧化物半导体；所述第二有源层的厚度范围为10nm～100nm；
或者，所述第二有源层包括层叠设置的两层或两层以上的子膜层，所述第二有源层与所述第二绝缘层接触的子膜层的材料为多晶金属氧化物半导体；所述第二有源层与所述第二绝缘层接触的子膜层的厚度范围为10nm～100nm。
8.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括绑定区及邻接所述绑定区与所述显示区的弯折区，所述显示基板还设有位于所述弯折区的开孔，所述开孔未贯穿所述衬底；所述绑定区通过所述弯折区弯折至所述衬底背离所述第一绝缘层的一侧；
所述开孔贯穿所述第一绝缘层与所述第二绝缘层。
9.一种显示面板，其特征在于，所述显示面板包括权利要求6至8任一项所述的显示基板。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的显示面板。
CN202110152297.3A 2021-02-03 2021-02-03 显示基板及其制备方法、显示面板及显示装置 Active CN112967998B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110152297.3A CN112967998B (zh) 2021-02-03 2021-02-03 显示基板及其制备方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110152297.3A CN112967998B (zh) 2021-02-03 2021-02-03 显示基板及其制备方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN112967998A true CN112967998A (zh) 2021-06-15
CN112967998B CN112967998B (zh) 2024-03-08

Family

ID=76275039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110152297.3A Active CN112967998B (zh) 2021-02-03 2021-02-03 显示基板及其制备方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN112967998B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474434A (zh) * 2013-09-16 2013-12-25 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103928470A (zh) * 2013-06-24 2014-07-16 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN107195659A (zh) * 2017-05-27 2017-09-22 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
US20190103420A1 (en) * 2017-04-28 2019-04-04 Shenzhen China Star Optoelectronics Technology Co. Ltd. Array substrate, display device, and manufacturing method thereof
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928470A (zh) * 2013-06-24 2014-07-16 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
CN103474434A (zh) * 2013-09-16 2013-12-25 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20190103420A1 (en) * 2017-04-28 2019-04-04 Shenzhen China Star Optoelectronics Technology Co. Ltd. Array substrate, display device, and manufacturing method thereof
CN107195659A (zh) * 2017-05-27 2017-09-22 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置

Also Published As

Publication number Publication date
CN112967998B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
US7851920B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
US8791459B2 (en) Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
WO2011151970A1 (ja) 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
US7755708B2 (en) Pixel structure for flat panel display
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN113192981B (zh) 一种tft基板、显示装置及tft基板的制备方法
CN115995470A (zh) 显示基板及其制造方法、显示装置
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN113299559A (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN109148535B (zh) 阵列基板及其制造方法、显示面板
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN112967998B (zh) 显示基板及其制备方法、显示面板及显示装置
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
US20230017854A1 (en) Display substrate and manufacturing method, and display device
CN113471223B (zh) 显示基板及显示装置
CN112736092B (zh) 阵列基板及其制备方法、显示面板
CN114823725A (zh) 显示面板及显示面板的制作方法
CN114664912A (zh) 有机发光二极管显示面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant