JP2005135991A - 半導体表示装置 - Google Patents

半導体表示装置 Download PDF

Info

Publication number
JP2005135991A
JP2005135991A JP2003367639A JP2003367639A JP2005135991A JP 2005135991 A JP2005135991 A JP 2005135991A JP 2003367639 A JP2003367639 A JP 2003367639A JP 2003367639 A JP2003367639 A JP 2003367639A JP 2005135991 A JP2005135991 A JP 2005135991A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
tft
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003367639A
Other languages
English (en)
Other versions
JP4574158B2 (ja
JP2005135991A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003367639A priority Critical patent/JP4574158B2/ja
Priority to US10/963,585 priority patent/US7259429B2/en
Priority to CN2008101816670A priority patent/CN101447492B/zh
Priority to CNB2004100877912A priority patent/CN100459142C/zh
Publication of JP2005135991A publication Critical patent/JP2005135991A/ja
Publication of JP2005135991A5 publication Critical patent/JP2005135991A5/ja
Priority to US11/812,322 priority patent/US7573067B2/en
Application granted granted Critical
Publication of JP4574158B2 publication Critical patent/JP4574158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 絶縁破壊をより効果的に防ぐことができる保護回路を用いた、半導体表示装置の提供を課題とする。
【解決手段】 本発明では、保護ダイオードとして用いるＴＦＴを覆って第１の層間絶縁膜が形成されており、更に該第１の層間絶縁膜上に形成された配線を覆って、絶縁性の塗布膜である第２の層間絶縁膜が形成されている場合に、第２の層間絶縁膜の表面に蓄積した電荷を放電させる経路を確保するために、該ＴＦＴと他の半導体素子とを接続するための配線を、第２の層間絶縁膜上に接するように形成する。なお保護ダイオードとして用いるＴＦＴは、その第１の端子または第２の端子のいずれか一方がゲート電極と接続された、所謂ダイオード接続のＴＦＴである。
【選択図】 図１

Description

本発明は、半導体素子の絶縁破壊を防ぐことができる保護回路を用いた、半導体表示装置に関する。
半導体素子の劣化或いは絶縁破壊に繋がる帯電現象（チャージング）を如何に抑えるかは、半導体装置の作製工程における重要な課題である。特に、高集積化に伴い、チャネル長の微細化のみならず、ゲート絶縁膜などに代表される各種の絶縁膜の膜厚が減少傾向にあり、チャージングがよる絶縁破壊はより深刻な問題になっている。
チャージングの発生する原因や環境は極めて複雑で多岐に渡っている。そのため、チャージングが発生する原因や環境を究明することのみならず、半導体装置の構成に、チャージングによる劣化或いは絶縁破壊に対する耐性を高めるような工夫を凝らす必要がある。チャージングによる劣化或いは絶縁破壊を防ぐためには、ダイオード（保護ダイオード）を用いた保護回路による放電経路の確保が有効である。放電経路を確保しておくことで、絶縁膜に蓄積された電荷が半導体素子の近傍で放電するのを防ぐことができ、よって放電のエネルギーによって半導体素子が劣化されたり、破壊されたりする現象（ＥＳＤ：Electro-Static Discharge）を防ぐことができる。
また保護回路を設けておくことで、信号や電源電圧と共に雑音が配線に入力されても、該雑音により後段の回路が誤動作するのを防ぐことができ、また該雑音により半導体素子が劣化或いは破壊されるのを防ぐことができる。
ところで、液晶表示装置や発光装置に代表される半導体表示装置において、ビデオ信号の入力後も表示素子への信号の供給をある程度維持することができるアクティブマトリクス型は、パネルの大型化、高精細化に柔軟に対応することができるので、今後の主流となりつつある。具体的に提案されているアクティブマトリクス型の半導体表示装置における画素の構成は、メーカーによって多少異なっている。通常少なくとも、発光素子や液晶素子などの表示素子と、該表示素子の動作を制御するためのＴＦＴとが、各画素に設けられている。
そして半導体表示装置は、ＴＦＴを覆っている絶縁膜（第１の層間絶縁膜）上に、ＴＦＴの第１の端子または第２の端子と直接接続されている配線と共に、表示素子が形成されている構成と、該配線を更に覆っている絶縁膜（第２の層間絶縁膜）上に表示素子が形成されている構成とがある。発光素子からの光が、ＴＦＴとは反対の側から取り出される発光装置の場合は、前者に比べ後者の方が、発光に寄与する領域の画素部全体に占める割合が高まるので、コントラストを高めることができ、望ましい。
しかし、配線を更に覆っている第２の層間絶縁膜は、その表面の凹凸が表示素子の特性に影響を与える恐れがあるので、平坦化が容易な塗布法を用いて成膜される。この絶縁性を有する塗布膜は、塗布時において帯電しやすいという問題を有している。ところが通常保護ダイオードはＴＦＴを用いており、該ＴＦＴは他の回路を構成しているＴＦＴと同じ層に形成されている。そのため、保護ダイオードとして用いるＴＦＴを覆っている絶縁膜よりも、更に上の層に形成されている絶縁膜に帯電している電荷は、保護回路によって確保されている放電経路を通って放電されにくい。よって該電荷により、絶縁破壊が起きやすいという問題があった。
本発明では上述した問題に鑑み、絶縁破壊をより効果的に防ぐことができる保護回路を用いた、半導体表示装置の提供を課題とする。
本発明では、保護ダイオードとして用いるＴＦＴを覆って第１の層間絶縁膜が形成されており、更に該第１の層間絶縁膜上に形成された配線を覆って、絶縁性の塗布膜である第２の層間絶縁膜が形成されている場合に、第２の層間絶縁膜の表面に蓄積した電荷を放電させる経路を確保するために、該ＴＦＴと他の半導体素子とを接続するための配線を、第２の層間絶縁膜上に接するように形成する。なお保護ダイオードとして用いるＴＦＴは、その第１の端子または第２の端子のいずれか一方がゲート電極と接続された、所謂ダイオード接続のＴＦＴである。
なお本明細書において、第１の端子と第２の端子は、いずれか一方がソース領域、他方がドレイン領域に相当し、第１の端子と第２の端子との電位の関係によって、その都度ソース領域かドレイン領域かが決まる。具体的に、ｎチャネル型ＴＦＴの場合、第１の端子と第２の端子のうち、電位のより低い端子がソース領域、電位のより高い端子がドレイン領域に相当する。またｐチャネル型ＴＦＴの場合、第１の端子と第２の端子のうち、電位のより高い端子がソース領域、電位のより低い端子がドレイン領域に相当する。
ダイオード接続されたｎチャネル型ＴＦＴにおいて、第１の端子とゲート電極とが接続されていると仮定する。この場合、第１の端子の電位が第２の端子の電位よりも高いと、第１の端子がドレイン領域、第２の端子がソース領域に相当し、ｎチャネル型ＴＦＴはオンする。よって、第１の端子から第２の端子への順方向電流が得られる。逆に、第１の端子の電位が第２の端子の電位よりも低いと、第１の端子がソース領域、第２の端子がドレイン領域に相当し、ｎチャネル型ＴＦＴはオフする。
またダイオード接続されたｐチャネル型ＴＦＴにおいて、第１の端子とゲート電極とが接続されていると仮定する。この場合、第１の端子の電位が第２の端子の電位よりも高いと、第１の端子がソース領域、第２の端子がドレイン領域に相当し、ｐチャネル型ＴＦＴはオフする。逆に、第１の端子の電位が第２の端子の電位よりも低いと、第１の端子がドレイン領域、第２の端子がソース領域に相当し、ｐチャネル型ＴＦＴはオンする。よって、第２の端子から第２の端子への順方向電流が得られる。
具体的に本発明の半導体表示装置は、保護ダイオードとして用いるＴＦＴが絶縁表面上に形成されており、前記ＴＦＴを覆って第１の層間絶縁膜が形成されており、前記第１の層間絶縁膜を覆って第２の層間絶縁膜が形成されており、前記ＴＦＴの第１の端子または第２の端子のいずれか一方とゲート電極とが、第１の配線によって接続されており、前記第１の配線は第２の配線に接続されており、前記第１の配線は前記第１の層間絶縁膜上に接するように形成されており、前記第２の配線は前記第２の層間絶縁膜上に接するように形成されていることを特徴とする。
本発明の半導体表示装置は、表示素子に信号を供給するための第１のＴＦＴと、保護ダイオードとして用いる第２のＴＦＴ及び第３のＴＦＴが絶縁表面上に形成されており、前記第１のＴＦＴ、前記第２のＴＦＴ及び前記第３のＴＦＴを覆って第１の層間絶縁膜が形成されており、前記第１の層間絶縁膜を覆って第２の層間絶縁膜が形成されており、前記第２の層間絶縁膜上に表示素子が形成されており、前記第１のＴＦＴの第１の端子または第２の端子と前記表示素子とは、第１の配線及び第２の配線によって接続されており、前記第２のＴＦＴの第１の端子とゲート電極とは、第３の配線によって接続されており、前記第３のＴＦＴの第１の端子または第２の端子とゲート電極とは、第４の配線によって接続されており、前記第２のＴＦＴの第２の端子は、第５の配線及び前記第６の配線により前記第４の配線と接続されており、前記第１の配線、前記第３の配線、前記第４の配線及び前記第５の配線は、前記第１の層間絶縁膜上に接するように形成されており、前記第２の配線及び前記第６の配線は、前記第２の層間絶縁膜上に接するように形成されていることを特徴とする。
また本発明の半導体表示装置の別の構成は、表示素子に信号を供給するための第１のＴＦＴと、保護ダイオードとして用いる第２のＴＦＴ及び第３のＴＦＴが絶縁表面上に形成されており、前記第１のＴＦＴ、前記第２のＴＦＴ及び前記第３のＴＦＴを覆って第１の層間絶縁膜が形成されており、前記第１の層間絶縁膜を覆って第２の層間絶縁膜が形成されており、前記第２の層間絶縁膜上に表示素子が形成されており、前記第１のＴＦＴの第１の端子または第２の端子と前記表示素子とは、第１の配線及び第２の配線によって接続されており、前記第２のＴＦＴの第１の端子とゲート電極とは、第３の配線によって接続されており、前記第２のＴＦＴの第２の端子と、前記第３のＴＦＴの第１の端子または第２の端子と、ゲート電極とは、第４の配線によって接続されており、前記第４の配線は第５の配線に接続されており、前記第１の配線、前記第３の配線及び前記第４の配線は、前記第１の層間絶縁膜上に接するように形成されており、前記第２の配線及び前記第５の配線は、前記第２の層間絶縁膜上に接するように形成されていることを特徴とする。
本発明は上記構成により、保護ダイオードとして用いる２つのＴＦＴを覆って第１の層間絶縁膜が形成されており、更に該第１の層間絶縁膜上に形成された配線を覆って第２の層間絶縁膜が形成されている場合に、第２の層間絶縁膜の表面に蓄積した電荷を放電させる経路を確保することができる。したがって、第２の層間絶縁膜の表面が帯電した電荷が放電することで、半導体素子が破壊される現象を防ぐことができる。
図１を用いて、本発明の半導体表示装置に用いられている保護回路の構成について説明する。本発明において保護回路は、放電経路に保護ダイオードが設けられている。図１（Ａ）は、本発明の保護回路の一形態を示す回路図に相当し、正の電荷が放電される経路と、負の電荷が放電される経路とのそれぞれに、少なくとも１つづつ、ダイオード接続されたＴＦＴ１０１、１０２が設けられている。
具体的にＴＦＴ１０１、１０２は、それぞれ第１の端子とゲート電極とが接続されている。そしてＴＦＴ１０１は、第１の端子に電位Ｖｄｄが与えられており、ＴＦＴ１０２は、第２の端子に電位Ｖｓｓが与えられている。なお本明細書において、電位Ｖｓｓ＜電位Ｖｄｄとする。またＴＦＴ１０１の第２の端子とＴＦＴ１０２の第１の端子は、互いに電気的に接続されており、さらに、保護したい半導体素子に共に電気的に接続されている。なお図１（Ａ）では、ＴＦＴ１０１の第２の端子及びＴＦＴ１０２の第１の端子が、配線１０３に電気的に接続されているものと仮定する。
なお図１（Ａ）では、ＴＦＴ１０１、１０２が共にｐチャネル型ＴＦＴである例を示しているが、ＴＦＴ１０１、１０２のいずれか一方または両方がｎチャネル型ＴＦＴであっても良い。ｎチャネル型ＴＦＴを用いる場合も、第１の端子とゲート電極とを接続する。
そして本発明の保護回路では、保護ダイオードとして用いるＴＦＴどうしを電気的に接続するための配線、具体的にはそのレイアウトに特徴を有する。図１（Ｂ）に、ＴＦＴ１０１とＴＦＴ１０２の断面図を、一例として示す。
ＴＦＴ１０１は、島状の半導体膜１０４と、島状の半導体膜１０４に接しているゲート絶縁膜１０５と、ゲート絶縁膜１０５を間に挟んで島状の半導体膜１０４と重なっているゲート電極１０６とを有している。島状の半導体膜１０４は、ゲート電極１０６と重なっているチャネル形成領域１０７と、チャネル形成領域１０７を間に挟んだソース領域またはドレイン領域に相当する、第１の端子１０８、第２の端子１０９とを有している。
ＴＦＴ１０２は、島状の半導体膜１１４と、島状の半導体膜１１４に接しているゲート絶縁膜１０５と、ゲート絶縁膜１０５を間に挟んで島状の半導体膜１１４と重なっているゲート電極１１６とを有している。島状の半導体膜１１４は、ゲート電極１１６と重なっているチャネル形成領域１１７と、チャネル形成領域１１７を間に挟んだソース領域またはドレイン領域に相当する、第１の端子１１８、第２の端子１１９とを有している。
そしてＴＦＴ１０１とＴＦＴ１０２は、単数または複数の絶縁膜を有する第１の層間絶縁膜１２０に覆われている。そして第１の層間絶縁膜１２０に形成されたコンタクトホールを介してＴＦＴ１０１、ＴＦＴ１０２に接続された配線１２１〜１２４が、第１の層間絶縁膜１２０上に接するように形成されている。
具体的に配線１２１は、ＴＦＴ１０１の第１の端子１０８とゲート電極１０６とに接続されており、配線１２２はＴＦＴ１０１の第２の端子１０９に接続されている。また配線１２３は、ＴＦＴ１０２の第１の端子１１８とゲート電極１１６とに接続されており、配線１２４はＴＦＴ１０２の第２の端子１１９に接続されている。
なお図１（Ｂ）では、配線１２１〜１２４がそれぞれ単数の配線で構成されているが、本発明はこの構成に限定されない。配線１２１〜１２４は、それぞれ、電気的に接続された複数の配線で構成されていても良い。
そして配線１２１〜１２４を覆うように、第１の層間絶縁膜１２０上に第２の層間絶縁膜１２５が形成されている。第２の層間絶縁膜１２５は、その上に表示素子を形成する必要があるので、表面がより平坦化されていることが望ましく、塗布法で形成することが好ましい。なお、第２の層間絶縁膜１２５は、単数の絶縁膜で形成されていても良いし、複数の絶縁膜で形成されていても良い。いずれの場合にしても、少なくとも１層の絶縁膜が塗布法で形成されていることが好ましい。
そして第２の層間絶縁膜１２５に形成されたコンタクトホールを介して配線１２２、１２３に接続された配線１２６が、第２の層間絶縁膜１２５上に接するように形成されている。配線１２２、１２３、１２６によって、ＴＦＴ１０１の第２の端子１０９と、ＴＦＴ１０２の第１の端子及びゲート電極１１６とが、電気的に接続される。そして、配線１２２、１２３、１２６は、図１（Ａ）で示す配線１０３に、電気的に接続されている。
なお図１（Ｂ）では、配線１２６が単数の配線で構成されているが、本発明はこの構成に限定されない。配線１２６は、電気的に接続された複数の配線で構成されていても良い。
また本発明では、配線１２２と配線１２３とが、配線１２６を介して電気的に接続されているが、本発明はこの構成に限定されない。例えば図１（Ｃ）に示すように、ＴＦＴ１０１の第２の端子１０９と、ＴＦＴ１０２の第１の端子１１８及びゲート電極１１６とが、第１の層間絶縁膜１２０上に接するように形成された配線１２７によって接続されていても良い。配線１２７は、単数の配線であっても電気的に接続された複数の配線で構成されていても良い。そして配線１２７は、配線１２６とも接続されている。
図１（Ｂ）の場合、図１（Ｃ）の場合と比べてＴＦＴに直接接続されている配線の長さを短くすることができるので、アンテナ効果によってＴＦＴ１０１、１０２に絶縁破壊が起こるのを抑えることができる。また図１（Ｃ）の場合、第２の層間絶縁膜１２５を形成する前に、既に保護回路より放電の経路が確保されているので、より確実にチャージングよるＥＳＤを防ぐことができる。
そして図１（Ｂ）、図１（Ｃ）において、例えば第２の層間絶縁膜１２５の表面に正の電荷が帯電し、配線１２６に電位Ｖｄｄよりも高い電位Ｖｄｄ’が与えられた場合、図２（Ａ）に示すようにＴＦＴ１０１がオンになり、ＴＦＴ１０２がオフになる。よって、該正の電荷はＴＦＴ１０１を介して放電される。また図１（Ｂ）、図１（Ｃ）において、例えば第２の層間絶縁膜１２５の表面に負の電荷が帯電し、配線１２６に電位Ｖｓｓよりも低い電位Ｖｓｓ’が与えられた場合、図２（Ｂ）に示すようにＴＦＴ１０１がオフになり、ＴＦＴ１０２がオンになる。よって、該負の電荷はＴＦＴ１０２を介して放電される。
従って、いずれの場合も、配線１０３にＶｄｄよりも高い電位、或いはＶｓｓよりも低い電位が与えられることはないため、配線１０３に電気的に接続された半導体素子へのチャージングによるダメージを回避することができる。
なお上記保護回路は、第２の層間絶縁膜が塗布法で形成されるときに生じるチャージングにより、半導体素子が劣化したり破壊されたりするのを防ぐのに特に有効である。しかし本発明の半導体表示装置は、第２の層間絶縁膜が塗布膜であることに限定されない。チャージングの発生する原因や環境は極めて複雑で多岐に渡っており、塗布法で第２の層間絶縁膜が形成されるとき以外にも、チャージングが発生する可能性は否定できない。よって本発明は、第２の層間絶縁膜が塗布法以外の成膜方法、例えば蒸着法、スパッタ法、ＣＶＤ法などで成膜された場合にも、ＥＳＤを防ぐのに有効である。
次に図３を用いて、本発明の半導体表示装置の構成について説明する。図３は、半導体表示装置が有する基板１３０の上面図であり、基板１３０上に、画素部１３１、画素部１３１が有する画素を選択する走査線駆動回路１３２と、選択された画素にビデオ信号を供給する信号線駆動回路１３３とが形成されている。また１３４は、基板１３０上に形成された各種回路へ、信号または電源電位を供給するための入力端子に相当する。
そして１３５〜１３７は保護回路に相当する。そして基板１３０上に形成された各種回路間は配線によって接続されており、該配線は保護回路１３５〜１３７に接続されている。
具体的に、入力端子１３４と信号線駆動回路１３３とは配線１４０によって接続されており、保護回路１３５は該配線１４０に接続されている。保護回路１３５によって、信号線駆動回路１３３が有する各種の半導体素子を保護することができる。
また、信号線駆動回路１３３と画素部１３１とは信号線１４１によって接続されており、保護回路１３６は該信号線１４１に接続されている。保護回路１３６によって、信号線駆動回路１３３と画素部１３１が有する各種の半導体素子を保護することができる。なお保護回路１３６は、信号線１４１に接続されていれば良い。よって保護回路１３６は、例えば図３に示すように、信号線駆動回路１３３と画素部１３１との間に設けられていても良いし、画素部１３１を間に挟んで信号線駆動回路１３３の反対側に設けられていても良い。また図示してはいないが、保護回路１３６は信号線駆動回路１３３と入力端子１３４との間に設けられていても良い。
また、走査線駆動回路１３２と画素部１３１とは走査線１４２によって接続されており、保護回路１３７は、該走査線１４２に接続されている。保護回路１３７によって、走査線駆動回路１３２と画素部１３１が有する各種の半導体素子を保護することができる。なお保護回路１３７は、走査線１４２に接続されていれば良い。よって保護回路１３７は、例えば図３に示すように、走査線駆動回路１３２と画素部１３１との間に設けられていても良いし、画素部１３１を間に挟んで走査線駆動回路１３２の反対側に設けられていても良い。また図示してはいないが、保護回路１３７は走査線駆動回路１３２と入力端子１３４との間に設けられていても良い。
なお保護回路１３５〜１３７は全て設ける必要はなく、いずれか１つまたは複数を有していても良い。
本発明において保護回路は、第２の層間絶縁膜に帯電した電荷の放電のみならず、信号または電源電圧と共に配線に入力された雑音を、低減させることができ、該雑音により半導体素子が劣化したりまたは破壊されたりするのを防ぐことができる。
なお図３では、画素部１３１と同じ基板１３０上に信号線駆動回路１３３、走査線駆動回路１３２を形成しているが、本発明はこの構成に限定されない。例えば、画素部１３１を構成する半導体素子として、非晶質半導体又は微結晶半導体を用いる場合、別途形成した信号線駆動回路１３３、走査線駆動回路１３２をＣＯＧ方式やＴＡＢ方式等の公知の方式により基板１３０に実装しても良い。この場合保護回路は、入力端子と画素部とを接続する配線に、接続する。また、画素部１３１を構成する素子として、微結晶半導体を用いる場合、走査線駆動回路と画素部とを同一基板上に微結晶半導体で形成し、信号線駆動回路は実装するようにしてもよい。また、走査線駆動回路の一部または信号線駆動回路の一部を、画素部と共に同一基板上に形成し、走査線駆動回路のほかの部分または信号線駆動回路の他の部分を実装するようにしても良い。つまり、駆動回路の形態は様々であるため、保護回路はその形態に合わせて設ける数及び場所を定めるようにする。
次に、本発明で用いられる保護回路の具体例について、図４を用いて説明する。
図４（Ａ）に示す保護回路は、複数のＴＦＴを用いた保護ダイオード４０１〜４０４を有している。保護ダイオード４０１は、直列に接続された２つのｐチャネル型ＴＦＴ４０１ａ、４０１ｂを有している。そして、直列に接続された２つのｐチャネル型ＴＦＴ４０１ａ、４０１ｂの一端は、２つのｐチャネル型ＴＦＴ４０１ａ、４０１ｂのゲート電極と接続されている。そして、他の保護ダイオード４０２〜４０４も保護ダイオード４０１と同様に、それぞれ直列に接続された複数のＴＦＴを有しており、なおかつ直列に接続された複数のＴＦＴの一端は、複数のＴＦＴのゲート電極と接続されている。
なお本発明において、各保護ダイオード４０１〜４０４が有するＴＦＴの数及び極性は、図４（Ａ）に示す構成に限定されない。
そして、保護ダイオード４０１〜４０４は順に直列に接続されており、なおかつ保護ダイオード４０２と保護ダイオード４０３の間のノードは、配線４０５に接続されている。なお配線４０５は、保護対象となる半導体素子に接続されていものると仮定する。なお配線４０５と接続するノードは、保護ダイオード４０２と保護ダイオード４０３の間のノードに限定されず、直列に接続される保護ダイオード４０１〜４０４間の複数のノードのうち、いずれのノードであっても良い。
そして直列に接続されている保護ダイオード４０１〜４０４の一端には電位Ｖｓｓが、もう一端には電位Ｖｄｄが与えられている。そして各保護ダイオード４０１〜４０４は、逆方向バイアスの電圧がかかるような向きで接続されている。
図４（Ｂ）に示す保護回路は、保護ダイオード４１０、４１１、容量素子４１２、４１３、抵抗素子４１４を有する。抵抗素子４１４は２端子の抵抗であり、一端には配線４１５に与えられる電位Ｖｉｎが、他端には電位Ｖｓｓが与えられる。抵抗素子４１４は、電位Ｖｉｎが与えられなくなったときに、配線４１５の電位を電位Ｖｓｓに落とすために設けられており、その抵抗値は配線４１４の配線抵抗よりも十分に大きくなるように設定する。各保護ダイオードは４１０、４１１は、ダイオード接続されたｐチャネル型ＴＦＴを用いている。
電位Ｖｉｎが電位Ｖｄｄよりも高い場合、そのゲート電極とソース領域間の電圧により、保護ダイオードは４１０が有するｐチャネル型ＴＦＴはオン、保護ダイオードは４１１が有するｐチャネル型ＴＦＴはオフとなる。そうすると、電位Ｖｄｄが保護ダイオードは４１０を介して、配線４１５に与えられる。従って、雑音等により、電位Ｖｉｎが電位Ｖｄｄよりも高くなっても、配線４１５に与えられる電位は、電位Ｖｄｄよりも高くなることはない。一方、電位Ｖｉｎが電位Ｖｓｓよりも低い場合、そのゲート電極とソース領域間の電圧により、保護ダイオードは４１０が有するｐチャネル型ＴＦＴはオフ、保護ダイオードは４１１が有するｐチャネル型ＴＦＴはオンとなる。そうすると、電位Ｖｓｓが配線に与えられる。従って、雑音等により、電位Ｖｉｎが電位Ｖｓｓよりも低くなっても、配線４１５に与えられる電位は、電位Ｖｓｓよりも低くなることはない。さらに、容量素子４１２、４１３により、入力の電位Ｖｉｎが有するパルス状の雑音を鈍らせることができ、雑音による電位の急峻な変化をある程度小さくすることができる。
上記構成の保護回路の配置により、配線の電位は、電位Ｖｓｓと電位Ｖｄｄの間に保たれ、この範囲外の異常に高いまたは低い電位の印加から、後段の回路を保護することができる。さらに、信号が入力される入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定（ここでは電位Ｖｓｓ）の高さに保つことができる。つまり信号が入力されていないときは、配線同士をショートさせることができるショートリングとしての機能も有する。そのため、配線間での電位差に起因する静電破壊を防ぐことができる。また、信号を入力しているときは、抵抗素子４１４の抵抗値が十分に大きいので、配線に与えられる信号が電位Ｖｓｓに引っ張られることがない。
図４（Ｃ）に示す保護回路は、保護ダイオード４１０、４１１を、それぞれ２つのｐチャネル型ＴＦＴで代用した等価回路図である。
なお、図４（Ｂ）、図４（Ｃ）に示す保護回路は、保護ダイオードとしてダイオード接続されたｐチャネル型ＴＦＴを用いているが、本発明はこの構成に限定されない。保護ダイオードとして、ダイオード接続されたｎチャネル型ＴＦＴを用いていても良い。
また、図４（Ｄ）に示す保護回路は、保護ダイオード４２０〜４２７と、抵抗素子４２８とを有している。抵抗素子４２８は配線４２９と直列に接続されている。各保護ダイオード４２０〜４２３は、それぞれダイオード接続されたｎチャネル型ＴＦＴを用いており、各保護ダイオード４２４〜４２７は、それぞれダイオード接続されたｐチャネル型ＴＦＴを用いている。
保護ダイオード４２０、４２１は直列に接続されており、一端には電位Ｖｓｓが与えられ、他端は配線４２９に接続されている。保護ダイオード４２２、４２３は直列に接続されており、一端には電位Ｖｄｄが与えられ、他端は配線４２９に接続されている。保護ダイオード４２４、４２５は直列に接続されており、一端には電位Ｖｓｓが与えられ、他端は配線４２９に接続されている。保護ダイオード４２６、４２７は直列に接続されており、一端には電位Ｖｄｄが与えられ、他端は配線４２９に接続されている。
また、図４（Ｅ）に示す保護回路は、抵抗素子４３０、４３１と、保護ダイオード４３２とを有する。図４（Ｅ）では、保護ダイオード４３２としてダイオード接続されたｎチャネル型ＴＦＴを用いているが、本発明はこの構成に限定されない。ダイオード接続されたｐチャネル型ＴＦＴを用いていても良いし、ダイオード接続された複数のＴＦＴを用いていても良い。抵抗素子４３０、４３１と、保護ダイオード４３２とは、配線４３３に直列に接続されている。
抵抗素子４３０、４３１によって、配線４３３の電位の急激な変動を緩和し、半導体素子の劣化又は破壊を防止することができる。また、保護ダイオード４３２によって、電位の変動により配線４３３に逆方向バイアスの電流が流れるのを防ぐことができる。
なお抵抗素子のみを配線に直列に接続する場合、配線の電位の急激な変動を緩和し、半導体素子の劣化又は破壊を防止することができる。また保護ダイオードのみを配線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐことができる。
次に、本発明の半導体表示装置の一形態に相当する、発光装置の具体的な作製方法について説明する。なお本実施例では、保護回路に用いられるＴＦＴと、発光素子への電流の供給を制御するためのＴＦＴとを、同一基板上に作製する例について説明する。
まず図５（Ａ）に示すように、基板２０１上に下地膜２０２を形成する。基板２０１には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ＳＵＳ基板を含む金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
下地膜２０２は基板２０１中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマＣＶＤ法を用いて窒化酸化珪素膜を１０〜４００ｎｍ（好ましくは５０〜３００ｎｍ）の膜厚になるように成膜した。
なお下地膜２０２は単層であっても複数の絶縁膜を積層したものであっても良い。またガラス基板、ＳＵＳ基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
次に下地膜２０２上に、活性層として用いる島状の半導体膜２０３〜２０５を形成する。島状の半導体膜２０３〜２０５の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。なお島状の半導体膜２０３〜２０５は、非晶質半導体であっても良いし、セミアモルファス半導体（微結晶半導体）または多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。
多結晶半導体を用いる場合、まず非晶質半導体を成膜して、公知の結晶化方法を用いて該非晶質半導体を結晶化すれば良い。公知の結晶化方法としては、加熱器による加熱で結晶化を行なう方法、レーザー光の照射で結晶化を行なう方法、触媒金属を用いて結晶化を行なう方法、赤外光を用いて結晶化を行なう方法等が挙げられる。
例えばレーザ光を用いて結晶化する場合、パルス発振型または連続発振型のエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー等を用いれば良い。例えばＹＡＧレーザーを用いる場合は、半導体膜に吸収されやすい第２高調波の波長を用いるのが望ましい。そして発振周波数３０〜３００ｋＨｚ、エネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とし、任意のポイントに数ショットずつ照射できるように走査速度を設定すると良い。
次に、該島状の半導体膜２０３〜２０５を用いてＴＦＴを形成する。なお本実施例では、図５（Ｂ）に示すように、島状の半導体膜２０３〜２０５を用いてトップゲート型のＴＦＴ２０６〜２０８を形成する。
具体的には、島状の半導体膜２０３〜２０５を覆うようにゲート絶縁膜２０９を成膜する。そして、ゲート絶縁膜２０９上に導電膜を成膜し、パターニングすることで、ゲート電極２１０〜２１２を形成する。そして、ゲート電極２１０〜２１２や、あるいはレジストをマスクとして用い、島状の半導体膜２０３〜２０５にｎ型またはｐ型を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはＬＤＤ領域等を形成する。なおここでは、ＴＦＴ２０６〜２０８が全てｐ型の場合について示す。
なおゲート絶縁膜２０９には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。例えば、酸化珪素を用いたゲート絶縁膜をプラズマＣＶＤ法で成膜する場合、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2を混合したガスを用い、反応圧力４０Ｐａ、基板温度３００〜４００℃、高周波（１３．５６MHz）電力密度０．５〜０．８Ｗ／ｃｍ2とし、成膜する。
また窒化アルミニウムをゲート絶縁膜２０９として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。
上記一連の工程によって、保護ダイオードに用いるＴＦＴ２０６、２０７と、発光素子に供給する電流を制御するＴＦＴ２０８とを形成することができる。なおＴＦＴの作製方法は、上述した工程に限定されない。液滴吐出法によりゲート電極や配線を作製しても良い。
次に、ＴＦＴ２０６〜２０８を覆うように、第１の層間絶縁膜の一部に相当するパッシベーション膜２１３を形成する。パッシベーション膜２１３は、珪素を含む酸化珪素、窒化珪素、酸化窒化珪素などの絶縁膜を用いることができ、その厚さは１００〜２００ｎｍ程度とする。
次に、島状の半導体膜２０３〜２０５に添加された不純物元素を活性化するために、熱処理を行なう。この工程はファーネスアニール炉を用いる熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を用いることができる。例えば熱アニール法で活性化を行なう場合、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で、４００〜７００℃（好ましくは５００〜６００℃）で行なう。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状の半導体膜を水素化する工程を行なう。この工程は、熱的に励起された水素によりダングリングボンドを終端する目的で行なわれる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。また活性化処理はパッシベーション膜２１３を成膜する前に行っても良い。
次に図５（Ｃ）に示すように、パッシベーション膜２１３を覆うように、第１の絶縁膜２１４を形成する。第１の絶縁膜２１４は、有機樹脂膜、無機絶縁膜、シロキサン系の材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結合手を含む絶縁膜等を用いることができる。本実施例では、第１の絶縁膜２１４とパッシベーション膜２１３とが積層された膜が、第１の層間絶縁膜２１５に相当する。なお、第１の層間絶縁膜２１５は、単層の絶縁膜で形成されていても良いし、複数の絶縁膜で形成されていても良い。
次いで、ゲート絶縁膜２０９及び第１の層間絶縁膜２１５をエッチングし、コンタクトホールを形成する。そして、第１の層間絶縁膜２１５に接するように、島状の半導体膜２０３〜２０５及びゲート電極２１０、２１１と接続する配線２１６〜２２１を形成する。
なおＴＦＴ２０６は、ソース領域またはドレイン領域に相当する第１の端子２２３と、ゲート電極２１０とが、配線２１６によって接続されている。またＴＦＴ２０６のソース領域またはドレイン領域に相当する第２の端子２２５は、配線２１７に接続されている。ＴＦＴ２０７は、ソース領域またはドレイン領域に相当する第１の端子２２６と、ゲート電極２１１とが、配線２１８によって接続されている。またＴＦＴ２０７のソース領域またはドレイン領域に相当する第２の端子２２８は、配線２１９に接続されている。ＴＦＴ２０８は、ソース領域またはドレイン領域に相当する第１の端子２２９と、ゲート電極２１２とが、配線２２０によって接続されている。またＴＦＴ２０８のソース領域またはドレイン領域に相当する第２の端子２３１は、配線２２１に接続されている。
次に図６（Ａ）に示すように、配線２１６〜２２１を覆って、第１の絶縁膜２１４上に接するように、第２の絶縁膜２３３と第３の絶縁膜２３４とを順に形成する。第２の絶縁膜２３３と第３の絶縁膜２３４とが積層された膜が、第２の層間絶縁膜２３５に相当する。なお、第２の層間絶縁膜２３５は、単層の絶縁膜で形成されていても良いし、複数の絶縁膜で形成されていても良い。
第２の絶縁膜２３３として、有機樹脂膜、無機絶縁膜、シロキサン系の材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結合手を含む絶縁膜等を用いることができる。本実施例では、シロキサン系の材料を用いて形成された絶縁膜を用いて、塗布法で形成する。第３の絶縁膜２３４は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、ＲＦスパッタ法で形成された窒化珪素膜を用いるが、その他にもダイヤモンドライクカーボン（ＤＬＣ）膜や、窒化アルミニウム膜などを用いることができる。
次いで図６（Ｂ）に示すように、第２の層間絶縁膜２３５をエッチングし、コンタクトホールを形成する。そして、配線２１７、２１８、２２１と接続する配線２３６、２３７を、第２の層間絶縁膜２３５上に接するように形成する。具体的に、配線２３６は配線２１７、２１８と接続されており、配線２３７は配線２２１と接続されている。
次に図７（Ａ）に示すように、配線２３６、２３７を覆って、第３の絶縁膜２３４上に接するように、陽極２４０を形成する。陽極２４０は配線２３７と接続されている。陽極２４０として、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。本実施例では、ＴｉＮを用いて陽極２４０を形成する。
なお本実施例では、陰極側から光を取り出す場合について説明しているが、陽極２４０側から光を取り出すようにしても良い。この場合、陽極２４０は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。
次に隔壁２４１を、第３の絶縁膜２３４上に形成する。隔壁２４１として、有機樹脂膜、無機絶縁膜、シロキサン系の材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結合手を含む絶縁膜等を用いることができる。隔壁２４１は、陽極２４０の端部を覆い、なおかつ陽極２４０と重なる領域において開口部を有するようにする。隔壁２４１の開口部における端部は、該端部において後に成膜される電界発光層に穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における隔壁２４１の断面が描いている曲線の曲率半径が、０．２〜２μｍ程度であることが望ましい。
図７（Ａ）では、隔壁２４１として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて隔壁２４１を形成しても良い。ネガ型のアクリルを用いて隔壁２４１を形成した場合、開口部における端部が、Ｓ字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、０．２〜２μｍとすることが望ましい。
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、陽極２４０と陰極が電界発光層に形成された穴においてショートするのを防ぐことができる。また電界発光層の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
なお、電界発光層を形成する前に、陽極２４０の表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体による拭浄などで、その表面を研磨しておいても良い。
また電界発光層を形成する前に、隔壁２４１及び陽極２４０に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真空ベーク）を行なっても良い。具体的には、基板の温度を２００℃〜４５０℃、好ましくは２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０-7Ｔｏｒｒ以下とし、可能であるならば３×１０-8Ｔｏｒｒ以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層を成膜する場合、電界発光層を成膜する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、陽極２４０に紫外線を照射してもよい。
なお、第２の層間絶縁膜２３５に接するように形成される電極（本実施例では陽極２４０）を、ＩＴＳＯのように透光性酸化物導電材料と酸化珪素を含む導電膜で形成し、第２の層間絶縁膜２３５のうち該電極に接する絶縁膜（本実施例では第３の絶縁膜２３４）を窒化珪素で形成することで、陽極２４０と第３の絶縁膜２３４を他の材料で形成した組み合わせよりも、発光素子の輝度を高めることができる。この場合、陽極２４０に含まれる酸化珪素によって、水分が付着しやすいので、上述した真空ベークは特に有効である。
次に図７（Ｂ）に示すように、陽極２４０上に電界発光層２４２を成膜する。電界発光層２４２は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層２４２は陰極に用いられる材料の仕事関数が十分小さくない場合、電子注入層を設けることが望ましい。
次に、電界発光層２４２を覆うように陰極２４３を形成する。陽極２４０、電界発光層２４２、陰極２４３は、隔壁２４１の開口部において重なり合っており、該重なり合っている部分が発光素子２４４に相当する。
陰極２４３は、透光性を有している。具体的には、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。この場合、電界発光層２４２に、陰極２４３に接するように電子注入層を設けるのが望ましい。
また、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを、光が透過する程度の膜厚で形成し、陰極２４３として用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属を用い、５ｎｍ〜３０ｎｍ程度の膜厚で陰極２４３を形成することができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を、光が透過する程度の膜厚で形成し、陰極２４３として用いることも可能である。なお、光が透過する程度の膜厚で陰極２４３を形成する場合、該陰極２４３の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電層を形成し、陰極のシート抵抗を抑えるようにしても良い。なお陰極２４３側において光を反射させ、陽極２４０側からのみ光を取り出したい場合は、光が反射する程度の膜厚で陰極２４３を形成しても良い。
なお発光素子２４４を形成したら、陰極２４３上に、保護膜を形成しても良い。保護膜は第３の絶縁膜２３４と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
なお図７（Ｂ）では、陽極が陰極よりも基板に近い側に形成されている例を示しているが、本発明はこの構成に限定されない。陰極が陽極よりも基板に近い側に形成されていても良い。
なお、実際には図７（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりすると発光素子の信頼性が向上する。
なお本発明の発光装置の作製方法は、必ずしも上述した形態に限定されない。さらに、本発明の半導体表示装置は、発光装置だけではなく液晶表示装置もその範疇に含む。上述した実施例は、本発明の一形態について具体的に説明しただけであり、本発明は、上述した実施例に限定されるものではなく、発明の技術的思想に基づく各種の変形が可能である。
なお、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基板上に転写することで、半導体表示装置を形成しても良い。転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。なお転写は、表示素子を作製する前に行なっても良いし、作製した後に転写しても良い。
本実施例では、本発明の半導体表示装置が有する駆動回路と保護回路の位置関係について説明する。
図８（Ａ）に本実施例の信号線駆動回路のブロック図を示す。図８（Ａ）において、９００は画素部、９０１は信号線駆動回路、９０２は保護回路、９０３は入力端子に相当する。信号線駆動回路９０１は、シフトレジスタ９０４、ラッチＡ９０５、ラッチＢ９０６を有している。
シフトレジスタ９０４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。またＣＬＫ、ＳＰの他に切り替え信号（Ｌ／Ｒ）が入力されていても良い。ＣＬＫとＳＰが入力されると、シフトレジスタ９０４においてタイミング信号が生成される。またＬ／Ｒによって、タイミング信号のパルスの出現する順序を切り替えることができる。生成したタイミング信号は、一段目のラッチＡ９０５に順に入力される。ラッチＡ９０５にタイミング信号が入力されると、該タイミング信号のパルスに同期して、ビデオ信号（ＶＳ）が順にラッチＡ９０５に書き込まれ、保持される。なお、本実施例ではラッチＡ９０５に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチＡ９０５をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
ラッチＡ９０５の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
１ライン期間が終了すると、２段目のラッチＢ９０６にラッチ信号（Latch Signal）が供給され、該ラッチ信号に同期してラッチＡ９０５に保持されているビデオ信号が、ラッチＢ９０６に一斉に書き込まれ、保持される。ビデオ信号をラッチＢ９０６に送出し終えたラッチＡ９０５には、再びシフトレジスタ９０４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、ラッチＢ９０６に書き込まれ、保持されているビデオ信号が、信号線９０７を介して画素部９００に入力される。
なお、シフトレジスタ９０４の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
図８（Ａ）では、保護回路９０２が信号線駆動回路９０１と画素部９００の間に設けられている。そして保護回路９０２は、信号線９０７に接続されている。保護回路９０２により、信号線９０７に接続された各種半導体素子をＥＳＤから防ぐことができる。
なお図８（Ａ）では、信号線９０７に保護回路９０２を接続する例を示しているが、信号線駆動回路９０１にビデオ信号（ＶＳ）を入力するための配線に、保護回路を設けても良い。
図９に、図８（Ａ）に示したシフトレジスタ９０４、ラッチＡ９０５、ラッチＢ９０６と、保護回路９０２の具体的な回路図を一例として示す。なお図９では、ビデオ信号（ＶＳ）を入力するための配線にも保護回路９０８を設けている例を示す。図９に示すように、各回路間には、バッファ、インバータなどが設けられていても良い。
また図１０に、走査線駆動回路が有するシフトレジスタと、走査線に接続された保護回路の、具体的な回路図を一例として示す。図１０において、走査線駆動回路は、シフトレジスタ１１０１、バッファ１１０３を有している。また１１０２は保護回路、１１０４は走査線に相当する。走査線駆動回路はレベルシフタを有していても良い。走査線駆動回路では、シフトレジスタ１１０１にＣＬＫ及びＳＰが入力されることによって、選択信号が生成される。生成された選択信号はバッファ１１０３において緩衝増幅され、対応する走査線１１０４に入力される。走査線１１０４には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ１１０３は大きな電流を流すことが可能なものが用いられる。保護回路１１０２は走査線１１０４に接続されている。
なお、シフトレジスタ１１０１の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
なお図８（Ａ）では、信号線９０７に接続されている保護回路９０２が、信号線駆動回路９０１と画素部９００の間に設けられているが、本発明はこの構成に限定されない。信号線９０７を第１の層間絶縁膜上に接するように形成し、該信号線９０７を、第２の層間絶縁膜上に接するように形成された配線と接続し、引き回すことで、保護回路９０７の位置は如何様にも変えられる。
図８（Ｂ）に、信号線９０７に接続した保護回路９０７を、入力端子９０３と信号線駆動回路９０１の間に設けた例を示す。配線９０９の引き回しによって、発光素子を基板とカバー材の間に封止するためのシール材９１０と、保護回路９０７とを重ねることができ、スペースを有効活用することができる。
なお、本発明の半導体表示装置が有する信号線駆動回路と走査線駆動回路は、上述した構成に限定されない。また信号線駆動回路の数及びレイアウトは、設計者が任意に設定することができる。
次に、本発明の半導体表示装置の一形態に相当する、発光装置の画素について、図１１を用いて説明する。図１１（Ａ）は、画素の等価回路図を示したものであり、信号線６１１４、電源線６１１５、６１１７、走査線６１１６、発光素子６１１３、画素へのビデオ信号の入力を制御するＴＦＴ６１１０、発光素子６１１３の両電極間に流れる電流値を制御するＴＦＴ６１１１、該ＴＦＴ６１１１のゲート電極とソース領域間の電圧を保持する容量素子６１１２を有する。なお、図１１（Ａ）では、容量素子６１１２を図示したが、ＴＦＴ６１１１のゲート容量や他の寄生容量で賄うことが可能な場合には、設けなくてもよい。
図１１（Ｂ）は、図１１（Ａ）に示した画素に、ＴＦＴ６１１８と走査線６１１９を新たに設けた構成の画素回路である。ＴＦＴ６１１８の配置により、強制的に発光素子６１１３に電流が流れない状態を作ることができるため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。従って、デューティ比が向上して、動画の表示は特に良好に行なうことができる。
図１１（Ｃ）は、図１１（Ｂ）に示した画素に、新たにＴＦＴ６１２５と、配線６１２６を設けた画素回路である。本構成では、ＴＦＴ６１２５のゲート電極を一定の電位に保持した配線６１２６に接続することにより、このゲート電極の電位を固定し、なおかつ飽和領域で動作させる。また、ＴＦＴ６１２５と直列に接続させ、線形領域で動作するＴＦＴ６１１１のゲート電極には、ＴＦＴ６１１０を介して、画素の点灯又は非点灯の情報を伝えるビデオ信号を入力する。線形領域で動作するＴＦＴ６１１１のソース領域とドレイン領域間電圧の値は小さいため、ＴＦＴ６１１１のゲート電極とソース領域間の電圧の僅かな変動は、発光素子６１１３に流れる電流値には影響を及ぼさない。従って、発光素子６１１３に流れる電流値は、飽和領域で動作するＴＦＴ６１２５により決定される。上記構成を有する発光装置は、ＴＦＴ６１２５の特性バラツキに起因した発光素子６１１３の輝度ムラを改善して画質を高めることができる。なお、ＴＦＴ６１２５のチャネル長Ｌ1、チャネル幅Ｗ1、ＴＦＴ６１１１のチャネル長Ｌ2、チャネル幅Ｗ2は、Ｌ1／Ｗ1：Ｌ2／Ｗ2＝５〜６０００：１を満たすように設定するとよい。また、両ＴＦＴは同じ導電型を有していると作製工程上好ましい。さらに、ＴＦＴ６１２５には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。
なお、本発明の発光装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。但し、デジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の発光装置は、その駆動に電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
本実施例では、図１１に示した画素の変形例について説明する。
図１２（Ａ）に、図１１（Ｂ）に示した画素において、ＴＦＴ６１１１の代わりに、直列に接続された２つのＴＦＴ６１１１ａ、６１１１ｂを用いる例を示す。ＴＦＴ６１１１ａ、６１１１ｂは同じ極性を有し、なおかつゲート電極が互いに接続されている。なお代わりに用いるＴＦＴは２つに限らず、複数であれば良い。
なお、図１１（Ａ）に示した画素も同様に、ＴＦＴ６１１１の代わりに、直列に接続された複数のＴＦＴを用いることができる。また図１１（Ｃ）に示した画素も同様に、ＴＦＴ６１２５の代わりに、直列に接続された複数のＴＦＴを用いることができる。
次に図１２（Ｂ）に、図１１（Ｂ）に示した画素において、ＴＦＴ６１１１の代わりに、並列に接続された２つのＴＦＴ６１１１ａ、６１１１ｂを用いる例を示す。ＴＦＴ６１１１ａ、６１１１ｂは同じ極性を有し、なおかつゲート電極が互いに接続されている。なお代わりに用いるＴＦＴは２つに限らず、複数であれば良い。
なお、図１１（Ａ）に示した画素も同様に、ＴＦＴ６１１１の代わりに、並列に接続された複数のＴＦＴを用いることができる。また図１１（Ｃ）に示した画素も同様に、ＴＦＴ６１２５の代わりに、並列に接続された複数のＴＦＴを用いることができる。
図１１（Ａ）、図１１（Ｂ）に示した画素において、ＴＦＴ６１１１を飽和領域で動作させることで、発光素子の６１１３が劣化しても、発光素子６１１３の両電極間に流れる電流値が低減するのを抑えることができ、よって発光素子の６１１３の輝度の低下を抑えることができる。また、図１１（Ｃ）に示した画素において、ＴＦＴ６１２５を飽和領域で動作させることで、発光素子の６１１３が劣化しても、発光素子６１１３の両電極間に流れる電流値が低減するのを抑えることができ、よって発光素子の６１１３の輝度の低下を抑えることができる。そして、この場合ＴＦＴ６１１１、６１２５のチャネル幅に対するチャネル長の比が高いと、飽和領域におけるドレイン電流の線形性を高めることができ、より劣化による輝度の低下を抑えることができるので望ましい。しかしチャネル長が長くなると、ＴＦＴが有する島状の半導体膜の面積が増大し、島状の半導体膜の面積とゲート絶縁膜の面積比（アンテナ比）が増大する傾向にある。本実施例のように、ＴＦＴ６１１１、６１２５のそれぞれの代わりに、島状の半導体膜が互いに分離した複数のＴＦＴを用いることで、アンテナ比の増大を抑えることができる。
図１３に、図１２（Ａ）に示した画素の上面図を、一例として示す。図１３において、ＴＦＴ６１１１ａとＴＦＴ６１１１ｂは、互いに分離した島状の半導体膜６１３０、６１３１を有している。またＴＦＴ６１１１ｂは、発光素子６１１３が有する第１の電極６１３２に、配線６１３３、配線６１３４を介して電気的に接続されている。なお、配線６１３３はＴＦＴ６１１０、６１１８、６１１１ａ、６１１１ｂを覆っている第１の層間絶縁膜上に、接するように形成されており、配線６１３４及び第１の電極６１３２は、第１の層間絶縁膜上に形成された第２の層間絶縁膜上に、接するように形成されている。
本実施例では、本発明の一形態に相当する発光装置の、パネルの外観について、図１４を用いて説明する。図１４は、基板上に形成されたトランジスタ及び発光素子を、カバー材との間にシール材によって封止した、パネルの上面図であり、図１４（Ｂ）は、図１４（Ａ）のＡ−Ａ’における断面図に相当する。
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、保護回路４０２０とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４の上にカバー材４００６が設けられている。よって画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４とは、基板４００１とシール材４００５とカバー材４００６とによって、充填材４００７と共に密封されている。
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、保護回路４０２０とは、ＴＦＴを複数有しており、図１４（Ｂ）では、信号線駆動回路４００３に含まれるＴＦＴ４００８と、保護回路４０２０に含まれるＴＦＴ４００９ａ、４００９ｂと、画素部４００２に含まれるＴＦＴ４０１０とを示す。保護回路４０２０に含まれるＴＦＴ４００９ａ、４００９ｂは、ダイオード接続されており、配線４０２１によって直列に接続されている。
また４０１１は発光素子に相当し、ＴＦＴ４０１０と電気的に接続されている。
また引き回し配線４０１４は、画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、保護回路４０２０とに、信号または電源電圧を供給するための配線に相当する。引き回し配線４０１４は、引き回し配線４０１５ａ及び引き回し配線４０１５ｂを介して接続端子４０１６と接続されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお、基板４００１としては、ガラス、金属（代表的にはステンレス）、セラミックスのほか、プラスチックに代表されるようなフレキシブルな素材を用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。またカバー材４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
また充填材４００７を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、カバー材４００６の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質を配置しても良い。
なお本発明の半導体表示装置は、表示素子を有する画素部が形成されたパネルと、該パネルにＩＣが実装されたモジュールとを、その範疇に含む。
本発明の半導体表示装置は、様々な電子機器に用いることができる。具体的に本発明の半導体表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Digital Versatile Disc）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。これら電子機器の具体例を図１５に示す。
図１５（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体表示装置は、表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図１５（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、マウス２２０６等を含む。本発明の半導体表示装置は、表示部２２０３に用いることができる。
図１５（Ｃ）は携帯情報端末（ＰＤＡ）であり、本体２１０１、表示部２１０２、操作キー２１０３、モデム２１０４等を含む。モデム２１０４は本体２１０１に内蔵されていても良い。本発明の半導体表示装置は、表示部２２０２に用いることができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は、実施例１〜５に示したいずれの構成の半導体表示装置を用いても良い。
本発明の保護回路の回路図と、断面図とを示す図。 本発明の保護回路の回路図を示す図。 本発明の保護回路が設けられた基板の上面図。 本発明の保護回路の回路図。 本発明の半導体表示装置の作製方法を示す図。 本発明の半導体表示装置の作製方法を示す図。 本発明の半導体表示装置の作製方法を示す図。 本発明の半導体表示装置が有する信号線駆動回路と保護回路の位置関係を示す図。 本発明の半導体表示装置が有する信号線駆動回路と保護回路の等価回路図。 本発明の半導体表示装置が有する走査線駆動回路と保護回路の等価回路図。 本発明の発光装置が有する画素の等価回路図。 本発明の発光装置が有する画素の等価回路図。 本発明の発光装置が有する画素の上面図。 本発明の発光装置の上面図及び断面図。 本発明の半導体表示装置を用いた電子機器の図。

Claims (11)

  1. ＴＦＴと、
    前記ＴＦＴを覆って形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記ＴＦＴが有する第１の端子または第２の端子と、ゲート電極と接続され、なおかつ前記第１の層間絶縁膜上に接するように形成された第１の配線と、
    前記第１の配線を覆って、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜に形成されたコンタクトホールを介して前記第１の配線と接続され、なおかつ前記第２の層間絶縁膜上に接するように形成された第２の配線とを有することを特徴とする半導体表示装置。
  2. 第１のＴＦＴ及び第２のＴＦＴと、
    前記第１のＴＦＴ及び前記第２のＴＦＴを覆って形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に接するように形成された第１乃至第４の配線と、
    前記第１乃至第４の配線を覆って、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜上に接するように形成された第５の配線とを有し、
    前記第１の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第２の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第２の端子と接続されており、
    前記第３の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第２のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第４の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第２のＴＦＴが有する第２の端子と接続されており、
    前記第５の配線は、前記第２の層間絶縁膜に形成されたコンタクトホールを介して、前記第２の配線及び前記第３の配線と接続されていることを特徴とする半導体表示装置。
  3. 第１のＴＦＴ及び第２のＴＦＴと、
    前記第１のＴＦＴ及び前記第２のＴＦＴを覆って形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に接するように形成された第１乃至第３の配線と、
    前記第１乃至第３の配線を覆って、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜上に接するように形成された第４の配線とを有し、
    前記第１の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第２の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第２の端子と、前記第２のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第３の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第２のＴＦＴが有する第２の端子と接続されており、
    前記第４の配線は、前記第２の配線と接続されていることを特徴とする半導体表示装置。
  4. 第１のＴＦＴ及び第２のＴＦＴと、
    前記第１のＴＦＴ及び前記第２のＴＦＴを覆って形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に接するように形成された第１乃至第３の配線と、
    前記第１乃至第３の配線を覆って、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜上に接するように形成された第４及び第５の配線と、
    前記第２の層間絶縁膜上に接するように形成され、なおかつ前記第５の配線に接続された表示素子とを有し、
    前記第１の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第２の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第２の端子と接続されており、
    前記第３の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第２のＴＦＴが有する第１の端子または第２の端子と接続されており、
    前記第４の配線は、前記第１の配線または前記第２の配線と接続されており、
    前記第５の配線は、前記第３の配線と接続されていることを特徴とする半導体表示装置。
  5. 第１のＴＦＴ乃至第３のＴＦＴと、
    前記第１のＴＦＴ乃至前記第３のＴＦＴを覆って形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に接するように形成された第１乃至第５の配線と、
    前記第１乃至第５の配線を覆って、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜上に接するように形成された第６及び第７の配線と、
    前記第２の層間絶縁膜上に接するように形成され、なおかつ前記第７の配線に接続された表示素子とを有し、
    前記第１の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第２の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第２の端子と接続されており、
    前記第３の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第２のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第４の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第２のＴＦＴが有する第２の端子と接続されており、
    前記第５の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第３のＴＦＴが有する第１の端子または第２の端子と接続されており、
    前記第６の配線は、前記第２の層間絶縁膜に形成されたコンタクトホールを介して、前記第２の配線及び前記第３の配線と接続されており、
    前記第７の配線は、前記第２の層間絶縁膜に形成されたコンタクトホールを介して、前記第５の配線と接続されていることを特徴とする半導体表示装置。
  6. 第１のＴＦＴ乃至第３のＴＦＴと、
    前記第１のＴＦＴ乃至前記第３のＴＦＴを覆って形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に接するように形成された第１乃至第４の配線と、
    前記第１乃至第４の配線を覆って、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜上に接するように形成された第５及び第６の配線と、
    前記第２の層間絶縁膜上に接するように形成され、なおかつ前記第６の配線に接続された表示素子とを有し、
    前記第１の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第２の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第１のＴＦＴが有する第２の端子と、前記第２のＴＦＴが有する第１の端子及びゲート電極と接続されており、
    前記第３の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第２のＴＦＴが有する第２の端子と接続されており、
    前記第４の配線は、前記第１の層間絶縁膜に形成されたコンタクトホールを介して、前記第３のＴＦＴが有する第１の端子または第２の端子と接続されており、
    前記第５の配線は、前記第２の層間絶縁膜に形成されたコンタクトホールを介して、前記第２の配線と接続されており、
    前記第６の配線は、前記第２の層間絶縁膜に形成されたコンタクトホールを介して、前記第４の配線と接続されていることを特徴とする半導体表示装置。
  7. 請求項４乃至請求項６のいずれか１項において、
    前記表示素子は発光素子であり、
    前記発光素子は第１の電極と、前記第１の電極上に形成された電界発光層と、前記電界発光層上に形成された第２の電極とを有し、
    前記第２の電極は透光性を有することを特徴とする半導体表示装置。
  8. 請求項１乃至請求項７のいずれか１項において、前記第２の層間絶縁膜は塗布法を用いて形成されていることを特徴とする半導体表示装置。
  9. 請求項１乃至請求項７のいずれか１項において、前記第２の層間絶縁膜は、複数の絶縁膜で形成されており、前記複数の絶縁膜のいずれか１つは塗布法を用いて形成されていることを特徴とする半導体表示装置。
  10. 請求項１乃至請求項９のいずれか１項において、前記第２の層間絶縁膜は、有機樹脂膜または無機絶縁膜を有することを特徴とする半導体表示装置。
  11. 請求項１乃至請求項９のいずれか１項において、前記第２の層間絶縁膜は、シロキサン系の材料を用いて形成された絶縁膜を有することを特徴とする半導体表示装置。









JP2003367639A 2003-10-28 2003-10-28 半導体表示装置及びその作製方法 Expired - Fee Related JP4574158B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003367639A JP4574158B2 (ja) 2003-10-28 2003-10-28 半導体表示装置及びその作製方法
US10/963,585 US7259429B2 (en) 2003-10-28 2004-10-14 Semiconductor display device
CN2008101816670A CN101447492B (zh) 2003-10-28 2004-10-28 半导体显示器件
CNB2004100877912A CN100459142C (zh) 2003-10-28 2004-10-28 半导体显示器件、半导体器件和电子设备
US11/812,322 US7573067B2 (en) 2003-10-28 2007-06-18 Semiconductor display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367639A JP4574158B2 (ja) 2003-10-28 2003-10-28 半導体表示装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010052486A Division JP5127853B2 (ja) 2010-03-10 2010-03-10 表示装置

Publications (3)

Publication Number Publication Date
JP2005135991A true JP2005135991A (ja) 2005-05-26
JP2005135991A5 JP2005135991A5 (ja) 2006-11-30
JP4574158B2 JP4574158B2 (ja) 2010-11-04

Family

ID=34510305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367639A Expired - Fee Related JP4574158B2 (ja) 2003-10-28 2003-10-28 半導体表示装置及びその作製方法

Country Status (3)

Country Link
US (2) US7259429B2 (ja)
JP (1) JP4574158B2 (ja)
CN (2) CN100459142C (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177466A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
JP2009212499A (ja) * 2008-02-07 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体装置
KR20120026995A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120120047A (ko) * 2011-04-22 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014130341A (ja) * 2012-11-28 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015012215A (ja) * 2013-07-01 2015-01-19 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
JP2015207779A (ja) * 2015-06-16 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
JP2016154254A (ja) * 2009-10-30 2016-08-25 株式会社半導体エネルギー研究所 半導体装置
JP2018055094A (ja) * 2016-09-29 2018-04-05 エルジー ディスプレイ カンパニー リミテッド 表示装置
US9977299B2 (en) 2013-10-11 2018-05-22 Seiko Epson Corporation Static electricity protection circuit, electro-optical apparatus, and electronic equipment
JP2018128693A (ja) * 2007-06-29 2018-08-16 株式会社半導体エネルギー研究所 表示装置
JP2019197888A (ja) * 2012-06-29 2019-11-14 株式会社半導体エネルギー研究所 半導体装置
KR20200091842A (ko) * 2011-06-29 2020-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로의 제작 방법 및 구동 회로를 이용한 표시 장치
JP2022064966A (ja) * 2007-12-21 2022-04-26 株式会社半導体エネルギー研究所 半導体装置
WO2023084921A1 (ja) * 2021-11-15 2023-05-19 株式会社ジャパンディスプレイ 半導体装置、表示装置、及び半導体集積回路

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2009069248A1 (ja) * 2007-11-28 2009-06-04 Panasonic Corporation フレキシブル半導体装置の製造方法およびフレキシブル半導体装置
JP5388632B2 (ja) 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN102460711B (zh) * 2009-06-09 2014-10-08 夏普株式会社 半导体装置
TWI498786B (zh) * 2009-08-24 2015-09-01 Semiconductor Energy Lab 觸控感應器及其驅動方法與顯示裝置
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103021943B (zh) 2012-12-14 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103441119B (zh) 2013-07-05 2016-03-30 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板
WO2015198183A1 (en) 2014-06-23 2015-12-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20180079056A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 백플레인 기판, 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
US10784290B1 (en) * 2019-03-01 2020-09-22 Wuhan China Star Optoelectronics Technology Co., Ltd. Method of manufacturing array substrate and array substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04295826A (ja) * 1991-03-25 1992-10-20 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH0651346A (ja) * 1992-07-30 1994-02-25 Sony Corp 保護回路
JPH10335666A (ja) * 1997-05-27 1998-12-18 Sharp Corp 半導体装置の製造方法
JP2003207808A (ja) * 2002-10-21 2003-07-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830823B2 (ja) 1986-07-02 1996-03-27 株式会社日立製作所 液晶表示装置
JP2743376B2 (ja) * 1988-04-28 1998-04-22 セイコーエプソン株式会社 薄膜集積回路の製造方法
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6778231B1 (en) 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
JPH0980471A (ja) * 1995-09-07 1997-03-28 Sony Corp 液晶表示装置の保護回路
CN1881062B (zh) * 1995-10-03 2013-11-20 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
GB0119299D0 (en) * 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
JP4000847B2 (ja) * 2001-12-14 2007-10-31 セイコーエプソン株式会社 半導体装置の製造方法
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04295826A (ja) * 1991-03-25 1992-10-20 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH0651346A (ja) * 1992-07-30 1994-02-25 Sony Corp 保護回路
JPH10335666A (ja) * 1997-05-27 1998-12-18 Sharp Corp 半導体装置の製造方法
JP2003207808A (ja) * 2002-10-21 2003-07-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177466A (ja) * 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
JP2018128693A (ja) * 2007-06-29 2018-08-16 株式会社半導体エネルギー研究所 表示装置
JP7246533B2 (ja) 2007-12-21 2023-03-27 株式会社半導体エネルギー研究所 半導体装置
JP2022064966A (ja) * 2007-12-21 2022-04-26 株式会社半導体エネルギー研究所 半導体装置
JP2009212499A (ja) * 2008-02-07 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016154254A (ja) * 2009-10-30 2016-08-25 株式会社半導体エネルギー研究所 半導体装置
KR20120026995A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101972756B1 (ko) 2010-09-10 2019-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120120047A (ko) * 2011-04-22 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012256859A (ja) * 2011-04-22 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR101971121B1 (ko) * 2011-04-22 2019-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2021100134A (ja) * 2011-06-29 2021-07-01 株式会社半導体エネルギー研究所 半導体装置
KR20200091842A (ko) * 2011-06-29 2020-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로의 제작 방법 및 구동 회로를 이용한 표시 장치
KR102483763B1 (ko) * 2011-06-29 2023-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로의 제작 방법 및 구동 회로를 이용한 표시 장치
KR20210123249A (ko) * 2011-06-29 2021-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로의 제작 방법 및 구동 회로를 이용한 표시 장치
KR102308596B1 (ko) * 2011-06-29 2021-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로의 제작 방법 및 구동 회로를 이용한 표시 장치
JP2020123742A (ja) * 2011-06-29 2020-08-13 株式会社半導体エネルギー研究所 保護回路
JP2019197888A (ja) * 2012-06-29 2019-11-14 株式会社半導体エネルギー研究所 半導体装置
JP2022031838A (ja) * 2012-11-28 2022-02-22 株式会社半導体エネルギー研究所 表示装置
US9842863B2 (en) 2012-11-28 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP7199496B2 (ja) 2012-11-28 2023-01-05 株式会社半導体エネルギー研究所 表示装置
JP2014130341A (ja) * 2012-11-28 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2015012215A (ja) * 2013-07-01 2015-01-19 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
US9768158B2 (en) 2013-07-01 2017-09-19 Seiko Epson Corporation Static electricity protection circuit, electro-optic device and electronic device
US9977299B2 (en) 2013-10-11 2018-05-22 Seiko Epson Corporation Static electricity protection circuit, electro-optical apparatus, and electronic equipment
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015207779A (ja) * 2015-06-16 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
US10535316B2 (en) 2016-09-29 2020-01-14 Lg Display Co., Ltd. Display device having gate-in-panel circuits
JP2018055094A (ja) * 2016-09-29 2018-04-05 エルジー ディスプレイ カンパニー リミテッド 表示装置
WO2023084921A1 (ja) * 2021-11-15 2023-05-19 株式会社ジャパンディスプレイ 半導体装置、表示装置、及び半導体集積回路

Also Published As

Publication number Publication date
US20050087741A1 (en) 2005-04-28
US7573067B2 (en) 2009-08-11
CN101447492A (zh) 2009-06-03
CN1617351A (zh) 2005-05-18
JP4574158B2 (ja) 2010-11-04
US7259429B2 (en) 2007-08-21
CN101447492B (zh) 2011-09-28
US20070246725A1 (en) 2007-10-25
CN100459142C (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
JP4574158B2 (ja) 半導体表示装置及びその作製方法
JP7216862B2 (ja) 発光装置
JP6502600B2 (ja) Ｅｌ表示装置
US8471273B2 (en) Light emitting device and manufacturing method thereof
JP2019061256A (ja) 発光装置
US20070064469A1 (en) Display device and driving method of the same
JP2011085957A (ja) 画像表示デバイス及び電子機器
US7557498B2 (en) System for displaying images including electroluminescent device and method for fabricating the same
JP4755142B2 (ja) 発光装置及び発光装置を用いた電子機器
JP2005051211A (ja) 発光装置
JP5127853B2 (ja) 表示装置
US7220603B2 (en) Method for manufacturing display device and manufacturing apparatus
JP4545535B2 (ja) 製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees