CN114171600A - 主动元件基板 - Google Patents

主动元件基板 Download PDF

Info

Publication number
CN114171600A
CN114171600A CN202111474591.2A CN202111474591A CN114171600A CN 114171600 A CN114171600 A CN 114171600A CN 202111474591 A CN202111474591 A CN 202111474591A CN 114171600 A CN114171600 A CN 114171600A
Authority
CN
China
Prior art keywords
doped region
layer
electrode
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111474591.2A
Other languages
English (en)
Inventor
廖柏咏
何毅达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN114171600A publication Critical patent/CN114171600A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种主动元件基板，包括基板、第一半导体层、栅极绝缘层、第一栅极、第一源极、第一漏极以及遮蔽电极。第一半导体层包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区。第一栅极位于栅极绝缘层上，且重叠于沟道区。第一源极电连接至第一重掺杂区。第一漏极电连接至第二重掺杂区。遮蔽电极在基板的法线方向上重叠于第二轻掺杂区。

Description

主动元件基板
技术领域
本发明涉及一种主动元件基板。
背景技术
一般而言，电子装置中都包含有许多的半导体元件。举例来说，显示装置中常包含有许多薄膜晶体管，这些薄膜晶体管利用在基板上沉积各种不同的薄膜(例如半导体、金属、介电层等)来形成。在显示装置中，薄膜晶体管可以设置于像素结构中，也可设置于驱动电路中。
随着科技的进步，各种制作工艺技术的临界尺寸(Critical size)逐渐缩小。为了制作出更小的薄膜晶体管，薄膜晶体管的不同电极之间的距离也逐渐缩小，这增加了不同电极之间的电场对薄膜晶体管的品质产生的负面影响。
发明内容
本发明提供一种主动(有源)元件基板，能改善主动元件出现热载流子效应的问题。
本发明的至少一实施例提供一种主动元件基板。主动元件基板包括基板、第一半导体层、栅极绝缘层、第一栅极、第一源极、第一漏极以及遮蔽电极。第一半导体层位于基板上，且包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区。栅极绝缘层位于第一半导体层上。第一栅极位于栅极绝缘层上，且在基板的一法线方向上重叠于第一半导体层的沟道区。第一源极电连接至第一半导体层的第一重掺杂区。第一漏极电连接至第一半导体层的第二重掺杂区。第一主动元件包括第一半导体层、第一栅极、第一源极以及第一漏极。遮蔽电极在基板的法线方向上重叠于第一半导体层的第二轻掺杂区，其中遮蔽电极为浮置电极。
本发明的至少一实施例提供一种主动元件基板。主动元件基板包括基板、半导体图案、栅极绝缘层、第一导电层、第一介电层、遮蔽电极、第二介电层以及第二导电层。半导体图案位于基板上，且包括第一半导体层。第一半导体层包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区。栅极绝缘层形成于半导体图案上。第一导电层形成于栅极绝缘层上，且包括第一栅极。第一栅极在基板的法线方向上重叠于第一半导体层的沟道区。第一介电层形成于第一导电层以及栅极绝缘层上。遮蔽电极形成于第一介电层上，且在基板的法线方向上重叠于第一半导体层的第二轻掺杂区。第二介电层形成于第一介电层以及遮蔽电极上。第二导电层形成于第二介电层上，且包括第一源极以及第一漏极。第一源极电连接至第一半导体层的第一重掺杂区。第一漏极电连接至第一半导体层的第二重掺杂区。
基于上述，通过遮蔽电极的设置，第二重掺杂区与第一栅极之间的电场可以被遮蔽电极分散，由此能改善主动元件出现热载流子效应的问题。
附图说明
图1A是本发明的一实施例的一种主动元件基板的上视示意图；
图1B是图1A的线A-A’的剖面示意图；
图2A是本发明的一实施例的一种主动元件基板的上视示意图；
图2B是图2A的线B-B’的剖面示意图；
图2C是图2A的线C-C’的剖面示意图；
图3A是本发明的一实施例的一种主动元件基板的上视示意图；
图3B是图3A的线D-D’的剖面示意图；
图4A是本发明的一实施例的一种主动元件基板的上视示意图；
图4B是图4A的线E-E’的剖面示意图；
图5A是本发明的一实施例的一种主动元件基板的上视示意图；
图5B是图5A的线F-F’的剖面示意图；
图6A是本发明的一实施例的一种主动元件基板的上视示意图；
图6B是图6A的线G-G’的剖面示意图；
图7A是本发明的一实施例的一种主动元件基板的上视示意图；
图7B是图7A的线H-H’的剖面示意图；
图8A是本发明的一实施例的一种主动元件基板的上视示意图；
图8B是图8A的线I-I’的剖面示意图。
符号说明
10、20、30、40、50、60、70、80:主动(有源)元件基板
100:基板
102:缓冲层
110:半导体图案
112、114:第一半导体层
112A、114A:第一重掺杂区
112B、114B:第一轻掺杂区
112C、114C:沟道区
112D、114D:第二轻掺杂区
112E、114E:第二重掺杂区
120:栅极绝缘层
130:第一导电层
132:第一栅极
134:第二栅极
140:第一介电层
150:辅助导电层
152、173:遮蔽电极
160:第二介电层
170:第二导电层
172:第一源极
172E:延伸部
174:第一漏极
176:第二源极
178:第二漏极
180:钝化层
A-A’、B-B’、C-C’、D-D’、E-E’、F-F’、G-G’、H-H’、I-I’:线
C1:第一电容电极
C2:第二电容电极
C3:第三电容电极
D1、D1’:垂直距离
DL:数据线
HD1:水平间距
HD2:水平间距
ND:法线方向
O:开口
PE:电极
SL:扫描线
t1、t2、t3:厚度
T1:第一主动元件
T2:第二主动元件
VL:信号线
TH1、TH2、TH3、TH4、TH5、TH6、TH7、TH8、TH9、TH10、TH11、TH12、TH13、TH14、TH15:通孔
具体实施方式
图1A是依照本发明的一实施例的一种主动元件基板的上视示意图。图1B是图1A的线A-A’的剖面示意图。
请参考图1A与图1B，主动元件基板10包括基板100、半导体图案110、栅极绝缘层120、第一导电层130、第一介电层140、辅助导电层150、第二介电层160以及第二导电层170。在本实施例中，第一主动元件T1位于基板100上，且包括第一半导体层112、第一栅极132、第一源极172以及第一漏极174。
基板100的材料包括玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶片、陶瓷或其他可适用的材料)或是其他可适用的材料。缓冲层102形成于基板100上。缓冲层102例如包括单层或多层绝缘层。
半导体图案110包括第一半导体层112。在本实施例中，半导体图案110还包括第一电容电极C1。半导体图案110位于基板100上。在一些实施例中，半导体图案110形成于缓冲层102上。举例来说，第一半导体层112以及第一电容电极C1直接沉积于缓冲层102上。在一些实施例中，半导体图案110的材料包括非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物或是其他合适的材料、或上述的组合)、三五族化合物半导体或其他合适的材料或上述材料的组合。
第一半导体层112为经掺杂的半导体层，且包括依序连接的第一重掺杂区112A、第一轻掺杂区112B、沟道区112C、第二轻掺杂区112D以及第二重掺杂区112E。沟道区112C位于第一轻掺杂区112B以及第二轻掺杂区112D之间，第一轻掺杂区112B位于第一重掺杂区112A以及沟道区112C之间，且第二轻掺杂区112D位于第二重掺杂区112E以及沟道区112C之间。第一重掺杂区112A以及第二重掺杂区112E的掺杂浓度大于第一轻掺杂区112B以及第二轻掺杂区112D的掺杂浓度，且第一轻掺杂区112B以及第二轻掺杂区112D的掺杂浓度大于沟道区112C的掺杂浓度。第一半导体层112为P型半导体或N型半导体。
第一电容电极C1为经掺杂的半导体，且第一电容电极C1的掺杂浓度例如约等于第一重掺杂区112A以及第二重掺杂区112E的掺杂浓度。
栅极绝缘层120形成于半导体图案110上。在本实施例中，栅极绝缘层120形成于第一半导体层112、第一电容电极C1以及缓冲层102上。举例来说，栅极绝缘层120直接沉积于第一半导体层112以及缓冲层102上。栅极绝缘层120的材料例如包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、其他合适的材料、或上述至少二种材料的堆叠层)、有机材料或其他合适的材料或上述的组合。在本实施例中，栅极绝缘层120的厚度t1为50纳米至150纳米。
第一导电层130包括第一栅极132。在本实施例中，第一导电层130还包括第二电容电极C2。第一导电层130形成于栅极绝缘层120上。举例来说，第一栅极132与第二电容电极C2直接沉积于栅极绝缘层120上，且直接接触栅极绝缘层120的上表面。第一导电层130的材料包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌、前述金属的合金或前述金属的堆叠层或其他导电材料。第一栅极132在基板100的法线方向ND上重叠于第一半导体层112的沟道区112C。在一些实施例中，第一半导体层112的第一轻掺杂区112B以及第二轻掺杂区112D的形成方法包括以第一栅极132为掩模而进行离子注入制作工艺，因此，第一栅极132在法线方向ND上对齐第一半导体层112的沟道区112C。另外，图1A省略绘示了连接至第一栅极132的信号线。在一些实施例中，连接至第一栅极132的信号线(未示出)与第一栅极132都属于第一导电层130，且两者连成一体，但本发明不以此为限。在其他实施例中，连接至第一栅极132的信号线(未示出)与第一栅极132属于不同导电层，且通过贯穿一层以上的绝缘层的通孔而彼此相连。
第二电容电极C2在基板100的法线方向ND上重叠于第一电容电极C1。
在一些实施例中，第一导电层130除了第一栅极132以及电容电极C2之外还包括其他导电结构，例如信号线或其他电极。
第一介电层140形成于第一导电层130以及栅极绝缘层120上。在一些实施例中，第一介电层140直接沉积于第一导电层130以及栅极绝缘层120上，且直接接触第一栅极132的上表面以及栅极绝缘层120的上表面。第一介电层140的材料例如包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、其他合适的材料、或上述至少二种材料的堆叠层)、有机材料或其他合适的材料或上述的组合。在本实施例中，第一介电层140的厚度t2为50纳米至300纳米。
辅助导电层150包括遮蔽电极152。在本实施例中，辅助导电层150还包括第三电容电极C3。辅助导电层150形成于第一介电层140上。举例来说，遮蔽电极152以及第三电容电极C3直接沉积于第一介电层140上，并直接接触第一介电层140的上表面。遮蔽电极152在基板100的法线方向ND上重叠于第一半导体层112的第二轻掺杂区112D。在一些实施例中，遮蔽电极152在基板100的法线方向ND上完全覆盖第二轻掺杂区112D。在本实施例中，遮蔽电极152与第一半导体层112的第二轻掺杂区112D之间的垂直距离D1为100纳米至450纳米。辅助导电层150的材料与第一导电层130的材料相同或不同。在本实施例中，辅助导电层150的材料与第一导电层130的材料相同，且包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌、前述金属的合金或前述金属的堆叠层或其他导电材料。
在本实施例中，遮蔽电极152为浮置电极。换句话说，在本实施例中，遮蔽电极152未连接至信号线，且未直接施加任何电压至遮蔽电极152。
第三电容电极C3在基板100的法线方向ND上重叠于第一电容电极C1以及第二电容电极C2。
在一些实施例中，辅助导电层150除了遮蔽电极152以及第三电容电极C3之外还包括其他导电结构，例如信号线或其他电极。
在本实施例中，由于遮蔽电极152与第三电容电极C3形成于相同导电层，由此能节省制作工艺所需的光掩模数量。
在本实施例中，第二介电层160形成于第一介电层140以及辅助导电层150上。举例来说，第二介电层160直接沉积于第一介电层140、遮蔽电极152以及第三电容电极C3上，并直接接触第一介电层140的上表面、遮蔽电极152的上表面以及第三电容电极C3的上表面。第二介电层160的材料例如包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、其他合适的材料、或上述至少二种材料的堆叠层)、有机材料或其他合适的材料或上述的组合。在本实施例中，第二介电层160的厚度t3为50纳米至600纳米。
第二导电层170包括第一源极172以及第一漏极174。第二导电层170形成于第二介电层160上。举例来说，第一源极172以及第一漏极174直接沉积于第二介电层160上，并直接接触第二介电层160的上表面。第二导电层170与辅助导电层150的材料相同或不同。在本实施例中，第二导电层170与辅助导电层150的材料不同，且第二导电层170包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌、前述金属的合金或前述金属的堆叠层或其他导电材料。
第一源极172电连接至第一半导体层112的第一重掺杂区112A。在本实施例中，第一源极172通过栅极绝缘层120的通孔TH1、第一介电层140的通孔TH2以及第二介电层160的通孔TH3而电连接至第一重掺杂区112A。在本实施例中，通孔TH1、通孔TH2以及通孔TH3彼此完全重叠，但本发明不以此为限。在其他实施例中，通孔TH1、通孔TH2以及通孔TH3可以彼此部分重叠。
第一漏极174电连接至第一半导体层112的第二重掺杂区112E。在本实施例中，第一漏极174通过栅极绝缘层120的通孔TH4、第一介电层140的通孔TH5以及第二介电层160的通孔TH6而电连接至第一重掺杂区112E。在本实施例中，通孔TH4、通孔TH5以及通孔TH6彼此完全重叠，但本发明不以此为限。在其他实施例中，通孔TH4、通孔TH5以及通孔TH6可以彼此部分重叠。
在本实施例中，在对第一栅极132以及第一漏极174施加电压时，第一重掺杂区112E与第一栅极132之间会形成电场(如附图中虚线箭头所示)。在本实施例中，遮蔽电极152可用于分散第一重掺杂区112E与第一栅极132之间的电场，使第一重掺杂区112E与第一栅极132之间的电场减小，由此改善热载流子效应(hot carrier effect)对第一主动元件T1造成的影响，避免第一主动元件T1因为热载流子效应而劣化。在一些实施例中，无论第一主动元件T1为P型薄膜晶体管或N型薄膜晶体管，遮蔽电极152都可用于分散半导体层与栅极之间的电场，由此改善热载流子效应对第一主动元件T1造成的影响。
钝化层180形成于第二导电层170上，且覆盖第一主动元件T1。
基于上述，通过遮蔽电极152的设置，第一主动元件T1的热载流子效应可以被减轻，由此改善了第一主动元件T1的劣化问题。此外，通过使遮蔽电极152与第三电容电极C3形成于相同导电层，可以节省装置的制造成本。
图2A是依照本发明的一实施例的一种主动元件基板的上视示意图。图2B是图2A的线B-B’的剖面示意图。图2C是图2A的线C-C’的剖面示意图。
在此必须说明的是，图2A至图2C的实施例沿用图1A和图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图2A至图2C，在本实施例中，主动元件基板20包括基板100、半导体图案110、栅极绝缘层120、第一导电层130、第一介电层140、辅助导电层150、第二介电层160以及第二导电层170。在本实施例中，第一主动元件T1以及第二主动元件T2位于基板100上。第一主动元件T1包括第一半导体层112、第一栅极132、第一源极172以及第一漏极174。第二主动元件T2包括第二半导体层114、第二栅极134、第二源极176以及第二漏极178。
在本实施例中，半导体图案110包括第一半导体层112以及第二半导体层114。
第二半导体层114为经掺杂的半导体层，且包括依序连接的第一重掺杂区114A、第一轻掺杂区114B、沟道区114C、第二轻掺杂区114D以及第二重掺杂区114E。沟道区114C位于第一轻掺杂区114B以及第二轻掺杂区114D之间，第一轻掺杂区114B位于第一重掺杂区114A以及沟道区114C之间，且第二轻掺杂区114D位于第二重掺杂区114E以及沟道区114C之间。第一重掺杂区114A以及第二重掺杂区114E的掺杂浓度大于第一轻掺杂区114B以及第二轻掺杂区114D的掺杂浓度，且第一轻掺杂区114B以及第二轻掺杂区114D的掺杂浓度大于沟道区114C的掺杂浓度。第一半导体层114为P型半导体或N型半导体。
虽然在本实施例中，第一半导体层112以及第二半导体层114属于相同膜层(都属于半导体图案110)，且为同时形成，但本发明不以此为限。在其他实施例中，第一半导体层112以及第二半导体层114包括不同材料，且第一半导体层112以及第二半导体层114属于不同膜层(即半导体图案110包括第一半导体层112，但半导体图案110不包括第二半导体层114，换句话说，第一半导体层112与第二半导体层114可通过不同图案化制作工艺所形成)。
第一导电层130包括第一栅极132以及第二栅极134。第二栅极134在基板100的法线方向ND上重叠于第二半导体层114。在一些实施例中，第二半导体层114的第一轻掺杂区114B以及第二轻掺杂区114D的形成方法包括以第二栅极134为掩模而进行离子注入制作工艺，因此，第二栅极134在法线方向ND上对齐第二半导体层114的沟道区114C。
在本实施例中，第一导电层130还包括扫描线SL。扫描线SL连接第二栅极134。
第二导电层170包括第一源极172、第一漏极174、第二源极176以及第二漏极178。
第二源极176电连接至第二半导体层114的第一重掺杂区114A。在本实施例中，第二源极176通过栅极绝缘层120的通孔TH7、第一介电层140的通孔TH8以及第二介电层160的通孔TH9而电连接至第一重掺杂区114A。在本实施例中，通孔TH7、通孔TH8以及通孔TH9彼此完全重叠，但本发明不以此为限。在其他实施例中，通孔TH7、通孔TH8以及通孔TH9可以彼此部分重叠。
第二漏极178电连接至第二半导体层114的第二重掺杂区114E。在本实施例中，第二漏极178通过栅极绝缘层120的通孔TH10、第一介电层140的通孔TH11以及第二介电层160的通孔TH12而电连接至第一重掺杂区114E。在本实施例中，通孔TH10、通孔TH11以及通孔TH12彼此完全重叠，但本发明不以此为限。在其他实施例中，通孔TH10、通孔TH11以及通孔TH12可以彼此部分重叠。
第二漏极178电连接至第一栅极132。举例来说，第二通过位于第一介电层140的通孔TH13以及第二介电层160的通孔TH14而电连接至第一栅极132。在本实施例中，通孔TH13以及通孔TH14彼此完全重叠，但本发明不以此为限。在其他实施例中，通孔TH13以及通孔TH14可以彼此部分重叠。
在本实施例中，第二导电层170还包括数据线DL以及信号线VL。数据线DL连接第二源极176，信号线VL连接第一源极172。
钝化层180形成于第二导电层170上，且覆盖第一主动元件T1以及第二主动元件T2。
电极PE位于钝化层180上，且通过钝化层180的开口O而电连接至第一主动元件T1的第一漏极174。电极PE例如可用于控制液晶、发光二极管、感光元件或其他电子元件。
在本实施例中，遮蔽电极152在基板100的法线方向ND上重叠于第一半导体层112的第二轻掺杂区112D以及第一栅极132。部分第一栅极132位于遮蔽电极152与第一半导体层112之间。因此，遮蔽电极152除了可以改善热载流子效应对第一主动元件T1造成的影响之外，还可以用于增加第一主动元件T1中的电容。
图3A是依照本发明的一实施例的一种主动元件基板的上视示意图。图3B是图3A的线D-D’的剖面示意图。
在此必须说明的是，图3A和图3B的实施例沿用图1A和图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图3A与图3B，主动元件基板30的遮蔽电极152在基板100的法线方向ND上重叠于第一半导体层112的第一轻掺杂区112B、沟道区112C、第二轻掺杂区112D以及第一栅极132。在本实施例中，遮蔽电极152除了可以改善热载流子效应对第一主动元件T1造成的影响之外，还可以用于增加第一主动元件T1中的电容(遮蔽电极152与第一栅极132之间的电容)。
在本实施例中，遮蔽电极152自第二轻掺杂区112D上方延伸至第一轻掺杂区112B上方，由此增加遮蔽电极152与第一栅极132之间的重叠面积。基于此，遮蔽电极152与第一栅极132之间的电容得以提升。
图4A是依照本发明的一实施例的一种主动元件基板的上视示意图。图4B是图4A的线E-E’的剖面示意图。
在此必须说明的是，图4A和图4B的实施例沿用图4A和图4B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图4A与图4B，在主动元件基板40中，第二导电层170包括遮蔽电极173，且第二导电层170形成于第二介电层160上。举例来说，第一源极172、遮蔽电极173以及第一漏极174直接沉积于第二介电层160上，并直接接触第二介电层160的上表面。第二导电层170与第一导电层130的材料相同或不同。第一源极172、遮蔽电极173以及第一漏极174为相同导电层，且同时形成。遮蔽电极173分离于第一源极172以及第一漏极174。遮蔽电极173位于第一源极172与第一漏极174之间。遮蔽电极173与第一源极172之间的水平间距HD1视图案化制作工艺时所使用的工具的曝光极限(或称临界尺寸(Critical Dimension；CD))而定。举例来说，水平间距HD1大于或等于前述曝光极限与沟道区112C长度的合，且遮蔽电极173与第一漏极174之间的水平间距HD2大于或等于前述曝光极限。
遮蔽电极173在基板100的法线方向ND上重叠于第一半导体层112的第二轻掺杂区112D。在一些实施例中，遮蔽电极173在基板100的法线方向ND上完全覆盖第二轻掺杂区112D。在本实施例中，遮蔽电极173与第一半导体层112的第二轻掺杂区112D之间的垂直距离D1’为100纳米至1000纳米。在本实施例中，遮蔽电极173为浮置电极。换句话说，在本实施例中，遮蔽电极173未连接至其他信号线，且未直接施加任何电压至遮蔽电极173。
基于上述，通过遮蔽电极173的设置，第一主动元件T1的热载流子效应可以被减轻，由此改善了第一主动元件T1的劣化问题。此外，通过使第一源极172、遮蔽电极173以及第一漏极174形成于相同导电层，能节省制作工艺所需的光掩模数量。
图5A是依照本发明的一实施例的一种主动元件基板的上视示意图。图5B是图5A的线F-F’的剖面示意图。
在此必须说明的是，图5A和图5B的实施例沿用图1A和图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图5A与图5B，在主动元件基板50中，遮蔽电极152电连接至第一漏极174。
第一漏极174通过依序相连的栅极绝缘层120的通孔TH4、第一介电层140的通孔TH5以及第二介电层160的通孔TH6而电连接至第一重掺杂区112E。在本实施例中，通孔TH6在基板100的法线方向ND上重叠于通孔TH5以及通孔TH4，且通孔TH6的尺寸大于通孔TH5的尺寸以及通孔TH4的尺寸。
在一些实施例中，部分遮蔽电极152位于第一介电层140与通孔TH6之间。在一些实施例中，形成通孔TH4、通孔TH5以及通孔TH6的方法例如是在第二介电层160上形成一掩模层，该掩模层具有尺寸对应于通孔TH6的开口，且该开口部分重叠于遮蔽电极152。基于前述开口蚀刻第二介电层160、第一介电层140以及栅极绝缘层120，由于遮蔽电极152可保护位于其下面的第一介电层140以及栅极绝缘层120，蚀刻制作工艺所形成的第二介电层160的通孔TH6的尺寸大于第一介电层140的通孔TH5的尺寸以及栅极绝缘层120的通孔TH4的尺寸。
基于上述，通过遮蔽电极152的设置，第一主动元件T1的热载流子效应可以被减轻，由此改善了第一主动元件T1的劣化问题。
图6A是依照本发明的一实施例的一种主动元件基板的上视示意图。图6B是图6A的线G-G’的剖面示意图。
在此必须说明的是，图6A和图6B的实施例沿用图5A和图5B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图6A与图6B，主动元件基板60的遮蔽电极152在基板100的法线方向ND上重叠于第一半导体层112的第一轻掺杂区112B、沟道区112C、第二轻掺杂区112D以及第一栅极132。在本实施例中，遮蔽电极152除了可以改善热载流子效应对第一主动元件T1造成的影响之外，还可以用于增加第一主动元件T1中的电容。
在本实施例中，遮蔽电极152自第二轻掺杂区112D上方延伸至第一轻掺杂区112B上方，由此增加遮蔽电极152与第一栅极132之间的重叠面积。基于此，遮蔽电极152与第一栅极132之间的电容得以提升。
图7A是依照本发明的一实施例的一种主动元件基板的上视示意图。图7B是图7A的线H-H’的剖面示意图。
在此必须说明的是，图7A和图7B的实施例沿用图1A和图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图7A与图7B，在主动元件基板70中，遮蔽电极152电连接至第一源极172。
栅极绝缘层120中具有通孔TH1，第一介电层140中具有通孔TH2，第二介电层160中具有通孔TH3。第一源极172通过依序相连的栅极绝缘层120的通孔TH1、第一介电层140的通孔TH2以及第二介电层160的通孔TH3而电连接至第一重掺杂区112A。此外，第一源极172通过第二介电层160的通孔TH15而电连接至遮蔽电极152。
在本实施例中，第一源极172在基板100的法线方向ND上重叠于第一轻掺杂区112B、沟道区112C以及第二轻掺杂区112D。
基于上述，通过遮蔽电极152的设置，第一主动元件T1的热载流子效应可以被减轻，由此改善了第一主动元件T1的劣化问题。此外，通过使遮蔽电极152与第三电容电极C3形成于相同导电层，可以节省装置的制造成本。
图8A是依照本发明的一实施例的一种主动元件基板的上视示意图。图8B是图8A的线I-I’的剖面示意图。
在此必须说明的是，图8A和图8B的实施例沿用图7A和图7B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图8A与图8B，在主动元件基板80中，遮蔽电极152电连接至第一源极172。
在本实施例中，第一源极172具有绕过第一轻掺杂区112B以及沟道区112C的延伸部172E，第一源极172的延伸部172E连接遮蔽电极152，使第一源极172在基板100的法线方向ND上不重叠于第一轻掺杂区112B以及沟道区112C。
通过延伸部172E的设计，第一源极172与第一栅极132之间的寄生电容得以减少。
基于上述，通过遮蔽电极152的设置，第一主动元件T1的热载流子效应可以被减轻，由此改善了第一主动元件T1的劣化问题。此外，通过使遮蔽电极152与第三电容电极C3形成于相同导电层，可以节省装置的制造成本。

Claims (19)

1.一种主动元件基板，包括：
基板；
第一半导体层，位于该基板上，且包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区；
栅极绝缘层，位于该第一半导体层上；
第一栅极，位于该栅极绝缘层上，且在该基板的法线方向上重叠于该第一半导体层的该沟道区；
第一源极，电连接至该第一半导体层的该第一重掺杂区；
第一漏极，电连接至该第一半导体层的该第二重掺杂区，其中第一主动元件包括该第一半导体层、该第一栅极、该第一源极以及该第一漏极；以及
遮蔽电极，在该基板的该法线方向上重叠于该第一半导体层的该第二轻掺杂区，其中该遮蔽电极为浮置电极。
2.如权利要求1所述的主动元件基板，其中该遮蔽电极在该基板的该法线方向上完全覆盖该第二轻掺杂区。
3.如权利要求1所述的主动元件基板，还包括：
第一介电层，形成于该第一栅极以及该栅极绝缘层上，其中该遮蔽电极形成于该第一介电层上；以及
第二介电层，形成于该第一介电层以及该遮蔽电极上，且该第一源极以及该第一漏极形成于该第二介电层上。
4.如权利要求3所述的主动元件基板，其中该遮蔽电极与该第一半导体层的该第二轻掺杂区之间的垂直距离为100纳米至450纳米。
5.如权利要求1所述的主动元件基板，还包括：
第一介电层，形成于该第一栅极以及该栅极绝缘层上；以及
第二介电层，形成于该第一介电层上，其中该遮蔽电极形成于该第二介电层上。
6.如权利要求5所述的主动元件基板，其中该第一源极、该第一漏极以及该遮蔽电极属于相同导电层，且该遮蔽电极分离于该第一源极以及该第一漏极。
7.如权利要求5所述的主动元件基板，其中该遮蔽电极与该第一半导体层的该第二轻掺杂区之间的垂直距离为100纳米至1000纳米。
8.如权利要求1所述的主动元件基板，其中至少部分该第一栅极位于该遮蔽电极与该第一半导体层之间。
9.如权利要求1所述的主动元件基板，其中该遮蔽电极在该基板的该法线方向上重叠于该第一半导体层的该第一轻掺杂区以及该第一半导体层的该第二轻掺杂区。
10.如权利要求1所述的主动元件基板，其中该遮蔽电极的材料不同于该第一源极以及该第一漏极的材料。
11.一种主动元件基板，包括：
基板；
半导体图案，位于该基板上，且包括第一半导体层，该第一半导体层包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区；
栅极绝缘层，形成于该半导体图案上；
第一导电层，形成于该栅极绝缘层上，且包括第一栅极，该第一栅极在该基板的法线方向上重叠于该第一半导体层的该沟道区；
第一介电层，形成于该第一导电层以及该栅极绝缘层上；
遮蔽电极，形成于该第一介电层上，且在该基板的该法线方向上重叠于该第一半导体层的该第二轻掺杂区；
第二介电层，形成于该第一介电层以及该遮蔽电极上；以及
第二导电层，形成于该第二介电层上，且包括：
第一源极，电连接至该第一半导体层的该第一重掺杂区；以及
第一漏极，电连接至该第一半导体层的该第二重掺杂区。
12.如权利要求11所述的主动元件基板，其中该遮蔽电极电连接至该第一漏极。
13.如权利要求12所述的主动元件基板，其中该栅极绝缘层中具有第一通孔，该第一介电层中具有第二通孔，该第二介电层中具有第三通孔，其中该第一漏极通过依序相连的该第一通孔、该第二通孔以及该第三通孔而电连接至该第一半导体层的该第二重掺杂区，其中该第三通孔在该基板的该法线方向上重叠于该第二通孔以及该第一通孔，且该第三通孔的尺寸大于该第二通孔的尺寸以及该第一通孔的尺寸。
14.如权利要求13所述的主动元件基板，其中部分该遮蔽电极位于该第一介电层与该第三通孔之间。
15.如权利要求11所述的主动元件基板，其中该遮蔽电极电连接至该第一源极。
16.如权利要求15所述的主动元件基板，其中该栅极绝缘层中具有第一通孔，该第一介电层中具有第二通孔，该第二介电层中具有第三通孔以及第四通孔，其中该第一源极通过依序相连的该第一通孔、该第二通孔以及该第三通孔而电连接至该第一半导体层的该第一重掺杂区，且该第一源极通过该第四通孔而电连接至该遮蔽电极。
17.如权利要求15所述的主动元件基板，其中该第一源极在该基板的该法线方向上重叠于该第一轻掺杂区、该沟道区以及该第二轻掺杂区。
18.如权利要求15所述的主动元件基板，其中该第一源极具有绕过该第一轻掺杂区的延伸部，该第一源极的该延伸部连接该遮蔽电极，使该第一源极在该基板的该法线方向上不重叠于该第一轻掺杂区。
19.如权利要求16所述的主动元件基板，其中：
该半导体图案还包括第二半导体层；
该第一导电层还包括第二栅极，该第二栅极在该基板的该法线方向上重叠于该第二半导体层；
该第二导电层还包括：
第二源极以及第二漏极，电连接至该第二半导体层，其中该第二漏极电连接至该第一栅极。
CN202111474591.2A 2021-07-13 2021-12-03 主动元件基板 Pending CN114171600A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110125759A TWI759232B (zh) 2021-07-13 2021-07-13 主動元件基板
TW110125759 2021-07-13

Publications (1)

Publication Number Publication Date
CN114171600A true CN114171600A (zh) 2022-03-11

Family

ID=80483189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111474591.2A Pending CN114171600A (zh) 2021-07-13 2021-12-03 主动元件基板

Country Status (2)

Country Link
CN (1) CN114171600A (zh)
TW (1) TWI759232B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373853B (en) * 2009-03-16 2012-10-01 Au Optronics Corp Active device array substrate and method for fabricating thereof
CN203871327U (zh) * 2014-05-28 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
TWI643009B (zh) * 2017-09-22 2018-12-01 友達光電股份有限公司 畫素結構以及包含此畫素結構的顯示面板

Also Published As

Publication number Publication date
US20230014890A1 (en) 2023-01-19
TW202303916A (zh) 2023-01-16
TWI759232B (zh) 2022-03-21

Similar Documents

Publication Publication Date Title
US10068932B2 (en) Display device
US7335912B2 (en) Organic light emitting display having improved via hole
WO2013137045A1 (ja) 半導体装置およびその製造方法
CN110521003B (zh) 有源矩阵基板及其制造方法
CN107533981B (zh) 半导体装置以及其制造方法
CN111722446B (zh) 有源矩阵基板的制造方法
CN109952532B (zh) 阵列基板、显示装置和制造阵列基板的方法
US10068925B2 (en) Thin film transistor, thin film transistor panel, and method for manufacturing the same
CN111276527A (zh) 一种显示面板及其制作方法
KR100590249B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
CN111146212B (zh) 半导体基板
TWI796200B (zh) 主動元件基板
TWI759232B (zh) 主動元件基板
US12051727B2 (en) Active device substrate
CN112582342A (zh) 阵列基板的制作方法
US20230187454A1 (en) Semiconductor device and manufacturing method thereof
CN218299805U (zh) 晶体管基底
US20240074235A1 (en) Display Apparatus Having an Oxide Semiconductor
US20240234535A9 (en) Thin film transistor
US20230187555A1 (en) Semiconductor device and manufacturing method thereof
CN115064561A (zh) 半导体装置及其制造方法
TW202324764A (zh) 半導體裝置及其製造方法
CN115734672A (zh) 有源矩阵基板及其制造方法
CN115188827A (zh) 半导体装置及其制造方法
CN115939150A (zh) 主动元件基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination