JP2004117538A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004117538A JP2004117538A JP2002277587A JP2002277587A JP2004117538A JP 2004117538 A JP2004117538 A JP 2004117538A JP 2002277587 A JP2002277587 A JP 2002277587A JP 2002277587 A JP2002277587 A JP 2002277587A JP 2004117538 A JP2004117538 A JP 2004117538A
- Authority
- JP
- Japan
- Prior art keywords
- display unit
- display
- liquid crystal
- pixel
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】ドットに近い自然な画素表示を可能にする。
【解決手段】画素Ｐを４つの表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）に分割した液晶表示装置において、表示部の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）をそれぞれ駆動するスイッチトランシ゛スタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）を、画素Ｐの画素領域の周辺にのみ配置する。
【選択図】 図３
【解決手段】画素Ｐを４つの表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）に分割した液晶表示装置において、表示部の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）をそれぞれ駆動するスイッチトランシ゛スタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）を、画素Ｐの画素領域の周辺にのみ配置する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に用いられる液晶表示装置に関し、特に画素領域においてのスイッチトランジスタ、ゲートライン、ソースライン、コモン電極（補助容量電極）を含むコモンラインなどの周辺回路の配置に関する。
【０００２】
【従来の技術】
液晶表示装置が大型化すると、液晶パネルのそれぞれの画素を複数の表示部に分割する場合がある。そして、それぞれの表示部には個別にスイッチトランジスタ（ＴＦＴ（薄膜トランジスタ））が設けられている。そして、同じ画素内の複数のスイッチトランジスタには、同じ走査信号および同じ映像信号が入力され、同じ画素内の複数の表示部は、スイッチトランジスタによって、同じタイミングかつ同じ映像信号で駆動される。
【０００３】
ただし、カラー液晶パネルにおいては、それぞれの表示部は、さらに赤色（Ｒ）表示領域，緑色（Ｇ）表示領域，青色（Ｂ）表示領域に分割されており、画素内の複数のＲ表示領域は同じＲ映像信号で駆動され、複数のＧ表示領域は同じＧ映像信号で駆動され、複数のＢ表示領域は同じＢ映像信号で駆動される。
【０００４】
なお、画素を複数の表示部で構成しているのは、いずれかの表示部が故障したり、ゲートライン又はソースラインが断線しても、その画素全体が故障となるのを回避できるなどの理由からである。
【０００５】
このような従来の液晶表示装置においては、スイッチトランジスタは、駆動する表示部に対して所定の位置に一律に配置される。例えば、それぞれのスイッチトランジスタは、駆動する表示部の右端または下端に一律に配置されている。なお、スイッチトランジスタの配置については、例えば、製造プロセスにおいてのパターニングの容易さ、フォトリソグラフィのマスク枚数、電極や絶縁膜の積層構造などが考慮される。
【０００６】
このように、従来の画素では、その構成する複数の表示部のそれぞれにおいて、スイッチトランジスタが同じ位置に配置されるので、スイッチトランジスタは、画素領域内の表示部の間および画素領域の周辺に配置されている。また、このようなスイッチトランジスタの配置に伴って、ゲートラインやソースラインも、画素領域内の表示部の間および画素領域の周辺に配置されている。
【０００７】
コモン電極は、表示部の透明電極との間で補助容量を構成するものであり、透明電極を挟んでスイッチトランジスタの反対側に配置される。従って、コモン電極は、上記のスイッチトランジスタの配置に伴って、画素領域の周辺および画素領域内の表示部の間に配置される。
【０００８】
【特許文献１】
特開２０００−２３１１１０号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶表示装置においては、スイッチトランジスタを表示部の間に配置しており、そのことが表示部の間隔を狭くすることの障害になっている。このように、画素内の表示部間にスイッチトランジスタが配置され、表示部の間隔を狭くできないために、ドットに近い自然な画素表示ができず、それによって不自然な画像になることがあった。
【００１０】
本発明は、このような従来の課題を解決するためになされたものであり、ドットに近い自然な画素表示が可能な液晶表示装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１記載の液晶表示装置は、それぞれの画素が複数の表示部に分割された液晶表示装置において、画素内の上記表示部をそれぞれ駆動する複数のスイッチトランジスタが、その画素領域の周辺にのみ配置されていることを特徴とするものである。
【００１２】
また、請求項２記載の液晶表示装置は、請求項１記載の液晶表示装置において、上記スイッチトランジスタのゲート電極に接続するゲートラインおよびソース電極に接続するソースラインが、上記画素領域の周辺にのみ配置されていることを特徴とするものである。
【００１３】
また、請求項３記載の液晶表示装置は、請求項１記載の液晶表示装置において、補助容量を構成するコモン電極が、上記表示部の境界に配置されていることを特徴とするものである。
【００１４】
また、請求項４記載の液晶表示装置は、請求項１から３までのいずれかに記載の液晶表示装置において、上記表示部は、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とによって構成され、上記第１の表示部および上記第３の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第４の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有することを特徴とするものである。
【００１５】
また、請求項５記載の液晶表示装置は、請求項４記載の液晶表示装置において、上記第１の表示部を駆動する第１のスイッチトランジスタは、上記第１の表示部の上記第２の表示部とは反対側の端に配置され、上記第２の表示部を駆動する第２のスイッチトランジスタは、上記第２の表示部の上記第４の表示部とは反対側の端に配置され、上記第３の表示部を駆動する第３スイッチトランジスタは、上記第３の表示部の上記第４の表示部とは反対側の端に配置され、上記第４の表示部を駆動する第４のスイッチトランジスタは、上記第４の表示部の上記第２の表示部とは反対側の端に配置されていることを特徴とするものである。
【００１６】
また、請求項６記載の液晶表示装置は、請求項５記載の液晶表示装置において、上記第１のスイッチトランジスタと上記第３のスイッチトランジスタとが、互いに異なるゲートラインに接続されていることを特徴とするものである。
【００１７】
また、請求項７記載の液晶表示装置は、請求項１から３までのいずれかに記載の液晶表示装置において、上記表示部は、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とによって構成され、上記第１の表示部および上記第４の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第３の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有することを特徴とするものである。
【００１８】
また、請求項８記載の液晶表示装置は、請求項７記載の液晶表示装置において、上記第１の表示部を駆動する第１のスイッチトランジスタは、上記第１の表示部の上記第２の表示部とは反対側の端に配置され、上記第２の表示部を駆動する第２のスイッチトランジスタは、上記第２の表示部の上記第４の表示部とは反対側の端に配置され、上記第３の表示部を駆動する第３のスイッチトランジスタは、上記第３の表示部の上記第１の表示部とは反対側の端に配置され、上記第４の表示部を駆動する第４のスイッチトランジスタは、上記第４の表示部の上記第３の表示部とは反対側の端に配置されていることを特徴とするものである。
【００１９】
【発明の実施の形態】
実施の形態１
図１は本発明の実施の形態１の液晶表示装置においての１６画素分（４ユニット分）の構成図である。図１において、ユニットＵ（ｖ，ｗ）は、４つの画素Ｐ（ｍ，ｎ），Ｐ（ｍ＋１，ｎ），Ｐ（ｍ，ｎ＋１），Ｐ（ｍ＋１，ｎ＋１）によって構成されている。同様に、ユニットＵ（ｖ＋１，ｗ）は、４つの画素Ｐ（ｍ＋２，ｎ），Ｐ（ｍ＋３，ｎ），Ｐ（ｍ＋２，ｎ＋１），Ｐ（ｍ＋３，ｎ＋１）によって構成され、ユニットＵ（ｖ，ｗ＋１）は、４つの画素Ｐ（ｍ，ｎ＋２），Ｐ（ｍ＋１，ｎ＋２），Ｐ（ｍ，ｎ＋３），Ｐ（ｍ＋１，ｎ＋３）によって構成され、ユニットＵ（ｖ＋１，ｗ＋１）は、４つの画素Ｐ（ｍ＋２，ｎ＋２），Ｐ（ｍ＋３，ｎ＋２），Ｐ（ｍ＋２，ｎ＋３），Ｐ（ｍ＋３，ｎ＋３）によって構成されている。
【００２０】
ユニットＵ（ｖ，ｗ）とＵ（ｖ＋１，ｗ）の間隔、ユニットＵ（ｖ，ｗ）とＵ（ｖ，ｗ＋１）の間隔、ユニットＵ（ｖ＋１，ｗ）とＵ（ｖ＋１，ｗ＋１）の間隔、およびユニットＵ（ｖ，ｗ＋１）とＵ（ｖ＋１，ｗ＋１）の間隔は、それぞれ例えば６００［μｍ］である。
【００２１】
また、ユニットＵ（ｖ，ｗ）内おいて、画素Ｐ（ｍ，ｎ）とＰ（ｎ，ｎ＋１）の間隔、画素ｐ（ｍ，ｎ）とＰ（ｍ＋１，ｎ）の間隔、画素Ｐ（ｍ＋１，ｎ）とＰ（ｍ＋１，ｎ＋１）の間隔、および画素Ｐ（ｍ，ｎ＋１）とＰ（ｍ＋１，ｎ＋１）の間隔は、それぞれ例えば１２０［μｍ］であり、ユニット間の画素間隔（例えば６００［μｍ］）よりも狭くなっている。その他のユニットＵ（ｖ＋１，ｊ），Ｕ（ｖ，ｗ＋１），Ｕ（ｖ＋１，ｗ＋１）についても同様である。
［ユニットＵの構成］
図２は本発明の実施の形態１の液晶表示装置においてのユニットＵの構成図である。図２のユニットＵにおいて、画素Ｐ（ｍ，ｎ）とＰ（ｍ＋１，ｎ）、画素Ｐ（ｍ，ｎ＋１）とＰ（ｍ＋１，ｎ＋１）は、それぞれ水平方向で隣接して配置されており、画素Ｐ（ｍ，ｎ）とＰ（ｍ，ｎ＋１）、画素Ｐ（ｍ＋１，ｎ）とＰ（ｍ＋１，ｎ＋１）は、それぞれ垂直方向で隣接して配置されている。従って、画素Ｐ（ｍ，ｎ）とＰ（ｍ＋１，ｎ＋１）、画素Ｐ（ｍ＋１，ｎ）とＰ（ｍ，ｎ＋１）は、それぞれ対角位置に配置されている。
【００２２】
ユニットＵには、ソースラインＳ１ｒ（ｍ），Ｓ１ｇ（ｍ），Ｓ１ｂ（ｍ），Ｓ２ｒ（ｍ），Ｓ２ｇ（ｍ），Ｓ２ｂ（ｍ），Ｓ１ｒ（ｍ＋１），Ｓ１ｇ（ｍ＋１），Ｓ１ｂ（ｍ＋１），Ｓ２ｒ（ｍ＋１），Ｓ２ｇ（ｍ＋１），Ｓ２ｂ（ｍ＋１）と、ゲートラインＧ１（ｍ），Ｇ２（ｍ），Ｇ１（ｍ＋１），Ｇ２（ｍ＋１）と、コモンラインＣ（ｍ），Ｃ（ｍ＋１）が設けられている。
【００２３】
画素Ｐ（ｍ，ｎ）は、４つの表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）に分割されている。同様に、画素Ｐ（ｍ＋１，ｎ）は、４つの表示部Ｑ（ｉ＋２，ｊ），Ｑ（ｉ＋３，ｊ），Ｑ（ｉ＋２，ｊ＋１），Ｑ（ｉ＋３，ｊ＋１）に分割され、画素Ｐ（ｍ，ｎ＋１）は、４つの表示部Ｑ（ｉ，ｊ＋２），Ｑ（ｉ＋１，ｊ＋２），Ｑ（ｉ，ｊ＋３），Ｑ（ｉ＋１，ｊ＋３）に分割され、画素Ｐ（ｍ＋１，ｎ＋１）は、４つの表示部Ｑ（ｉ＋２，ｊ＋２），Ｑ（ｉ＋３，ｊ＋２），Ｑ（ｉ＋２，ｊ＋３），Ｑ（ｉ＋３，ｊ＋３）に分割されている。
［画素Ｐの構成］
図３は本発明の実施の形態１の液晶表示装置においての画素Ｐの構成図である。図３の画素Ｐにおいて、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）、表示部Ｑ（ｉ，ｊ＋１）とＱ（ｉ＋１，ｊ＋１）は、それぞれ水平方向に隣接および対向して配置されており、表示部Ｑ（ｉ，ｊ）とＱ（ｉ，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とＱ（ｉ＋１，ｊ＋１）は、それぞれ垂直方向に隣接および対向して配置されている。従って、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とＱ（ｉ，ｊ＋１）は、それぞれ対角位置に配置されている。
【００２４】
画素Ｐには、透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）と、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）と、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂと、ゲートラインＧ１，Ｇ２と、コモンラインＣ（コモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）を含む）とが設けられている。
［表示部Ｑの構成］
表示部Ｑ（ｉ，ｊ）には、透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ）およびコモン電極Ｃ（ｉ，ｊ）が設けられている。同様に、表示部Ｑ（ｉ＋１，ｊ）には、透明電極Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ）およびコモン電極Ｃ（ｉ＋１，ｊ）が設けられており、表示部Ｑ（ｉ，ｊ＋１）には、透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１）およびコモン電極Ｃ（ｉ，ｊ＋１）が設けられており、表示部Ｑ（ｉ＋１，ｊ＋１）には、透明電極Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）およびコモン電極Ｃ（ｉ＋１，ｊ＋１）が設けられている。
【００２５】
透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）は、液晶の配向を制御する電極であって、液晶を誘電体として液晶容量を構成する。
【００２６】
透明電極Ｅｒ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１）の配置領域は、Ｒ表示領域であり、透明電極Ｅｇ（ｉ，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｇ（ｉ，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１）の配置領域は、Ｇ表示領域であり、透明電極Ｅｂ（ｉ，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｂ（ｉ，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）の配置領域は、Ｂ表示領域である。なお、上記図２では表示部のハッチングによりカラーフィルタの配置を示しているため、斜線などのハッチングがスイッチトランジスタの上にもかかっているが、図３ではハッチングにより透明電極の配置を示しているため、ハッチングはスイッチトランジスタの上にはかかっていない。
【００２７】
このように、実施の形態１の画素Ｐでは、表示部Ｑ（ｉ，ｊ）およびその垂直方向上側に配置された表示部Ｑ（ｉ，ｊ＋１）は、それぞれ水平方向に長い（横長の）Ｒ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびその垂直方向上側に配置された表示部Ｑ（ｉ＋１，ｊ＋１）は、それぞれ垂直方向に長い（縦長の）Ｒ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。
【００２８】
表示部Ｑ（ｉ，ｊ）およびＱ（ｉ，ｊ＋１）では、中央に横長のＧ表示領域が配置され、その垂直方向上側に横長のＲ表示領域、その垂直方向下側に横長のＢ表示領域がそれぞれ配置されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびＱ（ｉ＋１，ｊ＋１）では、中央に縦長のＧ表示領域が配置され、その水平方向左側に縦長のＲ表示領域、その水平方向右側に縦長のＢ表示領域がそれぞれ配置されている。
【００２９】
つまり、画素ｐの水平方向左半分の表示部Ｑ（ｉ，ｊ）およびＱ（ｉ，ｊ＋１）の領域に、６つの横長のＲ，Ｇ，Ｂ表示領域が全て配置され、画素ｐの水平方向右半分の表示部Ｑ（ｉ＋１，ｊ）およびＱ（ｉ＋１，ｊ＋１）の領域に、６つの縦長のＲ，Ｇ，Ｂ表示領域が全て配置されている。
【００３０】
コモン電極Ｃ（ｉ，ｊ）は、横長の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ）の水平方向右側（表示部Ｑ（ｉ＋１，ｊ）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。同様に、コモン電極Ｃ（ｉ＋１，ｊ）は、縦長の透明電極Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ）の垂直方向上側（表示部Ｑ（ｉ＋１，ｊ＋１）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。また、コモン電極Ｃ（ｉ，ｊ＋１）は、横長の透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１）の水平方向右側（表示部Ｑ（ｉ＋１，ｊ＋１）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。また、コモン電極Ｃ（ｉ＋１，ｊ＋１）は、縦長の透明電極Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）の垂直方向下側（表示部Ｑ（ｉ＋１，ｊ）側）にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。
［周辺回路の構成および配置］
スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、それぞれ透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）を駆動する。
【００３１】
スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ）のゲート電極は、ゲートラインＧ１に接続している。また、スイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）のゲート電極は、ゲートラインＧ２に接続している。これらのゲートラインＧ１およびＧ２には、同じ走査信号が入力される。
【００３２】
スイッチトランジスタＴｒ（ｉ，ｊ）およびＴｒ（ｉ，ｊ＋１）のソース電極は、ソースラインＳ１ｒに接続しており、スイッチトランジスタＴｇ（ｉ，ｊ）およびＴｇ（ｉ，ｊ＋１）のソース電極は、ソースラインＳ１ｇに接続しており、スイッチトランジスタＴｂ（ｉ，ｊ）およびＴｂ（ｉ，ｊ＋１）のソース電極は、ソースラインＳ１ｂに接続している。また、スイッチトランジスタＴｒ（ｉ＋１，ｊ）およびＴｒ（ｉ＋１，ｊ＋１）のソース電極は、ソースラインＳ２ｒに接続しており、スイッチトランジスタＴｇ（ｉ＋１，ｊ）およびＴｇ（ｉ＋１，ｊ＋１）のソース電極は、ソースラインＳ２ｇに接続しており、スイッチトランジスタＴｂ（ｉ＋１，ｊ）およびＴｂ（ｉ＋１，ｊ＋１）のソース電極は、ソースラインＳ２ｂに接続している。ソースラインＳ１ｒおよびＳ２ｒには、同じＲ映像信号が入力され、ソースラインＳ１ｇおよびＳ２ｇには、同じＧ映像信号が入力され、ソースラインＳ１ｂおよびＳ２ｂには、同じＢ映像信号が入力される。
【００３３】
スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）のドレイン電極は、それぞれ透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）に接続されている。
【００３４】
この実施の形態１では、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、全て画素Ｐの画素領域の周辺にのみ配置されており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００３５】
つまり、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）は、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ，ｊ＋１）の横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の水平方向左側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ）は、表示部Ｑ（ｉ＋１，ｊ）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向下側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、表示部Ｑ（ｉ＋１，ｊ＋１）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向上側の端にそれぞれ配置されている。
【００３６】
また、実施の形態１では、ゲートラインＧ１およびＧ２は、画素Ｐの画素領域の周辺にのみ配置されて水平方向に延在しており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００３７】
つまり、ゲートラインＧ１は、表示部Ｑ（ｉ，ｊ）およびＱ（ｉ＋１，ｊ）の垂直方向下側に配置され、ゲートラインＧ２は、表示部Ｑ（ｉ，ｊ＋１）およびＱ（ｉ＋１，ｊ＋１）の垂直方向上側に配置されている。
【００３８】
このように、ゲートラインＧ１，Ｇ２を画素領域の周辺にのみ配置することは、全てのスイッチトランジスタを画素領域の周辺に配置することによって可能になる。
【００３９】
また、実施の形態１では、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂおよびＳ２ｒ，Ｓ２ｇ，Ｓ２ｂは、画素Ｐの画素領域の周辺にのみ配置されて垂直方向に延在しており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００４０】
つまり、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂは、表示部Ｑ（ｉ，ｊ）およびＱ（ｉ，ｊ＋１）の水平方向左側に配置され、ソースラインＳ２ｒ，Ｓ２ｇ，Ｓ２ｂは、表示部Ｑ（ｉ＋１，ｊ）およびＱ（ｉ＋１，ｊ＋１）の水平方向右側に配置されている。
【００４１】
このように、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂを画素領域の周辺にのみ配置することは、全ての全てのトランジスタを画素領域の周辺に配置することによって可能になる。
【００４２】
従って、この実施の形態１では、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）の間、表示部Ｑ（ｉ，ｊ）とＱ（ｉ，ｊ＋１）の間、表示部Ｑ（ｉ＋１，ｊ）とＱ（ｉ＋１，ｊ＋１）の間、および表示部Ｑ（ｉ，ｊ＋１）とＱ（ｉ＋１，ｊ＋１）の間には、コモンラインＣのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）のみが設けられており、その他の周辺回路は設けられていない。
【００４３】
そして、これらのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）は、Ｒ表示領域，Ｇ表示領域，Ｂ表示領域の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）にオーバーラップまたはアンダーラップして設けられるものなので、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間隔を狭くすることの障害にはならない。
【００４４】
このため、実施の形態１では、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間隔を狭くする（例えば、表示部内のＲ表示領域，Ｇ表示領域，Ｂ表示領域の間隔と同じにする）ことができる。これによって、ドットに近い自然な画素表示が可能になる。
【００４５】
さらに、実施の形態１では、画素Ｐの水平方向左半分に横長のＲ，Ｇ，Ｂ表示領域を全て配置し、画素Ｐの水平方向右半分に縦長のＲ，Ｇ，Ｂ表示領域を全て配置されている。このような横長および縦長のＲ，Ｇ，Ｂ表示領域の配置は、横長のＲ，Ｇ，Ｂ表示領域と縦長のＲ，Ｇ，Ｂ表示領域とをそれぞれ対角位置に配置したもの（実施の形態２参照）よりも、ドットに近い自然な画素表示になる。
【００４６】
また、実施の形態１では、画素Ｐ内の６つの横長のＲ，Ｇ，Ｂ表示領域は、垂直方向に一列に配置されており、これらの横長のＲ，Ｇ，Ｂ表示領域の水平方向左側の端には、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）が垂直方向に一列に配置されている。このため、これらのスイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）のゲート電極を全て同じゲートライン（例えばゲートＧ１）に接続する構成が容易に考えられる。
【００４７】
しかしながら、この実施の形態１では、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ）のゲート電極と、スイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）のゲート電極とを、それぞれ異なるゲートラインＧ１，Ｇ２に接続している。これによって、ゲートラインＧ１，Ｇ２のいずれかが故障しても、表示部Ｑ（ｉ，ｊ＋１），Ｑ（ｉ，ｊ）のいずれかの点灯を確保できるようにしてある。
【００４８】
以上のように実施の形態１によれば、スイッチトランジスタ、ゲートライン、およびソースラインを画素領域の周辺にのみ配置し、表示部の間にはコモン電極のみを配置したことにより、画素内の表示部の間隔を狭くすることができるので、ドットに近い自然な画素表示が可能になる。
【００４９】
なお、上記実施の形態１のカラー液晶パネルは、第１の方向を水平方向、第２の方向を垂直方向、第１の表示部を表示部Ｑ（ｉ，ｊ）、第２の表示部を表示部Ｑ（ｉ＋１，ｊ）、第３の表示部を表示部Ｑ（ｉ，ｊ＋１）、第４の表示部を表示部Ｑ（ｉ＋１，ｊ＋１）として、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とを備え、上記第１の表示部および上記第３の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第４の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有するカラー液晶パネルである。
【００５０】
上記実施の形態１の構成の他に、画素Ｐの右側半分に横長のＲ，Ｇ，Ｂ表示領域を全て配置し、画素Ｐの左側半分に縦長のＲ，Ｇ，Ｂ表示領域を配置した構成や、上記第１の方向を垂直方向、上記第２の方向を水平方向として、画素Ｐの上側半分に横長のＲ，Ｇ，Ｂ表示領域を全て配置し、画素Ｐの下側半分に縦長のＲ，Ｇ，Ｂ表示領域を配置した構成としても、上記実施の形態１と同様の効果が得られる。
実施の形態２
図４は本発明の実施の形態１の液晶表示装置においての１６画素分（４ユニット分）の構成図である。図４において、ユニットｕ（ｖ，ｗ）は、４つの画素ｐ（ｍ，ｎ），ｐ（ｍ＋１，ｎ），ｐ（ｍ，ｎ＋１），ｐ（ｍ＋１，ｎ＋１）によって構成されている。同様に、ユニットｕ（ｖ＋１，ｗ）は、４つの画素ｐ（ｍ＋２，ｎ），ｐ（ｍ＋３，ｎ），ｐ（ｍ＋２，ｎ＋１），ｐ（ｍ＋３，ｎ＋１）によって構成され、ユニットｕ（ｖ，ｗ＋１）は、４つの画素ｐ（ｍ，ｎ＋２），ｐ（ｍ＋１，ｎ＋２），ｐ（ｍ，ｎ＋３），ｐ（ｍ＋１，ｎ＋３）によって構成され、ユニットｕ（ｖ＋１，ｗ＋１）は、４つの画素ｐ（ｍ＋２，ｎ＋２），ｐ（ｍ＋３，ｎ＋２），ｐ（ｍ＋２，ｎ＋３），ｐ（ｍ＋３，ｎ＋３）によって構成されている。
【００５１】
ユニット間の画素間隔（例えば、ユニットｕ（ｖ，ｗ）の画素ｐ（ｍ＋１，ｎ）とユニットｕ（ｖ＋１，ｗ）の画素ｐ（ｍ＋２，ｎ）の間隔、ユニットｕ（ｖ，ｗ）の画素ｐ（ｍ＋１，ｎ＋１）とユニットｕ（ｖ，ｗ＋１）の画素ｐ（ｍ＋１，ｎ＋２）の間隔など）は、ユニット内の画素間隔（例えば、画素ｐ（ｍ，ｎ）とｐ（ｍ＋１，ｎ）の間隔、画素ｐ（ｍ＋１，ｎ）とｐ（ｍ＋１，ｎ＋１）の間隔など）よりも広くなっている。
［ユニットｕの構成］
図５は本発明の実施の形態２の液晶表示装置においてのユニットｕの構成図である。なお、図５において、図２と同じものには同じ符号を付してある。
【００５２】
図５のユニットｕにおいて、画素ｐ（ｍ，ｎ）とｐ（ｍ＋１，ｎ）、画素ｐ（ｍ，ｎ＋１）とｐ（ｍ＋１，ｎ＋１）は、それぞれ水平方向で隣接して配置されており、画素ｐ（ｍ，ｎ）とｐ（ｍ，ｎ＋１）、画素ｐ（ｍ＋１，ｎ）とｐ（ｍ＋１，ｎ＋１）は、それぞれ垂直方向で隣接して配置されている。従って、画素ｐ（ｍ，ｎ）とｐ（ｍ＋１，ｎ＋１）、画素ｐ（ｍ＋１，ｎ）とｐ（ｍ，ｎ＋１）は、それぞれ対角位置に配置されている。
【００５３】
ユニットｕには、ソースラインＳ１ｒ（ｍ），Ｓ１ｇ（ｍ），Ｓ１ｂ（ｍ），Ｓ２ｒ（ｍ），Ｓ２ｇ（ｍ），Ｓ２ｂ（ｍ），Ｓ１ｒ（ｍ＋１），Ｓ１ｇ（ｍ＋１），Ｓ１ｂ（ｍ＋１），Ｓ２ｒ（ｍ＋１），Ｓ２ｇ（ｍ＋１），Ｓ２ｂ（ｍ＋１）と、ゲートラインＧ１（ｍ），Ｇ２（ｍ），Ｇ１（ｍ＋１），Ｇ２（ｍ＋１）と、コモンラインｃ（ｍ），ｃ（ｍ＋１）が設けられている。
【００５４】
画素ｐ（ｍ，ｎ）は、４つの表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）に分割されている。同様に、画素ｐ（ｍ＋１，ｎ）は、４つの表示部Ｑ（ｉ＋２，ｊ），Ｑ（ｉ＋３，ｊ），ｑ（ｉ＋２，ｊ＋１），ｑ（ｉ＋３，ｊ＋１）に分割され、画素ｐ（ｍ，ｎ＋１）は、４つの表示部Ｑ（ｉ，ｊ＋２），Ｑ（ｉ＋１，ｊ＋２），ｑ（ｉ，ｊ＋３），ｑ（ｉ＋１，ｊ＋３）に分割され、画素ｐ（ｍ＋１，ｎ＋１）は、４つの表示部Ｑ（ｉ＋２，ｊ＋２），Ｑ（ｉ＋３，ｊ＋２），ｑ（ｉ＋２，ｊ＋３），ｑ（ｉ＋３，ｊ＋３）に分割されている。
［画素ｐの構成］
図６は本発明の実施の形態２の液晶表示装置においての画素ｐの構成図である。図６の画素ｐにおいて、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）、表示部ｑ（ｉ，ｊ＋１）とｑ（ｉ＋１，ｊ＋１）は、それぞれ水平方向で隣接して配置されており、表示部Ｑ（ｉ，ｊ）とｑ（ｉ，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とｑ（ｉ＋１，ｊ＋１）は、それぞれ垂直方向で隣接して配置されている。従って、表示部Ｑ（ｉ，ｊ）とｑ（ｉ＋１，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とｑ（ｉ，ｊ＋１）は、それぞれ対角位置に配置されている。
【００５５】
画素ｐには、透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）と、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），ｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）と、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂと、ゲートラインＧ１，Ｇ２と、コモンラインｃ（コモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）を含む）とが設けられている。
【００５６】
このように、実施の形態２の画素ｐは、上記実施の形態１の画素Ｐ（図３参照）において、表示部Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）をそれぞれ表示部ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）に変更し、透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）をそれぞれ透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）に変更し、スイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）をそれぞれｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）に変更し、コモン電極Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）をコモン電極ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）に変更したものである。
【００５７】
実施の形態２の表示部ｑ（ｉ，ｊ＋１）は、上記実施の形態１の表示部Ｑ（ｉ，ｊ＋１）を縦長のＲ，Ｇ，Ｂ表示領域に３分割したものであり、実施の形態２のｑ（ｊ＋１，ｊ＋１）は、上記実施の形態１の表示部Ｑ（ｉ＋１，ｊ＋１）を横長のＲ，Ｇ，Ｂ表示領域に３分割したものである。
【００５８】
また、実施の形態２の透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１）は、それぞれ上記実施の形態１の横長の透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１）を縦長に配置したものであり、実施の形態２の透明電極ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）は、それぞれ上記実施の形態１の縦長の透明電極Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）を横長に配置したものである。
【００５９】
また、実施の形態２のスイッチトランジスタｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）およびコモン電極ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）は、それぞれ上記実施の形態１のスイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）およびコモン電極Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）の配置を変更したものである。
［表示部ｑの構成］
表示部ｑ（ｉ，ｊ＋１）には、透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１）およびコモン電極ｃ（ｉ，ｊ＋１）が設けられており、表示部ｑ（ｉ＋１，ｊ＋１）には、透明電極ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）およびコモン電極ｃ（ｉ＋１，ｊ＋１）が設けられている。
【００６０】
透明電極ｅｒ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１）の配置領域は、Ｒ表示領域であり、透明電極ｅｇ（ｉ，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１）の配置領域は、Ｇ表示領域であり、透明電極ｅｂ（ｉ，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）の配置領域は、Ｂ表示領域である。なお、上記図５では、透明電極がスイッチトランジスタの配置領域にも設けられているかのように描かれているが、図６の通り、透明電極はスイッチトランジスタの配置領域には設けられていない。
【００６１】
このように、実施の形態２の画素ｐでは、表示部Ｑ（ｉ，ｊ）およびその対角位置に配置された表示部ｑ（ｉ＋１，ｊ＋１）は、それぞれ横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびその対角位置に配置された表示部ｑ（ｉ，ｊ＋１）は、それぞれ縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。
【００６２】
表示部Ｑ（ｉ，ｊ）およびｑ（ｉ＋１，ｊ＋１）では、中央に横長のＧ表示領域が配置され、その垂直方向上側に横長のＲ表示領域、その垂直方向下側に横長のＢ表示領域がそれぞれ配置されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびｑ（ｉ，ｊ＋１）では、中央に縦長のＧ表示領域が配置され、その水平方向左側に縦長のＲ表示領域、その水平方向右側に縦長のＢ表示領域がそれぞれ配置されている。
【００６３】
コモン電極ｃ（ｉ，ｊ＋１）は、縦長の透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１）の垂直方向下側（表示部Ｑ（ｉ，ｊ）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。また、コモン電極ｃ（ｉ＋１，ｊ＋１）は、透明電極ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）の水平方向左側（表示部ｑ（ｉ，ｊ＋１）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。
［周辺回路の構成および配置］
この実施の形態２では、上記実施の形態１と同様に、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），ｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）は、全て画素ｐの画素領域の周辺にのみ配置されており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００６４】
つまり、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ）は、表示部Ｑ（ｉ，ｊ）の横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の水平方向左側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ）は、表示部Ｑ（ｉ＋１，ｊ）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向下側の端にそれぞれ配置され、スイッチトランジスタｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）は、表示部ｑ（ｉ，ｊ＋１）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向上側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、表示部ｑ（ｉ＋１，ｊ＋１）の横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の水平方向右側の端にそれぞれ配置されている。
【００６５】
また、実施の形態２では、上記実施の形態１と同様に、ゲートラインＧ１およびＧ２は、画素ｐの画素領域の周辺にのみ配置されて水平方向に延在しており、表示部ｑ（ｉ，ｊ），ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００６６】
また、実施の形態２では、上記実施の形態１と同様に、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂおよびＳ２ｒ，Ｓ２ｇ，Ｓ２ｂは、画素ｐの画素領域の周辺にのみ配置されて垂直方向に延在しており、表示部ｑ（ｉ，ｊ），ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００６７】
従って、この実施の形態２においても、上記実施の形態１と同様に、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）の間、表示部Ｑ（ｉ，ｊ）とｑ（ｉ，ｊ＋１）の間、表示部Ｑ（ｉ＋１，ｊ）とｑ（ｉ＋１，ｊ＋１）の間、および表示部ｑ（ｉ，ｊ＋１）とｑ（ｉ＋１，ｊ＋１）の間には、コモンラインｃのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）のみが設けられており、その他の周辺回路は設けられていない。
【００６８】
そして、これらのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）は、Ｒ表示領域，Ｇ表示領域，Ｂ表示領域の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）にオーバーラップまたはアンダーラップして設けられるものなので、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）の間隔を狭くすることの障害にはならない。
【００６９】
このため、実施の形態２でも、上記実施の形態１と同様に、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）の間隔を狭くすることができる。これによって、ドットに近い自然な画素表示が可能になる。
【００７０】
以上のように実施の形態２によれば、上記実施の形態１と同様に、スイッチトランジスタ、ゲートライン、およびソースラインを画素領域の周辺にのみ配置し、表示部の間にはコモン電極のみを配置したことにより、画素内の表示部の間隔を狭くすることができるので、ドットに近い自然な画素表示が可能になる。
【００７１】
なお、上記実施の形態２のカラー液晶パネルは、第１の方向を水平方向、第２の方向を垂直方向、第１の表示部を表示部Ｑ（ｉ，ｊ）、第２の表示部を表示部Ｑ（ｉ＋１，ｊ）、第３の表示部を表示部Ｑ（ｉ，ｊ＋１）、第４の表示部を表示部Ｑ（ｉ＋１，ｊ＋１）として、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とを備え、上記第１の表示部および上記第４の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第３の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有するカラー液晶パネルである。
【００７２】
また、上記実施の形態１，２では、カラー液晶パネルを例として本発明の実施の形態を説明したが、本発明の液晶表示装置は、画素が複数の表示部に分割されているものであれば、モノクロ液晶パネルにも適用可能である。
【００７３】
【発明の効果】
以上説明したように本発明によれば、スイッチトランジスタを画素領域の周辺にのみ配置したことにより、画素内の表示部の間隔を狭くすることができるので、ドットに近い自然な画素表示が可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１の液晶表示装置においての１６画素分（４ユニット分）の構成図である。
【図２】本発明の実施の形態１の液晶表示装置においてのユニットの構成図である。
【図３】本発明の実施の形態１の液晶表示装置においての画素の構成図である。
【図４】本発明の実施の形態２の液晶表示装置においての１６画素分（４ユニット分）の構成図である。
【図５】本発明の実施の形態２の液晶表示装置においてのユニットの構成図である。
【図６】本発明の実施の形態２の液晶表示装置においての画素の構成図である。
【符号の説明】
Ｐ，ｐ 画素
Ｑ，ｑ 表示部
Ｅｒ，Ｅｇ，Ｅｂ，ｅｒ，ｅｇ，ｅｂ 透明電極
Ｔｒ，Ｔｇ，Ｔｂ，ｔｒ，ｔｇ，ｔｂ スイッチトランジスタ
Ｃ，ｃ コモンライン（コモン電極）
Ｓ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂ ソースライン
Ｇ１，Ｇ２ ゲートライン
【発明の属する技術分野】
本発明は、液晶表示装置に用いられる液晶表示装置に関し、特に画素領域においてのスイッチトランジスタ、ゲートライン、ソースライン、コモン電極（補助容量電極）を含むコモンラインなどの周辺回路の配置に関する。
【０００２】
【従来の技術】
液晶表示装置が大型化すると、液晶パネルのそれぞれの画素を複数の表示部に分割する場合がある。そして、それぞれの表示部には個別にスイッチトランジスタ（ＴＦＴ（薄膜トランジスタ））が設けられている。そして、同じ画素内の複数のスイッチトランジスタには、同じ走査信号および同じ映像信号が入力され、同じ画素内の複数の表示部は、スイッチトランジスタによって、同じタイミングかつ同じ映像信号で駆動される。
【０００３】
ただし、カラー液晶パネルにおいては、それぞれの表示部は、さらに赤色（Ｒ）表示領域，緑色（Ｇ）表示領域，青色（Ｂ）表示領域に分割されており、画素内の複数のＲ表示領域は同じＲ映像信号で駆動され、複数のＧ表示領域は同じＧ映像信号で駆動され、複数のＢ表示領域は同じＢ映像信号で駆動される。
【０００４】
なお、画素を複数の表示部で構成しているのは、いずれかの表示部が故障したり、ゲートライン又はソースラインが断線しても、その画素全体が故障となるのを回避できるなどの理由からである。
【０００５】
このような従来の液晶表示装置においては、スイッチトランジスタは、駆動する表示部に対して所定の位置に一律に配置される。例えば、それぞれのスイッチトランジスタは、駆動する表示部の右端または下端に一律に配置されている。なお、スイッチトランジスタの配置については、例えば、製造プロセスにおいてのパターニングの容易さ、フォトリソグラフィのマスク枚数、電極や絶縁膜の積層構造などが考慮される。
【０００６】
このように、従来の画素では、その構成する複数の表示部のそれぞれにおいて、スイッチトランジスタが同じ位置に配置されるので、スイッチトランジスタは、画素領域内の表示部の間および画素領域の周辺に配置されている。また、このようなスイッチトランジスタの配置に伴って、ゲートラインやソースラインも、画素領域内の表示部の間および画素領域の周辺に配置されている。
【０００７】
コモン電極は、表示部の透明電極との間で補助容量を構成するものであり、透明電極を挟んでスイッチトランジスタの反対側に配置される。従って、コモン電極は、上記のスイッチトランジスタの配置に伴って、画素領域の周辺および画素領域内の表示部の間に配置される。
【０００８】
【特許文献１】
特開２０００−２３１１１０号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶表示装置においては、スイッチトランジスタを表示部の間に配置しており、そのことが表示部の間隔を狭くすることの障害になっている。このように、画素内の表示部間にスイッチトランジスタが配置され、表示部の間隔を狭くできないために、ドットに近い自然な画素表示ができず、それによって不自然な画像になることがあった。
【００１０】
本発明は、このような従来の課題を解決するためになされたものであり、ドットに近い自然な画素表示が可能な液晶表示装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１記載の液晶表示装置は、それぞれの画素が複数の表示部に分割された液晶表示装置において、画素内の上記表示部をそれぞれ駆動する複数のスイッチトランジスタが、その画素領域の周辺にのみ配置されていることを特徴とするものである。
【００１２】
また、請求項２記載の液晶表示装置は、請求項１記載の液晶表示装置において、上記スイッチトランジスタのゲート電極に接続するゲートラインおよびソース電極に接続するソースラインが、上記画素領域の周辺にのみ配置されていることを特徴とするものである。
【００１３】
また、請求項３記載の液晶表示装置は、請求項１記載の液晶表示装置において、補助容量を構成するコモン電極が、上記表示部の境界に配置されていることを特徴とするものである。
【００１４】
また、請求項４記載の液晶表示装置は、請求項１から３までのいずれかに記載の液晶表示装置において、上記表示部は、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とによって構成され、上記第１の表示部および上記第３の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第４の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有することを特徴とするものである。
【００１５】
また、請求項５記載の液晶表示装置は、請求項４記載の液晶表示装置において、上記第１の表示部を駆動する第１のスイッチトランジスタは、上記第１の表示部の上記第２の表示部とは反対側の端に配置され、上記第２の表示部を駆動する第２のスイッチトランジスタは、上記第２の表示部の上記第４の表示部とは反対側の端に配置され、上記第３の表示部を駆動する第３スイッチトランジスタは、上記第３の表示部の上記第４の表示部とは反対側の端に配置され、上記第４の表示部を駆動する第４のスイッチトランジスタは、上記第４の表示部の上記第２の表示部とは反対側の端に配置されていることを特徴とするものである。
【００１６】
また、請求項６記載の液晶表示装置は、請求項５記載の液晶表示装置において、上記第１のスイッチトランジスタと上記第３のスイッチトランジスタとが、互いに異なるゲートラインに接続されていることを特徴とするものである。
【００１７】
また、請求項７記載の液晶表示装置は、請求項１から３までのいずれかに記載の液晶表示装置において、上記表示部は、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とによって構成され、上記第１の表示部および上記第４の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第３の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有することを特徴とするものである。
【００１８】
また、請求項８記載の液晶表示装置は、請求項７記載の液晶表示装置において、上記第１の表示部を駆動する第１のスイッチトランジスタは、上記第１の表示部の上記第２の表示部とは反対側の端に配置され、上記第２の表示部を駆動する第２のスイッチトランジスタは、上記第２の表示部の上記第４の表示部とは反対側の端に配置され、上記第３の表示部を駆動する第３のスイッチトランジスタは、上記第３の表示部の上記第１の表示部とは反対側の端に配置され、上記第４の表示部を駆動する第４のスイッチトランジスタは、上記第４の表示部の上記第３の表示部とは反対側の端に配置されていることを特徴とするものである。
【００１９】
【発明の実施の形態】
実施の形態１
図１は本発明の実施の形態１の液晶表示装置においての１６画素分（４ユニット分）の構成図である。図１において、ユニットＵ（ｖ，ｗ）は、４つの画素Ｐ（ｍ，ｎ），Ｐ（ｍ＋１，ｎ），Ｐ（ｍ，ｎ＋１），Ｐ（ｍ＋１，ｎ＋１）によって構成されている。同様に、ユニットＵ（ｖ＋１，ｗ）は、４つの画素Ｐ（ｍ＋２，ｎ），Ｐ（ｍ＋３，ｎ），Ｐ（ｍ＋２，ｎ＋１），Ｐ（ｍ＋３，ｎ＋１）によって構成され、ユニットＵ（ｖ，ｗ＋１）は、４つの画素Ｐ（ｍ，ｎ＋２），Ｐ（ｍ＋１，ｎ＋２），Ｐ（ｍ，ｎ＋３），Ｐ（ｍ＋１，ｎ＋３）によって構成され、ユニットＵ（ｖ＋１，ｗ＋１）は、４つの画素Ｐ（ｍ＋２，ｎ＋２），Ｐ（ｍ＋３，ｎ＋２），Ｐ（ｍ＋２，ｎ＋３），Ｐ（ｍ＋３，ｎ＋３）によって構成されている。
【００２０】
ユニットＵ（ｖ，ｗ）とＵ（ｖ＋１，ｗ）の間隔、ユニットＵ（ｖ，ｗ）とＵ（ｖ，ｗ＋１）の間隔、ユニットＵ（ｖ＋１，ｗ）とＵ（ｖ＋１，ｗ＋１）の間隔、およびユニットＵ（ｖ，ｗ＋１）とＵ（ｖ＋１，ｗ＋１）の間隔は、それぞれ例えば６００［μｍ］である。
【００２１】
また、ユニットＵ（ｖ，ｗ）内おいて、画素Ｐ（ｍ，ｎ）とＰ（ｎ，ｎ＋１）の間隔、画素ｐ（ｍ，ｎ）とＰ（ｍ＋１，ｎ）の間隔、画素Ｐ（ｍ＋１，ｎ）とＰ（ｍ＋１，ｎ＋１）の間隔、および画素Ｐ（ｍ，ｎ＋１）とＰ（ｍ＋１，ｎ＋１）の間隔は、それぞれ例えば１２０［μｍ］であり、ユニット間の画素間隔（例えば６００［μｍ］）よりも狭くなっている。その他のユニットＵ（ｖ＋１，ｊ），Ｕ（ｖ，ｗ＋１），Ｕ（ｖ＋１，ｗ＋１）についても同様である。
［ユニットＵの構成］
図２は本発明の実施の形態１の液晶表示装置においてのユニットＵの構成図である。図２のユニットＵにおいて、画素Ｐ（ｍ，ｎ）とＰ（ｍ＋１，ｎ）、画素Ｐ（ｍ，ｎ＋１）とＰ（ｍ＋１，ｎ＋１）は、それぞれ水平方向で隣接して配置されており、画素Ｐ（ｍ，ｎ）とＰ（ｍ，ｎ＋１）、画素Ｐ（ｍ＋１，ｎ）とＰ（ｍ＋１，ｎ＋１）は、それぞれ垂直方向で隣接して配置されている。従って、画素Ｐ（ｍ，ｎ）とＰ（ｍ＋１，ｎ＋１）、画素Ｐ（ｍ＋１，ｎ）とＰ（ｍ，ｎ＋１）は、それぞれ対角位置に配置されている。
【００２２】
ユニットＵには、ソースラインＳ１ｒ（ｍ），Ｓ１ｇ（ｍ），Ｓ１ｂ（ｍ），Ｓ２ｒ（ｍ），Ｓ２ｇ（ｍ），Ｓ２ｂ（ｍ），Ｓ１ｒ（ｍ＋１），Ｓ１ｇ（ｍ＋１），Ｓ１ｂ（ｍ＋１），Ｓ２ｒ（ｍ＋１），Ｓ２ｇ（ｍ＋１），Ｓ２ｂ（ｍ＋１）と、ゲートラインＧ１（ｍ），Ｇ２（ｍ），Ｇ１（ｍ＋１），Ｇ２（ｍ＋１）と、コモンラインＣ（ｍ），Ｃ（ｍ＋１）が設けられている。
【００２３】
画素Ｐ（ｍ，ｎ）は、４つの表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）に分割されている。同様に、画素Ｐ（ｍ＋１，ｎ）は、４つの表示部Ｑ（ｉ＋２，ｊ），Ｑ（ｉ＋３，ｊ），Ｑ（ｉ＋２，ｊ＋１），Ｑ（ｉ＋３，ｊ＋１）に分割され、画素Ｐ（ｍ，ｎ＋１）は、４つの表示部Ｑ（ｉ，ｊ＋２），Ｑ（ｉ＋１，ｊ＋２），Ｑ（ｉ，ｊ＋３），Ｑ（ｉ＋１，ｊ＋３）に分割され、画素Ｐ（ｍ＋１，ｎ＋１）は、４つの表示部Ｑ（ｉ＋２，ｊ＋２），Ｑ（ｉ＋３，ｊ＋２），Ｑ（ｉ＋２，ｊ＋３），Ｑ（ｉ＋３，ｊ＋３）に分割されている。
［画素Ｐの構成］
図３は本発明の実施の形態１の液晶表示装置においての画素Ｐの構成図である。図３の画素Ｐにおいて、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）、表示部Ｑ（ｉ，ｊ＋１）とＱ（ｉ＋１，ｊ＋１）は、それぞれ水平方向に隣接および対向して配置されており、表示部Ｑ（ｉ，ｊ）とＱ（ｉ，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とＱ（ｉ＋１，ｊ＋１）は、それぞれ垂直方向に隣接および対向して配置されている。従って、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とＱ（ｉ，ｊ＋１）は、それぞれ対角位置に配置されている。
【００２４】
画素Ｐには、透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）と、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）と、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂと、ゲートラインＧ１，Ｇ２と、コモンラインＣ（コモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）を含む）とが設けられている。
［表示部Ｑの構成］
表示部Ｑ（ｉ，ｊ）には、透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ）およびコモン電極Ｃ（ｉ，ｊ）が設けられている。同様に、表示部Ｑ（ｉ＋１，ｊ）には、透明電極Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ）およびコモン電極Ｃ（ｉ＋１，ｊ）が設けられており、表示部Ｑ（ｉ，ｊ＋１）には、透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１）およびコモン電極Ｃ（ｉ，ｊ＋１）が設けられており、表示部Ｑ（ｉ＋１，ｊ＋１）には、透明電極Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）およびコモン電極Ｃ（ｉ＋１，ｊ＋１）が設けられている。
【００２５】
透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）は、液晶の配向を制御する電極であって、液晶を誘電体として液晶容量を構成する。
【００２６】
透明電極Ｅｒ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１）の配置領域は、Ｒ表示領域であり、透明電極Ｅｇ（ｉ，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｇ（ｉ，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１）の配置領域は、Ｇ表示領域であり、透明電極Ｅｂ（ｉ，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｂ（ｉ，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）の配置領域は、Ｂ表示領域である。なお、上記図２では表示部のハッチングによりカラーフィルタの配置を示しているため、斜線などのハッチングがスイッチトランジスタの上にもかかっているが、図３ではハッチングにより透明電極の配置を示しているため、ハッチングはスイッチトランジスタの上にはかかっていない。
【００２７】
このように、実施の形態１の画素Ｐでは、表示部Ｑ（ｉ，ｊ）およびその垂直方向上側に配置された表示部Ｑ（ｉ，ｊ＋１）は、それぞれ水平方向に長い（横長の）Ｒ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびその垂直方向上側に配置された表示部Ｑ（ｉ＋１，ｊ＋１）は、それぞれ垂直方向に長い（縦長の）Ｒ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。
【００２８】
表示部Ｑ（ｉ，ｊ）およびＱ（ｉ，ｊ＋１）では、中央に横長のＧ表示領域が配置され、その垂直方向上側に横長のＲ表示領域、その垂直方向下側に横長のＢ表示領域がそれぞれ配置されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびＱ（ｉ＋１，ｊ＋１）では、中央に縦長のＧ表示領域が配置され、その水平方向左側に縦長のＲ表示領域、その水平方向右側に縦長のＢ表示領域がそれぞれ配置されている。
【００２９】
つまり、画素ｐの水平方向左半分の表示部Ｑ（ｉ，ｊ）およびＱ（ｉ，ｊ＋１）の領域に、６つの横長のＲ，Ｇ，Ｂ表示領域が全て配置され、画素ｐの水平方向右半分の表示部Ｑ（ｉ＋１，ｊ）およびＱ（ｉ＋１，ｊ＋１）の領域に、６つの縦長のＲ，Ｇ，Ｂ表示領域が全て配置されている。
【００３０】
コモン電極Ｃ（ｉ，ｊ）は、横長の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ）の水平方向右側（表示部Ｑ（ｉ＋１，ｊ）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。同様に、コモン電極Ｃ（ｉ＋１，ｊ）は、縦長の透明電極Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ）の垂直方向上側（表示部Ｑ（ｉ＋１，ｊ＋１）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。また、コモン電極Ｃ（ｉ，ｊ＋１）は、横長の透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１）の水平方向右側（表示部Ｑ（ｉ＋１，ｊ＋１）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。また、コモン電極Ｃ（ｉ＋１，ｊ＋１）は、縦長の透明電極Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）の垂直方向下側（表示部Ｑ（ｉ＋１，ｊ）側）にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。
［周辺回路の構成および配置］
スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、それぞれ透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）を駆動する。
【００３１】
スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ）のゲート電極は、ゲートラインＧ１に接続している。また、スイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）のゲート電極は、ゲートラインＧ２に接続している。これらのゲートラインＧ１およびＧ２には、同じ走査信号が入力される。
【００３２】
スイッチトランジスタＴｒ（ｉ，ｊ）およびＴｒ（ｉ，ｊ＋１）のソース電極は、ソースラインＳ１ｒに接続しており、スイッチトランジスタＴｇ（ｉ，ｊ）およびＴｇ（ｉ，ｊ＋１）のソース電極は、ソースラインＳ１ｇに接続しており、スイッチトランジスタＴｂ（ｉ，ｊ）およびＴｂ（ｉ，ｊ＋１）のソース電極は、ソースラインＳ１ｂに接続している。また、スイッチトランジスタＴｒ（ｉ＋１，ｊ）およびＴｒ（ｉ＋１，ｊ＋１）のソース電極は、ソースラインＳ２ｒに接続しており、スイッチトランジスタＴｇ（ｉ＋１，ｊ）およびＴｇ（ｉ＋１，ｊ＋１）のソース電極は、ソースラインＳ２ｇに接続しており、スイッチトランジスタＴｂ（ｉ＋１，ｊ）およびＴｂ（ｉ＋１，ｊ＋１）のソース電極は、ソースラインＳ２ｂに接続している。ソースラインＳ１ｒおよびＳ２ｒには、同じＲ映像信号が入力され、ソースラインＳ１ｇおよびＳ２ｇには、同じＧ映像信号が入力され、ソースラインＳ１ｂおよびＳ２ｂには、同じＢ映像信号が入力される。
【００３３】
スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）のドレイン電極は、それぞれ透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）に接続されている。
【００３４】
この実施の形態１では、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、全て画素Ｐの画素領域の周辺にのみ配置されており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００３５】
つまり、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）は、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ，ｊ＋１）の横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の水平方向左側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ）は、表示部Ｑ（ｉ＋１，ｊ）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向下側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、表示部Ｑ（ｉ＋１，ｊ＋１）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向上側の端にそれぞれ配置されている。
【００３６】
また、実施の形態１では、ゲートラインＧ１およびＧ２は、画素Ｐの画素領域の周辺にのみ配置されて水平方向に延在しており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００３７】
つまり、ゲートラインＧ１は、表示部Ｑ（ｉ，ｊ）およびＱ（ｉ＋１，ｊ）の垂直方向下側に配置され、ゲートラインＧ２は、表示部Ｑ（ｉ，ｊ＋１）およびＱ（ｉ＋１，ｊ＋１）の垂直方向上側に配置されている。
【００３８】
このように、ゲートラインＧ１，Ｇ２を画素領域の周辺にのみ配置することは、全てのスイッチトランジスタを画素領域の周辺に配置することによって可能になる。
【００３９】
また、実施の形態１では、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂおよびＳ２ｒ，Ｓ２ｇ，Ｓ２ｂは、画素Ｐの画素領域の周辺にのみ配置されて垂直方向に延在しており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００４０】
つまり、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂは、表示部Ｑ（ｉ，ｊ）およびＱ（ｉ，ｊ＋１）の水平方向左側に配置され、ソースラインＳ２ｒ，Ｓ２ｇ，Ｓ２ｂは、表示部Ｑ（ｉ＋１，ｊ）およびＱ（ｉ＋１，ｊ＋１）の水平方向右側に配置されている。
【００４１】
このように、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂを画素領域の周辺にのみ配置することは、全ての全てのトランジスタを画素領域の周辺に配置することによって可能になる。
【００４２】
従って、この実施の形態１では、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）の間、表示部Ｑ（ｉ，ｊ）とＱ（ｉ，ｊ＋１）の間、表示部Ｑ（ｉ＋１，ｊ）とＱ（ｉ＋１，ｊ＋１）の間、および表示部Ｑ（ｉ，ｊ＋１）とＱ（ｉ＋１，ｊ＋１）の間には、コモンラインＣのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）のみが設けられており、その他の周辺回路は設けられていない。
【００４３】
そして、これらのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）は、Ｒ表示領域，Ｇ表示領域，Ｂ表示領域の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）にオーバーラップまたはアンダーラップして設けられるものなので、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間隔を狭くすることの障害にはならない。
【００４４】
このため、実施の形態１では、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間隔を狭くする（例えば、表示部内のＲ表示領域，Ｇ表示領域，Ｂ表示領域の間隔と同じにする）ことができる。これによって、ドットに近い自然な画素表示が可能になる。
【００４５】
さらに、実施の形態１では、画素Ｐの水平方向左半分に横長のＲ，Ｇ，Ｂ表示領域を全て配置し、画素Ｐの水平方向右半分に縦長のＲ，Ｇ，Ｂ表示領域を全て配置されている。このような横長および縦長のＲ，Ｇ，Ｂ表示領域の配置は、横長のＲ，Ｇ，Ｂ表示領域と縦長のＲ，Ｇ，Ｂ表示領域とをそれぞれ対角位置に配置したもの（実施の形態２参照）よりも、ドットに近い自然な画素表示になる。
【００４６】
また、実施の形態１では、画素Ｐ内の６つの横長のＲ，Ｇ，Ｂ表示領域は、垂直方向に一列に配置されており、これらの横長のＲ，Ｇ，Ｂ表示領域の水平方向左側の端には、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）が垂直方向に一列に配置されている。このため、これらのスイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）のゲート電極を全て同じゲートライン（例えばゲートＧ１）に接続する構成が容易に考えられる。
【００４７】
しかしながら、この実施の形態１では、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ）のゲート電極と、スイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）のゲート電極とを、それぞれ異なるゲートラインＧ１，Ｇ２に接続している。これによって、ゲートラインＧ１，Ｇ２のいずれかが故障しても、表示部Ｑ（ｉ，ｊ＋１），Ｑ（ｉ，ｊ）のいずれかの点灯を確保できるようにしてある。
【００４８】
以上のように実施の形態１によれば、スイッチトランジスタ、ゲートライン、およびソースラインを画素領域の周辺にのみ配置し、表示部の間にはコモン電極のみを配置したことにより、画素内の表示部の間隔を狭くすることができるので、ドットに近い自然な画素表示が可能になる。
【００４９】
なお、上記実施の形態１のカラー液晶パネルは、第１の方向を水平方向、第２の方向を垂直方向、第１の表示部を表示部Ｑ（ｉ，ｊ）、第２の表示部を表示部Ｑ（ｉ＋１，ｊ）、第３の表示部を表示部Ｑ（ｉ，ｊ＋１）、第４の表示部を表示部Ｑ（ｉ＋１，ｊ＋１）として、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とを備え、上記第１の表示部および上記第３の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第４の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有するカラー液晶パネルである。
【００５０】
上記実施の形態１の構成の他に、画素Ｐの右側半分に横長のＲ，Ｇ，Ｂ表示領域を全て配置し、画素Ｐの左側半分に縦長のＲ，Ｇ，Ｂ表示領域を配置した構成や、上記第１の方向を垂直方向、上記第２の方向を水平方向として、画素Ｐの上側半分に横長のＲ，Ｇ，Ｂ表示領域を全て配置し、画素Ｐの下側半分に縦長のＲ，Ｇ，Ｂ表示領域を配置した構成としても、上記実施の形態１と同様の効果が得られる。
実施の形態２
図４は本発明の実施の形態１の液晶表示装置においての１６画素分（４ユニット分）の構成図である。図４において、ユニットｕ（ｖ，ｗ）は、４つの画素ｐ（ｍ，ｎ），ｐ（ｍ＋１，ｎ），ｐ（ｍ，ｎ＋１），ｐ（ｍ＋１，ｎ＋１）によって構成されている。同様に、ユニットｕ（ｖ＋１，ｗ）は、４つの画素ｐ（ｍ＋２，ｎ），ｐ（ｍ＋３，ｎ），ｐ（ｍ＋２，ｎ＋１），ｐ（ｍ＋３，ｎ＋１）によって構成され、ユニットｕ（ｖ，ｗ＋１）は、４つの画素ｐ（ｍ，ｎ＋２），ｐ（ｍ＋１，ｎ＋２），ｐ（ｍ，ｎ＋３），ｐ（ｍ＋１，ｎ＋３）によって構成され、ユニットｕ（ｖ＋１，ｗ＋１）は、４つの画素ｐ（ｍ＋２，ｎ＋２），ｐ（ｍ＋３，ｎ＋２），ｐ（ｍ＋２，ｎ＋３），ｐ（ｍ＋３，ｎ＋３）によって構成されている。
【００５１】
ユニット間の画素間隔（例えば、ユニットｕ（ｖ，ｗ）の画素ｐ（ｍ＋１，ｎ）とユニットｕ（ｖ＋１，ｗ）の画素ｐ（ｍ＋２，ｎ）の間隔、ユニットｕ（ｖ，ｗ）の画素ｐ（ｍ＋１，ｎ＋１）とユニットｕ（ｖ，ｗ＋１）の画素ｐ（ｍ＋１，ｎ＋２）の間隔など）は、ユニット内の画素間隔（例えば、画素ｐ（ｍ，ｎ）とｐ（ｍ＋１，ｎ）の間隔、画素ｐ（ｍ＋１，ｎ）とｐ（ｍ＋１，ｎ＋１）の間隔など）よりも広くなっている。
［ユニットｕの構成］
図５は本発明の実施の形態２の液晶表示装置においてのユニットｕの構成図である。なお、図５において、図２と同じものには同じ符号を付してある。
【００５２】
図５のユニットｕにおいて、画素ｐ（ｍ，ｎ）とｐ（ｍ＋１，ｎ）、画素ｐ（ｍ，ｎ＋１）とｐ（ｍ＋１，ｎ＋１）は、それぞれ水平方向で隣接して配置されており、画素ｐ（ｍ，ｎ）とｐ（ｍ，ｎ＋１）、画素ｐ（ｍ＋１，ｎ）とｐ（ｍ＋１，ｎ＋１）は、それぞれ垂直方向で隣接して配置されている。従って、画素ｐ（ｍ，ｎ）とｐ（ｍ＋１，ｎ＋１）、画素ｐ（ｍ＋１，ｎ）とｐ（ｍ，ｎ＋１）は、それぞれ対角位置に配置されている。
【００５３】
ユニットｕには、ソースラインＳ１ｒ（ｍ），Ｓ１ｇ（ｍ），Ｓ１ｂ（ｍ），Ｓ２ｒ（ｍ），Ｓ２ｇ（ｍ），Ｓ２ｂ（ｍ），Ｓ１ｒ（ｍ＋１），Ｓ１ｇ（ｍ＋１），Ｓ１ｂ（ｍ＋１），Ｓ２ｒ（ｍ＋１），Ｓ２ｇ（ｍ＋１），Ｓ２ｂ（ｍ＋１）と、ゲートラインＧ１（ｍ），Ｇ２（ｍ），Ｇ１（ｍ＋１），Ｇ２（ｍ＋１）と、コモンラインｃ（ｍ），ｃ（ｍ＋１）が設けられている。
【００５４】
画素ｐ（ｍ，ｎ）は、４つの表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）に分割されている。同様に、画素ｐ（ｍ＋１，ｎ）は、４つの表示部Ｑ（ｉ＋２，ｊ），Ｑ（ｉ＋３，ｊ），ｑ（ｉ＋２，ｊ＋１），ｑ（ｉ＋３，ｊ＋１）に分割され、画素ｐ（ｍ，ｎ＋１）は、４つの表示部Ｑ（ｉ，ｊ＋２），Ｑ（ｉ＋１，ｊ＋２），ｑ（ｉ，ｊ＋３），ｑ（ｉ＋１，ｊ＋３）に分割され、画素ｐ（ｍ＋１，ｎ＋１）は、４つの表示部Ｑ（ｉ＋２，ｊ＋２），Ｑ（ｉ＋３，ｊ＋２），ｑ（ｉ＋２，ｊ＋３），ｑ（ｉ＋３，ｊ＋３）に分割されている。
［画素ｐの構成］
図６は本発明の実施の形態２の液晶表示装置においての画素ｐの構成図である。図６の画素ｐにおいて、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）、表示部ｑ（ｉ，ｊ＋１）とｑ（ｉ＋１，ｊ＋１）は、それぞれ水平方向で隣接して配置されており、表示部Ｑ（ｉ，ｊ）とｑ（ｉ，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とｑ（ｉ＋１，ｊ＋１）は、それぞれ垂直方向で隣接して配置されている。従って、表示部Ｑ（ｉ，ｊ）とｑ（ｉ＋１，ｊ＋１）、表示部Ｑ（ｉ＋１，ｊ）とｑ（ｉ，ｊ＋１）は、それぞれ対角位置に配置されている。
【００５５】
画素ｐには、透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）と、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），ｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）と、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂと、ゲートラインＧ１，Ｇ２と、コモンラインｃ（コモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）を含む）とが設けられている。
【００５６】
このように、実施の形態２の画素ｐは、上記実施の形態１の画素Ｐ（図３参照）において、表示部Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）をそれぞれ表示部ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）に変更し、透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１），Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）をそれぞれ透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）に変更し、スイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）をそれぞれｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）に変更し、コモン電極Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）をコモン電極ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）に変更したものである。
【００５７】
実施の形態２の表示部ｑ（ｉ，ｊ＋１）は、上記実施の形態１の表示部Ｑ（ｉ，ｊ＋１）を縦長のＲ，Ｇ，Ｂ表示領域に３分割したものであり、実施の形態２のｑ（ｊ＋１，ｊ＋１）は、上記実施の形態１の表示部Ｑ（ｉ＋１，ｊ＋１）を横長のＲ，Ｇ，Ｂ表示領域に３分割したものである。
【００５８】
また、実施の形態２の透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１）は、それぞれ上記実施の形態１の横長の透明電極Ｅｒ（ｉ，ｊ＋１），Ｅｇ（ｉ，ｊ＋１），Ｅｂ（ｉ，ｊ＋１）を縦長に配置したものであり、実施の形態２の透明電極ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）は、それぞれ上記実施の形態１の縦長の透明電極Ｅｒ（ｉ＋１，ｊ＋１），Ｅｇ（ｉ＋１，ｊ＋１），Ｅｂ（ｉ＋１，ｊ＋１）を横長に配置したものである。
【００５９】
また、実施の形態２のスイッチトランジスタｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）およびコモン電極ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）は、それぞれ上記実施の形態１のスイッチトランジスタＴｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１），Ｔｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）およびコモン電極Ｃ（ｉ，ｊ＋１），Ｃ（ｉ＋１，ｊ＋１）の配置を変更したものである。
［表示部ｑの構成］
表示部ｑ（ｉ，ｊ＋１）には、透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１）およびコモン電極ｃ（ｉ，ｊ＋１）が設けられており、表示部ｑ（ｉ＋１，ｊ＋１）には、透明電極ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）およびコモン電極ｃ（ｉ＋１，ｊ＋１）が設けられている。
【００６０】
透明電極ｅｒ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１）の配置領域は、Ｒ表示領域であり、透明電極ｅｇ（ｉ，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１）の配置領域は、Ｇ表示領域であり、透明電極ｅｂ（ｉ，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）の配置領域は、Ｂ表示領域である。なお、上記図５では、透明電極がスイッチトランジスタの配置領域にも設けられているかのように描かれているが、図６の通り、透明電極はスイッチトランジスタの配置領域には設けられていない。
【００６１】
このように、実施の形態２の画素ｐでは、表示部Ｑ（ｉ，ｊ）およびその対角位置に配置された表示部ｑ（ｉ＋１，ｊ＋１）は、それぞれ横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびその対角位置に配置された表示部ｑ（ｉ，ｊ＋１）は、それぞれ縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域に３分割されている。
【００６２】
表示部Ｑ（ｉ，ｊ）およびｑ（ｉ＋１，ｊ＋１）では、中央に横長のＧ表示領域が配置され、その垂直方向上側に横長のＲ表示領域、その垂直方向下側に横長のＢ表示領域がそれぞれ配置されている。これに対し、表示部Ｑ（ｉ＋１，ｊ）およびｑ（ｉ，ｊ＋１）では、中央に縦長のＧ表示領域が配置され、その水平方向左側に縦長のＲ表示領域、その水平方向右側に縦長のＢ表示領域がそれぞれ配置されている。
【００６３】
コモン電極ｃ（ｉ，ｊ＋１）は、縦長の透明電極ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１）の垂直方向下側（表示部Ｑ（ｉ，ｊ）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。また、コモン電極ｃ（ｉ＋１，ｊ＋１）は、透明電極ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）の水平方向左側（表示部ｑ（ｉ，ｊ＋１）側）の電極端にオーバーラップまたはアンダーラップして設けられ、これらの透明電極との間で、それぞれ補助容量を構成する。
［周辺回路の構成および配置］
この実施の形態２では、上記実施の形態１と同様に、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ），Ｔｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ），ｔｒ（ｉ，ｊ＋１），ｔｇ（ｉ，ｊ＋１），ｔｂ（ｉ，ｊ＋１），ｔｒ（ｉ＋１，ｊ＋１），ｔｇ（ｉ＋１，ｊ＋１），ｔｂ（ｉ＋１，ｊ＋１）は、全て画素ｐの画素領域の周辺にのみ配置されており、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００６４】
つまり、スイッチトランジスタＴｒ（ｉ，ｊ），Ｔｇ（ｉ，ｊ），Ｔｂ（ｉ，ｊ）は、表示部Ｑ（ｉ，ｊ）の横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の水平方向左側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ），Ｔｇ（ｉ＋１，ｊ），Ｔｂ（ｉ＋１，ｊ）は、表示部Ｑ（ｉ＋１，ｊ）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向下側の端にそれぞれ配置され、スイッチトランジスタｒ（ｉ，ｊ＋１），Ｔｇ（ｉ，ｊ＋１），Ｔｂ（ｉ，ｊ＋１）は、表示部ｑ（ｉ，ｊ＋１）の縦長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の垂直方向上側の端にそれぞれ配置され、スイッチトランジスタＴｒ（ｉ＋１，ｊ＋１），Ｔｇ（ｉ＋１，ｊ＋１），Ｔｂ（ｉ＋１，ｊ＋１）は、表示部ｑ（ｉ＋１，ｊ＋１）の横長のＲ表示領域，Ｇ表示領域，Ｂ表示領域の水平方向右側の端にそれぞれ配置されている。
【００６５】
また、実施の形態２では、上記実施の形態１と同様に、ゲートラインＧ１およびＧ２は、画素ｐの画素領域の周辺にのみ配置されて水平方向に延在しており、表示部ｑ（ｉ，ｊ），ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００６６】
また、実施の形態２では、上記実施の形態１と同様に、ソースラインＳ１ｒ，Ｓ１ｇ，Ｓ１ｂおよびＳ２ｒ，Ｓ２ｇ，Ｓ２ｂは、画素ｐの画素領域の周辺にのみ配置されて垂直方向に延在しており、表示部ｑ（ｉ，ｊ），ｑ（ｉ＋１，ｊ），Ｑ（ｉ，ｊ＋１），Ｑ（ｉ＋１，ｊ＋１）の間には配置されていない。
【００６７】
従って、この実施の形態２においても、上記実施の形態１と同様に、表示部Ｑ（ｉ，ｊ）とＱ（ｉ＋１，ｊ）の間、表示部Ｑ（ｉ，ｊ）とｑ（ｉ，ｊ＋１）の間、表示部Ｑ（ｉ＋１，ｊ）とｑ（ｉ＋１，ｊ＋１）の間、および表示部ｑ（ｉ，ｊ＋１）とｑ（ｉ＋１，ｊ＋１）の間には、コモンラインｃのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）のみが設けられており、その他の周辺回路は設けられていない。
【００６８】
そして、これらのコモン電極Ｃ（ｉ，ｊ），Ｃ（ｉ＋１，ｊ），ｃ（ｉ，ｊ＋１），ｃ（ｉ＋１，ｊ＋１）は、Ｒ表示領域，Ｇ表示領域，Ｂ表示領域の透明電極Ｅｒ（ｉ，ｊ），Ｅｇ（ｉ，ｊ），Ｅｂ（ｉ，ｊ），Ｅｒ（ｉ＋１，ｊ），Ｅｇ（ｉ＋１，ｊ），Ｅｂ（ｉ＋１，ｊ），ｅｒ（ｉ，ｊ＋１），ｅｇ（ｉ，ｊ＋１），ｅｂ（ｉ，ｊ＋１），ｅｒ（ｉ＋１，ｊ＋１），ｅｇ（ｉ＋１，ｊ＋１），ｅｂ（ｉ＋１，ｊ＋１）にオーバーラップまたはアンダーラップして設けられるものなので、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）の間隔を狭くすることの障害にはならない。
【００６９】
このため、実施の形態２でも、上記実施の形態１と同様に、表示部Ｑ（ｉ，ｊ），Ｑ（ｉ＋１，ｊ），ｑ（ｉ，ｊ＋１），ｑ（ｉ＋１，ｊ＋１）の間隔を狭くすることができる。これによって、ドットに近い自然な画素表示が可能になる。
【００７０】
以上のように実施の形態２によれば、上記実施の形態１と同様に、スイッチトランジスタ、ゲートライン、およびソースラインを画素領域の周辺にのみ配置し、表示部の間にはコモン電極のみを配置したことにより、画素内の表示部の間隔を狭くすることができるので、ドットに近い自然な画素表示が可能になる。
【００７１】
なお、上記実施の形態２のカラー液晶パネルは、第１の方向を水平方向、第２の方向を垂直方向、第１の表示部を表示部Ｑ（ｉ，ｊ）、第２の表示部を表示部Ｑ（ｉ＋１，ｊ）、第３の表示部を表示部Ｑ（ｉ，ｊ＋１）、第４の表示部を表示部Ｑ（ｉ＋１，ｊ＋１）として、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とを備え、上記第１の表示部および上記第４の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、上記第２の表示部および上記第３の表示部のそれぞれが、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有するカラー液晶パネルである。
【００７２】
また、上記実施の形態１，２では、カラー液晶パネルを例として本発明の実施の形態を説明したが、本発明の液晶表示装置は、画素が複数の表示部に分割されているものであれば、モノクロ液晶パネルにも適用可能である。
【００７３】
【発明の効果】
以上説明したように本発明によれば、スイッチトランジスタを画素領域の周辺にのみ配置したことにより、画素内の表示部の間隔を狭くすることができるので、ドットに近い自然な画素表示が可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１の液晶表示装置においての１６画素分（４ユニット分）の構成図である。
【図２】本発明の実施の形態１の液晶表示装置においてのユニットの構成図である。
【図３】本発明の実施の形態１の液晶表示装置においての画素の構成図である。
【図４】本発明の実施の形態２の液晶表示装置においての１６画素分（４ユニット分）の構成図である。
【図５】本発明の実施の形態２の液晶表示装置においてのユニットの構成図である。
【図６】本発明の実施の形態２の液晶表示装置においての画素の構成図である。
【符号の説明】
Ｐ，ｐ 画素
Ｑ，ｑ 表示部
Ｅｒ，Ｅｇ，Ｅｂ，ｅｒ，ｅｇ，ｅｂ 透明電極
Ｔｒ，Ｔｇ，Ｔｂ，ｔｒ，ｔｇ，ｔｂ スイッチトランジスタ
Ｃ，ｃ コモンライン（コモン電極）
Ｓ１ｒ，Ｓ１ｇ，Ｓ１ｂ，Ｓ２ｒ，Ｓ２ｇ，Ｓ２ｂ ソースライン
Ｇ１，Ｇ２ ゲートライン
Claims (8)
- それぞれの画素が複数の表示部に分割された液晶表示装置において、
画素内の上記表示部をそれぞれ駆動する複数のスイッチトランジスタが、その画素領域の周辺にのみ配置されていることを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
上記スイッチトランジスタのゲート電極に接続するゲートラインおよびソース電極に接続するソースラインが、上記画素領域の周辺にのみ配置されていることを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
補助容量を構成するコモン電極が、上記表示部の境界に配置されていることを特徴とする液晶表示装置。 - 請求項１から３までのいずれかに記載の液晶表示装置において、
上記表示部は、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とによって構成され、
上記第１の表示部および上記第３の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、
上記第２の表示部および上記第４の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有する
ことを特徴とする液晶表示装置。 - 請求項４記載の液晶表示装置において、
上記第１の表示部を駆動する第１のスイッチトランジスタは、上記第１の表示部の上記第２の表示部とは反対側の端に配置され、
上記第２の表示部を駆動する第２のスイッチトランジスタは、上記第２の表示部の上記第４の表示部とは反対側の端に配置され、
上記第３の表示部を駆動する第３スイッチトランジスタは、上記第３の表示部の上記第４の表示部とは反対側の端に配置され、
上記第４の表示部を駆動する第４のスイッチトランジスタは、上記第４の表示部の上記第２の表示部とは反対側の端に配置されている
ことを特徴とする液晶表示装置。 - 請求項５記載の液晶表示装置において、
上記第１のスイッチトランジスタと上記第３のスイッチトランジスタとが、互いに異なるゲートラインに接続されている
ことを特徴とする液晶表示装置。 - 請求項１から３までのいずれかに記載の液晶表示装置において、
上記表示部は、第１の表示部と、第１の方向で上記第１の表示部に隣接して配置された第２の表示部と、上記第１の方向に対して垂直な第２の方向で上記第１の表示部に隣接して配置された第３の表示部と、上記第１の方向で上記第３の表示部に隣接するとともに上記第２の方向で上記第２の表示部に隣接して配置された第４の表示部とによって構成され、
上記第１の表示部および上記第４の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第１の方向に長い領域である複数の表示領域を有し、
上記第２の表示部および上記第３の表示部のそれぞれは、互いに表示色が異なり、それぞれが上記第２の方向に長い領域である複数の表示領域を有する
ことを特徴とする液晶表示装置。 - 請求項７記載の液晶表示装置において、
上記第１の表示部を駆動する第１のスイッチトランジスタは、上記第１の表示部の上記第２の表示部とは反対側の端に配置され、
上記第２の表示部を駆動する第２のスイッチトランジスタは、上記第２の表示部の上記第４の表示部とは反対側の端に配置され、
上記第３の表示部を駆動する第３のスイッチトランジスタは、上記第３の表示部の上記第１の表示部とは反対側の端に配置され、
上記第４の表示部を駆動する第４のスイッチトランジスタは、上記第４の表示部の上記第３の表示部とは反対側の端に配置されている
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277587A JP2004117538A (ja) | 2002-09-24 | 2002-09-24 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277587A JP2004117538A (ja) | 2002-09-24 | 2002-09-24 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004117538A true JP2004117538A (ja) | 2004-04-15 |
Family
ID=32273142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277587A Pending JP2004117538A (ja) | 2002-09-24 | 2002-09-24 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004117538A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182127A (ja) * | 2012-03-01 | 2013-09-12 | Sharp Corp | 液晶ディスプレイ |
| CN103440822A (zh) * | 2013-04-16 | 2013-12-11 | 友达光电股份有限公司 | 透明显示器及透明显示面板 |
-
2002
- 2002-09-24 JP JP2002277587A patent/JP2004117538A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182127A (ja) * | 2012-03-01 | 2013-09-12 | Sharp Corp | 液晶ディスプレイ |
| CN103440822A (zh) * | 2013-04-16 | 2013-12-11 | 友达光电股份有限公司 | 透明显示器及透明显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI382265B (zh) | 薄膜電晶體陣列面板及顯示裝置 | |
| US8154677B2 (en) | Liquid crystal display device having a pixel region with two TFT elements and two pixel electrodes each having slits extending in two directions | |
| US8207924B2 (en) | Display device | |
| JP5480970B2 (ja) | 表示パネル及び表示装置 | |
| US10627688B2 (en) | Active matrix substrate and display panel | |
| JP3730161B2 (ja) | 液晶表示装置 | |
| US20080316413A1 (en) | Display panel | |
| EP2037444A1 (en) | Liquid crystal display | |
| US10809581B2 (en) | Active matrix substrate, and display panel | |
| JPH11161246A (ja) | 液晶表示装置及びその駆動方法 | |
| EP3012827A1 (en) | Display apparatus | |
| TWI291157B (en) | Dot inversion on novel display panel layouts with extra drivers | |
| JP6245957B2 (ja) | 表示素子 | |
| WO2001048546A1 (fr) | Afficheur a cristaux liquides | |
| US7990497B2 (en) | Active matrix type display device with different distances from pixel electrodes and gate lines | |
| JP2003215636A (ja) | 液晶表示装置 | |
| GB2320790A (en) | Offset pixel arrangement | |
| JP4387278B2 (ja) | 液晶パネル及び液晶表示装置 | |
| JP2001264818A (ja) | 液晶装置 | |
| JP3256810B2 (ja) | 液晶表示装置 | |
| CN107145018B (zh) | 像素排列单元、像素排列结构和显示面板 | |
| JP2009098336A (ja) | 液晶表示装置 | |
| JPH06118447A (ja) | 液晶パネル | |
| JP2004117538A (ja) | 液晶表示装置 | |
| US20130120340A1 (en) | Liquid crystal display device |