WO2010103676A1

WO2010103676A1 - アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器

Info

Publication number: WO2010103676A1
Application number: PCT/JP2009/061232
Authority: WO
Inventors: 海瀬　泰佳
Original assignee: シャープ株式会社
Priority date: 2008-10-15
Filing date: 2009-06-19
Publication date: 2010-09-16
Also published as: CN102150192A; US8488075B2; US20110170028A1

Abstract

　ＴＦＴ基板（１０）は、マトリクス状に配されたゲート線（ＧＬ１（Ｒ）、ＧＬ１（Ｇ）、…）およびデータ線（ＳＬ１、ＳＬ２、…）と、ゲート線（ＧＬ１（Ｒ）、ＧＬ１（Ｇ）、…）に平行な辺（１６ａ）とデータ線（ＳＬ１、ＳＬ２、…）に平行でかつ辺（１６ａ）よりも短い辺（１６ｂ）とを有する複数の画素電極（１６）と、ゲート線（ＧＬ１（Ｒ）、ＧＬ１（Ｇ）、…）に平行な補助容量線（ＣＳＬ）と、画素電極（１６）に電気的に接続された接続配線（ＣＬ）とを備えている。補助容量線（ＣＳＬ）は、ゲート線（ＧＬ１（Ｒ）、ＧＬ１（Ｇ）、…）よりも本数が少なく、補助容量線（ＣＳＬ）１本に対し、データ線（ＳＬ１、ＳＬ２、…）と平行な方向に配置された複数の画素電極（１６）にそれぞれ電気的に接続された複数の接続配線（ＣＬ）が絶縁膜を介してそれぞれ重畳することで、補助容量素子（ＣＳＥ）を形成している。

Description

アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器

　本発明は、アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器に関するものであり、より詳しくは、ゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短い長方形状の画素電極を備えたアクティブマトリクス基板および該アクティブマトリクス基板を備えた表示パネル、表示装置、並びに電子機器に関するものである。

　液晶表示装置は、ノートパソコン、コンピュータモニタ、テレビジョン受像機、デジタルカメラ等の各種電子機器における表示装置として広く利用されている。

　液晶表示装置は、各画素電極に接続されているスイッチング素子と、スイッチング素子を制御して画素電極に電圧を印加するためのゲート線とデータ線等、複数の信号線を含む。ゲート線は、ゲート駆動回路が生成したゲート信号を伝達し、データ線は、データ駆動回路が生成したデータ電圧を伝達し、スイッチング素子は、ゲート信号によってデータ電圧を画素電極に伝達する。

　このようなゲート駆動回路およびデータ駆動回路は、一般的に、複数の集積回路チップの形態で基板に実装される。このような集積回路チップは、液晶表示装置の製造費用の高い比率を占める。特に、データ駆動集積回路チップの場合、ゲート駆動回路チップに比べて構造が複雑で、集積し難く、ゲート駆動回路チップに対し、相対的に価格が高い。

　そこで、近年、ゲート駆動回路チップ数を削減してドライバコストの低減を図る目的で、ゲート線の本数を解像度の３倍とし、ソース線の本数を解像度の１／３とし、１つのドットを構成する、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各副画素の縦横比をほぼ１：３の矩形状とする構造（ＲＧＢ横ストライプ構造）を有する液晶表示装置が提案されている（例えば特許文献１参照）。

　図１０および図１１は、それぞれ、特許文献１に記載の液晶表示装置の要部の概略構成を示す平面図である。

　特許文献１に記載の液晶表示装置は、図１０および図１１に示すように、横方向に延びるゲート線１０１と、縦方向に延びてゲート線１０１と交差するデータ線１０２と、これらゲート線１０１およびデータ線１０２に平行な四つの辺を有する画素電極１０３と、上記画素電極１０３と少なくとも一部が重畳することによって画素電極１０３との重畳部分に補助容量が形成される、補助容量線としての維持電極線１０４とを備えている。

　図１０に示す維持電極線１０４は、データ線１０２にほぼ平行に延びた幹線１０４ａと、幹線１０４ａから分かれた複数の維持電極１０４ｂ～１０４ｅとを備えている。これら維持電極１０４ｂ～１０４ｅは、ゲート線１０１に近接し、かつ平行に幹線１０４ａから両側に、ゲート線１０１と平行に延びている。

　また、図１１に示す維持電極線１０４は、隣接した二つのゲート線１０１間における何れか一方のゲート線１０１に近い位置に配置されており、ゲート線１０１とほぼ平行に延びている。

　図１０および図１１に示すように、何れにしても、上記特許文献１に記載の液晶表示装置における画素電極１０３は、ゲート線１０１と平行な二つの横辺１０３ａが、データ線１０２と平行な二つの縦辺１０３ｂの長さより長く、ほぼ３倍である。

　したがって、上記画素電極１０３の横辺１０３ａが縦辺１０３ｂより小さい場合に比べて各行に位置する画素電極１０３の数が少なく、その代わりに各列に位置する画素電極１０３の数が多い。したがって、データ線１０２の全体の数が減少するから、データ駆動回路チップの数を減らして材料費を節減することができる。

日本国公開特許公報「特開２００７－７９５６８号公報（公開日：２００７年３月２９日）」

　しかしながら、一般的に、補助容量線は、データ線との交差部容量を介してデータ線の電位変動の影響を受け、電位変動を生じる。この補助容量線の電位が所望の電位に戻るまでにトランジスタのゲートが閉じてしまった場合、最終的な画素電極電位はゲートオフ後の補助容量線の電位変動の影響によって変化してしまい、クロストークを生じてしまう。図１１に示す液晶表示装置における維持電極線１０４は、その構造から、データ線１０２との交差部容量を介してデータ線の電位変動の影響を受け、電位変動を生じ易いという問題点を有している。

　また、図１０に示す液晶表示装置は、データ線１０２に平行な幹線１０４ａおよび幹線１０４ａから分かれた維持電極１０４ｂ～１０４ｅを有することで、隣接するデータ線１０２との寄生容量が大きく、特定のデータ線１０２の電位変動に伴って維持電極線１０４の電位が変動するという問題がある。

　この維持電極線１０４の電位変動量は、データ線１０２の電位変動量、すなわち表示パターンに依存する。例えば図１２の（ａ）に示すように、本来表示したい映像が、グレー階調の下地に、黒あるいは白のウインドウパターンである場合について説明する。この場合、上記したように維持電極線１０４の電位が変動すると、例えば図１０に示す構成では、図１２の（ｂ）に示すように、実際に表示される映像では、上記ウインドウパターンの上下で、暗い帯または明るい帯が視認される、クロストーク（シャドウイング）と称される現象が生じる。この結果、画像品位が劣化する。また、図１１に示す構成では、ウインドウパターンの左右に暗い帯または明るい帯が視認される。

　また、特許文献１に記載の液晶表示装置における画素電極構造は、ゲート線１０１に平行な横辺１０３ａがデータ線１０２に平行な縦辺１０３ｂよりも長いため、ゲート線１０１に平行に配置される維持電極線１０４（図１１参照）あるいは維持電極１０４ｂ～１０４ｅ（図１０参照）によって遮光される領域が副画素全体（表示領域）に占める割合が大きい。このため、ゲート線１０１に平行な横辺１０３ａがデータ線１０２に平行な縦辺１０３ｂよりも短い画素電極構造（ＲＧＢ縦ストライプ構造）と比較して開口率が低くなるという問題もある。

　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、補助容量を確保しながら、ゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短い長方形状の画素電極を備えた従来の表示装置よりもクロストークが少ない表示装置を得ることができるアクティブマトリクス基板および該アクティブマトリクス基板を備えた表示パネル、表示装置、並びに電子機器を提供することにある。また、本発明のさらなる目的は、ゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短い長方形状の画素電極を備えた従来の表示装置よりも開口率が高い表示装置を得ることができるアクティブマトリクス基板および該アクティブマトリクス基板を備えた表示パネル、表示装置、並びに電子機器を提供することにある。

　本発明にかかるアクティブマトリクス基板は、上記課題を解決するために、マトリクス状に配されたゲート線およびデータ線と、上記ゲート線に平行な第１辺と、上記データ線に平行でかつ上記第１辺よりも短い第２辺とを有する複数の画素電極と、上記ゲート線に平行に配線された補助容量線と、上記画素電極に電気的に接続された接続配線とを備え、上記補助容量線の一部と接続配線の一部とが絶縁膜を介して重畳することで、上記補助容量線および接続配線における互いの重畳領域をそれぞれ電極とする補助容量素子が形成されており、上記補助容量線は、上記ゲート線よりも本数が少なく、上記補助容量線１本に対し、上記データ線と平行な方向に配置された複数の画素電極にそれぞれ電気的に接続された複数の接続配線が、上記絶縁膜を介してそれぞれ重畳していることを特徴としている。

　また、本発明にかかる表示パネルは、上記アクティブマトリクス基板と、上記アクティブマトリクス基板に対向する対向基板と、上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えている。なお、上記表示媒体としては、例えば液晶層が挙げられる。

　また、本発明にかかる表示装置は、上記表示パネルを備えていることを特徴としている。さらに、本発明にかかる電子機器は、上記表示装置を備えていることを特徴としている。

　上記の各構成によれば、補助容量線が、ゲート線よりも本数が少なく、ゲート線に平行に配置されることで、図１１に示す従来の液晶パネルと比較して、補助容量線とデータ線との交差部容量が少なく、補助容量線がデータ線の電位変動の影響を受け難い。また、補助容量線の負荷が軽減される。しかも、図１０に示す従来の液晶パネルのように、隣接するデータ線との寄生容量に起因する、特定のデータ線の電位変動に伴う補助容量線の電位の変動の問題が発生しない。

　上記したように、上記補助容量線は、ゲート線よりも本数が少ないことで、補助容量線１本に対し、複数の接続配線が上記絶縁膜を介してそれぞれ重畳している。したがって、上記補助容量線は、複数の接続配線との間で、それぞれ補助容量素子を形成している。

　したがって、上記アクティブマトリクス基板を用いることで、補助容量を十分に確保しながらもクロストークが少ない表示パネル、表示装置、並びに電子機器を得ることができる。

　前記したように、補助容量線は、データ線との交差部容量を介してデータ線の電位変動の影響を受け、電位変動を生じる。この補助容量線の電位が所望の電位に戻るまでにトランジスタのゲートが閉じてしまった場合、最終的な画素電極電位はゲートオフ後の補助容量線の電位変動の影響によって変化してしまい、クロストークを生じてしまう。

　クロストークを生じさせないためには、（１）補助容量線とデータ線との交差部容量を小さくし、データ線の電位変動を受け難くすること、（２）補助容量線全体の負荷（容量、抵抗）を小さくすること、（３）補助容量線を駆動する入力信号源の駆動能力を大きくすること（但し、消費電力は増加）が考えられる。

　上記したように、上記の各構成によれば、補助容量線とデータ線との交差部容量が少ないことによる上記（１）・（２）の効果によって、クロストークを抑制することができる。

　また、上記アクティブマトリクス基板の構成によれば、上記（２）の効果（補助容量線全体の負荷を小さくできる）が得られることで、上記（３）の入力信号源の駆動能力についてもより小さいもので済む。しかも、データ線が補助容量線と交差する箇所が少なく、データ線の負荷を軽減することもできる。したがって、上記の各構成によれば、上記効果に加えて、消費電力の少ない表示装置を得ることができるという利点も有している。

　しかも、上記の構成によれば、上記したように上記補助容量線の本数をゲート線の本数よりも少なくしたとしても、上記第１辺が上記第２辺よりも長いため、隣り合う上記接続配線同士が短絡することがない。

　また、上記の各構成によれば、補助容量線の本数がゲート線の本数よりも少ないことで、ゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短い長方形状の画素電極を備えた表示装置における、補助容量線による開口率の低下を抑制することができる。したがって、上記の各構成によれば、透過率が高く、視認性に優れた表示装置を得ることができる。

　上記ゲート線は、上記画素電極間に設けられており、上記補助容量線は、上記絶縁膜を介して、上記画素電極に重畳して配置されていることが好ましい。

　上記補助容量線は、ゲート線よりも本数が少ない。したがって、上記構成とすることで、ゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短い長方形状の画素電極を備えた表示装置において、上記第１辺に平行な方向に延設された配線が表示領域に占める面積を少なくすることができる。

　また、上記アクティブマトリクス基板は、表示パネル化したときにカラー表示を行うための最小構成単位の画素に対し１つの割合で上記補助容量線が配置されていることが好ましい。

　ここで、「表示パネル化したときにカラー表示を行うための最小構成単位の画素に対し１つの割合で上記補助容量線が配置されている」とは、最終的にそうなるようにアクティブマトリクス基板を形成することを意味し、上記アクティブマトリクス基板を対向基板と貼り合わせて実際に表示パネルが形成されていることを意味するものではない。

　つまり、上記構成は、上記アクティブマトリクス基板において、上記補助容量線が、上記最小構成単位の画素に対して１つの割合で配置されていることを示す。上記最小構成単位の画素においてカラー表示を行うためのカラーフィルタは、上記アクティブマトリクス基板に設けられていてもよく、表示パネル化するために貼り合わされる対向基板側に設けられてもよい。何れにしても、「表示パネル化したときにカラー表示を行うための最小構成単位の画素」に対し１つの割合となるように上記補助容量線が配置されていればよい。

　上記の構成によれば、画素繰り返しピッチを不均等にすること無く、上記最小構成単位の画素毎の開口率を一定にすることができる。したがって、上記アクティブマトリクス基板を用いれば、均一な表示品位を有する表示パネル並びに表示装置を得ることができる。

　また、上記アクティブマトリクス基板は、表示パネル化したときにカラー表示を行うための特定の表示色の副画素内に、上記補助容量線の少なくとも一部が配置されていることが好ましい。

　上記構成もまた、最終的にそうなるようにアクティブマトリクス基板を形成することを意味し、上記アクティブマトリクス基板を対向基板と貼り合わせて実際に表示パネルが形成されていることを意味するものではない。つまり、上記構成は、上記アクティブマトリクス基板において、上記補助容量線の少なくとも一部が上記副画素内に配置されるように上記補助容量線が設けられていることを示す。なお、この場合にも、カラー表示を行うために用いられるカラーフィルタは、上記アクティブマトリクス基板に設けられていてもよく、表示パネル化するために貼り合わされる対向基板側に設けられてもよい。

　上記の構成によれば、色ムラが無く、表示品位が良好な表示装置を得ることができる。

　また、上記補助容量線の少なくとも一部は、青色の副画素内に配置されていることが好ましい。

　青色は人間の視感度（各波長毎の明るさを感じる強さ）が比較的小さい。このため、遮光領域となってしまう補助容量線の少なくとも一部を青色の副画素内に配置することで、実効的な輝度の低下を最小限に抑制することができる。

　また、上記補助容量線は上記ゲート線と同一層に配置されていることが好ましい。

　上記の構成によれば、上記補助容量線をゲート線と同一工程で形成することができるので、工程数を削減することができる。また、上記の構成によれば、上記ゲート線を覆うゲート絶縁膜を、上記絶縁膜、すなわち、補助容量を形成する誘電体（容量絶縁膜）として用いることができる。

　また、上記補助容量素子を形成する一方の電極の少なくとも一部は、上記複数の画素電極のそれぞれに対応して設けられたトランジスタの半導体層と同一層に位置することが好ましい。

　上記の構成によれば、工程を増やすこと無く、補助容量を効率良く形成でき、開口率が高い視認性に優れた表示装置を得ることができる。

　また、上記接続配線は、上記データ線と平行な方向に配置された複数の画素電極のそれぞれに対応して設けられたトランジスタのドレイン電極と電気的に接続されており、上記ドレイン電極と上記補助容量素子との間の配線の少なくとも一部は、上記トランジスタの半導体層と同一層に位置することが好ましい。また、上記ドレイン電極と上記補助容量素子との間の配線における、上記ゲート線と重畳する領域は、不純物が注入された半導体層であることを特徴とが好ましい。

　上記の各構成によれば、何れも、ドレイン電極の配線抵抗が低抵抗化され、充電特性が安定することにより、輝度ムラの無い表示品位の優れた表示装置を得ることができる。

　また、上記補助容量線は、上記ゲート線に平行な本線と、該本線から、上記データ線と平行な方向に延びる分岐線とからなることが好ましい。また、上記アクティブマトリクス基板は、上記データ線に平行に配線された補助容量線をさらに備え、各補助容量線は、マトリクス状に配置されていることが好ましい。

　上記の各構成によれば、何れも、ドレイン電極と補助容量線との間の配線長を短くすることができるので、より透過率が高く、視認性に優れた液晶表示装置を提供することができる。また、補助容量線の抵抗が大幅に低減されるため、データ線の電位変動の影響をより軽減することができる。この結果、クロストークが少なく、表示品位に優れた液晶表示装置を提供することができる。

　本発明にかかるアクティブマトリクス基板、表示パネル、表示装置、並びに電子機器は、以上のように、補助容量線が、ゲート線よりも本数が少なく、ゲート線に平行に配置されることで、補助容量線とデータ線との交差部容量が少なく、補助容量線がデータ線の電位変動の影響を受け難い。また、補助容量線の負荷が軽減されるとともに、隣接するデータ線との寄生容量に起因する、特定のデータ線の電位変動に伴う補助容量線の電位の変動の問題が発生しない。このため、クロストークを抑制することができる。

　また、以上のように、上記補助容量線は、ゲート線よりも本数が少ないことで、補助容量線１本に対し、複数の接続配線が上記絶縁膜を介してそれぞれ重畳している。上記補助容量線は、複数の接続配線との間で、それぞれ補助容量素子を形成している。

　したがって、上記アクティブマトリクス基板を用いることで、補助容量を十分に確保しながらも、ゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短い長方形状の画素電極を備えた従来の表示パネルあるいは表示装置よりもクロストークが少ない表示パネル、表示装置、並びに電子機器表示装置を得ることができるという効果を奏する。

　さらに、本発明によれば、補助容量線全体の負荷を小さくできることで、入力信号源の駆動能力についてもより小さいもので済む。しかも、データ線が補助容量線と交差する箇所が少なく、データ線の負荷を軽減することもできる。したがって、本発明によれば、上記効果に加えて、消費電力の少ない表示装置を得ることができるという効果も併せて奏する。

　しかも、本発明によれば、上記したように上記補助容量線の本数をゲート線の本数よりも少なくしたとしても、画素電極のゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短いので、隣り合う上記接続配線同士が短絡することがない。

　また、本発明によれば、上記したように補助容量線の本数がゲート線の本数よりも少ないことで、ゲート線に平行な第１辺の長さよりもデータ線に平行な第２辺の長さが短い長方形状の画素電極を備えた表示装置における、補助容量線による開口率の低下を抑制することができる。したがって、透過率が高く、視認性に優れた表示装置並びに電子機器を得ることができる。

本発明の実施の形態１にかかる液晶表示装置における液晶パネルの等価回路図である。図１に示す液晶パネルをＡ－Ａ'線で切断したときの該液晶パネルの要部の概略構成を示す断面図である。図１に示す液晶パネルをＢ－Ｂ'線で切断したときの該液晶パネルの要部の概略構成を示す断面図である。本発明の実施の形態２にかかる液晶表示装置における液晶パネルの等価回路図である。図４に示す液晶パネルをＣ－Ｃ'線で切断したときの該液晶パネルの要部の概略構成を示す断面図である。本発明の実施の形態３にかかる液晶表示装置における液晶パネルの等価回路図である。本発明の実施の形態４にかかる液晶表示装置における液晶パネルの等価回路図である。本発明の実施の形態４にかかる液晶表示装置における他の液晶パネルの等価回路図である。本発明の実施の形態４にかかる液晶表示装置におけるさらに他の液晶パネルの等価回路図である。特許文献１に記載の液晶表示装置の要部の概略構成を示す平面図である。特許文献１に記載の他の液晶表示装置の要部の概略構成を示す平面図である。従来のクロストーク症状を説明する模式図であり、（ａ）は、本来表示したい映像を模式的に示す図であり、（ｂ）は、実際に表示される映像を模式的に示す図である。

　以下、本発明の実施の形態について、詳細に説明する。

　〔実施の形態１〕
　本発明にかかる実施の一形態について、図１～図３に基づいて説明すれば、以下の通りである。

　図１は、本実施の形態にかかる液晶表示装置における液晶パネルの等価回路図である。

　なお、説明の便宜上、以下の説明では、ゲート線の延設方向を行方向として説明する。但し、本実施の形態にかかる液晶パネルあるいは、該液晶パネルに用いられるアクティブマトリクス基板を備えた液晶表示装置の使用に際し、上記ゲート線が横方向に延設されていても縦方向に延設されていてもよいことは言うまでもない。

　また、本実施の形態では、アクティブマトリクス基板を下側基板（背面側の基板）とし、対向基板を上側基板（観察者側の基板）として説明するが、本実施の形態は、これに限定されるものではない。また、本実施の形態では、上記アクティブマトリクス基板として、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）からなるスイッチング素子（トランジスタ）が設けられたＴＦＴ基板を例に挙げて説明するが、本実施の形態はこれに限定されるものではない。

　液晶表示装置は、図１に示すように、アクティブマトリクス型の液晶パネル１（表示パネル）と、該液晶パネル１における表示領域の周辺領域に配された、ソースドライバ２（データ線駆動回路）、ゲートドライバ３（ゲート線駆動回路）等の駆動回路とを備えている。

　図１に示すように、本実施の形態にかかる液晶パネル１は、列方向（図中上下方向）に延設されたデータ線ＳＬ１～ＳＬｖ（以下、任意のデータ線を指して「データ線ＳＬ」と称する；ｖは２以上の任意の整数を示す）と、行方向（図中左右方向）に延設されたゲート線ＧＬ１（Ｒ）・ＧＬ１（Ｇ）・ＧＬ１（Ｂ）～ＧＬｗ（Ｒ）・ＧＬｗ（Ｇ）・ＧＬｗ（Ｂ）（以下、任意のゲート線を指して「ゲート線ＧＬ」と称する；ｗは２以上の任意の整数を示す）と、補助容量Ｃｃｓを形成するための補助容量線ＣＳＬとを備えている。

　データ線ＳＬとゲート線ＧＬとは、マトリクス状に、互いに交差して設けられている。上記液晶パネル１において、データ線ＳＬおよびゲート線ＧＬは、画素電極１６で規定される、隣り合う副画素４の間に配置されている。

　すなわち、本実施の形態において上記データ線ＳＬとゲート線ＧＬとで囲まれた領域が、１つの副画素（ドット）であり、上記液晶パネル１は、各ドットを構成する副画素４がマトリクス状に配された構成を有している。上記データ線ＳＬおよびゲート線ＧＬは、それぞれ、上記ソースドライバおよびゲートドライバによって駆動される。

　上記補助容量線ＣＳＬは行方向に延設して設けられており、隣り合うゲート線ＧＬ間に、これらゲート線ＧＬに平行に配置されている。なお、図１に示す例では、ゲート線ＧＬ１（Ｂ）とゲート線ＧＬ２（Ｒ）との間に補助容量線ＣＳＬが配置されている。

　各副画素４には、図１に示すように、それぞれ画素電極１６が設けられている。また、上記データ線ＳＬとゲート線ＧＬとの交差部には、スイッチング素子（アクティブ素子）として、それぞれ、ＴＦＴ２１が設けられており、ＴＦＴ２１のソース電極ＳＥがデータ線ＳＬに、ゲート電極ＧＥがゲート線ＧＬに、ドレイン電極ＤＥが画素電極１６にそれぞれ接続されている。

　上記ＴＦＴ２１のゲート電極ＧＥは、ゲート線ＧＬの一部からなっている。また、上記ＴＦＴ２１のソース電極ＳＥは、データ線ＳＬの一部からなっている。つまり、ゲート電極ＧＥは、ゲート線ＧＬと同層に形成されている。また、ソース電極ＳＥは、データ線ＳＬと同層に形成されている。

　上記画素電極１６は、上記ゲート線ＧＬに接続されたＴＦＴ２１を介してデータ線ＳＬに接続されている。上記画素電極１６は、図示しない対向基板に設けられた対向電極との間に、図示しない液晶層（表示媒体層）を介して液晶容量を形成している。

　上記画素電極１６は、ゲート線ＧＬに平行な辺１６ａ（第１辺）の長さよりもデータ線ＳＬに平行な辺１６ｂ（第２辺）の長さが短い長方形状を有している。

　上記液晶パネル１では、１つの副画素４に対応して１本のデータ線ＳＬと、１本のゲート線ＧＬと、１つの画素電極１６とが設けられ、３つの副画素４に対して、１本の補助容量線ＣＳＬが設けられている。すなわち、上記液晶パネル１において、上記補助容量線ＣＳＬは、ゲート線ＧＬの本数の１／３である。

　各副画素４には、各画素電極１６に対応して赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の何れか１色の図示しないカラーフィルタが配されている。

　以下、赤色のカラーフィルタ、緑色のカラーフィルタ、青色のカラーフィルタを備えた副画素を、それぞれ赤色（Ｒ）の副画素、緑色（Ｇ）の副画素、青色（Ｂ）の副画素と称する。本実施の形態では、図１に示すように、データ線ＳＬに平行な方向（列方向）に、異なる色の副画素４が配置されている。

　この各データ線ＳＬに平行な方向に隣接して配置されたＲＧＢの３つの副画素４からなる副画素群は、カラー表示を行うための最小構成単位の画素（３原色用画素）である。以下、この隣接して配置されたＲＧＢの３つの副画素４の組み合わせを、１単位の画素と称する。すなわち、１つの副画素４は、映像表示の基本単位であるドットを構成し、１つの画素は、ＲＧＢの３つの副画素４（ドット）で構成されている。

　上記液晶パネル１では、補助容量線ＣＳＬは、青色の副画素４に配置されている。青色は人間の視感度（各波長毎の明るさを感じる強さ）が比較的小さい。このため、遮光領域となってしまう補助容量線ＣＳＬを青色の副画素４に配置することで、実効的な輝度の低下を最小限に抑制することができる。

　上記青色の副画素４に配置された１本の補助容量線ＣＳＬは、図１に示すように、１つの副画素４（青色の副画素４）において、各データ線ＳＬに平行な方向に配置されたＲＧＢの３つの副画素４における３つのＴＦＴ２１のドレイン電極ＤＥにそれぞれ電気的に接続された３本の接続配線ＣＬ（引き出し配線）との間でそれぞれ補助容量Ｃｃｓを形成している。

　次に、上記液晶パネル１の断面構造について説明する。

　図２は、図１に示す液晶パネル１をＡ－Ａ’線で切断したときの上記液晶パネル１の概略構成を示す断面図であり、図３は、図１に示す液晶パネル１をＢ－Ｂ’線で切断したときの上記液晶パネル１の概略構成を、一部省略して示す断面図である。

　なお、図２では、データ線ＳＬ１およびゲート線ＧＬ１（Ｂ）に接続されたＴＦＴ２１を有する青色の副画素４における概略構成を示している。

　上記液晶パネル１は、図２および図３に示すように、ＴＦＴ基板１０と対向基板３０とが互いに対向して配置され、これら一対の基板間に液晶層４０が挟持された構成を有している。これら一対の基板の外側（両基板の対向面とは反対側の面）には、図示しない位相差板や偏光板が、必要に応じて各々設けられている。なお、上記一対の基板の外側に各々設けられた偏光板は、互いにクロスニコルの関係となるように配置されている。

　本実施の形態で用いられる上記対向基板３０は、ガラス等の透明基板３１における上記ＴＦＴ基板１０との対向面上に、各色のカラーフィルタ３２およびブラックマトリクス３３と、対向電極３４（共通電極）と、配向膜３５とが、上記透明基板３１側からこの順に配されてなる、いわゆるカラーフィルタ基板である。

　上記カラーフィルタ３２は、それぞれ、上記ＴＦＴ基板１０に設けられた各画素電極１６に対向して設けられている。上記カラーフィルタ３２には、前記したように赤色、緑色および青色の３種類があり、図１に示したように、副画素４毎に何れか１色のカラーフィルタ３２が配されている。ブラックマトリクス３３は、隣接して配置された各色のカラーフィルタ３２間に配置されている。

　図２および図３に示すように、上記対向電極３４は、上記透明基板３１上のほぼ全面に形成されており、各副画素４に共通の電極（共通電極）として使用される。上記液晶層４０には、上記対向電極３４と画素電極１６とに印加された電圧によって電界が印加され、これにより、画像が形成される。

　上記画素電極１６および対向電極３４は、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜により形成された透明電極である。

　なお、上記対向基板３０には、必要に応じて、アンダーコート層（下地層）やオーバーコート層（平坦化層）等の図示しない機能膜が設けられていてもよい。

　一方、上記ＴＦＴ基板１０は、ガラス等の透明基板１１上に、半導体層１２、ゲート絶縁膜１３、図１に示すゲート線ＧＬおよび補助容量線ＣＳＬ等で構成される第１金属電極層、第１層間絶縁膜１４、図１に示すデータ線ＳＬおよびドレイン電極ＤＥ等で構成される第２金属電極層、第２層間絶縁膜１５、画素電極１６、配向膜１７が、この順に形成された構成を有している。なお、図２および図３において、ゲート電極ＧＥ、ゲート線ＧＬ（図３参照）、および電極ＣＳＬＥが上記第１金属電極層の一部に相当し、ソース電極ＳＥおよびドレイン電極ＤＥが上記第２金属電極層の一部に相当する。なお、電極ＣＳＬＥは、補助容量線ＣＳＬの一部からなっている。

　また、上記ＴＦＴ基板１０におけるＴＦＴ２１は、上記透明基板１１上に、半導体層１２（チャネル領域１２ａ）、ゲート絶縁膜１３、ゲート電極ＧＥ、第１層間絶縁膜１４、ソース電極ＳＥおよびドレイン電極ＤＥが、この順に形成された、いわゆるトップゲート構造（プレーナ構造）を有している。なお、上記ＴＦＴ基板１０もまた、必要に応じて、アンダーコート層（下地層）等の図示しない機能膜が設けられていてもよい。

　上記半導体層１２は、不純物が注入されていない真性半導体からなるチャネル領域１２ａと、不純物が注入された外因性半導体（Ｐ形半導体あるいはＮ形半導体）からなる不純物注入領域１２ｂとを備えている。上記ゲート電極ＧＥの下部には、上記したようにチャネル領域１２ａが形成されている。また、上記半導体層１２におけるチャネル領域１２ａ以外の領域には不純物が注入されることにより、上記チャネル領域１２ａに隣り合う領域には、不純物が注入された上記半導体層１２（不純物注入領域１２ｂ）からなるソース領域ＳＡおよびドレイン領域ＤＡが形成されている。

　上記ドレイン領域ＤＡ（不純物注入領域１２ｂ）は、図２に示すように、補助容量線ＣＳＬ（図２中、電極ＣＳＬＥにて示す）の下部まで延設されている。これにより、上記ドレイン電極ＤＥと補助容量線ＣＳＬとの間には、上記ドレイン電極ＤＥに電気的に接続された接続配線ＣＬとして、不純物が注入された上記半導体層１２（ドレイン領域ＤＡ、不純物注入領域１２ｂ）からなる配線部が形成されている。

　上記半導体層１２におけるソース領域ＳＡおよびドレイン領域ＤＡには、上記半導体層１２を覆うゲート絶縁膜１３および第１層間絶縁膜１４に形成されたコンタクトホール１８・１８を介して、ソース電極ＳＥおよびドレイン電極ＤＥがそれぞれ接続されている。

　また、上記ドレイン電極ＤＥは、データ線ＳＬおよびゲート線ＧＬを覆う第２層間絶縁膜１５に設けられたコンタクトホール１５ａを介して画素電極１６に電気的に接続されている。このため、上記接続配線ＣＬは、上記ドレイン電極ＤＥを介して画素電極１６に電気的に接続されている。

　したがって、上記接続配線ＣＬにおける上記補助容量線ＣＳＬとの対向領域は、画素電極電位を有し、前記補助容量Ｃｃｓを形成する一方の電極ＣＬＥ（下部容量電極）として用いられる。また、補助容量線ＣＳＬにおける上記接続配線ＣＬとの対向領域は、補助容量Ｃｃｓを形成する他方の電極ＣＳＬＥ（上部容量電極）として用いられる。

　また、図２および図３に示す液晶パネル１において、補助容量線ＣＳＬは、ゲート電極ＧＥ（すなわちゲート線ＧＬ）と同一層に設けられている。したがって、ゲート線ＧＬを覆うゲート絶縁膜１３が、上記補助容量線ＣＳＬと接続配線ＣＬとの間で補助容量Ｃｃｓを形成する誘電体（容量絶縁膜）として用いられる。

　すなわち、上記ゲート絶縁膜１３と、上記ゲート絶縁膜１３を挟んで対向する上記電極ＣＬＥおよび電極ＣＬＥとで、補助容量Ｃｃｓを形成する補助容量素子ＣＳＥが形成されている。

　なお、図２および図３に示したように補助容量線ＣＳＬをゲート線ＧＬと同一層に形成することで、上記補助容量線ＣＳＬをゲート線ＧＬと同一工程で形成することができるので、工程数を削減することができる。

　また、図２および図３に示すように、上記液晶パネル１において補助容量Ｃｃｓを形成する一方の電極ＣＬＥ（接続配線ＣＬ）の少なくとも一部が、上記ＴＦＴ２１を形成する半導体層１２（チャネル領域１２ａ）と同一層に位置することで、工程数を増やすことなく補助容量Ｃｃｓを効率良く形成することができ、開口率が高い視認性に優れた液晶表示装置を得ることができる。

　また、図２に二点鎖線で示す領域Ｐ１、あるいは、図３に二点鎖線で示す領域Ｐ２および／または領域Ｐ３のように、ドレイン電極ＤＥと補助容量素子ＣＳＥ（補助容量Ｃｃｓを形成する上記電極ＣＬＥと電極ＣＳＬＥとの対向領域）との間の配線（接続配線ＣＬ）の少なくとも一部が、上記ＴＦＴ２１を形成する半導体層１２（チャネル領域１２ａ）と同一層に位置することで、ドレイン電極ＤＥの配線抵抗が低抵抗化され、充電特性が安定する。この結果、輝度ムラの無い表示品位の優れた液晶表示装置を得ることができる。

　さらに、図３に二点鎖線で示す領域Ｐ３のように、ドレイン電極ＤＥと補助容量素子ＣＳＥとの間の配線（接続配線ＣＬ）におけるゲート線ＧＬとの重畳領域が上記したように不純物が注入された半導体層１２であることで、上記重畳領域がチャネル領域となって寄生トランジスタとして作用してしまうおそれを回避することができる。

　次に、上記ＴＦＴ基板１０の製造方法について以下に説明する。

　本実施の形態では、上記したように、補助容量素子ＣＳＥの下部電極（電極ＣＬＥ）に、不純物が注入された半導体層１２からなる接続配線ＣＬを用いることから、以下の方法が用いられる。

　まず、ガラス等の透明基板１１上に、ＣＶＤ（chemical vapor deposition；化学気相蒸着）法等により、シリコン酸化膜を成膜してベースコート（図示せず）を形成する。

　次に、上記ベースコート上に、プラズマＣＶＤ法ありは減圧ＣＶＤ法等により、アモルファスシリコン層を積層する。次いで、レーザアニール等によって上記アモルファスシリコン層を多結晶化してポリシリコン膜とした後、パターン化して半導体層１２を形成する。

　なお、減圧ＣＶＤでポリシリコン膜を蒸着させることで、半導体層１２を形成してもよい。この場合、必要に応じてシリコン原子をイオン注入してポリシリコン膜を非晶質化させた後、加熱処理して多結晶化させてもよい。さらには、アモルファスシリコン膜またはポリシリコン膜に、レーザアニールを行って結晶性を向上させてもよい。

　次いで、チャネル領域１２ａとなる領域を覆うようにレジストを塗布し、そのレジストをマスクとしてリン等の不純物イオンを選択的に注入し、必要に応じて活性化アニール等を行うことにより、上記半導体層１２に、チャネル領域１２ａ、ソース領域ＳＡ、ドレイン領域ＤＡをそれぞれ形成する。

　次いで、上記半導体層１２が形成された透明基板１１上に、減圧ＣＶＤ法等により、ＨＴＯ膜（High Temperature Oxide）と称されるシリコン酸化膜を成膜し、図２および図３に示すようにゲート絶縁膜１３を形成する。

　次いで、スパッタ法等でタンタル、タングステン等を堆積してパターニングを行い、図２または図３に示すように、ゲート線ＧＬ、ゲート電極ＧＥ、補助容量線ＣＳＬ等の第１金属電極層を形成する。このように、ゲート線ＧＬ、ゲート電極ＧＥ、補助容量線ＣＳＬは、同一工程で形成される。

　次いで、上記第１金属電極層が形成された上記透明基板１１上に、プラズマＣＶＤ法等でシリコン酸化膜を成膜して第１層間絶縁膜１４を形成した後、上記ゲート絶縁膜１３および第１層間絶縁膜１４におけるコンタクトホール１８を形成する部分をエッチング除去する。

　その後、スパッタ法等でアルミニウム等を堆積してパターニングすることにより、図２および図３に示すように、データ線ＳＬ、ソース電極ＳＥ、ドレイン電極ＤＥ等の第２金属電極層および上記コンタクトホール１８におけるコンタクト部を形成する。これにより、ソース電極ＳＥおよびドレイン電極ＤＥが、上記コンタクトホール１８を介して、それぞれ、ソース領域ＳＡおよびドレイン領域ＤＡに接続される。

　次いで、上記第２金属電極層が形成された上記透明基板１１上に、プラズマＣＶＤ法等でシリコン酸化膜を成膜して第２層間絶縁膜１５を形成した後、この第２層間絶縁膜１５におけるコンタクトホール１５ａを形成する部分をエッチング除去する。

　その後、上記第２層間絶縁膜１５上に、ＩＴＯ（Indium Tin Oxide；酸化インジウム錫）膜を成膜した後、パターニングすることにより、画素電極１６を形成する。これにより、画素電極１６がコンタクトホール１５ａを介してドレイン電極ＤＥに接続される。

　次いで、印刷法等により、ポリイミド樹脂等の配向膜材料からなる薄膜を成膜した後、ラビング法等により、その表面に配向処理を施すことで、配向膜１７を形成する。以上のようにして、上記ＴＦＴ基板１０が作製される。

　なお、本実施の形態では、ゲート線ＧＬ、ゲート電極ＧＥ、補助容量線ＣＳＬを、同一工程で形成する場合を例に挙げて説明した。しかしながら、本発明はこれに限定されるものではなく、例えば以下の方法により、ゲート線ＧＬ、ゲート電極ＧＥ、補助容量線ＣＳＬを形成してもよい。

　まず、上記半導体層１２をパターニングしてその上にゲート絶縁膜１３を形成する。その後、上記ゲート絶縁膜１３上に、スパッタ法等で、タンタル、タングステン等を堆積してパターニングを行い、ゲート線ＧＬ、ゲート電極ＧＥを形成する。次いで、このゲート電極ＧＥをマスクとして、不純物イオンを選択的に注入する。その後、ゲート線ＧＬおよびゲート電極ＧＥをマスクして、スパッタ法等で、タンタル、タングステン等を堆積してパターニングを行う。これにより、不純物が注入された半導体層１２上に、補助容量線ＣＳＬを形成する。なお、この場合には、上記ゲート線ＧＬと補助容量線ＣＳＬとを、異なる材料で形成することもできる。

　本実施の形態にかかる液晶パネル１は、このようにして製造されたＴＦＴ基板１０を、従前の方法を用いて対向基板３０と貼り合わせることにより製造することができる。上記液晶パネル１は、例えば、印刷法等により、上記ＴＦＴ基板１０に、熱硬化性樹脂あるいは紫外線硬化性樹脂等のシール材料からなるシール部を形成し、対向基板３０を貼り合わせた後、両基板間に減圧法により液晶材料を注入・封止して液晶層４０を形成することにより製造することができる。また、上記液晶層４０は、ＴＦＴ基板１０にシール部を形成した後、滴下法によってシール部内に液晶を注入した後、対向基板３０と貼り合わせることにより形成してもよい。

　上記対向基板３０としては、常用の対向基板を用いることができ、その構造並びに製造方法は特に限定されない。

　上記対向基板３０は、従前の製造方法により製造することができる。例えば、ガラス等の透明基板３１上に、ブラックマトリクス３３をパターン形成した後、ブラックマトリクス３３の間に、赤色、緑色、青色の着色層をパターン形成することによりカラーフィルタ３２を形成し、その上に、必要に応じて、アクリル樹脂等で、図示しないオーバーコート層を形成する。次いで、上記オーバーコート層上に、上記透明基板３１の全面にわたってＩＴＯ膜を成膜して対向電極３４を形成する。その後、印刷法等により、ポリイミド樹脂等の配向膜材料からなる薄膜を成膜した後、ラビング法等により、その表面に配向処理を施すことで、配向膜３５を形成する。このようにして、対向基板３０を形成することができる。

　以上のように、本実施の形態によれば、上記補助容量線ＣＳＬが、ゲート線ＧＬよりも本数が少なく、ゲート線ＧＬに平行に配置されることで、補助容量線ＣＳＬとデータ線ＳＬとの交差部容量が少なく、補助容量線ＣＳＬがデータ線ＳＬの電位変動の影響を受け難い。また、従来よりも補助容量線の負荷が軽減される。しかも、上記液晶パネル１によれば、従来のように、隣接するデータ線との寄生容量に起因する、特定のデータ線の電位変動に伴う補助容量線の電位の変動の問題が発生しない。

　したがって、本実施の形態によれば、上記ＴＦＴ基板１０を用いることで、補助容量を十分に確保しながらもクロストークが少ない液晶表示装置を得ることができる。

　通常、補助容量線は、データ線との交差部容量を介してデータ線の電位変動の影響を受け、電位変動を生じる。この補助容量線の電位が所望の電位に戻るまでにトランジスタのゲートが閉じてしまった場合、最終的な画素電極電位はゲートオフ後の補助容量線の電位変動の影響によって変化してしまい、クロストークを生じてしまう。

　本実施の形態によれば、上記補助容量線ＣＳＬとデータ線ＳＬとの交差部容量が少ないことで、上記（１）・（２）の効果を得ることができる。したがって、クロストークを抑制することができる。

　また、本実施の形態によれば、上記（２）の効果（補助容量線全体の負荷を小さくできる）が得られることで、上記（３）の入力信号源の駆動能力についてもより小さいもので済む。しかも、データ線ＳＬが補助容量線ＣＳＬと交差する箇所が少なく、データ線ＳＬの負荷を軽減することもできる。したがって消費電力の少ない液晶表示装置を得ることができる。

　しかも、本実施の形態によれば、上記したように上記補助容量線ＣＳＬの本数をゲート線ＧＬの本数よりも少なくしたとしても、上記第１辺が上記第２辺よりも長いため、隣り合う上記接続配線同士が短絡することがない。

　また、本実施の形態によれば、上記したように補助容量線ＣＳＬの本数がゲート線ＧＬの本数よりも少ないことで、従来よりも補助容量線による開口率の低下を抑制することができる。したがって、本実施の形態によれば、透過率が高く、視認性に優れた液晶表示装置を提供することができる。

　なお、本実施の形態では、上記したように、データ線ＳＬおよびゲート線ＧＬが、隣り合う副画素４の間に配置され、補助容量線ＣＳＬが、絶縁膜（ゲート絶縁膜１３、第１層間絶縁膜１４、第２層間絶縁膜１５）を介して画素電極１６に重畳して配置されている（つまり、副画素４内に配置されている）場合を例に挙げて説明したが、本実施の形態はこれに限定されるものではない。例えば、ゲート線ＧＬを副画素４内に配置し、補助容量線ＣＳＬを副画素４の間に配置しても構わない。

　但し、上記補助容量線ＣＳＬは、ゲート線ＧＬよりも本数が少なく、１絵素内に占める面積が少なくて済む。このため、本実施の形態に示すように、ゲート線ＧＬを隣り合う副画素４の間に配置し、補助容量線ＣＳＬを副画素４内に配置することで、開口率をより高くすることができる。

　また、本実施の形態では、図１に示したように、補助容量線ＣＳＬが、青色の副画素４に配置されている場合を例に挙げて説明したが、本実施の形態は、これに限定されるものではない。

　青色の副画素４に限らず、特定の色（好適には、１つの色）に限定して補助容量線ＣＳＬの少なくとも一部を配置することで、色ムラが無く、表示品位が良好な液晶表示装置を得ることができる。したがって、上記補助容量線ＣＳＬの少なくとも一部は、予め決定された、ある特定の表示色（所定の表示色）の副画素４内に配置されていることが好ましく、そのなかでも、青色の副画素４内に配置されていることがより好ましい。

　また、本実施の形態では、トランジスタとして、前記したようにトップゲート構造のＴＦＴ２１を用いた場合を例に挙げて説明したが、本実施の形態は、これに限定されるものではなく、ゲート電極ＧＥ上にゲート絶縁膜１３を介して半導体層１２が形成された、いわゆるボトムゲート構造のＴＦＴを用いてもよい。また、上記トランジスタとしては、ＴＦＴに限定されるものではなく、例えばＦＥＴ（電界効果型トランジスタ）を用いることもできる。

　すなわち、上記説明では、本実施の形態にかかるアクティブマトリクス基板として、ＴＦＴ基板１０を例に挙げて説明したが、本実施の形態はこれに限定されるものではない。

　また、本実施の形態では、上記カラーフィルタ３２が対向基板３０に設けられている場合を例に挙げて説明したが、本実施の形態はこれに限定されるものではない。上記対向基板３０に代えてＴＦＴ基板１０（つまり、アクティブマトリクス基板）にカラーフィルタ３２が設けられていてもよいことは、言うまでもない。

　また、本実施の形態では、カラー表示を行うための最小構成単位の画素が、ＲＧＢの３つの副画素４からなる場合を例に挙げて説明したが、本実施の形態はこれに限定されるものではない。本実施の形態は、ＲＧＢの３原色によるカラー表示以外の表示装置にも適用することができる。

　また、本実施の形態では、表示装置として、表示媒体に液晶を用いた液晶表示装置について説明したが、本実施の形態はこれに限定されるものではない。上記表示媒体としては、電気光学特性を有する表示媒体であればよく、例えばエレクトロルミネッセンス（ＥＬ）、プラズマ、エレクトロクロミック等でもよい。本発明は、液晶表示装置、ＥＬ表示装置、電気泳動表示装置等、これら各種表示媒体を用いた各種表示装置に適用が可能である。

　したがって、本実施の形態にかかるアクティブマトリクス基板および該アクティブマトリクス基板を用いた表示パネルは、これら表示装置を表示部として備えた電子機器にも利用可能である。このような電子機器としては、例えば、携帯電話、ＰＤＡ（Personal Digital Assistant；携帯情報端末）、ＤＶＤ（Digital Versatile Disk）プレイヤー、モバイルゲーム機器、ノートＰＣ（Personal Computer）、ＰＣモニター、テレビジョン受像機等）が挙げられる。

　なお、本実施の形態にかかる電子機器には、これら表示装置そのものも含まれる。すなわち、本実施の形態にかかる電子機器（つまり、本実施の形態にかかるアクティブマトリクス基板もしくは該アクティブマトリクス基板を用いた表示パネルを備えた電子機器）は、液晶表示装置等の表示装置であってもよいし、これら表示装置を表示部として備えた機器であってもよい。

　〔実施の形態２〕
　本発明の他の実施の形態について、図４および図５に基づいて説明すれば以下の通りである。なお、本実施の形態では、前記実施の形態１との相違点について説明するものとし、前記実施の形態１と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。

　図４は、本実施の形態にかかる液晶表示装置における液晶パネル１の等価回路図である。また、図５は、図４に示す液晶パネル１をＣ－Ｃ’線で切断したときの上記液晶パネル１の概略構成を示す断面図である。

　図４に示す液晶パネル１は、補助容量線ＣＳＬが、行方向に延設された本線ＣＳＬ１（幹ライン）と、該本線ＣＳＬ１から列方向に延びる分岐線ＣＳＬ２とを備えている点を除けば、前記実施の形態１と同じである。

　上記本線ＣＳＬ１は、隣り合うゲート線ＧＬ間に、これらゲート線ＧＬに平行に配置されている。また、分岐線ＣＳＬ２は、隣り合うデータ線ＳＬ間に、これらデータ線ＳＬに平行に配置されている。

　本実施の形態でも、前記実施の形態１同様、ＲＧＢの３つの副画素４からなる１単位の絵素に対して、１本の補助容量線ＣＳＬが設けられている。したがって、上記分岐線ＣＳＬ２は、図４に示すように、データ線ＳＬの延設方向に隣り合う複数の副画素４を跨ぐように、本線ＣＳＬ１が配置された副画素４（本実施の形態では青色の副画素４）から、該副画素４に隣接する、本線ＣＳＬ１が配置されていない副画素４（赤色および緑色の副画素４）まで延設されている。なお、本実施の形態では、本線ＣＳＬ１が配置された副画素４に隣接する、本線ＣＳＬ１が配置されていない副画素４とは、本線ＣＳＬ１が配置された副画素４と同じ画素内における、本線ＣＳＬ１が配置されていない副画素４である。

　図５に示すように、本実施の形態でも、上記補助容量線ＣＳＬにおける本線ＣＳＬ１は、ゲート電極ＧＥ（ゲート線ＧＬ）と同一層に設けられている。上記本線ＣＳＬ１とゲート電極ＧＥ（ゲート線ＧＬ）とは、同一の工程で形成することができる。

　また、分岐線ＣＳＬ２は、図５に示すように、例えばソース電極ＳＥ（データ線ＳＬ）と同一層に設けられる。これにより、上記分岐線ＣＳＬ２とソース電極ＳＥ（データ線ＳＬ）とを、同一の工程で形成することができる。

　上記本線ＣＳＬ１と分岐線ＣＳＬ２とは、これら本線ＣＳＬ１と分岐線ＣＳＬ２との間に積層された第１層間絶縁膜１４に設けられたスルーホール１４ａを介して電気的に接続される。これにより、行方向に延設された本線ＣＳＬ１と、該本線ＣＳＬ１から列方向に延びる分岐線ＣＳＬ２とを備えた補助容量線ＣＳＬを形成することができる。

　上記したように、本実施の形態によれば、ゲート線ＧＬに平行に配置された本線ＣＳＬ１の本数はゲート線ＧＬの１／３であり、補助容量線ＣＳＬがデータ線ＳＬと交差する箇所が少ない。このため、補助容量線ＣＳＬとデータ線ＳＬとの交差部容量が少なく、補助容量線ＣＳＬがデータ線ＳＬの電位変動の影響を受け難いとともに、補助容量線ＣＳＬの負荷が軽減される。したがって、クロストークが少ない液晶表示装置を得ることができる。また、補助容量線ＣＳＬおよびデータ線ＳＬの負荷が軽減されるので、消費電力の少ない液晶表示装置を得ることができる。

　また、本実施の形態によれば、図４に示すように、補助容量線ＣＳＬが、上記分岐線ＣＳＬ２を備えていることで、ドレイン電極ＤＥと補助容量線ＣＳＬとの間の配線長を短くすることができ、より透過率が高く、視認性に優れた液晶表示装置を提供することができる。しかも、補助容量線ＣＳＬの抵抗が大幅に低減されるため、データ線ＳＬの電位変動の影響をより軽減することができる。この結果、クロストークが少なく、表示品位により一層優れた液晶表示装置を提供することができる。

　〔実施の形態３〕
　本発明のさらに他の実施の形態について図６に基づいて説明すれば以下の通りである。なお、本実施の形態では、前記実施の形態１、２との相違点について説明するものとし、前記実施の形態１、２と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。

　図６は、本実施の形態にかかる液晶表示装置における液晶パネル１の等価回路図である。

　図６に示す液晶パネル１は、行方向に延設された補助容量線ＣＳＬ１１（横配線）と、列方向に延設された補助容量線ＣＳＬ１２（縦配線）とを備え、これら補助容量線ＣＳＬ１１と補助容量線ＣＳＬとがマトリクス状に配置されている点を除けば、前記実施の形態１と同じである。

　上記補助容量線ＣＳＬ１１は、隣り合うゲート線ＧＬ間に、これらゲート線ＧＬに平行に配置されている。また、補助容量線ＣＳＬ１２は、隣り合うデータ線ＳＬ間に、これらデータ線ＳＬに平行に配置されている。

　図示はしないが、本実施の形態にかかる液晶パネル１も、行方向に延設された補助容量線である補助容量線ＣＳＬ１１は、図５に示す前記実施の形態２に記載の液晶パネル１の本線ＣＳＬ１同様、ゲート電極ＧＥ（ゲート線ＧＬ）と同一層に設けられている。上記補助容量線ＣＳＬ１１とゲート電極ＧＥ（ゲート線ＧＬ）とは、同一の工程で形成することができる。

　また、列方向に延設された補助容量線である補助容量線ＣＳＬ１２は、図５に示す前記実施の形態２に記載の液晶パネル１の分岐線ＣＳＬ２同様、例えば、ソース電極ＳＥ（データ線ＳＬ）と同一層に設けられる。上記補助容量線ＣＳＬ１２とソース電極ＳＥ（データ線ＳＬ）とは、同一の工程で形成することができる。

　これら補助容量線ＣＳＬ１１と補助容量線ＣＳＬ１２とは、その間に積層された第１層間絶縁膜１４に設けられたスルーホール１４ａを介して電気的に接続される。これにより、図６に示すようにマトリクス状に配置された補助容量線ＣＳＬ１１・ＣＳＬ１２を形成することができる。

　本実施の形態でも、前記実施の形態１、２同様、ゲート線ＧＬに平行に配置された補助容量線ＣＳＬ１１の本数はゲート線ＧＬの１／３であり、補助容量線ＣＳＬ１１がデータ線ＳＬと交差する箇所が少ない。このため、補助容量線ＣＳＬ１１とデータ線ＳＬとの交差部容量が少なく、補助容量線ＣＳＬ１１・ＣＳＬ１２がデータ線ＳＬの電位変動の影響を受け難いとともに、補助容量線ＣＳＬ１１・ＣＳＬ１２の負荷が軽減される。したがって、クロストークが少ない液晶表示装置を得ることができる。また、補助容量線ＣＳＬ１１・ＣＳＬ１２およびデータ線ＳＬの負荷が軽減されるので、消費電力の少ない液晶表示装置を得ることができる。

　また、本実施の形態によれば、上記補助容量線ＣＳＬ１１・ＣＳＬ１２がマトリクス状に配置されていることで、図６に示すように、ドレイン電極ＤＥと補助容量線ＣＳＬ１１・ＣＳＬ１２との間の配線長を短くすることができ、より透過率が高く、視認性に優れた液晶表示装置を提供することができる。また、補助容量線ＣＳＬ１１・ＣＳＬ１２の抵抗が大幅に低減されるため、データ線ＳＬの電位変動の影響をより軽減することができる。この結果、クロストークが少なく、表示品位により一層優れた液晶表示装置を提供することができる。

　〔実施の形態４〕
　本発明のさらに他の実施の形態について図７～図８に基づいて説明すれば以下の通りである。なお、本実施の形態では、前記実施の形態１～３との相違点について説明するものとし、前記実施の形態１～３と同様の機能を有する構成要素には同一の番号を付し、その説明を省略する。

　前記実施の形態１～３では、３つの副画素４に対して、行方向に延設された補助容量線が１本設けられている場合について説明した。本実施の形態では、３つの副画素４に対して、行方向に延設された補助容量線が２本設けられている場合について説明する。

　図７～図８は、それぞれ、本実施の形態にかかる液晶表示装置における液晶パネル１の等価回路図である。

　図７に示す液晶パネル１は、１画素内に、行方向に延設された２本の補助容量線ＣＳＬを備えている。接続配線ＣＬは、列方向に延設されて、少なくとも１本の補助容量線ＣＳＬと対向している。

　本実施の形態では、赤色および青色の副画素４にそれぞれ補助容量線ＣＳＬが設けられることで、赤色および青色の副画素４では、それぞれの副画素４に設けられたＴＦＴ２１のドレイン電極ＤＥに電気的に接続された接続配線ＣＬは、それぞれの副画素４に設けられた補助容量線ＣＳＬとの交差部でそれぞれ補助容量Ｃｃｓを形成する。一方、緑色の副画素４に設けられたＴＦＴ２１のドレイン電極ＤＥに電気的に接続された接続配線ＣＬは、赤色および青色の副画素４に設けられた補助容量線ＣＳＬとの間で、それぞれ補助容量Ｃｃｓを形成する。

　また、図８に示す液晶パネル１は、１画素内に、行方向に延設された２本の補助容量線ＣＳＬ２１（本線）と、これら補助容量線ＣＳＬ２１から列方向に延設され、これら補助容量線ＣＳＬ２１を互いに接続する分岐線ＣＳＬ２２とを備えている。図８に示す液晶パネル１は、１画素内に、行方向に延設された補助容量線ＣＳＬ２１を２本備えていることを除けば、図５に示す液晶パネル１と同様の構成を有している。図８に示すように、上記補助容量線ＣＳＬ２１は、赤色および青色の副画素４に設けられている。

　また、図９に示す液晶パネル１は、図６に示す実施の形態３に記載の液晶パネル１同様、行方向に延設された補助容量線ＣＳＬ１１（横配線）と、列方向に延設された補助容量線ＣＳＬ１２（縦配線）とを備えている。これら補助容量線ＣＳＬ１１と補助容量線ＣＳＬ１２とは、マトリクス状に配置されている。図９に示す液晶パネル１は、１画素内に、行方向に延設された補助容量線ＣＳＬ１１を２本備えていることを除けば、図６に示す液晶パネル１と同様の構成を有している。図９に示すように、上記補助容量線ＣＳＬ１１は、赤色および青色の副画素４に設けられている。

　図７～図９に示す液晶パネル１は、実施の形態１～３の何れかに記載の液晶パネル１の製造方法において、配線のレイアウトを変更するだけで、これら実施の形態１～３の何れかに記載の液晶パネル１の製造方法と同様にして形成することができる。

　図７～図９に示すように、本実施の形態にかかる液晶パネル１における、ゲート線ＧＬに平行に配置された補助容量線の本数は、ゲート線ＧＬの本数の２／３である。したがって、本実施の形態でも、補助容量線がデータ線ＳＬと交差する箇所を従来よりも減らすことができる。したがって、本実施の形態でも、補助容量線とデータ線ＳＬとの交差部容量が従来よりも少なく、補助容量線がデータ線ＳＬの電位変動の影響を受け難いとともに、補助容量線の負荷が軽減される。したがって、クロストークが少ない液晶表示装置を得ることができる。また、補助容量線およびデータ線ＳＬの負荷が軽減されるので、消費電力の少ない液晶表示装置を得ることができる。

　また、本実施の形態でも、実施の形態２、３に記載の液晶パネル１同様、ドレイン電極と補助容量線との間の配線長を短くすることができるので、より透過率が高く、視認性に優れた液晶表示装置を提供することができる。また、補助容量線の抵抗が大幅に低減されるため、データ線ＳＬの電位変動の影響をより軽減することができる。この結果、クロストークが少なく、表示品位により一層優れた液晶表示装置を提供することができる。

　以上のように、本発明は、ゲート線ＧＬに平行な補助容量線ＣＳＬの本数が、ゲート線ＧＬの本数の１／３である場合（すなわち、カラー表示を行うための最小構成単位の画素に対し１つ設けられている場合）に限定されるものではなく、ゲート線ＧＬに平行な補助容量線ＣＳＬの本数が、ゲート線ＧＬの本数よりも少なければよい。

　但し、１／２、１／４、１／５等の単位で補助容量線ＣＳＬを配置しようとすると、最小構成単位の画素毎の開口率を一定にするためには、画素繰り返しピッチを不均等に配置する必要が生じる。また、ドレイン電極と補助容量線との間の配線長が長くなりすぎると、透過率や視認性が低下するとともに、補助容量線の抵抗に負荷がかかる。このため、補助容量線ＣＳＬの本数は、上記したようにカラー表示を行うための最小構成単位の画素２つに対し１本、あるいは、カラー表示を行うための最小構成単位の画素に対し１本または２本であることが好ましく、前記実施の形態１に記載したように開口率の点から、カラー表示を行うための最小構成単位の画素に対し、１本または２本であるであることがより好ましい。

　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　本発明にかかるアクティブマトリクス基板および該アクティブマトリクス基板を用いた表示パネルは、液晶表示装置等の表示装置、並びに、該表示装置を用いた携帯電話、ＰＤＡ、ＤＶＤプレイヤー、モバイルゲーム機器、ノートＰＣ、ＰＣモニター、テレビジョン受像機等の電子機器に好適に用いることができる。

　　　　１　　液晶パネル
　　　　２　　ソースドライバ
　　　　３　　ゲートドライバ
　　　　４　　副画素
　　　１０　　ＴＦＴ基板（アクティブマトリクス基板）
　　　１１　　透明基板
　　　１２　　半導体層
　　　１２ａ　チャネル領域
　　　１２ｂ　不純物注入領域
　　　１３　　ゲート絶縁膜
　　　１４　　第１層間絶縁膜
　　　１４ａ　スルーホール
　　　１５　　第２層間絶縁膜
　　　１５ａ　コンタクトホール
　　　１６　　画素電極
　　　１７　　配向膜
　　　１８　　コンタクトホール
　　　２１　　ＴＦＴ（トランジスタ）
　　　３０　　対向基板
　　　３１　　透明基板
　　　３２　　カラーフィルタ
　　　３３　　ブラックマトリクス
　　　３４　　対向電極
　　　３５　　配向膜
　　　４０　　液晶層
　　　Ｐ１　　領域
　　　Ｐ２　　領域
　　　Ｐ３　　領域
　　　ＣＬ　　接続配線
　　ＣＬＥ　　電極
　　ＣＳＥ　　補助容量素子
　　ＣＳＬ　　補助容量線
　ＣＳＬ１　　本線
　ＣＳＬ２　　分岐線
ＣＳＬ１１　　補助容量線
ＣＳＬ１２　　補助容量線
ＣＳＬ２１　　補助容量線
ＣＳＬ２２　　分岐線
　ＣＳＬＥ　　電極
　　　ＤＡ　　ドレイン領域
　　　ＳＡ　　ソース領域
　　　ＤＥ　　ドレイン電極
　　　ＧＥ　　ゲート電極
　　　ＳＥ　　ソース電極
　　　ＧＬ　　ゲート線
　　　ＳＬ　　データ線

Claims

　マトリクス状に配されたゲート線およびデータ線と、
　上記ゲート線に平行な第１辺と、上記データ線に平行でかつ上記第１辺よりも短い第２辺とを有する複数の画素電極と、
　上記ゲート線に平行に配線された補助容量線と、
　上記画素電極に電気的に接続された接続配線とを備え、
　上記補助容量線の一部と接続配線の一部とが絶縁膜を介して重畳することで、上記補助容量線および接続配線における互いの重畳領域をそれぞれ電極とする補助容量素子が形成されており、
　上記補助容量線は、上記ゲート線よりも本数が少なく、
　上記補助容量線１本に対し、上記データ線と平行な方向に配置された複数の画素電極にそれぞれ電気的に接続された複数の接続配線が、上記絶縁膜を介してそれぞれ重畳していることを特徴とするアクティブマトリクス基板。
　上記ゲート線は、上記画素電極間に設けられており、
　上記補助容量線は、上記絶縁膜を介して、上記画素電極に重畳して配置されていることを特徴とする請求項１記載のアクティブマトリクス基板。
　表示パネル化したときにカラー表示を行うための最小構成単位の画素に対し１つの割合で上記補助容量線が配置されていることを特徴とする請求項１または２記載のアクティブマトリクス基板。
　表示パネル化したときにカラー表示を行うための特定の表示色の副画素内に、上記補助容量線の少なくとも一部が配置されていることを特徴とする請求項１～３の何れか１項に記載のアクティブマトリクス基板。
　上記補助容量線の少なくとも一部は、青色の副画素内に配置されていることを特徴とする請求項４記載のアクティブマトリクス基板。
　上記補助容量線は上記ゲート線と同一層に配置されていることを特徴とする請求項１～５の何れか１項に記載のアクティブマトリクス基板。
　上記補助容量素子を形成する一方の電極の少なくとも一部は、上記複数の画素電極のそれぞれに対応して設けられたトランジスタの半導体層と同一層に位置することを特徴とする請求項１～６の何れか１項に記載のアクティブマトリクス基板。
　上記接続配線は、上記データ線と平行な方向に配置された複数の画素電極のそれぞれに対応して設けられたトランジスタのドレイン電極と電気的に接続されており、
　上記ドレイン電極と上記補助容量素子との間の配線の少なくとも一部は、上記トランジスタの半導体層と同一層に位置することを特徴とする請求項７記載のアクティブマトリクス基板。
　上記ドレイン電極と上記補助容量素子との間の配線における、上記ゲート線と重畳する領域は、不純物が注入された半導体層であることを特徴とする請求項８記載のアクティブマトリクス基板。
　上記補助容量線は、上記ゲート線に平行な本線と、該本線から、上記データ線と平行な方向に延びる分岐線とからなることを特徴とする請求項１～９の何れか１項に記載のアクティブマトリクス基板。
　上記データ線に平行に配線された補助容量線をさらに備え、
　各補助容量線は、マトリクス状に配置されていることを特徴とする請求項１～９の何れか１項に記載のアクティブマトリクス基板。
　請求項１～１１の何れか１項に記載のアクティブマトリクス基板と、
　上記アクティブマトリクス基板に対向する対向基板と、
　上記アクティブマトリクス基板と対向基板との間に設けられた表示媒体層とを備えることを特徴とする表示パネル。
　上記表示媒体は液晶層であることを特徴とする請求項１２記載の表示パネル。
　請求項１２記載の表示パネルを備えていることを特徴とする表示装置。
　請求項１２記載の表示パネルを備えていることを特徴とする電子機器。