JP5190583B2

JP5190583B2 - 液晶表示装置

Info

Publication number: JP5190583B2
Application number: JP2006327053A
Authority: JP
Inventors: 順一安
Original assignee: Samsung Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2006-07-28
Filing date: 2006-12-04
Publication date: 2013-04-24
Anticipated expiration: 2026-12-04
Also published as: KR20080010987A; JP2008033218A; CN101114094A; KR101295298B1; US20080024689A1; CN101114094B; US7532269B2

Description

本発明は、液晶表示装置に関し、より詳しくは、側面視認性を改善しつつ透過率を高めることができる液晶表示装置に関する。

液晶表示装置は、現在最も広く使用されている平板表示装置の１つであって、画素電極や共通電極などの電界生成電極が形成されている２枚の表示板と、その間に介在される液晶層とを含んで形成され、電界生成電極に電圧を印加して液晶層に電界を生成し、これによって液晶層の液晶分子の配向を決定して入射光の偏光を制御して所望の映像を表示するものである。

その中でも電界が印加されていない状態で液晶分子の長軸を上下の表示板に対して垂直になるように配列した垂直配向モード（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ（ＶＡ）ｍｏｄｅ）液晶表示装置は、対比の比が大きくかつ広い基準視野角の具現が容易であるため注目を集めている。

垂直配向モード液晶表示装置で広視野角を具現するための手段としては、電界生成電極に切開部を形成する方法と、電界生成電極の上に突起部を形成する方法などがある。このように、切開部または突起部を用いて１つの画素を多数のドメインに分割した後、切開部または突起により液晶分子が傾く方向を決定することができるので、これらを使用して液晶分子の傾斜方向をさまざまな方向に分散させることによって基準視野角を広げることができる。

ところで、上記のような切開部が備えられたＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌｌｙａｌｉｇｎｅｄ）方式の場合は、側面に向かうほど映像が明るくなって側面視認性が低下する。側面視認性を改善するために１つの画素を２つのサブ電極に分割し、これらを容量性で結合して、２つのサブ画素電極に互いに異なる電圧を印加する方法が提示されている。しかし、前記方法による場合、容量性結合による開口率が低下するだけでなく、平均的なサブ画素電極の電圧が減少することによって透過率が低下する。
大韓民国公開特許２００５−００１６８３４号公報

本発明は、側面視認性を改善すると共に、透過率を高めることができる液晶表示装置を提供することを目的とする。

本発明は、以上で言及した目的に制限されず、言及していないさらなる目的は下記によって当業者が明確に理解できる。

前記目的を達成するための本発明に係る液晶表示装置は、第１絶縁基板の上に形成されたゲートライン及び維持電極ラインと、前記ゲートラインと絶縁されて交差するデータラインと、ｎ番目ゲートラインと少なくとも一部分がオーバーラップされ、前記データラインと連結される第１ソース電極と、前記ｎ番目ゲートラインと少なくとも一部分がオーバーラップされ、前記第１ソース電極と離隔されて形成される第１ドレイン電極及び第２ドレイン電極と、前記第１ドレイン電極と電気的に連結される第１サブ画素電極と、前記第２ドレイン電極と電気的に連結される第２サブ画素電極と、ｎ＋１番目ゲートラインと少なくとも一部分がオーバーラップされ、前記第２サブ画素電極と電気的に連結されている第２ソース電極と、前記ｎ＋１番目ゲートラインと少なくとも一部分がオーバーラップされると共に、前記第１サブ画素電極と少なくとも一部分がオーバーラップされ、かつ前記維持電極ラインと少なくとも一部分がオーバーラップされ、前記第２ソース電極と離隔されて形成され前記第１サブ画素電極の充電電圧を上昇させ、前記第２サブ画素電極の充電電圧を下降させる第３ドレイン電極と、を含み、前記第３ドレイン電極と前記第１サブ画素電極とのオーバーラップ領域は、前記第１サブ画素電極の充電電圧を上昇させる電圧上昇キャパシタを形成し、前記第３ドレイン電極と前記維持電極ラインとのオーバーラップ領域は、前記第２サブ画素電極の充電電圧を下降させる電圧下降キャパシタを形成することを特徴とする。

また、前記目的を達成するための本発明に係る液晶表示装置は、ｎ番目ゲートラインによって制御される第１薄膜トランジスタ及び第２薄膜トランジスタと、ｎ＋１番目ゲートラインによって制御される第３薄膜トランジスタと、前記第１薄膜トランジスタの出力端と連結される第１サブ画素電極と、前記第２薄膜トランジスタの出力端と連結され、前記第３薄膜トランジスタの入力端と連結されている第２サブ画素電極とを含む。ここで、前記第３薄膜トランジスタの出力端は、前記第１サブ画素電極の充電電圧を上昇させ、前記第２サブ画素電極の充電電圧を下降させることが好ましい。ｎ番目ゲートラインにより制御される第１薄膜トランジスタ及び第２薄膜トランジスタと、ｎ＋１番目ゲートラインにより制御される第３薄膜トランジスタと、前記第１薄膜トランジスタの出力端と連結される第１サブ画素電極と、前記第２薄膜トランジスタの出力端と連結され、前記第３薄膜トランジスタの入力端と連結されている第２サブ画素電極と、前記第１サブ画素電極及び第２サブ画素電極とオーバーラップして維持キャパシタを形成する維持電極ラインを含み、前記第３薄膜トランジスタの出力端は、前記ｎ＋１番目ゲートラインと少なくとも一部分がオーバーラップされると共に、前記第１サブ画素電極と少なくとも一部分がオーバーラップされ、かつ前記維持電極ラインと少なくとも一部分がオーバーラップされ、前記第１サブ画素電極の充電電圧を上昇させ、前記第２サブ画素電極の充電電圧を下降させ、前記第３薄膜トランジスタの出力端と前記第１サブ画素電極との間には、前記第１サブ画素電極の充電電圧を上昇させる電圧アップキャパシタが形成され、前記第３薄膜トランジスタの出力端と前記維持電極ラインとの間には、前記第２サブ画素電極の充電電圧を下降させる電圧ダウンキャパシタが形成されることを特徴とする。

以上のように構成された本発明に係る液晶表示装置によれば、キャパシタにより第２サブ画素電極の電圧の絶対値を下降させるだけでなく、第１サブ画素電極の電圧の絶対値を上昇させるので、これらの間の電圧の差を増加させることができる。したがって、側面視認性を改善しつつ透過率の低下を防止することができる。

その他、実施形態の具体的な事項は詳細な説明及び図面に含まれている。

本発明の利点及び特徴、そしてそれらを達成する方法は、添付する図面と共に詳細に後述する実施形態を参照すれば明確になる。しかし、本発明は、以下に開示される実施形態に限定されず、相異なる多様な形態によって具現することができ、単に本実施形態は、本発明の開示を完全なものにし、本発明の属する技術分野における通常の知識を有する者に本発明を完全に知らせるために提供するものである。

素子または層が他の素子または層の「上」ということは、他の素子または層の真上だけでなく、中間に他の層または他の素子を介在する場合の全てを含む。一方、素子が「真上（ｄｉｒｅｃｔｌｙｏｎ）」ということは、中間に他の素子または層を介在しないことを意味する。また、「及び／または」は、言及した要素のそれぞれ及び１つ以上の全ての組み合わせを含む。

空間的に相対的な用語である「下（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは図示のように、１つの素子または構成要素と他の素子または構成要素との相関関係を容易に説明するために使用することができる。空間的に相対的な用語は、図示している方向に加えて、使用時または動作時に素子の互いに異なる方向を含む用語として理解しなければならない。明細書の全体にわたり、同じ参照符号は同じ構成要素を示す。

本明細書で説明する実施形態は、本発明の理想的な概略図である平面図及び断面図を参考して説明する。したがって、製造技術及び／または許容誤差などにより例示図の形態が変形することもある。したがって、本発明の実施形態は図示した特定形態に制限されず、製造工程に従って生成される形態の変化も含む。したがって、図示した領域は概略的な属性を有し、図示した領域の形は素子の領域の特定形態を例示するためのものであって、発明の範疇を制限するためのものではない。

本発明の一実施形態に係る液晶表示装置は、多数の薄膜トランジスタがアレイされている第１表示板、第１表示板と対向配置されている第２表示板、及び第１表示板と第２表示板の間に介在されている液晶層を含む。各表示板は、多数の画素に区画されており、第１表示板の画素ごとに備えられた画素電極と第２表示板に備えられた共通電極との間に生成される電界により画素ごとの液晶層の透過率が制御される。以下、添付した図面を参考して前記本発明の一実施形態に係る液晶表示装置の画素構造について詳細に説明する。

図１は本発明の一実施形態に係る液晶表示装置の第１表示板のレイアウト図を、図２は本発明の一実施形態に係る液晶表示装置の第２表示板のレイアウト図を。図３は本発明の一実施形態に係る液晶表示装置のレイアウト図を。図４は図１のＩＶ−ＩＶ’線に沿って切った断面図を、図５は図１のＶ−Ｖ’線に沿って切った断面図である。

まず、図１、及び図３〜図５を参照して第１表示板１００について説明する。第１表示板１００の各画素は第１絶縁基板１１０の上に形成された、隣接する２つのゲートライン１２２及び隣接する２つのデータライン１６２により定義される。

第１絶縁基板１１０は透明性を有する材料、例えば、ガラスやプラスチックなどの透明性材料から形成される。第１絶縁基板１１０の上には第１方向に延長されているゲートライン１２２が形成されている。ゲートライン１２２は、一定領域で部分的に拡張されて第１ゲート電極１２４を形成し、他の一定領域に形成された第２ゲート電極１２５を形成する。第１ゲート電極１２４及び第２ゲート電極１２５の形状は多様な形状に変形することができ、例えば、第１ゲート電極１２４が拡張されていないか、または第２ゲート電極１２５が拡張された形状を有することができる。

一方、同じ画素に対して同じゲートライン１２２に連結される第１ゲート電極１２４と第２ゲート電極１２５は制御する画素行が異なる。すなわち、ｎ番目ゲートライン１２２に連結される第１ゲート電極１２４がｎ番目画素行を制御する場合、ｎ番目ゲートライン１２２に連結される第２ゲート電極１２５はｎ−１番目画素行を制御するようになる。ｎ番目画素行を制御する第２ゲート電極１２５はｎ＋１番目ゲートライン１２２に連結されている。

第１絶縁基板１１０の上のゲートライン１２２と同じ層には第１サブ画素電極１８１及び第２サブ画素電極１８２とオーバーラップして維持キャパシタを形成する維持電極ライン１２８が形成されている。維持電極ライン１２８の配置形状は多様であり、例えば図１に示すようにデータライン１６２に隣接するように平行に伸びている２つの縦部、一側縦部の下に拡張されている拡張部、両側縦部を中央で連結する斜線部を含むことができる。

ゲートライン１２２及び維持電極ライン１２８の上には窒化ケイ素、酸化ケイ素などから形成されるゲート絶縁膜１３０が積層されている。ゲート絶縁膜１３０の上には水素化非晶質ケイ素などから形成される第１半導体層１４１及び第２半導体層１４２が形成されている。第１半導体層１４１は第１ゲート電極１２４にオーバーラップされており、第２半導体層１４２は第２ゲート電極１２５にオーバーラップされている。

半導体層１４１，１４２の上にはデータ配線１６２，１６５，１６６，１６７，１６８，１６９が形成されている。データ配線は第２方向、例えば第１方向に垂直方向に延長されているデータライン１６２、データライン１６２から分枝された第１ソース電極１６５、第１ソース電極１６５とそれぞれ離隔されて対向して形成される第１ドレイン電極１６６及び第２ドレイン電極１６７、第２半導体層１４２の上から画素領域に拡張されている第２ソース電極１６８、及び第２ソース電極１６８から離隔されて対向して形成される第３ドレイン電極１６９を含む。第１ソース電極１６５、第１ドレイン電極１６６及び第２ドレイン電極１６７の少なくとも一部は、第１ゲート電極１２４とオーバーラップされており、第２ソース電極１６８及び第３ドレイン電極１６９の少なくとも一部は第２ゲート電極１２５とオーバーラップされている。第１半導体層１４１及び第２半導体層１４２と、その上のデータ配線１６２，１６５，１６６，１６７，１６８，１６９との間には高濃度にドーピングされたｎ＋水素化非晶質ケイ素などから形成される抵抗性接触層１５２，１５５，１５６，１５７，１５８，１５９が介在されている。

ここで、第３ドレイン電極１６９は、維持電極ライン１２８とオーバーラップされており、その幅が拡張されている拡張部１６９ａを含むことができる。第３ドレイン電極１６９の拡張部１６９ａは、下部の維持電極ライン１２８だけでなく、後述する第１サブ画素電極１８１とも一部オーバーラップされている。第３ドレイン電極１６９の拡張部１６９ａと、それにオーバーラップされた維持電極ライン１２８は、電圧ダウンキャパシタを形成して、後述する第２サブ画素電極１８２に充電された画素電圧の絶対値を下降させ、第３ドレイン電極１６９の拡張部１６９ａと、それにオーバーラップされた第１サブ画素電極１８１は、電圧アップキャパシタを形成して第１サブ画素電極１８１に充電された画素電圧の絶対値を上昇させる。したがって、第１サブ画素電極１８１及び第２サブ画素電極１８２に同じ階調のデータ電圧が印加されても充電される電圧の値をそれぞれ異なるように調節することができる。これについてのより具体的な説明は後述する。

前記第１ゲート電極１２４、第１ソース電極１６５、及び第１ドレイン電極１６６は、第１半導体層１４１をチャネル部とする第１薄膜トランジスタを形成し、第１ゲート電極１２４、第１ソース電極１６５、及び第２ドレイン電極１６７は、第１半導体層１４１をチャネル部とする第２薄膜トランジスタを形成する。また、第２ゲート電極１２５、第２ソース電極１６８、及び第３ドレイン電極１６９は、第２半導体層１４２をチャネル部とする第３薄膜トランジスタを形成する。ここで、同じ画素領域を駆動するための第３薄膜トランジスタに連結される第２ゲート電極１２５は、上述したように、第１ゲート電極１２４が連結されるゲートライン１２２と隣接した、次回目ゲートライン１２２に連結されている。

データ配線１６２，１６５，１６６，１６７，１６８，１６９の上にはパッシベーション膜１７０が形成されている。パッシベーション膜１７０は、窒化ケイ素などの無機物質または有機絶縁物質からなり、これらを全て含む２以上の積層膜からなることもできる。パッシベーション膜１７０には第１及び第２ドレイン電極１６６、１６７及び第２ソース電極１６８の少なくとも一部を露出するコンタクトホール１７６，１７７，１７８が形成されている。

パッシベーション膜１７０の上にはＩＴＯ、ＩＺＯなどのような透明な導電性物質から形成される画素電極１８１，１８２が形成されている。画素電極は離隔部１８６により分割された第１サブ画素電極１８１及び第２サブ画素電極１８２を含む。

第１サブ画素電極１８１は、コンタクトホール１７６を介して第１ドレイン電極１６６に連結されており、維持電極ライン１２８の一側縦部及び拡張部とオーバーラップされている。

第２サブ画素電極１８２は、コンタクトホール１７７，１７８を介して第２ドレイン電極１６７及び第２ソース電極１６８と連結されており、維持電極ライン１２８の他側縦部とオーバーラップされている。第２サブ画素電極１８２の中央部には切開部１８５が進入している。また、第１サブ画素電極１８１と第２サブ画素電極１８２は維持電極ライン１２８の斜線部を中心に離隔されている。換言すれば、維持電極ライン１２８の斜線部は、第１サブ画素電極１８１と第２サブ画素電極１８２を分割する離隔部１８６とオーバーラップされている。

このような切開部１８５及び離隔部１８６は、フリンジフィールドを誘発して液晶３０１の統一された挙動方向を表すドメインを定義するようになる。

図示していないが、画素電極１８１，１８２の上には配向膜がさらに備えられる。配向膜は、例えば垂直配向膜であり得る。

一方、第１サブ画素電極１８１と第２サブ画素電極１８２とには同じデータ電圧が提供されるが、第１サブ画素電極１８１は電圧アップキャパシタのカップリングに提供されたデータ電圧より絶対値の大きさが上昇した画素電圧が充電され、第２サブ画素電極１８２は電圧ダウンキャパシタのカップリングに提供されたデータ電圧より絶対値の大きさが下降した画素電圧が充電される。このように同じ画素内のサブ画素電極間に互いに異なる電圧が充電されることによって、ガンマ曲線の歪みを防止して側面視認性を改善することができる。本実施形態では第２サブ画素電極１８２に充電される電圧が下降するだけでなく、第１サブ画素電極１８１に充電される電圧が上昇するため、相対的な電圧差がさらに大きくなる。したがって、電圧ダウンキャパシタ単独で存在する場合よりキャパシタのキャパシタンスが小さくても十分な電圧差を表すことができる。これは電圧アップキャパシタまたは電圧ダウンキャパシタをなす第３ドレイン電極１６９の面積が減少し得ることを意味するので、開口率の確保に有利なことを容易に理解することができる。また、電圧アップキャパシタにより電圧が上昇するので、透過率を増加することができる。

次いで、図２、及び図３〜図５を参照して第２表示板２００について説明する。第２表示板２００のベース基板である第２絶縁基板２１０は、第１絶縁基板１１０と同様に透明性を有する材料、例えば、ガラスまたはプラスチックなどの透明性材料から形成される。第２絶縁基板２１０の上にはブラックマトリックス２２０が形成されている。ブラックマトリックス２２０は、第１表示板１００のゲートライン１２２及びデータライン１６２とオーバーラップされるように形成される。ブラックマトリックス２２０により囲まれた領域にはカラーフィルタ２３０が形成されている。カラーフィルタ２３０は、第１表示板１００の画素電極１８１，１８２とオーバーラップされるように整列される。

ブラックマトリックス２２０及びカラーフィルタ２３０の上にはこれらの段差を平坦化するためのオーバーコート層２４０が形成されている。

オーバーコート層２４０の上にはＩＴＯ、ＩＺＯなどのような透明導電物質から形成される共通電極２５０が形成されている。共通電極２５０は、画素と関係なく第２表示板２００の全面に形成されており、画素ごとに切開部２５３，２５４，２５５を備える。

切開部２５３，２５４，２５５は、例えば図２に示すように画素ごとに３つずつ備えることができる。このうち２つの切開部２５３，２５４は、第１表示板１００の第１サブ画素電極１８１とオーバーラップされて維持電極ライン１２８の斜線部と平行に離隔して延長されつつ、第１サブ画素電極１８１の周縁領域でゲートライン１２２またはデータライン１６２と平行に曲げられており、これらは画素の中央部で互いに分離されている。残り１つの切開部２５５は、第１表示板１００の第２サブ画素電極１８２とオーバーラップされて維持電極ライン１２８の斜線部と平行に離隔し延長されつつ、中央部で合わせられてゲートライン１２２に平行方向に曲げられている。このような切開部２５３，２５４，２５５は、第１表示板１００のサブ画素電極１８１，１８２間の離隔部１８６及び第２サブ画素電極１８２の切開部１８５と共にフリンジフィールドを誘発して、液晶の統一された挙動方向を表すドメインを定義するようになる。

図示していないが、共通電極２５０の上には配向膜がさらに備えられる。配向膜は、垂直配向膜であり得る。

一方、図４及び図５に示すように、第１表示板１００と第２表示板２００の間には多数の液晶３０１を含む液晶層３００が介在されている。液晶表示装置に電界が生成されていない初期配向の場合、液晶３０１が有する配向膜の特性などによって、例えば垂直に配向されているが、第１表示板１００の画素電極１８１，１８２と第２表示板２００の共通電極２５０に電圧が印加されると、液晶層３００に電界が形成されて液晶３０１が回転するようになる。このとき、液晶層３００に含まれた液晶３０１が負の誘電率異方性を有する場合、液晶３０１は電界に垂直方向に回転し、液晶３０１が正の誘電率異方性を有する場合、電界と平行方向に回転するようになる。このような液晶３０１の回転程度によって液晶層３００における光の透過率が決定され、第１表示板１００及び／または第２表示板２００の外側に偏光板（図示せず）を取り付けることによって、全体液晶表示装置の透過率を制御することができる。

一方、前記のように、本実施形態による液晶表示装置では、第１表示板１００の切開部１８５及び離隔部１８６と第２表示板２００の切開部２５３，２５４，２５５とにより、フリンジフィールドが形成されるので、電界生成による液晶３０１の回転は、これらによって分割された多数のドメイン別に一定の方向性を有するようになる。したがって、視野角が改善され、液晶３０１の衝突によるテクスチャが防止されて、液晶３０１の回転速度、すなわち電界に対する反応速度を増加することができる。

次に、上述した液晶表示装置の動作について詳細に説明する。図３〜図５に示す液晶表示装置の一画素領域を回路的に表示すれば図６のようになる。図６では、ｎ番目ゲートラインとｎ＋１番目ゲートラインの間に位置する画素領域の回路図を例示的に示した。図面において、Ａ_１は第１サブ画素電極領域を示し、Ａ_２は第２サブ画素電極領域を示す。図７は、図６の液晶表示装置に印加される電圧波形図である。図７において、データ電圧はフレーム別に共通電圧を基準として反転されて印加されることを確認することができる。

説明の便宜上、維持電極ライン及び共通電極に提供される共通電圧Ｖ_ｃｏｍが５Ｖであり、第１フレームでは７Ｖのデータ電圧が印加され、第２フレームでは３Ｖのデータ電圧が印加されるものと仮定する。データラインＤ_ｍに７Ｖのデータ電圧が印加されている状態でｎ番目ゲートラインＧ_ｎにゲートオン信号が印加されると、第１薄膜トランジスタＱ_１と第２薄膜トランジスタＱ_２がターンオンされてデータ電圧が第１サブ画素電極Ａ_１及び第２サブ画素電極Ａ_２に印加される。このとき、第１薄膜トランジスタＱ_１と第２薄膜トランジスタＱ_２は、いずれも同じデータラインＤ_ｍに連結されているため、第１サブ画素電極Ａ_１に位置するＰ_１端子と、第２サブ画素電極Ａ_２に位置するＰ_２端子に印加される電圧の大きさは同一である。すなわち、ゲートオン信号が印加される間にＰ_１端子とＰ_２端子にそれぞれ７Ｖのサブ画素電圧Ｖ_ｐｘ１、Ｖ_ｐｘ２が提供される。このとき、第１液晶キャパシタＣ_ｌｃ１、第１維持キャパシタＣ_ｓｔ１及び第２液晶キャパシタＣ_ｌｃ２、第２維持キャパシタＣ_ｓｔ２にはサブ画素電圧Ｖ_ｐｘ１、Ｖ_ｐｘ２と共通電圧Ｖ_ｃｏｍとの差である２Ｖの電圧が充電される。

一方、Ｐ_１端子と連結されるａ端子にも７Ｖが提供されるが、本実施形態でフレーム別に反転駆動が行われるので、ｂ端子に前のフレームで、例えば約３Ｖの電圧が印加されていたものと仮定すれば、ａ端子とｂ端子の間の電圧アップキャパシタＣ_ｕｐには約＋４Ｖの電圧が、電圧ダウンキャパシタＣ_ｄｏｗｎには約＋２Ｖの電圧が充電される。

次に、ｎ番目ゲートラインＧ_ｎにゲートオフ電圧が印加されると、第１薄膜トランジスタＱ_１及び第２薄膜トランジスタＱ_１、Ｑ_２がターンオフされ、第１サブ画素電極Ａ_１と第２サブ画素電極Ａ_２に充電された電圧が第１キックバック電圧Ｖ_ｋｂ１分下がる。

ｎ番目ゲートラインＧ_ｎにゲートオン電圧が印加された後、１水平周期１Ｈが経れば、ｎ＋１番目ゲートラインＧ_ｎ＋１にゲートオン電圧が印加されて、それに連結される第３薄膜トランジスタＱ_３がターンオンされる。第３薄膜トランジスタＱ_３のターンオンによってＰ_２端子とｂ端子が電気的に連結され、ｂ端子に７Ｖの電圧が提供されるが、このとき、電圧アップキャパシタＣ_ｕｐには約＋４Ｖの電圧が充電されているため、Ｐ_１端子の電圧は瞬間的に上昇するようになる。

一方、電圧ダウンキャパシタＣ_ｄｏｗｎには約＋２Ｖの電圧が充電されており、一端が維持電極ラインに連結されているため、ｂ端子は瞬間的に電圧が下降するようになる。

したがって、第１サブ画素電極Ａ_１に充電された電圧は、電圧アップキャパシタＣ_ｕｐによるカップリングにより電圧が瞬間的に上昇し（図７のＶ_ｃｕｐ１参照）、第２サブ画素電極Ａ_２に充電された電圧は電圧ダウンキャパシタＣ_ｄｏｗｎによるカップリングにより電圧が瞬間的に下降するようになる（図７のＶ_{ｃｄｏｗｎ１}参照）。

次いで、ｎ＋１番目ゲートラインＧ_ｎ＋１にゲートオフ電圧が印加されると、第１サブ画素電極Ａ_１に充電された電圧は、第２キックバック電圧Ｖ_ｋｂ１１分少し下降し、第２サブ画素電極Ａ_２に充電された電圧も第２キックバック電圧Ｖ_ｋｂ１２分さらに下降するようになる。第１サブ画素電極Ａ_１及び第２サブ画素電極Ａ_２は、第１フレームの間にそれぞれの充電電圧Ｖ_ｐｘ１、Ｖ_ｐｘ２を維持する。

前記したように、第１フレームの間に第１サブ画素電極Ａ_１及び第２サブ画素電極Ａ_２に同じ電圧が印加されても、第１サブ画素電極Ａ_１は電圧Ｖ_ｐｘ１が上昇し、第２サブ画素電極Ａ_２は電圧Ｖ_ｐｘ２が下降するため、第１サブ画素電極Ａ_１に第２サブ画素電極Ａ_２より高い電圧を充電することができる。すなわち、第１サブ画素電極領域Ａ_１の第１液晶キャパシタＣ_ｌｃ１、第１維持キャパシタＣ_ｓｔ１に充電された電圧の絶対値が第２サブ画素電極領域Ａ_２の第２液晶キャパシタＣ_ｌｃ２、第２維持キャパシタＣ_ｓｔ２に充電された電圧の絶対値より大きくなる。

次に、第２フレームでそれぞれのサブ画素電極に充電される電圧について説明する。データラインＤ_ｍに３Ｖのデータ電圧が印加されている状態で第２フレーム目にさらにｎ番目ゲートラインＧ_ｎにゲートオン信号が印加されると、第１薄膜トランジスタＱ_１と第２薄膜トランジスタＱ_２がターンオンされてデータ電圧が第１サブ画素電極Ａ_１及び第２サブ画素電極Ａ_２に印加される。ゲートオン信号が印加される間にＰ_１端子とＰ_２端子にそれぞれ３Ｖのサブ画素電圧Ｖ_ｐｘ１、Ｖ_ｐｘ２が提供される。このとき、第１液晶キャパシタＣ_ｌｃ１、第１維持キャパシタＣ_ｓｔ１及び第２液晶キャパシタＣ_ｌｃ２、第２維持キャパシタＣ_ｓｔ２にはサブ画素電圧Ｖ_ｐｘ１、Ｖ_ｐｘ２と共通電圧Ｖ_ｃｏｍの差である−２Ｖが充電される。

一方、Ｐ_１端子と連結されるａ端子にも３Ｖが提供されるが、ｂ端子には第１フレームの間に約７Ｖの電圧が印加されているので、ａ端子とｂ端子の間の電圧アップキャパシタＣ_ｕｐには約−４Ｖの電圧が、電圧ダウンキャパシタＣ_ｄｏｗｎには約−２Ｖの電圧が充電される。

次に、ｎ番目ゲートラインにゲートオフ電圧が印加されると、第１薄膜トランジスタＱ_１及び第２薄膜トランジスタ、Ｑ_２がターンオフされ、第１サブ画素電極Ａ_１と第２サブ画素電極Ａ_２に充電された電圧が第１キックバック電圧Ｖ_ｋｂ２分下がる。

１水平周期１Ｈが経て、ｎ＋１番目ゲートラインＧ_ｎ＋１にゲートオン電圧が印加されると、それに連結される第３薄膜トランジスタＱ_３がターンオンされる。第３薄膜トランジスタＱ_３のターンオンによってＰ_２端子とｂ端子が電気的に連結され、ｂ端子に３Ｖの電圧が提供される。このとき、電圧アップキャパシタＣ_ｕｐには約−４Ｖの電圧が充電されているため、Ｐ_１端子の電圧は瞬間的に下降するようになる。一方、電圧ダウンキャパシタＣ_ｄｏｗｎには−２Ｖの電圧が充電されており、一端が維持電極ラインに連結されているため、ｂ端子は瞬間的に電圧が上昇するようになる。したがって、第１サブ画素電極Ａ_１に充電された電圧は、電圧アップキャパシタＣ_ｕｐによるカップリングにより電圧が瞬間的に下降し（図７のＶ_ｃｕｐ２参照）、第２サブ画素電極（Ａ_２）に充電された電圧は、電圧ダウンキャパシタＣ_ｄｏｗｎによるカップリングにより電圧が瞬間的に上昇するようになる（図７のＶ_{ｃｄｏｗｎ２}参照）。

次に、ｎ＋１番目ゲートラインＧ_ｎ＋１にゲートオフ電圧が印加されると、第１サブ画素電極Ａ_１に充電された電圧は、第２キックバック電圧Ｖ_ｋｂ２１分下降し、第２サブ画素電極Ａ_２に充電された電圧も第２キックバック電圧Ｖ_ｋｂ２２分下降するようになる。第１サブ画素電極Ａ_１及び第２サブ画素電極（Ａ_２）は、第２フレームの間にそれぞれの充電電圧Ｖ_ｐｘ１、Ｖ_ｐｘ２を維持する。

前記したように、第２フレームの間に第１サブ画素電極Ａ_１及び第２サブ画素電極Ａ_２に同じ電圧が印加されても、第１サブ画素電極Ａ_１は電圧が下降し、第２サブ画素電極Ａ_２は電圧が上昇するため、第１サブ画素電極Ａ_１に第２サブ画素電極Ａ_２より低い電圧を充電することができる。すなわち、第２フレームの場合も第１サブ画素電極Ａ_１領域の第１液晶キャパシタＣ_ｌｃ１、第１維持キャパシタＣ_ｓｔ１に充電された電圧の絶対値が第２サブ画素電極領域の第２液晶キャパシタＣ_ｌｃ２、第２維持キャパシタＣ_ｓｔ２に充電された電圧の絶対値よりも大きくなる。

以上に説明したように、本実施形態による液晶表示装置は、各フレームに関係なく第１サブ画素電極領域Ａ_１の第１液晶キャパシタＣ_ｌｃ１、第１維持キャパシタＣ_ｓｔ１に充電される電圧の絶対値が第２サブ画素電極領域Ａ_２の第２液晶キャパシタＣ_ｌｃ２、第２維持キャパシタＣ_ｓｔ２に充電される電圧の絶対値よりも大きい。したがって、同じデータ電圧を印加しても第１サブ画素電極Ａ_１及び第２サブ画素電極Ａ_２に互いに異なる電圧が充電されることによってガンマ曲線の歪みを防止することができる。さらに、本実施形態では、第２サブ画素電極Ａ_２に印加される電圧の絶対値を下降させるだけでなく、第１サブ画素電極Ａ_１に印加される電圧の絶対値を増加させるので、同じデータ電圧に対して充電される電圧の差をより増加させる。したがって、同じ輝度を示すために提供されるデータ電圧が小さくすることができ、また開口率を確保し、同じデータ電圧に対して充電される画素電圧の大きさが増加するので透過率を改善することができる。

以上、添付した図面を参照して本発明の実施形態を説明したが、本発明の属する技術分野における通常の知識を有する者は、本発明がその技術的な思想や必須的な特徴を変更せずに他の具体的な形態によって実施できることを理解することができる。したがって、以上で説明した実施形態は本発明を単に例示したものであって、限定的ではないことを理解しなければならない。

本発明の液晶表示装置は、側面視認性を改善しつつ透過率を高めることができる垂直配向モード液晶表示装置に有用である。

本発明の一実施形態による液晶表示装置の第１表示板のレイアウト図である。本発明の一実施形態による液晶表示装置の第２表示板のレイアウト図である。本発明の一実施形態による液晶表示装置のレイアウト図である。図３のＩＶ−ＩＶ’線に沿って切った断面図である。図３のＶ−Ｖ’線に沿って切った断面図である。本発明の一実施形態による液晶表示装置の回路図である。図６の液晶表示装置に印加される電圧波形図である。

符号の説明

１００第１表示板、
１２８維持電極ライン、
１６９第３ドレイン電極、
１８１第１サブ画素電極、
１８２第２サブ画素電極、
２００第２表示板、
２５０共通電極、
３００液晶層。

Claims

第１絶縁基板の上に形成されたゲートライン及び維持電極ラインと、
前記ゲートラインと絶縁されて交差するデータラインと、
ｎ番目ゲートラインと少なくとも一部分がオーバーラップされ、前記データラインと連結される第１ソース電極と、
前記ｎ番目ゲートラインと少なくとも一部分がオーバーラップされ、前記第１ソース電極と離隔されて形成される第１ドレイン電極及び第２ドレイン電極と、
前記第１ドレイン電極と電気的に連結される第１サブ画素電極と、
前記第２ドレイン電極と電気的に連結される第２サブ画素電極と、
ｎ＋１番目ゲートラインと少なくとも一部分がオーバーラップされ、前記第２サブ画素電極と電気的に連結されている第２ソース電極と、
前記ｎ＋１番目ゲートラインと少なくとも一部分がオーバーラップされると共に、前記第１サブ画素電極と少なくとも一部分がオーバーラップされ、かつ前記維持電極ラインと少なくとも一部分がオーバーラップされ、前記第２ソース電極と離隔されて形成され前記第１サブ画素電極の充電電圧を上昇させ、前記第２サブ画素電極の充電電圧を下降させる第３ドレイン電極と、
を含み、
前記第３ドレイン電極と前記第１サブ画素電極とのオーバーラップ領域は、前記第１サブ画素電極の充電電圧を上昇させる電圧上昇キャパシタを形成し、
前記第３ドレイン電極と前記維持電極ラインとのオーバーラップ領域は、前記第２サブ画素電極の充電電圧を下降させる電圧下降キャパシタを形成することを特徴とする液晶表示装置。
前記データラインは、前記第１サブ画素電極及び前記第２サブ画素電極に同じ充電電圧を提供することを特徴とする請求項１に記載の液晶表示装置。
前記維持電極ラインの少なくとも一部は、前記第１サブ画素電極と前記第２サブ画素電極とを分割する離隔部とオーバーラップされることを特徴とする請求項１または２に記載の液晶表示装置。
前記第１絶縁基板と対向する第２絶縁基板と、
前記第２絶縁基板の上に形成された共通電極と、
前記第１絶縁基板及び前記第２絶縁基板の間に介在されている液晶層と、
をさらに含むことを特徴とする請求項１〜３のいずれか一つに記載の液晶表示装置。
前記共通電極は、前記第１サブ画素電極及び前記第２サブ画素電極を分割する離隔部と実質的に平行な切開部を含み、
前記離隔部と前記切開部とは、前記液晶層を多数のドメインに分割することを特徴とする請求項４に記載の液晶表示装置。
ｎ番目ゲートラインにより制御される第１薄膜トランジスタ及び第２薄膜トランジスタと、
ｎ＋１番目ゲートラインにより制御される第３薄膜トランジスタと、
前記第１薄膜トランジスタの出力端と連結される第１サブ画素電極と、
前記第２薄膜トランジスタの出力端と連結され、前記第３薄膜トランジスタの入力端と連結されている第２サブ画素電極と、
前記第１サブ画素電極及び第２サブ画素電極とオーバーラップして維持キャパシタを形成する維持電極ラインを含み、
前記第３薄膜トランジスタの出力端は、前記ｎ＋１番目ゲートラインと少なくとも一部分がオーバーラップされると共に、前記第１サブ画素電極と少なくとも一部分がオーバーラップされ、かつ前記維持電極ラインと少なくとも一部分がオーバーラップされ、前記第１サブ画素電極の充電電圧を上昇させ、前記第２サブ画素電極の充電電圧を下降させ、
前記第３薄膜トランジスタの出力端と前記第１サブ画素電極との間には、前記第１サブ画素電極の充電電圧を上昇させる電圧アップキャパシタが形成され、
前記第３薄膜トランジスタの出力端と前記維持電極ラインとの間には、前記第２サブ画素電極の充電電圧を下降させる電圧ダウンキャパシタが形成されることを特徴とする液晶表示装置。
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの入力端は同一のデータラインに連結され、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのターンオンの際、前記第１サブ画素電極及び前記第２サブ画素電極には同じ充電電圧が印加されることを特徴とする請求項６に記載の液晶表示装置。