TWI420212B - 畫素陣列 - Google Patents

Description

畫素陣列

本發明是有關於一種畫素陣列，且特別是有關於一種具有良好顯示品質的畫素陣列。

隨著液晶顯示器不斷地朝向大尺寸的顯示規格發展，為了克服大尺寸顯示下的視角問題，液晶顯示面板的廣視角技術也必須不停地進步與突破。其中，多域垂直配向式(Multi-domain Vertical Alignment，MVA)液晶顯示面板以及聚合物穩定配向(Polymer stabilized alignment，PSA)液晶顯示面板即為現行常見的廣視角技術。為了改善液晶顯示面板中的色偏問題(color washout)，已有進階型多域垂直配向式(Advanced-MVA)液晶顯示面板被提出，其主要是將各個子畫素區分為主顯示區域(main display region)以及子顯示區域(sub-display region)，並透過適當的電路設計以及驅動方法，使同一個子畫素中的主顯示區域以及子顯示區域分別具有不同跨壓，以改善色偏問題。

除此之外，在任二相鄰的子畫素中，畫素電極之間的串音現象會導致子畫素之顯示品質下降。因此，如何進一步提昇子畫素之顯示品質，亦有其必要性。

本發明提供一種畫素陣列，其具有良好的顯示品質。

本發明提供一種畫素陣列，其包括多條掃描線、多條資料線以及多個子畫素。資料線與掃描線交錯以定義出多個子畫素區域，子畫素配置於子畫素區域內，各個子畫素分別與其中一條掃描線以及其中一條資料線電性連接，而排列於第n列中的各個子畫素包括一第一開關、一第二開關、一第一畫素電極、一第二畫素電極以及一第三開關。第一開關以及第二開關皆與第n條掃描線以及第m條資料線電性連接，第一開關具有一訊號輸出端。第一畫素電極與第一開關電性連接，而第二畫素電極與第二開關電性連接，且第二畫素電極具有一開口以容納第一畫素電極。在各個子畫素中，第一畫素電極被第二畫素電極所環繞。此外，第三開關與第(n+1)條掃描線以及第二畫素電極電性連接，且第三開關具有一電性浮置端。

在本發明之一實施例中，排列於第n列中的各個第一開關為一第一薄膜電晶體，而第一薄膜電晶體具有一與第n條掃描線電性連接之第一閘極、一與其中一條資料線電性連接之第一源極以及與第一畫素電極電性連接之前述的訊號輸出端(即第一汲極)。

在本發明之一實施例中，排列於第n列中的各個第二開關為一第二薄膜電晶體，而第二薄膜電晶體具有一與第n條掃描線電性連接之第二閘極、一與其中一條資料線電性連接之第二源極以及一第二汲極。

在本發明之一實施例中，排列於第n列中的各個第三開關為一第三薄膜電晶體，而第三薄膜電晶體具有一與第(n+1)條掃描線電性連接之第三閘極、一與第二畫素電極電 性連接之第三源極以及前述之電性浮置端(即第三汲極)。

在本發明之一實施例中，各個第二畫素電極包括一第一子區塊、一第二子區塊以及至少一連接線。連接線與第一子區塊以及第二子區塊連接。在各個子畫素中，第一畫素電極位於第一子區塊與第二子區塊之間，且第一畫素電極被第一子區塊、第二子區塊以及連接線所環繞。

在本發明之一實施例中，電性浮置端係從第(n+1)條掃描線延伸至第二子區塊以及第一畫素電極下方。

在本發明之一實施例中，畫素陣列可進一步包括多條第一共通線以及多條第二共通線，其中第一共通線分佈於第一子區塊以及第一畫素電極下方，而第二共通線分佈於第二子區塊下方。

在本發明之一實施例中，訊號輸出端的部分區域位於第一共通線上方。

在本發明之一實施例中，第二共通線的至少部分區域位於電性浮置端下方。

在本發明之一實施例中，各個第一子區塊具有至少一位於訊號輸出端上方之第一開口。

在本發明之一實施例中，第二子區塊具有至少一位於電性浮置端上方之第二開口。

本發明另提供一種畫素陣列，其包括多條掃描線、多條資料線、多個子畫素以及一共通線。資料線與掃描線交錯以定義出多個子畫素區域，子畫素配置於子畫素區域內，各個子畫素分別與其中一條掃描線以及至少其中一條資料線電性連接，而排列於第n列中的各個子畫素具有一 主顯示區以及一子顯示區，且主顯示區被子顯示區所環繞。此外，共通線分佈於子顯示區下方，並且環繞主顯示區。

在本發明之一實施例中，排列於第n列中的各個子畫素包括一第一開關、一第二開關、一第一畫素電極以及一第三開關。第一開關以及第二開關皆與第n條掃描線以及第m條資料線電性連接，且第一開關具有一訊號輸出端。第一畫素電極位於主顯示區內並與第一開關之訊號輸出端電性連接。第二畫素電極位於子顯示區內並與第二開關電性連接，且在各個子畫素中，第一畫素電極被第二畫素電極所環繞。此外，第三開關與第(n+1)條掃描線以及第二畫素電極電性連接，且第三開關具有一電性浮置端。

在本發明之一實施例中，排列於第n列中的各個第一開關為一第一薄膜電晶體，而第一薄膜電晶體具有一與第n條掃描線電性連接之第一閘極、一與其中一條資料線電性連接之第一源極以及與第一畫素電極電性連接之前述的訊號輸出端(即第一汲極)。

在本發明之一實施例中，排列於第n列中的各個第二開關為一第二薄膜電晶體，而第二薄膜電晶體具有一與第n條掃描線電性連接之第二閘極、一與其中一條資料線電性連接之第二源極以及一第二汲極。

在本發明之一實施例中，排列於第n列中的各個第三開關為一第三薄膜電晶體，而第三薄膜電晶體具有一與第(n+1)條掃描線電性連接之第三閘極、一與第二畫素電極電性連接之第三源極以及前述之電性浮置端(即第三汲極)。

在本發明之一實施例中，第二畫素電極包括一第一子區塊、一第二子區塊以及至少一連接線。連接線與第一子區塊以及第二子區塊連接。在各個子畫素中，第一畫素電極位於第一子區塊與第二子區塊之間，且第一畫素電極被第一子區塊、第二子區塊以及連接線所環繞。

在本發明之一實施例中，電性浮置端係從第(n+1)條掃描線延伸至第二子區塊以及第一畫素電極下方。

在本發明之一實施例中，共通線包括多個環形圖案、多個第一十字圖案以及多個第二十字圖案。環形圖案環繞主顯示區。第一十字圖案與環形圖案連接，且各個第一十字圖案分別位於其中一第一子區塊下方。第二十字圖案與環形圖案連接，且各個第二十字圖案分別位於其中一第二子區塊下方。

在本發明之一實施例中，環形圖案係透過多條連接圖案彼此相連。

在本發明之一實施例中，第一十字圖案與第二十字圖案係透過多條連接圖案彼此相連。

在本發明之一實施例中，訊號輸出端的部分區域位於其中一個第一十字圖案上方。

在本發明之一實施例中，第二十字圖案位於電性浮置端下方。

在本發明之一實施例中，各個第一子區塊具有至少一位於訊號輸出端上方之第一開口。

在本發明之一實施例中，第二子區塊具有至少一位於電性浮置端上方之第二開口。

在本發明之一實施例中，排列於第n列中的各該子畫素包括一第一開關、一第二開關、一第一畫素電極以及一第二畫素電極。第一開關以及第二開關皆與第n條掃描線電性連接，但與不同資料線連性連接，且第一開關具有一訊號輸出端。第一畫素電極位於主顯示區內並與第一開關之訊號輸出端電性連接。第二畫素電極位於子顯示區內並與第二開關電性連接，且在各個子畫素中，第一畫素電極被第二畫素電極所環繞。

在本發明之一實施例中，第二畫素電極包括一第一子區塊、一第二子區塊以及至少一連接線。連接線與第一子區塊以及第二子區塊連接。在各個子畫素中，第一畫素電極位於第一子區塊與第二子區塊之間，且第一畫素電極被第一子區塊、第二子區塊以及連接線所環繞。

在本發明之一實施例中，共通線包括多個環形圖案、多個第一十字圖案以及多個第二十字圖案。環形圖案環繞該主顯示區。第一十字圖案與環形圖案連接，且各個第一十字圖案分別位於其中一第一子區塊下方。第二十字圖案與環形圖案連接，且各個第二十字圖案分別位於其中一第二子區塊下方。

在本發明之一實施例中，環形圖案係透過多條連接圖案彼此相連。

在本發明之一實施例中，第一十字圖案與第二十字圖案係透過多條連接圖案彼此相連。

在本發明之一實施例中，訊號輸出端的部分區域位於其中一個第一十字圖案上方。

在本發明之一實施例中，各個第一子區塊具有至少一位於訊號輸出端上方之第一開口。

基於上述，在本發明之一實施例中，由於各個子畫素中的第一畫素電極係被第二畫素電極所環繞，因此二相鄰第一畫素電極之間的串音現象(crosstalk)可被改善。此外，在本發明之其他實施例中，由於共通線係分佈於子顯示區下方，並且環繞主顯示區，因此畫素陣列中子畫素的開口率可以被進一步的提昇。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【第一實施例】

圖1為本發明第一實施例之畫素陣列的示意圖。請參照圖1，本實施例之畫素陣列200包括多條掃描線SL(圖1中僅繪示出掃描線SL(n)、SL(n+1))、多條資料線DL(圖1中僅繪示出資料線DL(m)、DL(m+1))以及多個子畫素P2。前述之資料線DL與掃描線SL彼此交錯，以定義出多個子畫素區域，且各個子畫素P2分別配置於子畫素區域內。值得注意的是，圖1中僅繪示出部分的子畫素P2，而成陣列排列之子畫素P2的數量可依據所需顯示之影像解析度而作適當的變化。

各個子畫素P2分別與其中一條掃描線SL以及其中一條資料線DL電性連接。在本實施例中，子畫素P2係排列 成多列，且排列於第n列的子畫素P2係與第n條掃描線SL(n)以及第(n+1)條掃描線SL(n+1)電性連接。詳言之，排列於第n列中的各個子畫素P2包括一第一開關TFT1、一第二開關TFT2、一第一畫素電極ITO1、一第二畫素電極ITO2以及一第三開關TFT3。第一開關TFT1以及第二開關TFT2與第n條掃描線SL(n)以及第m條資料線DL(m)電性連接，且第一開關TFT1具有一訊號輸出端D1。第一畫素電極ITO1與第一開關TFT1之訊號輸出端D1電性連接，而第二畫素電極ITO2與第二開關TFT2電性連接，其中第二畫素電極ITO2例如具有至少一位於訊號輸出端D1上方之第一開口AP1。由於第一開口AP1可以有效降低訊號輸出端D1與第二畫素電極ITO2之間的寄生電容，因此第一開口AP1有助於顯示品質的提昇。當然，訊號輸出端D1上方的第一開口AP1應為選擇性之設計，本發明不限制第二畫素電極ITO2必須具有第一開口AP1。

在本實施例中，排列於第n列的子畫素P2中的第一畫素電極ITO1與第二畫素電極ITO2例如係位於第n條掃描線SL(n)與第(n+1)條掃描線SL(n+1)之間。此外，第三開關TFT3與第(n+1)條掃描線SL(n+1)以及第二畫素電極ITO2電性連接，而第三開關TFT3具有一電性浮置端D3，且第二畫素電極ITO2具有至少一位於電性浮置端D3上方之第二開口AP2。由於第二開口AP2可以有效降低電性浮置端D3與第二畫素電極ITO2之間的寄生電容，因此第二開口AP2有助於顯示品質的提昇。當然，電性浮置端D3上方的第二開口AP2應為選擇性之設計，本發明不限制第 二畫素電極ITO2必須具有第二開口AP2。

從圖1可知，排列於第n列中的各個第一開關TFT1為一第一薄膜電晶體，而第一薄膜電晶體具有一第一閘極G1、一第一源極S1以及前述之訊號輸出端D1(即第一汲極)。第一閘極G1與第n條掃描線SL(n)電性連接，第一源極S1與其中一條資料線DL電性連接，而訊號輸出端D1則與第一畫素電極ITO1電性連接。此外，排列於第n列中的各個第二開關TFT2為一第二薄膜電晶體，而第二薄膜電晶體具有一第二閘極G2、第二源極S2以及一第二汲極D2。第二閘極G2與第n條掃描線SL(n)電性連接，而第二源極S2與其中一條資料線DL電性連接。排列於第n列中的各個第三開關TFT3為一第三薄膜電晶體，而第三薄膜電晶體具有一第三閘極G3、第三源極S3以及前述之電性浮置端D3(即第三汲極)。第三閘極G3與第(n+1)條掃描線SL(n+1)電性連接，而第三源極S3與第二畫素電極ITO2電性連接。

值得注意的是，本實施例之第二畫素電極ITO2具有一開口OP以容納第一畫素電極ITO1，且在各個子畫素P2中，第一畫素電極ITO1被第二畫素電極ITO2所環繞。詳言之，各個第二畫素電極ITO2包括一第一子區塊B1、一第二子區塊B2以及至少一連接線C。此處，連接線C的寬度例如為2微米以上。連接線C與第一子區塊B1以及第二子區塊B2連接。在各個子畫素P2中，第一畫素電極ITO1位於第一子區塊B1與第二子區塊B2之間，且第一畫素電極ITO1被第一子區塊B1、第二子區塊B2以及連 接線C所環繞。舉例而言，連接線C的數量例如為2條，而這2條連接線C例如分別位於第一畫素電極ITO1的兩側。此外，這2條連接線C的寬度可以根據實際需求而有所更動。

如圖1所示，本實施例之電性浮置端D3例如係從第(n+1)條掃描線SL(n+1)延伸至第二子區塊B2以及第一畫素電極ITO1下方。換言之，電性浮置端D3係與第一畫素電極ITO1部分重疊，以耦合成一第一電容Ccs-a。值得注意的是，第一畫素電極ITO1具有十字圖案以及多組從十字圖案向外延伸的條狀圖案，且各組條狀圖案係沿著不同方向延伸。詳言之，第一畫素電極ITO1之條狀圖案可定義出4個配向領域(domains)。在本實施例中，由於第一電容Ccs-a係位於第一畫素電極ITO1的十字圖案下方，因此第一電容Ccs-a的設置不會導致開口率嚴重下降。

同樣地，第二畫素電極ITO2亦具有十字圖案以及多組從十字圖案向外延伸的條狀圖案，第二畫素電極ITO2的第一子區塊B1以及第二子區塊B2總共可定義出8個配向領域。

本實施例之畫素陣列200可進一步包括多條第一共通線COM1以及多條第二共通線COM2，其中第一共通線COM1分佈於第一子區塊B1以及第一畫素電極ITO1下方，而第二共通線COM2僅分佈於第二子區塊B2下方。詳言之，訊號輸出端D1的部分區域係位於第一共通線COM1上方，而第二共通線COM2則位於電性浮置端D3下方。換言之，電性浮置端D3係與第二共通線COM2部 分重疊，以耦合成一第二電容Ccs-b。

當施加一高電壓(Vgh)於掃描線SL(n)時，影像資料可透過資料線DL(m-1)、DL(m)寫入與掃描線SL(n)連接的子畫素P2中，此時，第一畫素電極ITO1與第二畫素電極ITO2的電壓是相同的。接著，當施加一高電壓於掃描線SL(n+1)時，第一電容Ccs-a與第二電容Ccs-b會使第一畫素電極ITO1的電壓與第二畫素電極ITO2的電壓不同。

在本實施例中，第一畫素電極ITO1會與第一共通線COM1耦合而形成一第一儲存電容，且第一畫素電極ITO1會與對向基板(如彩色濾光基板)上之一共通電極耦合而形成一第一液晶電容。類似地，第二畫素電極ITO2會與第二共通線COM2耦合而形成一第二儲存電容，且第二畫素電極ITO2會與對向基板(如彩色濾光基板)上之共通電極耦合而形成一第二液晶電容。

在本發明之一實施例中，由於各個子畫素P2中的第一畫素電極ITO1係被第二畫素電極ITO2所環繞，因此二相鄰第一畫素電極ITO1之間的串音現象(crosstalk)可被連接線C的遮蔽現象而改善。

【第二實施例】

圖2為本發明第二實施例之畫素陣列的示意圖。請參照圖2，本實施例之畫素陣列200a與第一實施例之畫素陣列200類似，惟二者主要差異之處在於連接線C的數量。詳言之，本實施例之連接線C的數量為1條，且連接線C僅分佈於第一畫素電極ITO1的一側，以降低二相鄰第一 畫素電極ITO1之間的串音現象(crosstalk)。

【第三實施例】

圖3為本發明第三實施例之畫素陣列的示意圖。請參照圖3，本實施例之畫素陣列200b包括多條掃描線SL(圖3中僅繪示出掃描線SL(n)、SL(n+1))、多條資料線DL(圖3中僅繪示出資料線DL(m)、DL(m+1))、多個子畫素P3以及一共通線COM。前述之資料線DL與掃描線SL彼此交錯，以定義出多個子畫素區域，且各個子畫素P3分別配置於子畫素區域內。值得注意的是，圖3中僅繪示出部分的子畫素P3，而成陣列排列之子畫素P3的數量可依據所需顯示之影像解析度而作適當的變化。

各個子畫素P3分別與其中一條掃描線SL以及至少其中一條資料線DL電性連接，而排列於第n列中的各個子畫素P3具有一主顯示區M以及一子顯示區S，且主顯示區M被子顯示區S所環繞。此外，共通線COM分佈於子顯示區S下方，並且環繞主顯示區M。在本實施例中，子畫素P3係排列成多列，且排列於第n列的子畫素P3係與第n條掃描線SL(n)以及第(n+1)條掃描線SL(n+1)電性連接。詳言之，排列於第n列中的各個子畫素P3包括一第一開關TFT1、一第二開關TFT2、一第一畫素電極ITO1、一第二畫素電極ITO2以及一第三開關TFT3。第一開關TFT1以及第二開關TFT2與第n條掃描線SL(n)以及第m條資料線DL(m)電性連接，且第一開關TFT1具有一訊號輸出端D1。第一畫素電極ITO1與第一開關TFT1之訊號 輸出端D1電性連接，而第二畫素電極ITO2與第二開關TFT2電性連接。此外，第一畫素電極ITO1位於主顯示區M內，而第二畫素電極ITO2位於子顯示區S內。

本實施例中之子畫素P3與第一實施例中的子畫素P2類似，故於此不再重述。

值得注意的是，本實施例之共通線COM包括多個環形圖案RING、多個第一十字圖案CR1以及多個第二十字圖案CR2。環形圖案RING環繞主顯示區M。第一十字圖案CR1與環形圖案RING連接，且各個第一十字圖案CR1分別位於其中一個第一子區塊B1下方。第二十字圖案CR2亦與環形圖案RING連接，且各個第二十字圖案CR2分別位於其中一個第二子區塊B2下方。如圖3所示，本實施例中，相鄰的環形圖案RING係透過多條連接圖案CP彼此相連，而在本實施例中，連接圖案CP不但與環形圖案RING連接，更進一步延伸至環形圖案RING內。

圖4A與圖4C為其他種共通線設計的示意圖。為了清晰呈現共通線之圖案，圖4A至圖4C中已將第一畫素電極以及第二畫素電極的圖案省略。

圖4A中之共通線COM與圖3類似，惟主要差異在於：圖4A中的連接圖案CP未延伸至環形圖案RING內，且圖4A採用第一條狀圖案SR1以及第二條狀圖案SR2取代圖3中的第一十字圖案CR1以及第二十字圖案CR2。

圖4B以及圖4C中的共通線COM與圖3類似，惟主要差異在於：圖4B以及圖4C中的共通線COM中，第一十字圖案CR1與第二十字圖案CR2係透過多條連接圖案 CP彼此相連。

在本實施例中，由於共通線COM係分佈於子顯示區S下方，並且環繞主顯示區M，因此畫素陣列200b中子畫素P3的開口率可以被進一步的提昇。

【第四實施例】

圖5為本發明第四實施例之畫素陣列的示意圖。請參照圖5，本實施例之畫素陣列200c，包括多條掃描線SL(圖5中僅繪示出掃描線SL(n)、SL(n+1))、多條資料線DL(圖5中僅繪示出資料線DL(m)、DL(m+1))、多個子畫素P4以及一共通線COM。在本實施例中，排列於第n列中的各個子畫素P4包括一第一開關TFT1、一第二開關TFT2、一第一畫素電極ITO1以及一第二畫素電極ITO2。第一開關TFT1以及第二開關TFT2皆與第n條掃描線SL(n)電性連接，但與不同資料線(例如資料線DL(m)以及資料線DL(m+1))連性連接。換言之，本實施例之子畫素P4為2D1G架構之子畫素設計。第一開關TFT1具有一訊號輸出端D1，且第一畫素電極ITO1位於主顯示區M內並與第一開關TFT1之訊號輸出端D1電性連接。第二畫素電極ITO2位於子顯示區S內並與第二開關TFT2電性連接，且在各個子畫素P4中，第一畫素電極ITO1被第二畫素電極ITO2所環繞。

在本實施例中，第二畫素電極ITO2包括一第一子區塊B1、一第二子區塊B2以及至少一連接線C。連接線C與第一子區塊B1以及第二子區塊B2連接。在各個子畫素 P4中，第一畫素電極ITO1位於第一子區塊B1與第二子區塊B2之間，且第一畫素電極ITO1被第一子區塊B1、第二子區塊B2以及連接線C所環繞。舉例而言，連接線C的數量例如為2條，而這2條連接線C例如分別位於第一畫素電極ITO1的兩側。此外，這2條連接線C的寬度可以根據實際需求而有所更動。此外，本實施例之連接線C的數量亦可為1條，且此連接線C僅分佈於第一畫素電極ITO1的一側，以降低二相鄰第一畫素電極ITO1之間的串音現象。

本實施例之子畫素P4中的共通線COM設計與第三實施例中的子畫素P3類似，此處，本實施例以圖6A與圖6C繪示出不同種類的共通線設計。詳言之，圖6A與圖6C中的共通線COM設計與圖4A與圖4C中的共通線COM設計實質上相同，差異僅在於圖6A與圖6C是應用在2D1G架構之子畫素P4中。

【第五實施例】

圖7為本發明之聚合物穩定配向液晶顯示面板的示意圖。請參照圖7，本實施例之聚合物穩定配向液晶顯示面板300包括一第一基板310、一第二基板320、二聚合物穩定配向層330、340以及一液晶層350。第一基板310具有前述實施例中之畫素陣列200、200a、200b或200c，第二基板320配置於第一基板310上方，而二聚合物穩定配向層330、340分別配置於第一基板310與第二基板320上。此外，液晶層350配置於二聚合物穩定配向層330、340 之間。值得注意的是，液晶層350在製作上係採用包含有能夠被能量源聚合之單體的液晶材料，當能量源(如紫外光)被施加於液晶層350時，這些能夠被能量源聚合之單體會分別聚合於第一基板310與第二基板320之表面上，以形成二聚合物穩定配向膜330、340。

圖8為本發明之光電裝置的示意圖。請參照圖8，本實施例亦提出一種光電裝置400，其包括前述實施例之畫素陣列200、200a、200b、200c，或是包括圖7中的聚合物穩定配向液晶顯示面板300。而光電裝置之類型包括可攜式產品(如手機、攝影機、照相機、筆記型電腦、遊戲機、手錶、音樂播放器、電子信件收發器、地圖導航器、數位相片、或類似之產品)、影音產品(如影音放映器或類似之產品)、螢幕、電視、看板、投影機內之面板等。

200、200a、200b、200c‧‧‧畫素陣列

P2、P3、P4‧‧‧子畫素

SL、SL(n)、SL(n+1)‧‧‧掃描線

DL、DL(m)、DL(m+1)‧‧‧資料線

TFT1、TFT2、TFT3‧‧‧開關元件

G1、G2、G3‧‧‧閘極

S1、S2、S3‧‧‧源極

D2‧‧‧汲極

D1‧‧‧訊號輸出端

D3‧‧‧電性浮置端

OP‧‧‧開口

AP1‧‧‧第一開口

AP2‧‧‧第二開口

Ccs-a‧‧‧第一電容

Ccs-b‧‧‧第二電容

ITO1‧‧‧第一畫素電極

ITO2‧‧‧第二畫素電極

B1‧‧‧第一子區塊

B2‧‧‧第二子區塊

C‧‧‧連接部

COM、COM1、COM2‧‧‧共通線

M‧‧‧主顯示區

S‧‧‧子顯示區

RING‧‧‧環形圖案

CR1‧‧‧第一十字圖案

CR2‧‧‧第二十字圖案

SR1‧‧‧第一條狀圖案

SR2‧‧‧第二條狀圖案

CP‧‧‧連接圖案

300‧‧‧聚合物穩定配向液晶顯示面板300

310‧‧‧第一基板

320‧‧‧第二基板

330、340‧‧‧聚合物穩定配向層

350‧‧‧液晶層350

400‧‧‧光電裝置400

圖1為本發明第一實施例之畫素陣列的示意圖。

圖2為本發明第二實施例之畫素陣列的示意圖。

圖3為本發明第三實施例之畫素陣列的示意圖。

圖4A與圖4C為其他種共通線設計的示意圖。

圖5為本發明第四實施例之畫素陣列的示意圖。

圖6A與圖6C為其他種共通線設計的示意圖。

圖7為本發明之聚合物穩定配向液晶顯示面板的示意圖。

圖8為本發明之光電裝置的示意圖。

200‧‧‧畫素陣列

P2‧‧‧子畫素

SL、SL(n)、SL(n+1)‧‧‧掃描線

DL、DL(m)、DL(m+1)‧‧‧資料線

TFT1、TFT2、TFT3‧‧‧開關元件

G1、G2、G3‧‧‧閘極

S1、S2、S3‧‧‧源極

D2‧‧‧汲極

D1‧‧‧訊號輸出端(即第一汲極)

D3‧‧‧電性浮置端(即第三汲極)

OP‧‧‧開口

AP1‧‧‧第一開口

AP2‧‧‧第二開口

Ccs-a‧‧‧第一電容

Ccs-b‧‧‧第二電容

ITO1‧‧‧第一畫素電極

ITO2‧‧‧第二畫素電極

B1‧‧‧第一子區塊

B2‧‧‧第二子區塊

C‧‧‧連接部

COM1、COM2‧‧‧共通線

Claims (32)

1. 一種畫素陣列，包括：多條掃描線；多條資料線，與該些掃描線交錯以定義出多個子畫素區域；多個子畫素，配置於該些子畫素區域內，各該子畫素分別與其中一條掃描線以及其中一條資料線電性連接，而排列於第n列中的各該子畫素包括：一第一開關；一第二開關，該第一開關以及該第二開關與第n條掃描線以及第m條資料線電性連接，而該第一開關具有一訊號輸出端；一第一畫素電極，與該第一開關電性連接；一第二畫素電極，與該第二開關電性連接，該第二畫素電極具有一開口以容納該第一畫素電極，且在各該子畫素中，該第一畫素電極被該第二畫素電極所環繞，其中各該第二畫素電極包括：一第一子區塊；一第二子區塊；以及至少一連接線，與該第一子區塊以及該第二子區塊連接，在各該子畫素中，該第一畫素電極位於該第一子區塊與該第二子區塊之間，且第一畫素電極被該第一子區塊、該第二子區塊以及該連接線所環繞；以及一第三開關，與第(n+1)條掃描線以及該第二畫 素電極電性連接，該第三開關具有一電性浮置端；多條第一共通線，分佈於該些第一子區塊以及該些第一畫素電極下方；以及多條第二共通線，分佈於該些第二子區塊下方。
2. 如申請專利範圍第1項所述之畫素陣列，其中排列於第n列中的各該第一開關為一第一薄膜電晶體，而該第一薄膜電晶體具有一與第n條掃描線電性連接之第一閘極、一與其中一條資料線電性連接之第一源極以及與該第一畫素電極電性連接之該訊號輸出端。
3. 如申請專利範圍第1項所述之畫素陣列，其中排列於第n列中的各該第二開關為一第二薄膜電晶體，而該第二薄膜電晶體具有一與第n條掃描線電性連接之第二閘極、一與其中一條資料線電性連接之第二源極以及一第二汲極。
4. 如申請專利範圍第1項所述之畫素陣列，其中排列於第n列中的各該第三開關為一第三薄膜電晶體，而該第三薄膜電晶體具有一與第(n+1)條掃描線電性連接之第三閘極、一與該第二畫素電極電性連接之第三源極以及該電性浮置端。
5. 如申請專利範圍第1項所述之畫素陣列，其中該電性浮置端係從第(n+1)條掃描線延伸至該第二子區塊以及該第一畫素電極下方。
6. 如申請專利範圍第1項所述之畫素陣列，其中該訊號輸出端的部分區域位於該第一共通線上方。
7. 如申請專利範圍第1項所述之畫素陣列，其中該些 第二共通線的至少部分區域位於該些電性浮置端下方。
8. 如申請專利範圍第1項所述之畫素陣列，其中各該第一子區塊具有至少一位於該訊號輸出端上方之第一開口。
9. 如申請專利範圍第1項所述之畫素陣列，其中該第二子區塊具有至少一位於該電性浮置端上方之第二開口。
10. 一種畫素陣列，包括：多條掃描線；多條資料線，與該些掃描線交錯以定義出多個子畫素區域；多個子畫素，配置於該些子畫素區域內，各該子畫素分別與其中一條掃描線以及至少其中一條資料線電性連接，而排列於第n列中的各該子畫素具有一主顯示區以及一子顯示區，且該主顯示區被該子顯示區所環繞，其中排列於第n列中的各該子畫素包括：一第一開關；一第二開關，該第一開關以及該第二開關皆與第n條掃描線電性連接；以及一共通線，分佈於該些子顯示區下方，並且環繞該主顯示區。
11. 如申請專利範圍第10項所述之畫素陣列，其中該第一開關以及該第二開關皆與第m條資料線電性連接，該第一開關具有一訊號輸出端，排列於第n列中的各該子畫素更包括：一第一畫素電極，位於該主顯示區內並與該第 一開關之該訊號輸出端電性連接；一第二畫素電極，位於該子顯示區內並與該第二開關電性連接，且在各該子畫素中，該第一畫素電極被該第二畫素電極所環繞；以及一第三開關，與第(n+1)條掃描線以及該第二畫素電極電性連接，該第三開關具有一電性浮置端。
12. 如申請專利範圍第11項所述之畫素陣列，其中排列於第n列中的各該第一開關為一第一薄膜電晶體，而該第一薄膜電晶體具有一與第n條掃描線電性連接之第一閘極、一與其中一條資料線電性連接之第一源極以及與該第一畫素電極電性連接之該訊號輸出端。
13. 如申請專利範圍第11項所述之畫素陣列，其中排列於第n列中的各該第二開關為一第二薄膜電晶體，而該第二薄膜電晶體具有一與第n條掃描線電性連接之第二閘極、一與其中一條資料線電性連接之第二源極以及一第二汲極。
14. 如申請專利範圍第11項所述之畫素陣列，其中排列於第n列中的各該第三開關為一第三薄膜電晶體，而該第三薄膜電晶體具有一與第(n+1)條掃描線電性連接之第三閘極、一與該第二畫素電極電性連接之第三源極以及該電性浮置端。
15. 如申請專利範圍第11項所述之畫素陣列，其中各該第二畫素電極包括：一第一子區塊；一第二子區塊；以及 至少一連接線，與該第一子區塊以及該第二子區塊連接，在各該子畫素中，該第一畫素電極位於該第一子區塊與該第二子區塊之間，且第一畫素電極被該第一子區塊、該第二子區塊以及該連接線所環繞。
16. 如申請專利範圍第15項所述之畫素陣列，其中該電性浮置端係從第(n+1)條掃描線延伸至該第二子區塊以及該第一畫素電極下方。
17. 如申請專利範圍第15項所述之畫素陣列，其中該共通線包括：多個環形圖案，環繞該主顯示區；多個第一十字圖案，與該環形圖案連接，且各該第一十字圖案分別位於其中一第一子區塊下方；以及多個第二十字圖案，與該環形圖案連接，且各該第二十字圖案分別位於其中一第二子區塊下方。
18. 如申請專利範圍第17項所述之畫素陣列，其中該些環形圖案係透過多條連接圖案彼此相連。
19. 如申請專利範圍第17項所述之畫素陣列，其中該些第一十字圖案與該些第二十字圖案係透過多條連接圖案彼此相連。
20. 如申請專利範圍第17項所述之畫素陣列，其中該訊號輸出端的部分區域位於其中一個第一十字圖案上方。
21. 如申請專利範圍第17項所述之畫素陣列，其中該些第二十字圖案位於該些電性浮置端下方。
22. 如申請專利範圍第15項所述之畫素陣列，其中各該第一子區塊具有至少一位於該訊號輸出端上方之第一開 口。
23. 如申請專利範圍第15項所述之畫素陣列，其中該第二子區塊具有至少一位於該電性浮置端上方之第二開口。
24. 如申請專利範圍第10項所述之畫素陣列，其中該第一開關以及該第二開關與不同資料線電性連接，該第二開關具有一訊號輸出端，排列於第n列中的各該子畫素更包括：一第一畫素電極，位於該主顯示區內並與該第一開關電性連接；以及一第二畫素電極，位於該子顯示區內並與該第二開關之該訊號輸出端電性連接，且在各該子畫素中，該第一畫素電極被該第二畫素電極所環繞。
25. 如申請專利範圍第24項所述之畫素陣列，其中各該第二畫素電極包括：一第一子區塊；一第二子區塊；以及至少一連接線，與該第一子區塊以及該第二子區塊連接，在各該子畫素中，該第一畫素電極位於該第一子區塊與該第二子區塊之間，且第一畫素電極被該第一子區塊、該第二子區塊以及該連接線所環繞。
26. 如申請專利範圍第25項所述之畫素陣列，其中該共通線包括：多個環形圖案，環繞該主顯示區；多個第一十字圖案，與該環形圖案連接，且各該第一 十字圖案分別位於其中一第一子區塊下方；以及多個第二十字圖案，與該環形圖案連接，且各該第二十字圖案分別位於其中一第二子區塊下方。
27. 如申請專利範圍第26項所述之畫素陣列，其中該些環形圖案係透過多條連接圖案彼此相連。
28. 如申請專利範圍第26項所述之畫素陣列，其中該些第一十字圖案與該些第二十字圖案係透過多條連接圖案彼此相連。
29. 如申請專利範圍第26項所述之畫素陣列，其中該訊號輸出端的部分區域位於其中一個第一十字圖案上方。
30. 如申請專利範圍第25項所述之畫素陣列，其中各該第一子區塊具有至少一位於該訊號輸出端上方之第一開口。
31. 一種聚合物穩定配向液晶顯示面板，包括：一第一基板，具有如申請專利範圍第1項所述之畫素陣列；一第二基板，配置於該第一基板上方；二聚合物穩定配向層，分別配置於該第一基板與該第二基板上；以及一液晶層，配置於該些聚合物穩定配向層之間；其中該第一畫素電極具有多組不同延伸方向之第一條狀電極圖案，以及該第二畫素電極具有多組不同延伸方向之第二條狀電極圖案。
32. 一種聚合物穩定配向液晶顯示面板，包括：一第一基板，具有如申請專利範圍第10項所述之畫素陣列； 一第二基板，配置於該第一基板上方；二聚合物穩定配向層，分別配置於該第一基板與該第二基板上；以及一液晶層，配置於該些聚合物穩定配向層之間；其中該第一畫素電極具有多組不同延伸方向之第一條狀電極圖案，以及該第二畫素電極具有多組不同延伸方向之第二條狀電極圖案。