KR100447768B1 - 전하유지용보조용량을갖는액정표시장치 - Google Patents

전하유지용보조용량을갖는액정표시장치 Download PDF

Info

Publication number
KR100447768B1
KR100447768B1 KR1019950032763A KR19950032763A KR100447768B1 KR 100447768 B1 KR100447768 B1 KR 100447768B1 KR 1019950032763 A KR1019950032763 A KR 1019950032763A KR 19950032763 A KR19950032763 A KR 19950032763A KR 100447768 B1 KR100447768 B1 KR 100447768B1
Authority
KR
South Korea
Prior art keywords
electrode
storage capacitor
substrate
layer
capacitor electrode
Prior art date
Application number
KR1019950032763A
Other languages
English (en)
Other versions
KR960011529A (ko
Inventor
니시까와류지
사마따도시오
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP23748394A external-priority patent/JPH08101400A/ja
Priority claimed from JP29689494A external-priority patent/JPH08152612A/ja
Priority claimed from JP30655394A external-priority patent/JPH08160453A/ja
Priority claimed from JP30655094A external-priority patent/JP3378678B2/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR960011529A publication Critical patent/KR960011529A/ko
Application granted granted Critical
Publication of KR100447768B1 publication Critical patent/KR100447768B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

보조 용량은 기판의 거의 전 영역에 걸쳐서 형성되는 투명 전도성 막으로 만들어진 보조 용량 전극과 절연층을 통해 보조 용량 전극과 오버랩하는 화소 전극에 의해 구성된다. 보조 용량은 전하를 보유한다. 보조 용량 전극은 화소 전극의 전표면과 대향 배치된다. 투명 전도성 보조 용량 전극은 개구율을 감소시키지 않고 보조 용량은 큰 캐패시턴스를 갖는다. 보조 용량 전극에 인가되는 신호 전압은 선택되지 않은 박막 트랜지스터를 활성화하지 않도록 결정된다. 차광층은 보조 용량 전극 위 또는 아래에 있는 화소 전극 사이에 존재한다. 차광층은 입사광으로부터 박막 트랜지스터, 게이트 라인, 및 드레인 라인을 차단하고 이에 따라 표시된 화상의 콘트라스트 감소를 방지한다. 또한, 열처리를 받고 형성된 반사방지층은 보조 용량 전극과 차광층 사이의 경계부에 배치되며 액정 표시 장치의 화상의 가시도를 보장해주는데에 효과적이다.

Description

전하 유지용 보조 용량을 갖는 액정 표시 장치
본 발명은 액정 표시 장치에 관한 것인데 더 특정하게는 개구율(aperture ratio)을 증가시키기 위해 TFT 기판상에 형성된 차광층을 포함하는 액정 표시 장치에 관한 것이다. 액정 표시 장치는 작고 콤팩트하며 가볍고, 적게 전력을 소비한다는 면에서 이점을 갖고 있다. 액정 표시 장치는 OA 장비, AV 장비 등의 분야에서 실제 사용되고 있다. 특히 스위칭 소자로서 박막 트랜지스터(TFT라고 이후 지칭함)를 사용하는 능동 매트릭스형(active matrix type) 액정 표시 장치는다중화(multiplex) 방식에 따라 100 %의 듀티(duty)비로 정적 구동을 이론적으로는 수행할 수 있으며, 고해상도를 갖는 대형 디스플레이 스크린 상에 AV 동(動) 영상을 나타내기 위해 사용된다.
능동 매트릭스형 액정 표시 장치는 소망 전압이 인가되는 각각의 액정 용량(capacitor)을 투과한 광을 이미지가 포함한다는 것을 특징으로 한다. 각각의 액정 용량은 그 사이에 삽입된 액정층을 갖고 서로 마주보는 한 쌍의 투명 전극을 포함한다. 두개의 투명 전극의 각각은 각각의 투명 기판 위에 형성된다. 두개의 투명 전극 중 하나는 매트릭스 어레이로 배치된 화소 전극으로 기능하고 다른 전극은 모든 투명 기판 상에 연장하는 공통 전극이 된다. 다수의 화소 전극과 공통 전극은 매트릭스 어레이 내의 화소를 구성한다. 화소 전극은 개별적으로 그들의 관련 TFT들에 접속된다. TFT들은 한번에 라인 스캔되고 선택되어 동일 게이트 라인 상의 TFT들이 동시에 온(ON) 되게 한다. 이 동작에 동기화하여 표시 데이타 신호가 TFT들을 통해 화소 전극에 인가된다. 개별 화소와 연관된 액정 용량은 TFT의 오프(OFF) 저항으로 인해 데이타가 그 다음 필드(succeeding field)에서 재기입될 때까지 거기 인가된 전압을 유지한다. 따라서 원하는 전계가 액정 내에 형성된다. 액정층은 정전기적으로는 전기장에 반응하여 그 배향과 광학 특성이 바뀌게 되며 이에 따라 통과하는 광을 변조시킨다. 광 변조는 모든 화소에서 제어되어 화소를 통과하는 광이 합성되도록 한다. 이에 따라 액정 표시 장치 패널 상에 소망하는 이미지를 나타내게 된다.
TFT들이 반도체층 위에 형성된 게이트를 갖는 스태거형(staggered type)일때TFT 기판은 저렴한 가격으로 세가지 마스크를 사용하여 제조할 수 있다. 첨부도면의 제1도가 이러한 종래의 액정 표시 장치 구조를 도시한다. 이런 액정 표시 장치에서 화소 사이에서 비변조된 광을 차단함으로써 콘트라스트비를 증가시키는 블랙 매트릭스가 TFT 기판 위에 형성되었는데 이 블랙 매트릭스는 차광층으로 만들었다. 제2도는 제1도에 도시한 선 1X-1X'을 따라 절취한 액정 표시 장치의 단면도이다. 다음 소자들이 나열된 순서로 기판(10) 상에 적층된다: 서로 겹치는 부분을 갖는 스캔 신호 게이트 라인(17L) 및 데이타 신호 드레인 라인(14L), 게이트 및 드레인 라인(17L 및 14L)에 의해 정의한 영역 내에 있는 화소 전극(14P), 게이트 및 드레인 라인(17L 및 14L)이 겹치는 부분에 가깝게 배치된 차광층(11), 절연층(13), 소스 전극(14S) 및 드레인 전극(14D), a-Si 층(15), 게이트 절연층(16), 게이트 전극(17G), 보조 용량 전극(12)이 화소 전극(14P)의 주변부를 따라 존재하고 이 용량 전극(12)은 기판(10) 위의 화소 전극(14P)과 중첩하며, 용량 전극과 화소 전극 사이에 절연층(13)이 샌드위치된다. 이에 따라 보조 용량을 형성한다.
상기와 같은 TFT 기판과 대향 배치되고 대향기판(20)이라고 부르는 기판(20)이 Cr과 같은 재료로 만들어진 차광층(21)을 포함한다. 차광층(21)은 표시 영역, 즉 개구부를 차단하지 않도록 하는 형태를 갖는다. ITO로 만들어진 공통 전극(22)은 대향 기판(20) 모든 영역에 걸쳐서 연장된다. 또한, 폴리이미드 배향층(23)이 공통 전극(22)의 상부 표면을 덮는다. 액정층(30)은 TFT 기판(10)과 대향 기판 (20)사이에 위치한다.
이런 액정 표시 장치는 보조 용량 전극(12)을 가진 것을 특징으로 하는데 이용량 전극은 보조 용량으로서 기능할 뿐만 아니라 화소 전극(14P)의 주변부를 도포하는 차광층으로 기능한다. 블랙 매트릭스로서 보조 용량 전극(12)은 액정 표시 장치의 개구율을 향상시킨다. 블랙 매트릭스가 공통 전극이 존재하는 대향 기판(20)위에 형성되었다면, 기판(10 및 20)은 그 사이에 비교적 큰 위치차를 갖도록 정렬된다. 이런 경우 블랙 매트릭스는 비변조된 광이 화소 전극 주변에서 빠져나가는 것을 방지하기 위해 5 ㎛에서 10 ㎛ 까지의 정렬 마진(alignment margin)을 가져야 한다. 이는 액정 표시 장치가 감소된 실효 표시 영역과 감소된 개구율을 갖는다는 것을 의미한다. 역으로 블랙 매트릭스가 제1도 및 2도에 도시한 TFT 기판(10) 위에 존재한다면 결합 마진은 2 ㎛에서 3 ㎛에 걸쳐 감소될 수 있으며 따라서 개구율을 향상시킨다.
보조 용량 전극(12)은 TFT 기판(10)의 배면을 통해 TFT의 채널 영역에 입사하는 광을 차단해주는 차광층(11)과 유사하게 Cr과 같은 차광 재료로 만들어진다. 차광층(11) 및 보조 용량(12)은 SiNx와 같은 재료로 만들어진 절연층(13)에 의해 완전히 도포된다. 화소 전극(14P) 및 드레인 라인(14L)은 ITO와 같은 재료로 만들어지며 서로 부분적으로 인접하여 TFT 소스 전극(14S) 및 드레인 전극(14D)을 형성한다. a-Si층(15)은 채널층으로 기능한다. a-Si층(15)과 TFT의 게이트 절연층(16)은 게이트 라인(17L) 아래에 형성된다. 게이트 라인(17L)과 게이트 전극(17G)은 통합화되고 a-Si층(15) 및 게이트 절연층(16)과 유사하게 패턴화된다. 또한 저항을 줄이기 위해 인과 같은 불순물 이온이 도핑된 (N+a-Si) 층이 a-Si층 (15)과 드레인 전극(14D) 사이에 끼워지고, 이에 의해 오믹(ohmic) 특성을 개선한다. 폴리이미드배향층(18)은 TFT, 라인들 및 전극들을 도포하여 액정 분자의 배향을 조절한다. 층(18)은 러빙(rubbing)에 의해 표면 처리된다.
제1도 및 제2도에 도시한 TFT들의 각각은 표시 영역이 감소되도록 하지 않기 위해 화소 전극(14P)의 주변부를 따라 배치된 불투명한 보조 용량 전극(12)을 갖는다. 이 구조는 블랙 매트릭스와 차광형 보조 용량 전극(12)이 동일 영역을 점유하도록 배치함으로써 가능한 한 표시 영역을 넓게 유지할 수 있다는 점에서 효과적이다. 따라서 표시 영역을 가능한 한 넓힐 수 있고, 개구율을 향상시킬 수 있다. 예를 들어 TFT 기판 상의 보조 용량은 표시 영역을 가능한 한 넓게 유지하는 데에 효과적이며 차광층이 대향 기판(20) 위에 존재하는 경우와 비교하여 소정의 캐패시턴스를 가질 수 있다.
앞선 구조에서는 대향 기판 위의 차광층에게 필요한 정렬 마진을 제공하기 위해서 보조 용량 전극(12)이 최소일 때 보조 용량의 캐패시턴스를 증가시키는 것은 실질적으로 불가능하다. 또한 보조 용량 전극(12)을 소정 캐패시턴스를 유지하기에 충분한 만큼 크게 만들어야 한다면 표시 영역을 감소시켜야 한다. 종래 기술에서 개구율을 혁신적으로 증가시키고 동시에 보조 용량의 캐패시턴스를 증가시키는 것은 불가능하다.
프로젝션 TV에 있어서 좋은 고 휘도 표시를 제공하며 강한 입사광에 의해 TFT의 오프(OFF) 저항의 저하로 인한 누설 전류를 방지하기 위해서 액정 표시 장치의 개구율을 가능한 한 증가시키는 것이 필요하다. 또한, 보조 용량의 캐패시턴스를 증가시킴으로써 전압 유지 특성을 유지할 필요가 있다. 따라서, 종래의 액정 표시 장치들은 선행 요건을 만족시키기가 힘들다는 문제점을 갖는다.
본 발명은 개구율을 향상시키고 전하를 유지하기 위한 저장 캐패시턴스를 증가시키며 좋은 화상을 발생시키는 액정 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 이루기 위해 본 발명의 액정 표시 장치는 전하를 유지하기 위한 특성화된 보조 용량을 갖는다. 본 발명의 제1 측면에 따라서 제1 기판 상에는, 매트릭스 어레이로 배치된 다수의 화소 전극, 화소 전극의 열들 사이에 형성된 드레인 라인, 화소 전극의 행들 사이에 형성된 게이트 라인, 각각의 화소 전극에 연결된 소스 전극을 갖는 각각의 박막 트랜지스터, 각각의 드레인 라인에 연결된 드레인 전극, 및 각각의 게이트 라인에 연결된 게이트 전극, 화소 전극 사이에서 광을 차단하는 제1 차광층, 절연층을 통해 화소 전극에 대향하게 위치하고 제1 기판의 거의 모든 영역에서 도포된 투명 전도층으로 만들어진 보조 용량 전극(storage capacitor electrode), 및 화소 전극과 보조 용량 전극이 서로 대향하게 위치한 영역 내에 형성된, 전하를 유지하기 위한 보조 용량이 배치된다.
제2 기판은 제1 및 제2 기판이 서로 대면하는 영역의 거의 전부에 걸쳐서 확장하는 공통 전극을 포함한다.
이 구성에서 보조 용량 전극은 제1 기판의 거의 전 영역에 걸쳐서 도포된 투명 전도막으로 구성된다. 즉, 보조 용량 전극은 화소 전극의 전체 표면과 대향하는 위치에 있다. 따라서, 보조 용량은 큰 캐패시턴스 값을 얻게 된다. 투명한 보조 용량 전극은 개구율에 영향을 끼치지 않는다. 화소 전극 사이에 있는 차광층은 박막 트랜지스터, 게이트라인 및 드레인 라인을 광원 또는 주변(ambient) 광으로부터 차단시켜 준다. 이는 표시된 화상의 콘트라스트 감소를 신뢰성 있게 방지하는 데에 효과적이다.
제1 기판 위의 제1 차광층은 제1 및 제2 기판을 조립할 때의 마진을 최소화할 수 있고 개구율을 증가시킬 수 있다.
제2 기판은 제1 차광층에 상응한 위치에 배치된 제2 차광층을 포함하는데 이 제2 차광층은 제1 차광층의 개구부보다 더 넓은 개구부를 갖는다. 따라서, 제1 및 제2 기판이 그 사이에서 어느 정도의 위치 변화를 겪을 수 밖에 없다 하더라도 개구율이 소망하는 만큼 유지될 수 있다. 또한, 액정층으로 입사하는 광은 회절에 의해 발산하고 통과한다. 따라서, 제1 기판의 개구부를 통해 도착한 광은 제2 기판의 개구부를 통해 효과적으로 인도될 수 있다. 광은 효과적으로 사용될 수 있고 따라서 휘도를 증가시키게 된다.
보조 용량 전극은 주변 에지를 제외한 제1 기판의 거의 전 영역에 걸쳐서 연장된다. 만약, 넓은 기판이 여러가지 전도층을 갖도록 형성되고 제1 기판을 얻기 위해 조각들로 분할된다면 각각의 보조 용량 전극은 제1 기판의 주변 에지로부터 노출되는 것이 방지될 수 있다. 따라서, 액정 표시 장치의 구동 회로 소자와 보조 용량 전극의 단락을 방지할 수 있고, 정전기가 보조 용량 전극을 통해 액정 표시 장치의 표시 영역에 도달하는 것을 방지할 수 있다.
제1 차광층이 보조 용량 전극 위 또는 그 아래에 형성된다. 보조 용량 전극은 인듐(indium)과 주석(tin)의 산화물 합금으로 만들어지고 제1 차광층은 크롬으로 만들어지고 산화 크롬으로 만들어진 반사방지층(anti-reflection layer)은 제1차광층과 보조 용량 전극 사이의 경계부에서 형성된다.
큰 반사율을 갖는 크롬 차광층은 시청자 쪽에 근접 배치되고 액정 표시 장치에 입사하는 주변광은 제1 차광층에 의해 반사되는데 이는 화상을 덜 가시적으로 만든다. 이 문제를 해결하기 위해 낮은 반사율을 갖는 반사방지층이 크롬 차광층위에 형성되고 시청자 쪽에 근접 위치된다. 이는 화상의 가시성(可視性)을 향상시킨다.
반사방지층은 보조 용량 전극과 제1 차광층의 형성 후에 열처리에 의해 형성된다.
다음, 박막 트랜지스터가 선택되지 않았을 때, 박막 트랜지스터의 드레인 및 소스의 양쪽 전위와 보조 용량 전극의 전위 사이의 차가 박막 트랜지스터의 동작 전압 임계값(threshold)과 같거나 작아지도록, 보조 용량 전극에 인가된 보조 용량 신호 전압이 결정된다.
보조 용량 전극 신호의 전압이 공통 전극에 인가된 공통 전극 신호의 전압으로부터 레벨 전이(level-shift)된다.
제1 기판의 거의 전 영역에 연장하는 보조 용량 전극이 선행 신호에 의해 동작한다 하더라도 보조 용량 전극에 인가된 전압은 선택되지 않은 박막 트랜지스터의 동작이 일으키는 누설 전류 발생을 방지한다. 따라서, 비선택 주기 동안 박막 트랜지스터의 감소된 유지 전압으로 인해 화상 품질이 열화되는 것을 방지하는 것이 가능하다.
보조 용량 신호는 단순화된 회로 내에서 공통 전극 신호의 전압 레벨을 전이시킴으로써 만들어진다. 또한 공통 전극과 보조 용량 전극은 서로 다른 전위를 갖는다. 따라서 이들 전극이 단락되어 소정의 화소의 결함이 발생하여도 이런 전극사이의 전위차가 존재한다. 이런 상태에서는 액정을 어느 정도까지 구동하는 것이 가능하다. 따라서 결함성 화소가 보다 덜 나타나도록 하는 것이 가능하다.
액정 표시 장치는: 게이트 라인 아래에 형성되는 절연층과 반도체층; 각각의 화소 전극의 일부분으로서 형성되는 각각의 소스 전극; 각각의 드레인 라인의 일부분으로서 형성되는 각각의 드레인 전극; 소스 전극과 드레인 전극이 서로 인접하게 배치된 영역에 위치하는, 반도체층의 일부분인 채널층; 채널층 위에서 연장되는, 절연층의 일부분인 게이트 절연층; 및 각각의 게이트 라인의 일부분으로 구성되고 게이트 절연층 위에 배치되는 각각의 게이트 전극을 포함하는 것을 특징으로 한다.
보조 용량 전극은 제1 기판의 주변 에지의 근방까지 연장되고 절연층을 통해 입력 단자 전극을 대향하게 위치하고 입력 단자 전극에 인가된 원하는 신호는 보조 용량의 전하를 제어할 수 있다.
앞선 구성은 세가지 마스크와 세가지 포토에칭 공정을 사용하여 제1 기판 위의 여러가지 층을 패턴화하는 것을 가능하게 하는데 이로 인해 제조 비용을 절감할 수 있다.
본 발명은 첨부된 도면을 참조하여 상세하게 설명될 것이다. 본 발명을 제3도 및 제4도에 도시한 제1 실시예를 참조하여 설명한다. 동일 소자들은 동일 참조번호를 가지며 따라서 이에 대한 설명은 생략한다.
제3도는 본 발명에 따른 액정 표시 장치의 TFT 기판의 평면도를 도시한다.제4도는 제3도의 라인 3X-3X'을 따라 절취한 TFT 기판의 단면도이다.
TFT 기판은 다음 순서로 투명 기판(10) 위에 형성된 다음 소자들: 투명 전도성 재료로 만들어진 보조 용량 전극(40); 차광층(42) (또한 블랙 매트릭스로 기능함); 절연층(13); 게이트 라인(17L); 드레인 라인(14L); TFT; 및 TFT에 접속된 화소 전극(14P)을 포함한다.
보조 용량 전극(40)은 TFT 기판(10)의 전체 표면에 걸쳐서 연장된다. 화소 전극(14P)은 게이트 라인(17L) 및 드레인 라인(14L)으로 정의된 영역에 존재하고 절연층(13)을 통해 보조 용량 전극(40) 위에 위치된다. 따라서 화소 전극(14P) 및 보조 용량 전극(40)은 보조 용량을 구성한다. 차광층(42)은 Cr과 같은 재료로 만들어지고 화소 전극(14P)의 주변부와 오버랩된다. 이 실시예에서 차광층(42)은 개구부를 제외한 TFT 기판(10) 위의 모든 곳에 연장되어 있다. 즉, 게이트 라인(17L) 및 드레인 라인(14L)의 아래측까지 연장된다. 차광층(42)은 또한 그곳의 채널 영역을 차단(shield)하기 위해 TFT의 하부까지 연장된다.
액정 표시 장치의 표시 영역에서, 대향 기판(48)은 TFT 기판(46)과의 사이에 끼워져 배치된 액정층을 가지며 TFT 기판(46)과 대향 배치된다. 대향 기판(48)은 종래의 예와 유사한 투명 기판(20), 투명 기판(20) 위의 차광층(21), 차광층(21)을 덮는 공통 전극(22)을 갖는다. 공통 전극(22)은 투명 전도성 재료로 만들어진다. 차광층(21)은 기판(10)의 차광층(42)보다 작은 규모를 갖는다. 환언하면, 대향 기판(48)의 개구부는 기판(10)의 개구부보다 크다.
TFT 기판(46)의 차광층(42) (또한, 블랙 매트릭스로 기능함)은 개구율을 증가시키는 데에 효과적이다. 포토에칭(photoeching)동안 화소 전극(14P) 및 차광층(42)은 마스크를 사용하여 기판(10) 쪽으로 정확히 정렬되고 따라서 화소 전극(14P) 및 차광층(42)이 그 사이에서 최소의 편차를 나타내며 서로 정렬된다. 따라서, 화소 전극(14P)과 차광층(42)의 마진을 최소화하는 것이 가능하다. 또한, 화소 전극(14P) 및 차광층(42)이 서로 오버랩하는 영역을 최소화하는 것이 가능하고 이에 따라 액정 표시 장치의 개구율을 향상시키게 된다.
ITO와 같은 투명 전도성 재료로 만들어진 보조 용량 전극(40)은 기판(10)의 모든 영역에 걸쳐서 연장된다. 따라서, 보조 용량은 화소 전극(14P)만큼 크기 때문에 보조 용량은 큰 캐패시턴스를 갖게 된다. 또한 보조 용량 전극이 종래 기술과는 달리 차광 재료로 만들어지지 않고 표시 영역이 보조 용량 전극(40)에 의해 협소하게 되지 않으므로 개구율이 향상될 수 있다.
투명하며 전도성인 보조 용량 전극(40)은 차광층(42)으로부터 독립적이고 블랙 매트릭스가 TFT 기판(46) 위에 있게 되는 구조에서 개구율을 향상시키는데 효과적이다. 만약 정렬 마진이 종래의 예처럼 좁게 되고, 보조 용량 전극이 화소 전극(14P)과 보다 적게 오버랩한다면, 보조 용량의 캐패시턴스는 감소될 것이다. 그러나, 이 실시예에서 투명 보조 용량 전극(40) 및 차광층(42)은 개별적으로 기판(10) 위에 형성된다. 따라서, 개구율을 향상시키고 또한 보조 용량의 캐패시턴스를 향상시키는 것이 가능해진다.
스태거(stagger)형 TFT 구조는 보조 용량 전극(40)을 갖는 액정 표시 장치에 적합하다. 이러한 구조에서, TFT들의 게이트 라인은 반도체층 위에 배치된다. TFT들이 역 스태거형으로 배치되었을 때, 보조 용량 전극, 차광층, 층간(interlevel) 절연층, 게이트 전극, 게이트 절연층, 반도체층, 소스 및 드레인 전극은 거명된 순서로 기판위에 적층된다. 이런 역 스태거형 구조는 다음 문제를 일으키기 쉽다. 게이트 라인과 게이트 전극이 통합화되었다고 하자. 이런 경우 게이트층이 화소 전극 밑에 있기 때문에 게이트 층과 보조 용량 전극 사이에 기생(parasitic) 캐패시턴스가 발생한다. 이는 TFT들을 선택하는 게이트 신호를 왜곡시킨다. 왜곡된 게이트 신호는 TFT들의 스위치 동작에 직접 영향을 끼친다. 만약 기생 캐패시턴스를 최소화하고 게이트 신호 왜곡을 극복하기 위해서 절연층을 두껍게 한다면 층간 절연층과 게이트 절연층으로 이루어진 보조 용량의 유전체 층이 크게 두꺼워지며 이는 저장 캐패시턴스를 감소시킨다. 그 결과 기판(10)의 전 영역에 걸쳐서 투명한 보조 용량 전극(40)을 형성하는 이점이 상실된다. 반면 게이트 절연층이 TFT들 상에만 존재하도록 패턴화된다면 저장 캐패시턴스는 게이트 절연층의 부재로 인해 증가될 수 있다. 이 경우 제조 공정을 위한 마스크 개수가 증가하고 제조 비용이 상승한다. 또한 TFT와 화소 전극 사이에 큰 높이 차이가 생기며 이는 배향층(18)이 평탄치 않는 표면을 갖도록 한다. 이런 배향층(18)의 평탄하지 않은 표면은 액정 배향을 교란시키며 이로 인해 디스클리네이션(disclination)의 역틸트 도메인(reverse tilt domain)이 생기게 된다.
이 실시예는 Cr과 같은 저저항 재료로 만들어진 차광층(42)이 ITO와 같은 비교적 고저항인 재료로 만든 보조 용량 전극(40) 위에 존재한다는 점에서 특징적이다. 이는 ITO의 고저항을 보상할 뿐만 아니라 보조 용량의 하전 특성 악화를 방지한다. 또한, 보조 용량 전극(40)은 차광층의 에지로 덮지 않음으로써 보조 용량 전극(40)이 파손되는 것을 방지한다.
제5도와 제6도를 참조하여 기판의 한쪽 단부 구성에 대해 설명한다. 제5도는 TFT 기판(40)의 한쪽 단부에 위치하고 신호를 보조 용량 전극(40)에게 전송하기 위해 기능하는 입력 단자 전극(14C)의 구성을 도시한다. 제6도는 액정 표시 장치, 특히 신호 입력부의 단면을 도시하는데 이 단면은 제5도의 라인 5X-5X'을 따라 절취했다.
표시 영역과 마찬가지로, 보조 용량 전극(40), 차광층(42) 및 절연층(13)이 기술한 순서로 기판(10) 위에 형성된다. 입력 단자 전극(14C)은 기판(10)과의 사이에 절연층(13)이 끼워져 삽입되고 기판(10)의 주변부에 근접 위치된다. 제5도에 도시한 바와 같이, 입력 단자 전극(14C)의 일단부, 즉 쉐이드(shaded) 영역이 예를 들어 공통 전극 신호가 인가되는 입력 단자(14T)로 기능한다. 입력 단자 전극(14C)이 보조 용량 전극(40)을 대향하는 영역에 다수의 입력 용량들 IC이 형성된다. 입력 용량 IC는 보조 용량과 직렬로 공통 접속되는데, 보조 용량은 전기적으로 플로팅(floating)인 보조 용량 전극(40) 및 개별 화소 전극(14P)에 의해 구성된다.
보조 용량 전극(40)은 전기적으로 플로팅이기 때문에 전체 전하가 제로가 된다. 따라서, 공통 전극(22)으로의 신호 전압이 입력 단자(14T)을 통해 입력 단자 전극(14C)에 인가될 때, 보조 용량 전극(40)은 입력 용량 IC 부분과 보조 용량 SC 부분으로 전기적으로 분극되고 전하가 보조 용량 전극(40)의 입력 용량 IC 부분에 나타나고 앞선 전하에 대해 반대 극성을 갖는 전하가 보조 용량 전극(40)의 보조용량 SC 부분에 나타난다. 따라서, 보조 용량 전극(40)은 입력 단자 전극(14)에 인가된 전압에 따라서 각각의 화소 전극에 전압을 제공한다. 따라서 컨택 홀을 만들지 않고도 포토에칭 공정에 의해서 보조 용량 전극(40)의 전압을 적절히 제어하고 개별화소의 보조 용량을 작동시키는 것이 가능해진다.
제1 실시예에서, 대항 기판(48)은 광을 효과적으로 이용하기 위해 차광층(21)을 포함한다. 특히, TFT 기판(46)의 차광층들(42) 간을 통과하는 광은 회절되고 비표시 영역으로 산란된다. 전계가 없는 비표시 영역에서는 어떤 광도 변조되지 않으며 화상의 콘트라스트를 낮게 만든다. 이런 문제를 극복하여 비변조된 광을 차단하기 위해 화소 전극 영역과 비교하여 개구부 크기를 아주 작게하는 것이 좋다. 그러나, 그런 방법은 개구율을 크게 낮춘다. 이 실시예에서 차광층(42)이 표시 영역 외의 TFT 기판(40) 위에서 연장할 뿐만 아니라 차광층(42) 보다 좁은 차광층(21)이 차광층(42)에 상응하는 영역의 대향 기판(48) 위에서 연장된다. 회절된 광은 표시 영역으로 인도되고 그곳에서 변조되고 개구부를 통해 나가도록 앞선 차광층(42 및 21) 사이에서 반사된다.
액정층(30)에 존재하는 전계는 공통 전극(22) 쪽으로 표시 전극(14P)으로부터 팬(fan) 모양으로 분산된다. 따라서, 대향 기판(48)의 개구부는 TFT 기판(46)의 개구부보다 크게 되어 작은 회절각을 갖는 광은 차광층(42 및 21) 사이의 공간을 통과할 수 있고 큰 회절각을 갖는 광만이 차단되어 반사되도록 한다. 이런 면에서 제1 실시예는 광을 사용하는 데에 효과적이다.
앞서 말한 액정 표시 장치가 다음에 설명하는 대로 제조된다. 무엇보다도,폭이 수백 ㎛인 금속 마스크가 투명 유리 기판(10)의 주변 단부를 따라 덮는다. ITO는 기판(10) 위에 스퍼터되고 이에 따라 보조 용량 전극(40)으로서 약 500∼1000Å의 두께를 갖고 퇴적되며, 이는 기판(10)의 거의 전 영역에 걸쳐서 연장된다. 일반적으로, 큰 기판이 먼저 제조되고 마지막 제조 단계에서 조각 (TFT 어레이 기판)으로 나뉘어지며 이에 따라 다수의 LCD 패널 (TFT 어레이 기판들)을 획득하게 된다. 금속 마스크는 기판(10) 위에 도포되고 이로 인해 보조 용량 전극(40)이 기판(10)의 주변 단부를 따라 형성되지 않으며 보조 용량 전극(40)은 절단 영역에서 노출되지 않았다. 즉, 보조 용량 전극(40)은 TFT 기판(46)의 절단된 영역까지 연장되지 않으며 LCD 패널의 측면 에지로부터 노출되는 것이 방지된다. 따라서 보조 용량 전극(40)이 TAB(Tape Automated Bonding)과 접촉하여 단락되는 것을 방지할 수 있고 정전기가 LCD 표시 영역에 인가되는 것을 막을 수 있다. 보조 용량 전극(40)을 기판(10)에 대해 아주 정밀하게 정렬시킬 필요는 없기 때문에 보조 용량 전극(40)은 금속 마스크를 사용하여 패턴화될 수 있다.
Cr은 기판(10) 위에 스퍼터되어 약 2900Å의 두께로 퇴적된다. 기판(10)은 이후 포토에칭 공정에 의해 패턴화되고 이에 따라 개구부가 소정 표시 영역에서 형성되고 개구부 이외의 영역은 Cr로 만들어진 차광층(42)에 의해 덮혀진다. 이후, SiO2은 CVD 공정에 의해 기판(10) 위에 7000∼10000Å의 두께로 퇴적되고, 이에 따라 보조 용량 전극(40)과 차광층(42)을 덮기 위해 기판(10)의 전 영역에 걸쳐서 절연층(13)을 형성하게 된다. 보조 용량 전극(40)은 화소 전극(14P)의 아래에 있기 때문에 큰 캐패시턴스를 제공하는 것이 가능해진다. 따라서 절연층(13)은 비교적두껍게 되어 다른 라인들이 보조 용량 전극(40)에 의해 악영향받는 것을 방지해 준다. 즉, 차광층(42)과 드레인 라인(14C) 사이에서 생긴 기생 캐패시턴스, 및 차광층(42)과 게이트 라인(17L) 사이에 생긴 기생 캐패시턴스가 감소될 수 있어서 표시 데이타 신호 및 게이트 신호의 왜곡(distortion)을 방지할 수 있다. 또한, 보조 용량 전극(40)에 접속된 차광층(42) 또는 보조 용량 전극(40)에 인가된 전압으로 인해 TFT들이 오동작을 하게 되는 것을 방지하는 것이 가능해진다.
ITO가 절연층(13) 위에서 약 1000Å 두께를 갖도록 스퍼터된다. ITO 층은 포토에칭 공정에 의해 패턴화되어 다음의 층들; (i) 절연층(13)을 통해 2 ∼ 3㎛ 폭의 주위 에치를 갖고 차광층(42)과 오버랩하는 화소 전극(14P); (ii) 화소 전극(14P)과 함께 통합화된 소스 전극(14S) 및 화소 전극(14P)의 열들 사이에 있는 드레인 라인(14L), (iii) 드레인 라인(14L)과 함께 통합화된 드레인 전극(14D), 및 (iv) 기판(10)단부의 입력 단자 전극(14C)이 동시에 형성된다. ITO를 스퍼터할 때 인과 같은 5족 원소가 부가된 ITO 타깃이 사용된다. 따라서 라인 및 전극 (14L), (14P), (14S) 및 (14C)은 5족 원소를 포함하게 된다.
a-Si층(15)은, 드레인 라인(14L) 및 그 외의 것들을 갖는 기판(10) 위에 플라즈마 CVD 공정을 사용하여 500∼1000Å의 두께를 갖도록 퇴적된다. 이후 SiNx가 플라즈마 CVD 공정을 사용하여 2000 내지 4000Å의 두께로 퇴적되고, 게이트 절연층(16)을 형성한다. 그 후, Al이 스퍼터링 공정에 의해 기판 위에 약4000Å의 두께를 갖도록 퇴적되어 게이트 라인(17L)을 형성한다. a-Si층(15)을 형성하는 동안 ITO층 내에 함유된 인과 같은 재료가 a-Si층(15) 내로 확산되며 이에 따라 (N+(a-Si))층 (15N)이 ITO층과 a-Si층 사이의 경계부에서 형성된다. (N+(a-Si))층(15N)은 CVD 공정에 의해 개별적으로 형성될 수 있다. 이런 경우, 낮은 ITO층은 5족 원소를 함유할 필요가 없다. Al, SiNx, a-Si 및 (N+(a-Si))층의 불필요한 부분들은 동일 마스크를 사용하는 에칭 공정에 의해 제거된다. 따라서, 모두 동일 패턴을 갖는 N+(a-Si)층 (15N), a-Si층(15), 게이트 절연층(16) 및 게이트 전극(17)이 소스 및 드레인 전극(14S 및 14D)상에 적층되어 TFT를 형성하게 된다. a-Si층 (15) 및 SiNx층 (16)이 Al로 만들어진 게이트 라인(17L) 밑에 있게 된다. 이들 모든 소자들이 동일 패턴을 갖게 된다. 또한 폴리이미드로 만들어진 배향층(18)이 이런 층위에 형성되어 TFT 기판(46)을 완성한다.
Cr로 만들어진 차광층(21)은 대향 기판(20) 위에 블랙 매트릭스로서 형성된다. 차광층(21)은 TFT 기판(46)의 개구부에 상응하는 개구부를 가지며 후자의 개구부보다 10 ㎛ 정도 크다. ITO 공통 전극(22)은 차광층(21)을 완전히 덮는다. 결과적으로 폴리이미드의 배향층(23)이 공통 전극(22) 위에 형성되어 대향 기판(48)이 완성된다.
TFT 기판(46)과 대향 기판(48)은 서로 대향되도록 실런트(sealant) (50)에 의해 결합된다. 액정(30)은 이 두 기판들(46과 48) 사이의 공간에 채워져서 단일 액정 표시 장치를 완성한다.
제1 실시예에 따라서, 단지 세가지의 마스크가 TFT 기판을 제조하는 데에 필요한데 이는 제조 비용이 감소된다는 것을 의미한다.
요약하면, 단지 세가지 마스크를 사용하여 제조될 수 있는 액정 표시 장치는 개구율을 증가시킬 뿐만 아니라 보조 용량의 캐패시턴스도 증가시킨다. 이런 액정 표시 장치는 고품위의 화상을 만들어낸다.
제1 실시예의 액정 표시 장치는 프로젝션 TV와 결합하여 사용가능하고, 고휘도 화상을 제공하고 강한 광이 표시 장치 위에 입사할 때에라도 각각의 화소의 전압 유지 특성을 악화시키지 않고서 적합한 화상을 표시한다.
본 발명의 액정 표시 장치가 이후 설명한 대로 구동된다. 제7도는 액정 표시 장치를 구동하기 위해 사용되는 종래 기술에서의 전압 파형을 도시하는데 특히 짝수의 전계의 파형을 도시한다. 제7도에서 Vg는 게이트 전압을 의미하고 Vd는 드레인 전압, Vs는 소스 전압, Vcom은 공통 전극 전압, 및 Vst는 보조 용량 전극 전압을 의미한다. 게이트 전압이 VgH로 상승할 때 TFT는 온(ON) 상태가 된다. 소스 전압 Vs의 레벨이 드레인 전압 Vd의 레벨과 일치하게 된다. 역으로 게이트 전압 Vg가 VgL로 떨어질 때, TFT는 오프(OFF) 상태가 되고 전하를 유지한다. 소스 전압 Vs가 게이트와 소스 사이의 기생 용량에서 게이트 전압 Vg의 강하에 의해 영향받고 △Vs 만큼 하강 전이(Shift)된다. 따라서, 공통 전극 전압 Vcom의 중앙 전압 레벨 Vc는 중앙 전압 레벨 Vc 즉 드레인 전압 Vd의 부호 변화 레벨로부터 △Vs 만큼 하강 전이된다. 이 동작 방법은 라인 반전 구동 방법(line at a time reversing drive)인데 이에 따라 공통 전극 전압 Vcom의 부호가 각각의 스캐닝 사이클에서 반전된다. 게이트 전압 Vg가 VgL인 동안의 주기가 액정 용량에 인가된 전압 Vlc의 유지 주기가 된다. 소스 전압 Vs는 공통 전극 전압 Vcom의 반전에 따라 가변된다. 각각의 화소의 액정 용량에 인가된 유지 전압 Vlc는 일정 레벨로 유지된다. 드레인 전압 Vd의 부호는 각각의 스캐닝 사이클에서 반전된다. 드레인 전압(Vd)의 상승(하강)은 공통 전극 전압 Vcom의 상승(하강)과 반대된다. 드레인 전압 Vd 및 공통 전극 전압 Vcom의 부호는 매 전계마다 반전된다. 액정층(30)에 인가된 전계의 부호는 매 전계마다 반전된다. 따라서, 액정의 품질이 변화되지 않도록 액정층(30)에 DC 전압이 인가되지 않는다. 보조 용량 전극 전압 Vst는 공통 전극 전압 Vcom과 동등하게 된다.
제8도는 액정 표시 장치의 등가 회로를 도시한다. 게이트 전압 Vg를 수신하는 게이트 라인(17L)과 드레인 전압 Vd를 수신하는 드레인 라인(14L)이 서로 교차하도록 배치된다. 각각의 TFT(25)는 게이트 및 드레인 라인(17L 및 14L)의 교차부에 근처에 위치된다. TFT(25)의 소스 전극은 화소 전극(14P)에 접속되는데 이는 액정 용량의 두개의 전극 중 하나로서, 또한 보조 용량 SC의 두개의 전극 중 하나로서 기능한다. 액정 용량 LC와 보조 용량 SC의 다른 전극은 각각 공통 전극(22) 및 보조 용량의 전극(42)이 된다. 이런 전극들 (22 및 42)들은 각각 공통 전극 전압 Vcom 및 보조 용량 전압 Vst를 받게 되는데 이 전압들은 동일 레벨을 갖는다.
그러나, 보조 용량 전극(42)이 기판(10)의 전 영역에 걸쳐서 연장될 때(제4도)이는 게이트 전극으로 기능하며 이에 따라 기생 TFT(26)을 야기한다. 누설 전류는 보조 용량 전극(42)의 필드 효과(field effect)에 의해 TFT의 소스와 드레인 사이에서 발생되고 이는 각각의 화소의 액정 용량 LC의 전하 유지 특성을 감소시키며 콘트라스트 비를 또한 감소시킨다. 제7도에 도시한 것처럼 라인 반전 구동 방법의경우, 또한 드레인 전압 Vd의 부호가 음이고 공통 전극 전압 Vcom의 부호가 양일 경우(즉 주기 A1, A2,...), 게이트 전압 VgH가 인가되는 동안 양으로 하전되는 소스 전압 Vs는 공통 전극 전압 Vcom의 양의 레벨만큼 더 높게 된다. 따라서 이 주기 동안 소스 및 드레인 사이의 전압 Vsd가 보다 커질 뿐만 아니라 보조 용량 전극 전압 Vst와 드레인 전압 Vd의 전위 차이 Vstd가 양이 된다. 따라서 전위차 Vstd가 기생 TFT(26)(제8도)의 동작 레벨을 초과할 때 기생 TFT(26)은 활성이 되고 이에 따라 누설 전류가 소스와 드레인 사이에서 흐르게 된다. 상기 주기 A1, A2,...,가 경과할 때마다 하나의 필드 주기 동안, 소스 전압 Vs의 레벨은 드레인 전압 Vd의 레벨쪽으로 전이하고 액정 용량에 유지된 전압 Vlc는 감소된다.
전압 레벨의 부호가 제7도에 도시한 파형(짝수 필드)과 반대가 되는 홀수 필드에서 기생 TFT(26)은 활성이 되어 누설 전류를 유발하고 소스 전압 Vs를 변화시킨다. 드레인 전압 Vd가 양이고 공통 전극 전압 Vcom이 음인 동안 소스-전압 Vs가 음으로 유지될 때, 소스 전압 Vs는 공통 전극 전압 Vcom의 음의 레벨로 인해 더 낮게 감소되고 드레인 및 소스 전압 사이의 전위차 Vsd는 증가하며 보조 용량 전극 전압 Vst와 소스 전압 Vs의 전위차 Vsts는 양이 된다.
누설 전류가 존재하는 시간 주기는 TFT의 전체 전압 유지 주기의 약 절반에 해당한다. 소스 전압의 상기 전이는 표시하고자 하는 다양한 화상 데이터 신호에 대해 매우 자주 일어난다. 이는 전압 유지비 및 콘트라스트 비를 크게 감소시킨다. 특히 표시 영역 중앙에서 광원으로부터의 광과 주변광이 TFT의 채널 영역으로 기능하는 반도체층(15)에 도달하는 경향을 갖는다. 이는 TFT의 저항을 감소시키고 누설전류를 유발하고 흑색 또는 백색 컬러가 뚜렷이 구별되지 않는, 표시가 회색이 되는 화상 품질 저하를 일으킨다.
상기 문제를 해결하기 위해서는 제4도에 도시한 구조의 액정 표시 장치는 제9도에 도시한 파형을 갖는 전압을 사용하여 바람직하게 작동되어야 한다. 제7도처럼 동일 전압은 동일 문자로 표시된다. 제9도의 구동 방법은 보조 용량 전극 전압 Vst가 공통 전극 전압 Vcom으로부터 레벨 전이된다는 점에서 특징적이다.
공통 전극 전압 Vcom을 Vsf 만큼 하향 전이시킴으로써 얻은 전압 Vst는 보조 용량 전극(42)으로 인가된다. 드레인 전압 Vd가 음이고 공통 전극 전압 Vcom이양일 때, 소스 전압 Vs의 양의 레벨은 공통 전극 전압 Vcom의 양의 레벨에 따라서 더 높게 상승한다. 소스와 드레인 사이의 전압 Vsd가 크게 되는 동안의 이들 주기 A1, A2, ..,에서, 보조 용량 전극 전압 Vst와 드레인 전극 전압 Vd 사이의 전위차 Vstd는 기생 TFT의 임계값을 초과하지 않도록 설계된다. 제10도에 도시한 회로가 이 동작 방법에 사용된다. 공통 전극 신호의 일부분이 공지된 레벨 전이 회로(28)로 입력된다.
제9도를 참조하면, 보조 용량 전극 전압 Vst는 공통 전극 전압 Vcom 보다 특정 레벨 Vst 만큼 낮게 설정된다. 보조 용량의 전극 전압 Vst와 드레인 전압 Vd사이의 최대 전위차 및 Vst와 소스 전압 Vs 사이의 최대 전위차는 제10도에 도시한 기생 TFT(26)의 임계값보다 작도록 설계되어 실질적으로 기생 TFT를 제거한다.
제9도의 짝수 필드에서 보조 용량 전극과 드레인 전극 사이의 Vstd는 기생 TFT(26)(제10도에 도시함)을 동작시키지 않도록 가능한 한 작게 유지해야 한다. 홀수 필드(도시 안됨)에서는 소스 전압 Vs에 대한 보조 용량 전극 전압 Vst의 Vsts가 상기 설명한 것과 같은 비슷한 이유로 가능한 한 작게 유지되어야 한다.
예를 들어 보조 용량 전극의 전압 Vst의 중앙 레벨이 제9도에 도시한 게이트 전압 Vg의 저레벨 VgL과 동일하게 설정될 때 소스 전압 Vs 및 드레인 전압 Vd 양전압에 대한 보조 용량 전극 전압 Vst의 전위차 Vstd는 기생 TFT(26)의 동작 임계값보다 작게 유지되어야 한다. 이는 TFT(25)의 오프(OFF) 저항이 보조 용량 전극(42)의 전계에 의해 감소되는 것을 막아준다. 따라서 소스 전압 Vs가 누설 전류에 의해 전이하는 것을 방지하고 액정 유지 전압 Vlc가 감소되는 것을 방지하는 것이 가능해지고 전압 유지비를 향상시킨다.
게이트 L 전압과 앞선 액정 표시 장치의 광 투과도 사이의 관계는 발명자가 실시한 실험에 기초하여 설명된다. 제11도는 광 투과도 평균을 도시한다. 이 경우 게이트 L 전압은 소정값으로 설정되고 액정 표시 장치는 제9도에 도시한 전압을 인가함으로써 구동된다. 제12도는 액정 표시 장치가 종래 기술에 관련된 제7도에 도시한 바와 같이 전압을 인가함으로써 구동될 때 평균 광 투과도를 도시한다. 이 실험에서 액정 표시 장치는 라인 반전 구동 방법에 의해 구동된다. 보조 용량 전극 전압 Vst는 제9도 및 제7도에 도시한 파형을 갖도록 한다. 드레인 전압 Vd는 실제 구동범위 내에서 최대 진폭 10(V)을 갖는다. 이 상태에서 게이트 L 전압 VgL은 게이트 전압 Vg의 H 및 L 레벨인 VgH 및 VgL 사이로 유지되는 진폭 35(V)를 가지면서 -25(V)에서 0(V)까지 가변한다. 이런 조건에서 광 투과도의 평균치는 정규 백색 모드 액정 표시 장치로부터 유도된다. 이 실험은 주로 광 투과도(T)에 기초하여 TFT들의 오프(OFF) 특성을 액세스하기 위해 행해진다.
제11도 및 제12도를 참조하면 백색점()에 의해 도시된 라인 그래프는 액정 표시 장치의 동작의 초기 상태에서 획득된 실험 결과를 나타내고 검은점()에 의해 도시된 라인 그래프는 액정 표시 장치가 신뢰성 테스트로서 60℃ 및 4백만 룩스(LUX)의 조건 하에서 30분 동안 동작한 후에 획득된 실험 결과를 도시한다.
제11도를 참조하면 게이트 L 전압 VgL이 -7V 또는 그보다 낮을 때 TFT들은 비활성으로 남아 있고 충분히 높은 오프(OFF) 저항을 유지한다. 또한 보조 용량 전극에 의해 야기되는 기생 트랜지스터도 작동되지 않는다. 따라서, TFT들의 오프(OFF) 저항은 높게 유지되고 어떤 누설 전류도 TFT들의 오프(OFF) 주기 동안 발생하지 않는다. 따라서 게이트 전압의 H 레벨 VgH 동안 TFT들의 소스 전극에 가해지는 소스 전압 Vs는 TFT들의 오프(OFF) 주기 동안 유지된다. 액정 표시 장치의 광 투과도 T는 안정하게 유지된다. 이는 액정 표시 장치가 충분히 낮은 광 투과도를 갖도록 하며 블랙 컬러를 나타낼 수 있게 한다.
게이트 L 전압 VgL이 제11도에 도시한 것처럼 -7V까지 점진적으로 상승하면, TFT들의 오프(OFF) 특성은 안정화되지 않고 이는 오프(OFF) 저항을 갑자기 낮춘다. 따라서, TFT들의 온(ON) 주기 동안에 소스 전극에 인가된 소스 전압 Vs는 TFT들의 오프(OFF) 주기 동안 유지될 수 없다. 그 결과, 소스 전압 Vs는 전이되며 어떤 전압도 액정 용량에 인가되지 않는다. 이는 액정 표시 장치의 광 투과도가 상승하도록 유발하며 백색 컬러가 표시되게 한다. 특히, 게이트 L 전압 VgL이 임계값 Vth(이 경우 -7V) 이상인 경우 광 투과도 T는 제11도에 도시한 것에서 볼 수 있듯이 매우 가파르게 변화한다. 또한, 초기 단계로서 상기 신뢰성 테스트가 끝난 후, 이런 양호한 특성이 유지되는 것은 명백하다.
제12도를 참조하면 게이트 L 전압 VgL이 -7V, 즉 오프(OFF) 저항이 변화하는 임계값 이하일 때 기생 트랜지스터가 제7도에 도시한 주기 A1, A2, ... 동안에 보조 용량 전극 전압 Vst에 의해 작동된다. 오프(OFF) 누설 전류는 TFT들에서 발생된다. 따라서 TFT들의 온(ON) 주기 동안 소스 전극에 인가되는 소스 전압 Vs는 각각의 주기 A1, A2 동안 드레인 전압 Vd에 더 가까워지며 안정 상태로 남아 있을 수 없다. 이는 광 투과도 T를 높인다.
제7도에 도시한 구동 방법에 따라서 TFT들의 오프(OFF) 상태는 게이트 L전압 VgL의 레벨에 상관없이 안정되게 유지되지 않으며 누설 전류가 불가피하게 발생한다. 따라서 소스 전극에 인가된 전압은 TFT들의 오프(OFF) 주기 동안 유지되지 않으며 이에 따라 어떤 전압도 액정 용량에 인가되지 않는다. 액정 표시 장치는 광투과도 T의 중간 레벨을 갖고 저품위의 화상을 제공하는 경향이 생긴다. 제12도에서 알 수 있듯이 제7도에 도시한 구동 방법이 채택될 때 게이트 L 전압 VgL은 -25V 이하로 설정되야 하고 게이트 H 전압 VgH는 소정값 이상으로 유지함으로써 최대 콘트라스트 비를 얻게 된다. 그러나, 낮은 게이트 L 전압 VgL은, 게이트 전압 Vg가 큰 진폭을 가져야 하는 것을 필요로 하며, 게이트 전압 VgH는 소정 레벨보다 높게 유지되어야 한다. 따라서, 액정 표시 장치가 더 많은 전력을 소모하는 문제가 생긴다. 신뢰성 테스트 전과 후에 (백색 및 흑색점,에 의해 도시됨)광 투과도는크게 변화한다. 즉, TFT들의 누설 전류는, 동작의 초기 단계(백색점으로 도시됨) 동안의 누설 전류와 비교하면 광 조사 또는 고온(흑색점으로 도시됨) 하에서 크게 증가한다. 그 결과, 소스 전극은 그 전압 유지비를 급격히 감소시킨다. 따라서 게이트 L 전압 VgL이 -7V 또는 그보다 작을 때라도 블랙 컬러를 신뢰성 있게 표시할 수 없다.
보조 용량 전극 전압 Vst가 공통 전극 전압 Vcom에 대해 Vsf만큼 레벨 전이될 때 a-Si층에 대한 보조 용량 전극의 필드 효과를 중화시키는 것이 가능해지고 TFT들의 오프(OFF) 주기 동안 누설 전류를 감소시킨다. 이는 소스 전극 내의 전압 유지비를 향상시킨다. 제11도에 도시한 것처럼 (정규 백색 모드의) 액정 표시 장치의 광 투과도 T는 게이트 L 전압 VgL이 임계값 Vth보다 작게 유지되는 한 저레벨로 신뢰성있게 유지된다. 따라서, 액정 표시 장치는 보다 신뢰성있게 동작할 수 있다. 또한, 제9도의 구동 방법이 채택될 때 탁월한 전압-광 투과도 특성을 갖는 액정 표시 장치를 실현하는 것이 가능해지는데, 이 특성은 게이트 L 전압 VgL이 임계값 Vth와 동등할 때 광 투과도 T가 재빨리 변환하는 것이다. 따라서, 게이트 L 전압 VgL이 비교적 고 레벨로 제11도에 도시한 임계값 Vth보다 약간 낮게 설정될 수 있다. 이는 게이트 전압 Vg의 진폭이 제7도에 도시한 구동 방법과 비교하여 작게 되도록 하며 액정 표시 장치의 전력 소모를 감소시킨다.
화소 전극(14P) 및 보조 용량 전극(42)이 절연층(13)(제4도에 도시됨) 상의 핀 홀에 의해 단락되었을 때도 화상이 악영향받는 것으로부터 보호될 수 있다. 이는 수율 향상을 가져온다. 즉, 이런 두 전극들이 단락되었을 때, 공통 전극 전압Vcom 보다 Vsf만큼 낮아진 보조 용량 전극 전압 Vst가 화소 전극(14P)에 인가된다. 이는 전압 Vsf가 화소의 액정 용량 LC에 인가되는 결과를 낳는다. 따라서, 정규 백색 모드에서 문제되는 화소가 블랙이 되며 이는 점결점이 디스플레이 상에서 두드러지지 않게 만든다.
실시예 2
제2실시예는 제1실시예를 좀 더 개선한 것이다. 제4도에 도시한 액정 표시 장치에서 차광층(42)의 재료가 되는 Cr은 높은 반사도를 갖는다. 광이 외부 광원으로부터 액정 표시 장치로 입사될 때 각각의 화소 전극(14P)의 주변부 주위의 소정의 주변광이 차광층(42)에 의해 반사된다. 이 반사된 광은 화상을 교란시키고 화상 콘트리스트를 감소시키며 저 품위 화상을 생성한다.
표시 장치가 TFT 기판(46)의 측면에서 관측될 때 대향 기판(48)의 측면상의 광원으로부터 오는 광은 (대향 기판(48)의) 차광층(21) 및 (TFT 기판(46)의) 차광층(42)을 대향 배치한 대향 기판(48)의 표면에 의해 차단되거나 반사된다. 그러나, 주 변광이 TFT 기판(46)을 통해 입사될 때 주변광은 차광층을 대향하는 TFT 어레이 기판(46)의 표면에 의해 반사되고 화상은 덜 가시적이 된다.
정규 백색 모드형 액정 표시 장치의 경우(즉, 어떤 전압도 액정 용량에 가해지지 않았을 때 광을 통과시키는 액정 표시 장치), 대향 기판(48)을 통해 입사하는 주변광은 비 화소 영역에서 액정층(30)을 통과한다. 그런 주변광은 Al로 만들어진 게이트 전극(17G) 또는 게이트 라인(17L)(제3도에 도시됨)에 의해 반사되거나 ITO로 만들어진 드레인 라인(14L) 또는 화소 전극(14P)을 통과하며 화소 전극(14P) 또는 드레인 라인(14L)의 밑에 존재하는 차광층(42)에 의해 반사된다. 반사된 광은 대향 기판(48)을 통해 조사되며 화상의 가시성이 떨어지게 한다.
액정 표시 장치가 강한 광원을 갖는 프로젝션 TV 등과 함께 사용될 때 광은 기판 사이에서 반사되고 액정 표시 장치 패널 내에서 산란된다. 그런 경우 산란된 광이 a-Si층(15)을 통해 입사될 때 광기전(photoelectric) 누설 전류가 TFT 내에서 발생되고 각각의 화소의 액정 용량의 전압 유지 특성을 열화시키고 화상의 콘트라스트 비를 낮춘다.
차광층(42)의 반사율을 낮추기 위해서 차광층(42)은 Cr과 CrOx로 만들어지는데 후자는 저 반사율을 갖는다. 특정하게는 높은 차광 성능을 갖는 Cr이 약 1000Å 정도의 층으로 형성되고 Cr층 상에 반사방지기능을 갖는 약 500Å 두께의 CrOx층이 형성된다. CrOx층은 관측자를 마주보는 TFT 기판(46) 위에 존재한다. 이는 화상의 가시도가 Cr 층에 의해 반사된 광으로 인해 저하되는 것을 방지해 준다. 종래의 기술에서 Cr을 스퍼터링할 때 Cr/CrOx와 같은 차광층(42)은 산소를 소정의 시간 주기 동안 챔버내에 주입시킴으로써 형성될 수 있다. 산소가 주입되면 CrOx 층은 형성된다. 그러나 이 방법은 비교적 큰 막 형성 장치 즉 Ar을 챔버내에 주입하는 유닛, 산소를 주입시키기 위한 유닛 및 산소 주입 유닛을 제어하는 유닛을 요구한다. 이 방법은 시간이 많이 소모되며 비용이 많이 든다.
차광층(42)은 질화염 세륨 암모늄 및 질화염 또는 과염소(perchloric) 산의 혼합물내에서 Cr/CrOx를 에칭하여 패턴화된다. 그러나, Cr과 CrOx는 서로 다른 에칭 속도를 가지며 CrOx는 낮은 에칭속도를 갖는다. 따라서, CrOx는 잘못 에칭될 경향이 있다. 임의의 잔여 CrOx는 표시 영역 위에서 검은 점으로 나타날 것이고 이는 표시 화상의 품질을 열화시킨다. 이 문제를 해결하기 위해 에칭 시간이 충분히 길어야 한다. 연장된 에칭 주기는 생산량이 감소되는 것을 의미한다.
제2 실시예에서 저 반사율을 갖는 차광층은 다음과 같이 형성된다. 본 실시예의 대향 기판은 제4도에 도시한 것과 유사하게 구성되며 TFT 기판은 제3도에 도시한 것과 유사한 프로파일을 갖는다. 이 TFT 기판은 제13도에 도시한 단면을 갖는데, 이 단면은 제3도의 라인 3X-3X'을 따라 절취한 한 화소 영역의 단면도이다.
제13도를 참조하면 보조 용량 전극(40)은 투명기판(10)의 전 영역에 걸쳐서 연장하며 차광 영역에서 Cr로 만들어진 차광층(42)을 갖는다. CrOx로 만들어진 반사방지층(52)은 차광층(42)과 보조 용량 전극(40) 사이의 경계부에 삽입된다. CrOx는 저 반사율을 갖는다.
보조 용량 전극(40)은 제1 실시예에서 행한 바와 같이 금속 마스크를 사용하여 ITO 스퍼터링 공정에 의해 형성된다. 스퍼터링 공정은 인듐 타깃과 주석(tin)타깃을 갖는 챔버 내에서 수행된다. 금속 마스크는 압력 0.75 pa 및 온도 285℃에서 기판(10)의 주변부 영역에 도포된다. Ar 가스가 200 sccm의 플로우 레이트(flow rate)로 주입되고 O2가스가 2.0 sccm의 플로우 레이트로 주입된다. 따라서, 1400Å의 두께를 갖는 ITO 층이 기판(10) 위에 형성된다.
차광층(42)을 얻기 위해 Cr은 스퍼터되고 포토에칭된다. 스퍼터링은 0.40 pa 압력에서 200℃의 온도로 Cr 타켓을 포함하는 챔버 내에서 수행된다. 이 상태에서1.30 kw의 DC가 방전되어 전계를 형성하고 Ar 가스가 80 sccm의 플로우 레이트로 주입된다. 따라서, Cr층은 보조 용량 전극(40) 위에서 약2000Å의 두께로 형성된다.
차광층(42)과 보조 용량 전극(40) 사이에 삽입된 CrOx층(52)은 ITO층 및 Cr층을 베이킹(baking)하기 위해 형성된다. 특히, ITO층을 마스크하고 Cr층을 패턴화한 후에 기판(10)이 반시간 동안 400℃의 온도에 남겨진다. Cr은 ITO 내의 산소에 의해 산화되고 이에 따라 ITO 및 Cr 층의 경계부에서 CrOx 박막을 형성한다.
베이킹 공정 후에 SiO2로 만들어진 절연층(13)이 CVD 공정에 의해 형성되어 차광층(42)과 보조 용량 전극(40)을 전체적으로 도포한다. 이후 다음에 열거한 층들: 제6도에 도시한 것과 비슷한 드레인 라인(14L), 드레인 전극(14D), 화소 전극(14P), 소스 전극(14S) 및 입력 단자 전극(14C)이 제1 실시예와 유사하게 동일 ITO층을 사용하여 동시에 형성된다. 또한, N+(a-Si)층(15N), a-Si층(15), 게이트 절연층(16) 및 게이트 라인과 함께 통합화된 게이트 전극(17G)이 화소 전극 행(row) 사이 및 소스 및 드레인 전극(14S 및 17D)을 마주보는 영역에서 동일 패턴으로 형성된다. 각각의 TFT는 소스 및 드레인 전극(14S 및 14D)을 마주보는 영역에서 구성된다.
제14도는 제2 실시예의 Cr 및 ITO 층의 경계부에서 베이킹 공정에 의해 형성된 CrOx층의 반사율(a), 종래 기술처럼 산소를 주입하면서 Cr층을 퇴적시킨 CrOx의 반사율(b), 및 Cr층의 반사율(c)을 도시한 그래프이다. 제14도에서 파장은 400 mm내지 800 nm이다. 제14도에서 알 수 있듯이 단일 Cr층은 약 60%의 반사율(C)을 갖는데 이는 표시될 화상에 악영향을 끼친다. 종래의 CrOx층은 가시도 범위 내에서 20% 또는 그보다 더 낮게 억제되는 반사율(b)를 가지며 좋은 화상 가시성을 보장한다. (a)와 (b)를 비교하면 본 발명의 CrOx 층은 종래의 CrOx 층보다 더 안정된 특성을 가진다. 이는 본 발명의 막 형성 방법이, 산소를 주입시켜 Cr이 스퍼터되는 종래의 방법으로 생성되는 것과 비교하면 저 반사율과 작은 파장 의존성을 갖는 층을 생성할 수 있다는 것을 의미한다.
제2 실시예에서 TFT 기판의 아래 측면으로부터 도착하는 반사를 막기 위해 반사방지층(52)이 차광층(42) 밑에 존재한다. 따라서, 기판(10)의 측면 상의 차광층(42)이 반사시킨 광에 의해 영향받지 않고서 화상을 볼 수 있다. 관측자를 마주보는 위치에 있는 TFT 어레이 기판을 갖는 액정 표시 장치가 좋은 가시도를 갖는 화상을 제공할 수 있다.
본 액정 표시 장치는 다음의 것: ITO로 만들어진 보조 용량의 전극(40); 및 베이킹 공정에 의해 차광층(42) 위에 형성된 CrOx층들을 제1 실시예의 액정 표시 장치에 부가함으로써 획득될 수 있다. 따라서, 어떤 특정한 스퍼터링 장치도 CrOx 및 Cr 층을 형성하기 위해 요구되지 않는다. 또한, CrOx 층을 에칭하기 위해 주기를 길게 할 필요도 없다. 따라서, 액정 표시 장치는 생산량을 줄이지 않고서 절감된 비용으로 제조할 수 있다.
제3 실시예
제3 실시예는 제2 실시예의 변형이다. 제1 실시예의 TFT 기판에서 Cr로 만들어진 차광층(54)은 투명 기판(10)의 차광 영역(제3도에 도시함) 위에 형성될 수 있다. 그 후 ITO로 만들어진 보조 용량 전극(51)이 제15도에 도시한 것처럼 차광층(54)과 기판(10) 전 영역에 걸쳐서 형성된다.
차광층(54)의 반사로 인해 화상의 가시성이 감소되는 것을 방지하기 위해 반사방지층으로서의 CrOx층(56)이 차광층(54)과 보조 용량 전극(51)(제16도에 도시함)사이의 경계부에서 형성된다. 또한, 제2 실시예에서 설명한 것처럼 베이킹 공정에 의해 CrOx층(51)이 형성되는 것이 바람직하다.
특히, 차광층(54)을 형성하기 위해 Cr이 기판(10) 위에서 스퍼터되고 포토에칭된다. 스퍼터링은 Cr 타켓을 갖는 챔버 내에서 0.40 pa의 압력과 200℃의 온도에서 전계를 형성하는 1.30 kw DC를 방전함으로써 수행된다. 이 상태에서 Ar 가스는 80 sccm의 플로우 레이트로 주입된다. 차광층(54)은 약 2000Å의 두께로 형성되고 이후 제3도의 쉐이드 영역으로 도시한 것처럼 포토에칭된다.
다음, 보조 용량 전극(51)이 ITO를 스퍼터링함으로써 차광층(54) 및 기판(10) 위에서 형성된다. 스퍼터링 조건은 제2 실시예의 것과 동일하다. 따라서 ITO 보조 용량의 전극(51)은 약 1400Å의 두께로 형성된다.
보조 용량 전극(51)을 형성한 후에 기판(10)은 400℃에서 반시간 동안 베이킹되며 이에 따라 Cr과 ITO층 사이의 경계부에서 CrOx층(56)을 얻게 된다.
CrOx층(56)은 제14도의 곡선(a)로 도시한 것처럼 제2 실시예의 CrOx층(52)과 비슷한 저 반사율을 갖는다. 본 실시예의 CrOx층(56)은, 산소를 주입시키면서 Cr을 스퍼터링함으로써 형성된 CrOx 층과 비교할 때 저반사율과 작은 파장 의존성을 갖는다.
CrOx 반사방지층(56)이 제3 실시예에서 차광층(54) 위에 존재하므로 TFT 어레이 기판 즉 도시 안된 대향 기판을 통해 입사된 광의 반사를 방지하는 것이 가능하다. 따라서, 정규 백색 모드에서 대향 기판을 통해 TFT 기판의 쉐이드된 영역으로 입사되는 주변광이 ITO로 만들어진 드레인 라인(14C)을 통과하여 차광층(54)에 의해 반사되고 동일 경로를 따라 회귀하는 것을 막을 수 있다. 따라서, 표시된 화상은 반사된 광에 의해 교란되지 않는다. 대향 기판이 관측자를 마주하도록 설치되었기 때문에 제3 실시예는 고 화질의 화상을 제공할 수 있는 다이렉트 뷰잉형(direct viewing type) 액정 표시 장치를 제공하는 데에 효과적이다.
또한, 광은 두개의 기판 사이에서 반사되지 않으며 표시 패널 내에서 산란되지 않는다. 따라서, 산란된 광이 TFT의 채널 영역인 a-Si층(15)에 도달하는 것, TFT에 누설 전류가 발생하는 것 및 각각의 화소 내의 액정 용량의 전압 유지 기능이 감소하여 화상의 콘트라스트가 저하되는 것과 같은 문제들이 해결된다. 이러한 액정 표시 장치는 강한 광을 사용하는 프로젝션 TV에 사용될 수 있다.
본 실시예의 액정 표시 장치는 Cr 패턴화 공정 및 ITO층 형성 공정 후에 베이킹 공정을 더하는 것만으로 제조된다. 다른 말로 하면 CrOx 층을 형성하기 위해서 스퍼터링을 수행하는 어떤 특정 유닛도 필요하지 않으며 이는 제조 비용의 절감을 낳는다.
제1도는 종래의 액정 표시 장치에서 사용되는 TFT 기판의 구성을 도시한 개략도.
제2도는 제1도의 라인 1X-1X'을 따라 절취한 액정 표시 장치의 단면도.
제3도는 본 발명의 제1 실시예에 따른 액정 표시 장치에 사용된 TFT 기판의 구성을 도시한 개략도.
제4도는 제3도의 라인 3X-3X'을 따라 절취한 액정 표시 장치의 단면도.
제5도는 제3도의 TFT 기판의 일단부의 구성을 도시한 개략도.
제6도는 제5도의 라인 5X-5X'을 따라 절취한 액정 표시 장치의 단면도.
제7도는 종래의 액정 표시 장치를 구동하기 위해 인가된 전압 파형을 도시한 도면.
제8도는 종래의 액정 표시 장치의 등가 회로를 도시한 도면.
제9도는 본 발명에 따른 액정 표시 장치를 구동하기 위해 인가된 전압 파형을 도시한 도면.
제10도는 제9도에 도시한 전압을 인가함으로써 액정 표시 장치를 구동하는 등가 회로를 도시한 도면.
제11도는 액정 표시 장치가 본 발명의 방법에 따라서 구동되었을 때 게이트전압의 낮은 레벨과 광 투과도 사이의 관계를 도시한 그래프.
제12도는 종래의 액정 표시 장치가 구동되었을 때 게이트 전압의 낮은 레벨과 광 투과도 사이의 관계를 도시한 그래프.
제13도는 제2 실시예에 따른 액정 표시 장치 내의 TFT 기판의 단면도.
제14도는 CrOx 층 및 Cr층의 반사율(reflectance)을 도시한 그래프.
제15도는 제1 실시예의 TFT 기판의 변형예의 단면도.
제16도는 제3 실시예에 따른 액정 표시 장치 TFT 기판의 단면도.
도면의 주요 부분에 대한 부호의 설명
10, 20 : TFT 기판 13 : 절연층
14L : 드레인 라인 14P : 화소 전극
40 : 보조 용량 전극 21, 42 : 차광층

Claims (12)

  1. 제1 기판과, 제1 기판에 액정층을 끼워서 대향 배치되는 제2 기판을 갖는 액정 표시 장치에 있어서,
    상기 제1 기판 상에는,
    복수의 화소 전극과,
    상기 화소 전극에, 층간 절연막을 끼워서 대향 배치된 보조 용량 전극과,
    상기 화소 전극과 상기 보조 용량 전극과의 대향 영역에 형성된 전하 유지용 보조 용량과,
    상기 화소 전극 사이를 차광하는 제1 차광층
    이 설치되고,
    상기 제2 기판의 제1 기판과의 대향면의 거의 전면(全面)에는 공통 전극이 설치되고,
    상기 보조 용량 전극은 상기 제1 기판 상의 거의 전면에 형성된 투명 전극에 의해 구성되어 있는 것을 특징으로 하는 액정 표시 장치.
  2. 제1 기판과, 제1 기판에 액정층을 끼워서 대향 배치되는 제2 기판을 갖는 액정 표시 장치에 있어서,
    상기 제1 기판 상에는,
    복수의 화소 전극과,
    상기 화소 전극에, 층간 절연막을 끼워서 대향 배치된 보조 용량 전극과,
    상기 화소 전극과 상기 보조 용량 전극과의 대향 영역에 형성된 전하 유지용 보조 용량과,
    상기 화소 전극 사이를 차광하는 제1 차광층
    이 설치되고,
    상기 제2 기판의 제1 기판과의 대향면에는, 상기 복수의 화소 전극 모두에 대향하는 1개의 공통 전극이 설치되고,
    상기 보조 용량 전극은, 상기 복수의 화소 전극 모두에 대향하도록 형성된, 제1 기판 상의 1개의 투명 전극에 의해 구성되어 있는 것을 특징으로 하는 액정 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 기판 상에는,
    상기 화소 전극의 열(列)들 사이에 형성된 드레인 라인과,
    상기 화소 전극의 행(行)들 사이에 형성된 게이트 라인과,
    상기 화소 전극에 접속된 소스 전극과, 상기 드레인 라인에 접속된 드레인 전극과, 상기 게이트 라인에 접속된 게이트 전극을 갖는 박막 트랜지스터
    를 포함하는 것을 특징으로 하는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 제2 기판 상에는, 상기 제1 차광층에 대응하는 위치에 제2 차광층이 형성되고,
    상기 제2 차광층은, 상기 제1 차광층에 의해 형성되는 개구부보다도 넓은 개구부를 갖고 있는 특징으로 하는 액정 표시 장치.
  5. 제3항에 있어서,
    각각의 보조 용량 전극은 상기 제1 기판의 주변 단부를 제외하고 상기 제1 기판의 거의 전 영역에 걸쳐서 형성되는 것을 특징으로 하는 액정 표시 장치.
  6. 제3항에 있어서,
    상기 제1 차광층은 상기 보조 용량 전극 위 또는 아래에 형성되는 것을 특징으로 하는 액정 표시 장치.
  7. 제6항에 있어서,
    상기 보조 용량 전극은 인듐과 주석의 산화물 합금으로 형성되고, 상기 제1 차광층은 크롬으로 형성되며, 크롬 산화물로 이루어진 반사방지층(anti-reflection layer)이 상기 제1 차광층과 상기 보조 용량 전극 사이의 경계부에 형성되는 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 반사방지층은 상기 보조 용량 전극과 상기 제1 차광층의 형성 후의 열처리에 의해 형성되는 것을 특징으로 하는 액정 표시 장치.
  9. 제3항에 있어서,
    상기 박막 트랜지스터가 선택되지 않았을 때, 상기 박막 트랜지스터의 드레인 및 소스 전극의 전위와 상기 보조 용량 전극의 전위의 차이가 상기 박막 트랜지스터의 동작 전압의 임계값(threshold)보다 작게 되도록, 상기 보조 용량 전극에 인가되는 보조 용량 신호의 전압이 결정되는 것을 특징으로 하는 액정 표시 장치.
  10. 제9항에 있어서,
    상기 보조 용량 전극 신호의 전압은 공통 전극에 인가된 공통 전극 신호의 전압으로부터 레벨 전이(level-shift)되는 것을 특징으로 하는 액정 표시 장치.
  11. 제3항에 있어서,
    절연층과 반도체층이 상기 게이트 라인 아래에 형성되고,
    각각의 소스 전극은 각각의 화소 전극의 일부분에 의해 구성되고,
    각각의 드레인 전극은 각각의 드레인 라인의 일부분에 의해 구성되고,
    반도체층의 일부분인 채널층은 상기 소스 전극과 상기 드레인 전극이 서로 인접하게 놓여있는 영역에 위치하고,
    절연층의 일부분인 게이트 절연층은 상기 채널층 위에 연장되며,
    각각의 게이트 전극은 각각의 게이트 라인의 일부분에 의해 구성되고 상기 게이트 절연층 위에 배치되며,
    상기 게이트 라인, 상기 절연층, 및 상기 반도체층은 동일하게 패턴화되는 것을 특징으로 하는 액정 표시 장치.
  12. 제11항에 있어서,
    상기 보조 용량 전극은 상기 제1 기판의 단부의 주변으로 연장되고 절연층을 통해 입력 단자 전극과 오버랩(overlap)되며, 상기 입력 단자 전극에 인가되는 원하는 신호는 보조 용량의 전압을 제어할 수 있는 것을 특징으로 하는 액정 표시 장치.
KR1019950032763A 1994-09-30 1995-09-29 전하유지용보조용량을갖는액정표시장치 KR100447768B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP23748394A JPH08101400A (ja) 1994-09-30 1994-09-30 液晶表示装置
JP94-237483 1994-09-30
JP29689494A JPH08152612A (ja) 1994-11-30 1994-11-30 液晶表示装置
JP94-296894 1994-11-30
JP94-306553 1994-12-09
JP30655394A JPH08160453A (ja) 1994-12-09 1994-12-09 液晶表示装置
JP30655094A JP3378678B2 (ja) 1994-12-09 1994-12-09 液晶表示装置
JP94-306550 1994-12-09

Publications (2)

Publication Number Publication Date
KR960011529A KR960011529A (ko) 1996-04-20
KR100447768B1 true KR100447768B1 (ko) 2005-01-31

Family

ID=27477697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032763A KR100447768B1 (ko) 1994-09-30 1995-09-29 전하유지용보조용량을갖는액정표시장치

Country Status (3)

Country Link
US (1) US5724107A (ko)
KR (1) KR100447768B1 (ko)
TW (1) TW347477B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802460B1 (ko) * 2005-06-13 2008-02-14 미쓰비시덴키 가부시키가이샤 반투과형 액정표시장치
KR101130202B1 (ko) * 2009-02-18 2012-03-30 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ?ｌｃｄ 어레이 기판 및 그 제조 방법

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW317629B (ko) * 1995-11-01 1997-10-11 Samsung Electronics Co Ltd
EP0797182A1 (en) * 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
JP2734444B2 (ja) * 1996-03-22 1998-03-30 日本電気株式会社 液晶表示装置
JP3468986B2 (ja) * 1996-04-16 2003-11-25 株式会社半導体エネルギー研究所 アクティブマトリクス回路および表示装置
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
US6831623B2 (en) 1996-10-22 2004-12-14 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
JP3716580B2 (ja) 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
US6198153B1 (en) * 1997-04-21 2001-03-06 Lsi Logic Corporation Capacitors with silicized polysilicon shielding in digital CMOS process
JP3966614B2 (ja) 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
GB9803764D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000022162A (ja) * 1998-07-06 2000-01-21 Advanced Display Inc 液晶表示装置の製法
JP2000075280A (ja) * 1998-08-28 2000-03-14 Sony Corp 液晶表示装置
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100292049B1 (ko) * 1999-04-15 2001-06-01 구본준, 론 위라하디락사 액정표시장치
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
KR100638525B1 (ko) * 1999-11-15 2006-10-25 엘지.필립스 엘시디 주식회사 컬러 액정표시장치용 어레이기판 제조방법
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
KR100367009B1 (ko) * 2000-05-19 2003-01-09 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 ｌｃｄ의 구조
KR100433208B1 (ko) * 2000-12-22 2004-05-27 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100776509B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4646420B2 (ja) * 2001-02-28 2011-03-09 三菱電機株式会社 薄膜トランジスタアレイ基板およびそれを用いた表示装置
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
KR100838185B1 (ko) * 2001-09-24 2008-06-13 엘지디스플레이 주식회사 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
JP3669351B2 (ja) * 2001-10-04 2005-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2003207794A (ja) * 2002-01-11 2003-07-25 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR100746283B1 (ko) * 2002-01-25 2007-08-03 삼성전자주식회사 액정표시장치
TW550531B (en) * 2002-02-07 2003-09-01 Chi Mei Optoelectronics Corp Pixel driving device of liquid crystal display
TWI282475B (en) * 2002-07-26 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display device
US6774459B2 (en) * 2002-08-13 2004-08-10 Micron Technology, Inc. Capacitor layout technique for reduction of fixed pattern noise in a CMOS sensor
TWI300508B (en) * 2003-01-13 2008-09-01 Toppoly Optoelectronics Corp Liquid crystal display
US7250930B2 (en) * 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
US7012583B2 (en) * 2003-02-07 2006-03-14 Shimadzu Corporation Apparatus and method for testing pixels of flat panel display
TWI226712B (en) * 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
JP4844027B2 (ja) * 2004-07-16 2011-12-21 カシオ計算機株式会社 垂直配向型の液晶表示素子
CN101604087A (zh) * 2004-09-30 2009-12-16 卡西欧计算机株式会社 垂直取向型有源矩阵液晶显示元件
US20060066791A1 (en) * 2004-09-30 2006-03-30 Casio Computer Co., Ltd. Vertical alignment active matrix liquid crystal display device
TWI290649B (en) * 2004-11-29 2007-12-01 Casio Computer Co Ltd Vertical alignment active matrix liquid crystal display device
US8068200B2 (en) * 2004-12-24 2011-11-29 Casio Computer Co., Ltd. Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions
JP2007058172A (ja) * 2005-07-28 2007-03-08 Mitsubishi Electric Corp 遮光膜付き基板、カラーフィルタ基板及びこれらの製造方法、並びに遮光膜付き基板を備えた表示装置。
TWI340607B (en) * 2005-08-12 2011-04-11 Au Optronics Corp Organic electroluminescent display panel and fabricating method thereof
US20070229744A1 (en) * 2006-03-29 2007-10-04 Casio Computer Co., Ltd. Vertically aligned liquid crystal display device
JP4297505B2 (ja) * 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
TWI332646B (en) * 2007-04-03 2010-11-01 Au Optronics Corp Lcd and driving method thereof
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
US8179490B2 (en) * 2009-06-12 2012-05-15 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
US8471973B2 (en) * 2009-06-12 2013-06-25 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
KR101438989B1 (ko) * 2010-05-27 2014-09-05 도판 인사츠 가부시키가이샤 액정 표시 장치용 기판 및 액정 표시 장치
KR20120071961A (ko) * 2010-12-23 2012-07-03 삼성모바일디스플레이주식회사 평판표시장치
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101961427B1 (ko) * 2012-10-29 2019-03-25 삼성디스플레이 주식회사 액정 표시 장치 및 이를 제조하는 방법
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9599869B2 (en) 2013-01-23 2017-03-21 Samsung Display Co., Ltd. Display apparatus
KR20140118027A (ko) * 2013-03-28 2014-10-08 삼성디스플레이 주식회사 액정표시장치
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR20140146873A (ko) * 2013-06-18 2014-12-29 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI521498B (zh) * 2014-02-17 2016-02-11 友達光電股份有限公司 畫素電路及其驅動方法
KR102296073B1 (ko) * 2015-01-06 2021-08-31 삼성디스플레이 주식회사 액정 표시 장치
KR20170115133A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 액정 표시 장치
JP6779709B2 (ja) * 2016-08-26 2020-11-04 株式会社ジャパンディスプレイ 表示装置
TWI653621B (zh) 2017-07-05 2019-03-11 友達光電股份有限公司 畫素電路與採用其之顯示面板
TWI666859B (zh) 2017-12-29 2019-07-21 新唐科技股份有限公司 電壓保持電路及使用其之電子裝置
KR20220063448A (ko) * 2020-11-10 2022-05-17 엘지디스플레이 주식회사 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263020A (ja) * 1988-08-30 1990-03-02 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0490513A (ja) * 1990-08-03 1992-03-24 Casio Comput Co Ltd 液晶表示素子
JPH04331924A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd 液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
JPS59232385A (ja) * 1983-06-15 1984-12-27 株式会社東芝 アクテイブマトリクス型表示装置
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
JPS60120321A (ja) * 1983-12-02 1985-06-27 Matsushita Electric Ind Co Ltd カラ−液晶表示装置
JPH0697317B2 (ja) * 1984-04-11 1994-11-30 ホシデン株式会社 液晶表示器
JPS60227235A (ja) * 1984-04-26 1985-11-12 Canon Inc 画像形成装置
JPS614018A (ja) * 1984-06-18 1986-01-09 Canon Inc 表示装置および表示方法
JPS6280626A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 液晶表示素子
US5283566A (en) * 1988-04-06 1994-02-01 Hitachi, Ltd. Plane display
JPH02228629A (ja) * 1989-02-28 1990-09-11 Sharp Corp 液晶表示装置
JP2884782B2 (ja) * 1991-01-21 1999-04-19 松下電器産業株式会社 液晶パネルおよびそれを用いた液晶投写型テレビ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263020A (ja) * 1988-08-30 1990-03-02 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0490513A (ja) * 1990-08-03 1992-03-24 Casio Comput Co Ltd 液晶表示素子
JPH04331924A (ja) * 1991-05-07 1992-11-19 Sanyo Electric Co Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802460B1 (ko) * 2005-06-13 2008-02-14 미쓰비시덴키 가부시키가이샤 반투과형 액정표시장치
KR101130202B1 (ko) * 2009-02-18 2012-03-30 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ?ｌｃｄ 어레이 기판 및 그 제조 방법
US8879014B2 (en) 2009-02-18 2014-11-04 Beijing Boe Optoelectronics Technology Co., Ltd. TFT-LCD array substrate manufacturing method

Also Published As

Publication number Publication date
KR960011529A (ko) 1996-04-20
US5724107A (en) 1998-03-03
TW347477B (en) 1998-12-11

Similar Documents

Publication Publication Date Title
KR100447768B1 (ko) 전하유지용보조용량을갖는액정표시장치
KR100498255B1 (ko) 액정표시장치 및 그 제조방법
US5608556A (en) Liquid crystal display having orientation control electrodes for controlling liquid crystal orientation
JP4402280B2 (ja) 液晶表示装置
US6262784B1 (en) Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
US7450210B2 (en) TFT active matrix liquid crystal display devices
KR0170452B1 (ko) 액티브 매트릭스형 표시소자 및 그 제조방법
US5469025A (en) Fault tolerant active matrix display device
KR100780714B1 (ko) 액정 표시장치
KR20030078795A (ko) 횡전계방식 액정표시장치
KR19980018480A (ko) 액정표시장치
RU2488152C2 (ru) Подложка активной матрицы, жидкокристаллическая панель, модуль жидкокристаллического дисплея, жидкокристаллическое устройство отображения и телевизионный приемник
JP2000039626A (ja) アクティブマトリクス型液晶表示装置
KR20100061123A (ko) 액정 표시 장치
JP3205155B2 (ja) 液晶表示装置
US7932961B2 (en) Liquid crystal display device having light blocking line disposed on same layer as gate line
US5954559A (en) Color filter structure and method of making
JPH1070277A (ja) 薄膜トランジスタ
EP0482737B1 (en) Active matrix display device
US20020012088A1 (en) Liquid crystal device, projection type display apparatus, and electronic apparatus
US7542115B2 (en) Semi-transmissive liquid crystal display panel
JPH08101400A (ja) 液晶表示装置
JP2784027B2 (ja) 液晶表示装置
KR100627107B1 (ko) 멀티 도메인 액정표시소자 및 그 제조방법
JP3427664B2 (ja) 横電界方式アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030228

Effective date: 20040625

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee