JP2003140166A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003140166A JP2003140166A JP2001334256A JP2001334256A JP2003140166A JP 2003140166 A JP2003140166 A JP 2003140166A JP 2001334256 A JP2001334256 A JP 2001334256A JP 2001334256 A JP2001334256 A JP 2001334256A JP 2003140166 A JP2003140166 A JP 2003140166A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- gate signal
- signal lines
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 画素電極の形成の際に、その異物等の存在が
原因でパターンどおりに形成されない不都合を解消す
る。 【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とが形成され、これら各信号線に囲ま
れた各領域に、ゲート信号線からの走査信号によって作
動する薄膜トランジスタと、この薄膜トランジスタを介
してドレイン信号線からの映像信号が供給される画素電
極を備え、前記画素電極は前記ドレイン信号線を被って
形成される絶縁膜の上層に形成され、前記絶縁膜は少な
くとも前記画素電極と隣接する部分において前記ドレイ
ン信号線を露出させる開口部が形成されている。
原因でパターンどおりに形成されない不都合を解消す
る。 【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とが形成され、これら各信号線に囲ま
れた各領域に、ゲート信号線からの走査信号によって作
動する薄膜トランジスタと、この薄膜トランジスタを介
してドレイン信号線からの映像信号が供給される画素電
極を備え、前記画素電極は前記ドレイン信号線を被って
形成される絶縁膜の上層に形成され、前記絶縁膜は少な
くとも前記画素電極と隣接する部分において前記ドレイ
ン信号線を露出させる開口部が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、アクティブマトリクス型と称される液晶表示
装置に関する。
り、特に、アクティブマトリクス型と称される液晶表示
装置に関する。
【０００２】
【従来の技術】アクティブマトリクス型の液晶表示装置
は、液晶を介して対向配置される各基板のうち一方の基
板の液晶側の面に、並設された複数のゲート信号線とこ
れらゲート信号線と交差して並設される複数のドレイン
信号線とが形成され、これら各信号線で囲まれた領域を
画素領域としている。
は、液晶を介して対向配置される各基板のうち一方の基
板の液晶側の面に、並設された複数のゲート信号線とこ
れらゲート信号線と交差して並設される複数のドレイン
信号線とが形成され、これら各信号線で囲まれた領域を
画素領域としている。
【０００３】各画素領域にはゲート信号線からの走査信
号によって作動される薄膜トランジスタと、この薄膜ト
ランジスタを介してドレイン信号線からの映像信号が供
給される画素電極とが形成されている。
号によって作動される薄膜トランジスタと、この薄膜ト
ランジスタを介してドレイン信号線からの映像信号が供
給される画素電極とが形成されている。
【０００４】この画素電極は、画素領域の周辺を除く中
央の大部分を占めて形成される透光性の導電層から構成
され、他方の基板の液晶側の面に各画素領域に共通に形
成された透光性の導電層からなる対向電極との間に電界
を発生させるように構成されている。
央の大部分を占めて形成される透光性の導電層から構成
され、他方の基板の液晶側の面に各画素領域に共通に形
成された透光性の導電層からなる対向電極との間に電界
を発生させるように構成されている。
【０００５】そして、一方の基板上の前記各信号線、薄
膜トランジスタ、画素電極等は、それらを構成する材料
層にフォトリソグラフィ技術による選択エッチングをす
ることにより形成され、このようにしてパターン化され
た各材料層は該基板上で積層された状態で形成される。
膜トランジスタ、画素電極等は、それらを構成する材料
層にフォトリソグラフィ技術による選択エッチングをす
ることにより形成され、このようにしてパターン化され
た各材料層は該基板上で積層された状態で形成される。
【０００６】また、このような構成において、一方の基
板上に形成される各材料層のうちで画素電極を構成する
材料層を他の材料層よりも最上の層として形成し、配向
膜を介して液晶に対向させた構成のものが知られてい
る。
板上に形成される各材料層のうちで画素電極を構成する
材料層を他の材料層よりも最上の層として形成し、配向
膜を介して液晶に対向させた構成のものが知られてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示装置において、画素電極を形成
する際に、その異物等の存在が原因でパターンどおりに
形成されず、隣接する画素領域の画素電極とショートし
てしまうということが指摘されるに至っている。
うに構成された液晶表示装置において、画素電極を形成
する際に、その異物等の存在が原因でパターンどおりに
形成されず、隣接する画素領域の画素電極とショートし
てしまうということが指摘されるに至っている。
【０００８】近年、液晶表示装置の高精細化にともな
い、隣接する画素領域の各画素電極との離間距離が小さ
くなり、上述した不都合が複数の個所において生じる場
合がある。また、隣接する画素電極どおしがショートし
ないまでも、ドレイン信号線上にまで延在されて形成さ
れた場合、該ドレイン信号線との容量によって該画素電
極の電位が変化してしまうという不都合が生じる。
い、隣接する画素領域の各画素電極との離間距離が小さ
くなり、上述した不都合が複数の個所において生じる場
合がある。また、隣接する画素電極どおしがショートし
ないまでも、ドレイン信号線上にまで延在されて形成さ
れた場合、該ドレイン信号線との容量によって該画素電
極の電位が変化してしまうという不都合が生じる。
【０００９】本発明は、このような事情に基づいてなさ
れたもので、その目的は、画素電極の形成の際に、その
異物等の存在が原因でパターンどおりに形成されない不
都合を解消する液晶表示装置を提供することにある。
れたもので、その目的は、画素電極の形成の際に、その
異物等の存在が原因でパターンどおりに形成されない不
都合を解消する液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】手段１．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される画素電極を備
え、前記画素電極は前記ドレイン信号線を被って形成さ
れる絶縁膜の上層に形成され、前記絶縁膜は少なくとも
前記画素電極と隣接する部分において前記ドレイン信号
線を露出させる開口部が形成されていることを特徴とす
るものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される画素電極を備
え、前記画素電極は前記ドレイン信号線を被って形成さ
れる絶縁膜の上層に形成され、前記絶縁膜は少なくとも
前記画素電極と隣接する部分において前記ドレイン信号
線を露出させる開口部が形成されていることを特徴とす
るものである。
【００１２】手段２．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される透光性の酸化
物導電体からなる画素電極を備え、前記画素電極は前記
ドレイン信号線を被って形成される絶縁膜の上層に形成
され、前記絶縁膜は少なくとも前記画素電極と隣接する
部分において前記ドレイン信号線を露出させる開口部が
形成されていることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される透光性の酸化
物導電体からなる画素電極を備え、前記画素電極は前記
ドレイン信号線を被って形成される絶縁膜の上層に形成
され、前記絶縁膜は少なくとも前記画素電極と隣接する
部分において前記ドレイン信号線を露出させる開口部が
形成されていることを特徴とするものである。
【００１３】手段３．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とで囲まれた各画素領域に、ゲート信号線か
らの走査信号によって作動する薄膜トランジスタと、こ
の薄膜トランジスタを介してドレイン信号線からの映像
信号が供給される透光性の画素電極を備えるとともに、
前記各基板のうち他方の基板の液晶側の面に各画素領域
に共通な透光性の対向電極を備え、前記画素電極は前記
ドレイン信号線を被って形成される絶縁膜の上層に形成
され、前記絶縁膜は少なくとも前記画素電極と隣接する
部分において前記ドレイン信号線を露出させる開口部が
形成されていることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とで囲まれた各画素領域に、ゲート信号線か
らの走査信号によって作動する薄膜トランジスタと、こ
の薄膜トランジスタを介してドレイン信号線からの映像
信号が供給される透光性の画素電極を備えるとともに、
前記各基板のうち他方の基板の液晶側の面に各画素領域
に共通な透光性の対向電極を備え、前記画素電極は前記
ドレイン信号線を被って形成される絶縁膜の上層に形成
され、前記絶縁膜は少なくとも前記画素電極と隣接する
部分において前記ドレイン信号線を露出させる開口部が
形成されていることを特徴とするものである。
【００１４】手段４．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される画素電極を備
え、前記画素電極は前記ゲート信号線および前記ドレイ
ン信号線をそれぞれ被って形成される絶縁膜の上層に形
成され、前記絶縁膜は少なくとも前記画素電極と隣接す
る部分において前記ゲート信号線を露出させる開口部が
形成されていることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される画素電極を備
え、前記画素電極は前記ゲート信号線および前記ドレイ
ン信号線をそれぞれ被って形成される絶縁膜の上層に形
成され、前記絶縁膜は少なくとも前記画素電極と隣接す
る部分において前記ゲート信号線を露出させる開口部が
形成されていることを特徴とするものである。
【００１５】手段５．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される透光性の酸化
物導電体からなる画素電極を備え、前記画素電極は前記
ゲート信号線および前記ドレイン信号線をそれぞれ被っ
て形成される絶縁膜の上層に形成され、前記絶縁膜は少
なくとも前記画素電極と隣接する部分において前記ゲー
ト信号線を露出させる開口部が形成されていることを特
徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とが形成され、これら各信号線に囲まれた各
領域に、ゲート信号線からの走査信号によって作動する
薄膜トランジスタと、この薄膜トランジスタを介してド
レイン信号線からの映像信号が供給される透光性の酸化
物導電体からなる画素電極を備え、前記画素電極は前記
ゲート信号線および前記ドレイン信号線をそれぞれ被っ
て形成される絶縁膜の上層に形成され、前記絶縁膜は少
なくとも前記画素電極と隣接する部分において前記ゲー
ト信号線を露出させる開口部が形成されていることを特
徴とするものである。
【００１６】手段６．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とで囲まれた各画素領域に、ゲート信号線か
らの走査信号によって作動する薄膜トランジスタと、こ
の薄膜トランジスタを介してドレイン信号線からの映像
信号が供給される透光性の画素電極を備えるとともに、
前記各基板のうち他方の基板の液晶側の面に各画素領域
に共通な透光性の対向電極を備え、前記画素電極は前記
ゲート信号線および前記ドレイン信号線をそれぞれ被っ
て形成される絶縁膜の上層に形成され、前記絶縁膜は少
なくとも前記画素電極と隣接する部分において前記ゲー
ト信号線を露出させる開口部が形成されていることを特
徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設される複数のゲート信号線
とこれらゲート信号線に交差して並設される複数のドレ
イン信号線とで囲まれた各画素領域に、ゲート信号線か
らの走査信号によって作動する薄膜トランジスタと、こ
の薄膜トランジスタを介してドレイン信号線からの映像
信号が供給される透光性の画素電極を備えるとともに、
前記各基板のうち他方の基板の液晶側の面に各画素領域
に共通な透光性の対向電極を備え、前記画素電極は前記
ゲート信号線および前記ドレイン信号線をそれぞれ被っ
て形成される絶縁膜の上層に形成され、前記絶縁膜は少
なくとも前記画素電極と隣接する部分において前記ゲー
ト信号線を露出させる開口部が形成されていることを特
徴とするものである。
【００１７】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。 実施例１． 《等価回路》図２は本発明による液晶表示装置の一実施
例を示す等価回路図である。図２は等価回路であるが、
実際の幾何学的配置に対応させて描いている。
の実施例を図面を用いて説明をする。 実施例１． 《等価回路》図２は本発明による液晶表示装置の一実施
例を示す等価回路図である。図２は等価回路であるが、
実際の幾何学的配置に対応させて描いている。
【００１８】図２において、液晶を介して互いに対向配
置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該
液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板
ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入され
ている。シール材ＳＬによって囲まれた前記一方の透明
基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ
方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ
方向に並設されたドレイン信号線ＤＬとが形成されてい
る。
置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該
液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板
ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入され
ている。シール材ＳＬによって囲まれた前記一方の透明
基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ
方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ
方向に並設されたドレイン信号線ＤＬとが形成されてい
る。
【００１９】各ゲート信号線ＧＬと各ドレイン信号線Ｄ
Ｌとで囲まれた領域は画素領域を構成するとともに、こ
れら各画素領域のマトリクス状の集合体は液晶表示部Ａ
Ｒを構成するようになっている。
Ｌとで囲まれた領域は画素領域を構成するとともに、こ
れら各画素領域のマトリクス状の集合体は液晶表示部Ａ
Ｒを構成するようになっている。
【００２０】各画素領域には、その片側のゲート信号線
ＧＬからの走査信号によって作動される薄膜トランジス
タＴＦＴと、この薄膜トランジスタＴＦＴを介して片側
のドレイン信号線ＤＬからの映像信号が供給される画素
電極ＰＸが形成されている。
ＧＬからの走査信号によって作動される薄膜トランジス
タＴＦＴと、この薄膜トランジスタＴＦＴを介して片側
のドレイン信号線ＤＬからの映像信号が供給される画素
電極ＰＸが形成されている。
【００２１】この画素電極ＰＸは、他方の透明基板ＳＵ
Ｂ２の液晶側の面に各画素領域に共通に形成された対向
電極ＣＴとの間に電界を発生させ、この電界によって液
晶の光透過率を制御させるようになっている。
Ｂ２の液晶側の面に各画素領域に共通に形成された対向
電極ＣＴとの間に電界を発生させ、この電界によって液
晶の光透過率を制御させるようになっている。
【００２２】前記ゲート信号線ＧＬのそれぞれの一端は
前記シール材ＳＬを超えて延在され、その延在端は垂直
走査駆動回路Ｖの出力端子が接続される端子ＧＬＴを構
成するようになっている。また、前記垂直走査駆動回路
Ｖの入力端子は液晶表示パネルの外部に配置されたプリ
ント基板からの信号が入力されるようになっている。
前記シール材ＳＬを超えて延在され、その延在端は垂直
走査駆動回路Ｖの出力端子が接続される端子ＧＬＴを構
成するようになっている。また、前記垂直走査駆動回路
Ｖの入力端子は液晶表示パネルの外部に配置されたプリ
ント基板からの信号が入力されるようになっている。
【００２３】垂直走査駆動回路Ｖは複数個の半導体装置
からなり、互いに隣接する複数のゲート信号線ＧＬどお
しがグループ化され、これら各グループ毎に一個の半導
体装置があてがわれるようになっている。
からなり、互いに隣接する複数のゲート信号線ＧＬどお
しがグループ化され、これら各グループ毎に一個の半導
体装置があてがわれるようになっている。
【００２４】同様に、前記ドレイン信号線ＤＬのそれぞ
れの一端は前記シール材ＳＬを超えて延在され、その延
在端は映像信号駆動回路Ｈｅの出力端子が接続される端
子ＤＬＴを構成するようになっている。また、前記映像
信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に
配置されたプリント基板からの信号が入力されるように
なっている。
れの一端は前記シール材ＳＬを超えて延在され、その延
在端は映像信号駆動回路Ｈｅの出力端子が接続される端
子ＤＬＴを構成するようになっている。また、前記映像
信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に
配置されたプリント基板からの信号が入力されるように
なっている。
【００２５】この映像信号駆動回路Ｈｅも複数個の半導
体装置からなり、互いに隣接する複数のドレイン信号線
ＤＬどおしがグループ化され、これら各グループ毎に一
個の半導体装置があてがわれるようになっている。
体装置からなり、互いに隣接する複数のドレイン信号線
ＤＬどおしがグループ化され、これら各グループ毎に一
個の半導体装置があてがわれるようになっている。
【００２６】前記各ゲート信号線ＧＬは、垂直走査回路
Ｖからの走査信号によって、その一つが順次選択される
ようになっている。また、前記各ドレイン信号線ＤＬの
それぞれには、映像信号駆動回路Ｈｅによって、前記ゲ
ート信号線ＧＬの選択のタイミングに合わせて映像信号
が供給されるようになっている。
Ｖからの走査信号によって、その一つが順次選択される
ようになっている。また、前記各ドレイン信号線ＤＬの
それぞれには、映像信号駆動回路Ｈｅによって、前記ゲ
ート信号線ＧＬの選択のタイミングに合わせて映像信号
が供給されるようになっている。
【００２７】なお、この実施例では、前記液晶は画素電
極ＰＸと対向電極ＣＴとの間に電界が印加されていない
際には、その表示が白色となるいわゆるノーマリホワイ
トモードのものを用いている。
極ＰＸと対向電極ＣＴとの間に電界が印加されていない
際には、その表示が白色となるいわゆるノーマリホワイ
トモードのものを用いている。
【００２８】《透明基板ＳＵＢ１側の画素の構成》図３
は、透明基板ＳＵＢ１の液晶側の面の上記画素領域の一
実施例を示す平面図である。また、図３のＩ−Ｉ線にお
ける断面図を図１に、IV−IV線における断面図を図４
に、Ｖ−Ｖ線における断面図を図５に示している。
は、透明基板ＳＵＢ１の液晶側の面の上記画素領域の一
実施例を示す平面図である。また、図３のＩ−Ｉ線にお
ける断面図を図１に、IV−IV線における断面図を図４
に、Ｖ−Ｖ線における断面図を図５に示している。
【００２９】透明基板ＳＵＢ１の液晶側の面に、まず、
ｘ方向に延在しｙ方向に並設される一対のゲート信号線
ＧＬが形成されている。これらゲート信号線ＧＬは後述
の一対のドレイン信号線ＤＬとともに矩形状の領域を囲
むようになっており、この領域を画素領域として構成す
るようになっている。
ｘ方向に延在しｙ方向に並設される一対のゲート信号線
ＧＬが形成されている。これらゲート信号線ＧＬは後述
の一対のドレイン信号線ＤＬとともに矩形状の領域を囲
むようになっており、この領域を画素領域として構成す
るようになっている。
【００３０】また、該ゲート信号線ＧＬの形成の際に同
時に形成される遮光膜ＳＨＬが該ゲート信号線ＧＬの材
料と同一の材料で形成されている。この遮光膜ＳＨＬは
後述のドレイン信号線ＤＬに近接され、該ドレイン信号
線ＤＬと平行して延在するようにして形成されている。
時に形成される遮光膜ＳＨＬが該ゲート信号線ＧＬの材
料と同一の材料で形成されている。この遮光膜ＳＨＬは
後述のドレイン信号線ＤＬに近接され、該ドレイン信号
線ＤＬと平行して延在するようにして形成されている。
【００３１】この遮光膜ＳＨＬは該透明基板ＳＵＢ１と
液晶を介して対向配置される他の透明基板ＳＵＢ２の液
晶側の面に形成されるブラックマトリクスＢＭととも
に、二重遮光するものであり、透明基板ＳＵＢ１に対す
る透明基板ＳＵＢ２の合わせずれに裕度をもたせるよう
にしている。
液晶を介して対向配置される他の透明基板ＳＵＢ２の液
晶側の面に形成されるブラックマトリクスＢＭととも
に、二重遮光するものであり、透明基板ＳＵＢ１に対す
る透明基板ＳＵＢ２の合わせずれに裕度をもたせるよう
にしている。
【００３２】このようにゲート信号線ＧＬおよび遮光膜
ＳＨＬが形成された透明基板ＳＵＢ１の表面にはたとえ
ばＳｉＮからなる絶縁膜ＧＩ（図１、図４、図５参照）
が該ゲート信号線ＧＬおよび遮光膜ＳＨＬをも被って形
成されている。
ＳＨＬが形成された透明基板ＳＵＢ１の表面にはたとえ
ばＳｉＮからなる絶縁膜ＧＩ（図１、図４、図５参照）
が該ゲート信号線ＧＬおよび遮光膜ＳＨＬをも被って形
成されている。
【００３３】この絶縁膜ＧＩは、後述のドレイン信号線
ＤＬの形成領域においては前記ゲート信号線ＧＬに対す
る層間絶縁膜としての機能を、後述の薄膜トランジスタ
ＴＦＴの形成領域においてはそのゲート絶縁膜としての
機能を、後述の容量素子Ｃａｄｄの形成領域においては
その誘電体膜の一部としての機能を有するようになって
いる。
ＤＬの形成領域においては前記ゲート信号線ＧＬに対す
る層間絶縁膜としての機能を、後述の薄膜トランジスタ
ＴＦＴの形成領域においてはそのゲート絶縁膜としての
機能を、後述の容量素子Ｃａｄｄの形成領域においては
その誘電体膜の一部としての機能を有するようになって
いる。
【００３４】そして、この絶縁膜ＧＩの表面であって、
前記ゲート信号線ＧＬの一部に重畳するようにしてたと
えばアモルファスＳｉからなる半導体層ＡＳが形成され
ている。この半導体層ＡＳは、薄膜トランジスタＴＦＴ
のそれであって、その上面にドレイン電極ＳＤ１および
ソース電極ＳＤ２を形成することにより、ゲート信号線
ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型
トランジスタを構成することができる。
前記ゲート信号線ＧＬの一部に重畳するようにしてたと
えばアモルファスＳｉからなる半導体層ＡＳが形成され
ている。この半導体層ＡＳは、薄膜トランジスタＴＦＴ
のそれであって、その上面にドレイン電極ＳＤ１および
ソース電極ＳＤ２を形成することにより、ゲート信号線
ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型
トランジスタを構成することができる。
【００３５】ここで、前記ドイレン電極ＳＤ１およびソ
ース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時
に形成されるようになっている。すなわち、ｙ方向に延
在されｘ方向に並設されるドレイン信号線ＤＬが形成さ
れ、その一部が前記半導体層ＡＳの上面にまで延在され
てドレイン電極ＳＤ１が形成され、また、このドレイン
電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だ
け離間されてソース電極ＳＤ２が形成されている。
ース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時
に形成されるようになっている。すなわち、ｙ方向に延
在されｘ方向に並設されるドレイン信号線ＤＬが形成さ
れ、その一部が前記半導体層ＡＳの上面にまで延在され
てドレイン電極ＳＤ１が形成され、また、このドレイン
電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だ
け離間されてソース電極ＳＤ２が形成されている。
【００３６】このソース電極ＳＤ２は半導体層ＡＳ面か
ら画素領域側の絶縁膜ＧＩの上面に至るまで若干延在さ
れ、後述の画素電極ＰＸとの接続を図るためのコンタク
ト部ＣＮが形成されている。
ら画素領域側の絶縁膜ＧＩの上面に至るまで若干延在さ
れ、後述の画素電極ＰＸとの接続を図るためのコンタク
ト部ＣＮが形成されている。
【００３７】なお、半導体層ＡＳとドレイン電極ＳＤ１
およびソース電極ＳＤ２との界面には高濃度の不純物が
ドープされた薄い層が形成され、この層はコンタクト層
として機能するようになっている。
およびソース電極ＳＤ２との界面には高濃度の不純物が
ドープされた薄い層が形成され、この層はコンタクト層
として機能するようになっている。
【００３８】このように薄膜トランジスタＴＦＴ、ドイ
レン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電
極ＳＤ２が形成された透明基板ＳＵＢ１の表面にはたと
えばＳｉＮからなる保護膜ＰＳＶ（図１、図４、図５参
照）が形成されている。この保護膜ＰＳＶは前記薄膜ト
ランジスタＴＦＴの液晶との直接の接触を回避する層
で、該薄膜トランジスタＴＦＴの特性劣化を防止せんと
するようになっている。
レン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電
極ＳＤ２が形成された透明基板ＳＵＢ１の表面にはたと
えばＳｉＮからなる保護膜ＰＳＶ（図１、図４、図５参
照）が形成されている。この保護膜ＰＳＶは前記薄膜ト
ランジスタＴＦＴの液晶との直接の接触を回避する層
で、該薄膜トランジスタＴＦＴの特性劣化を防止せんと
するようになっている。
【００３９】ここで、この保護膜ＰＳＶは、図１に示す
ように、ドレイン信号線ＤＬを被う部分において開口部
ＨＬが形成され、この開口部ＨＬから該ドレイン信号線
ＤＬが露出するようにして形成されている。この開口部
ＨＬは、この実施例では図３に示すように、ドレイン信
号線ＤＬに沿って形成されｙ方向に隣接する各画素領域
の間の領域、換言すればゲート信号線ＧＬの形成領域に
も形成されている。
ように、ドレイン信号線ＤＬを被う部分において開口部
ＨＬが形成され、この開口部ＨＬから該ドレイン信号線
ＤＬが露出するようにして形成されている。この開口部
ＨＬは、この実施例では図３に示すように、ドレイン信
号線ＤＬに沿って形成されｙ方向に隣接する各画素領域
の間の領域、換言すればゲート信号線ＧＬの形成領域に
も形成されている。
【００４０】しかし、他の実施例として、前記開口部Ｈ
Ｌは各画素領域ごとにそれぞれ形成され、ゲート信号線
ＧＬの形成領域には形成されていなくてもよい。これに
より、各画素領域の画素電極ＰＸのｙ方向に平行な各辺
の近傍には保護膜ＰＳＶの凹陥部が形成され、この凹陥
部にはドレイン信号線ＤＬが露出していることになる。
この開口部ＨＬの存在による効果は以下に詳述する。
Ｌは各画素領域ごとにそれぞれ形成され、ゲート信号線
ＧＬの形成領域には形成されていなくてもよい。これに
より、各画素領域の画素電極ＰＸのｙ方向に平行な各辺
の近傍には保護膜ＰＳＶの凹陥部が形成され、この凹陥
部にはドレイン信号線ＤＬが露出していることになる。
この開口部ＨＬの存在による効果は以下に詳述する。
【００４１】保護膜ＰＳＶの上面には画素電極ＰＸが形
成されている。この画素電極ＰＸはたとえばＩＴＯ（In
dium-Tin-Oxide）膜からなる透光性の導電膜から構成さ
れている。この画素電極ＰＸは、薄膜トランジスタＴＦ
Ｔの形成領域を回避し、かつ画素領域の周辺を除いて大
部分を占めるようにして形成されている。そして、その
一部が前記保護膜ＰＳＶに形成されたコンタクトホール
を通して薄膜トランジスタＴＦＴのソース電極ＳＤ２に
接続された前記コンタクト部ＣＮに電気的に接続されて
いる。
成されている。この画素電極ＰＸはたとえばＩＴＯ（In
dium-Tin-Oxide）膜からなる透光性の導電膜から構成さ
れている。この画素電極ＰＸは、薄膜トランジスタＴＦ
Ｔの形成領域を回避し、かつ画素領域の周辺を除いて大
部分を占めるようにして形成されている。そして、その
一部が前記保護膜ＰＳＶに形成されたコンタクトホール
を通して薄膜トランジスタＴＦＴのソース電極ＳＤ２に
接続された前記コンタクト部ＣＮに電気的に接続されて
いる。
【００４２】さらに、画素電極ＰＸはこれに接続される
前記薄膜トランジスタＴＦＴを駆動するゲート信号線Ｇ
Ｌとは異なる他の隣接するゲート信号線ＧＬの上方に至
るまで延在されて、該他のゲート信号線ＧＬと重畳する
部分を形成している。この部分において、画素電極ＰＸ
と他のゲート信号線ＧＬとの間に前記絶縁膜ＧＩおよび
保護膜ＰＳＶを誘電体膜とする容量素子Ｃａｄｄが形成
されるようになっている。この容量素子Ｃａｄｄは、た
とえば画素電極ＰＸに供給された映像信号を比較的長く
蓄積させる等の機能をもたせるようになっている。
前記薄膜トランジスタＴＦＴを駆動するゲート信号線Ｇ
Ｌとは異なる他の隣接するゲート信号線ＧＬの上方に至
るまで延在されて、該他のゲート信号線ＧＬと重畳する
部分を形成している。この部分において、画素電極ＰＸ
と他のゲート信号線ＧＬとの間に前記絶縁膜ＧＩおよび
保護膜ＰＳＶを誘電体膜とする容量素子Ｃａｄｄが形成
されるようになっている。この容量素子Ｃａｄｄは、た
とえば画素電極ＰＸに供給された映像信号を比較的長く
蓄積させる等の機能をもたせるようになっている。
【００４３】そして、このように画素電極ＰＸが形成さ
れた透明基板ＳＵＢ１の上面には該画素電極ＰＸをも被
って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲ
Ｉ１は液晶と直接に当接する膜で、その表面に形成され
たラビングによって該液晶の分子の初期配向方向を決定
づけるようになっている。
れた透明基板ＳＵＢ１の上面には該画素電極ＰＸをも被
って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲ
Ｉ１は液晶と直接に当接する膜で、その表面に形成され
たラビングによって該液晶の分子の初期配向方向を決定
づけるようになっている。
【００４４】このように構成された液晶表示装置は、図
６（ａ）に示すように、画素電極ＰＸの形成において、
その異物等の存在が原因でパターンどおりに形成され
ず、ドレイン信号線ＤＬの上方まで延在されて形成され
た場合、図６（ａ）のｂ−ｂ線における断面図である図
６（ｂ）に示すように、保護膜ＰＳＶに形成された前記
開口部を通して該ドレイン信号線ＤＬとショートするこ
とになる。
６（ａ）に示すように、画素電極ＰＸの形成において、
その異物等の存在が原因でパターンどおりに形成され
ず、ドレイン信号線ＤＬの上方まで延在されて形成され
た場合、図６（ａ）のｂ−ｂ線における断面図である図
６（ｂ）に示すように、保護膜ＰＳＶに形成された前記
開口部を通して該ドレイン信号線ＤＬとショートするこ
とになる。
【００４５】そして、前記液晶は画素電極ＰＸと対向電
極ＣＴとの間に電界が発生していない場合に白表示され
るいわゆるノーマリホワイトモードのものを用いている
ため、前記画素領域の画素電極ＰＸには常時映像信号が
供給されることになるから、いわゆる黒点欠陥として表
示され、それ以上の欠陥に及ぶようなことはなくなる。
極ＣＴとの間に電界が発生していない場合に白表示され
るいわゆるノーマリホワイトモードのものを用いている
ため、前記画素領域の画素電極ＰＸには常時映像信号が
供給されることになるから、いわゆる黒点欠陥として表
示され、それ以上の欠陥に及ぶようなことはなくなる。
【００４６】ここで、黒点欠陥は輝点欠陥に比較してそ
の目視は目立ち難いという性質を有する。また、上述し
た構成により、ドレイン信号線ＤＬは配向膜ＯＲＩ１を
介して液晶と対向することになり、これにより液晶への
汚染あるいはドレイン信号線ＤＬの腐食等の憂いがある
が、試作をした段階では特に問題となることはないこと
が判明した。
の目視は目立ち難いという性質を有する。また、上述し
た構成により、ドレイン信号線ＤＬは配向膜ＯＲＩ１を
介して液晶と対向することになり、これにより液晶への
汚染あるいはドレイン信号線ＤＬの腐食等の憂いがある
が、試作をした段階では特に問題となることはないこと
が判明した。
【００４７】《透明基板ＳＵＢ２側の画素の構成》透明
基板ＳＵＢ１の液晶側の面には、その各画素領域を画す
るようにしてブラックマトリクスが形成されている。す
なわち、少なくとも液晶表示部に形成されたブラックマ
トリクスは各画素領域の周辺部を残す領域に開口が形成
されたパターンをなし、これにより表示のコントラスト
の向上を図っている。
基板ＳＵＢ１の液晶側の面には、その各画素領域を画す
るようにしてブラックマトリクスが形成されている。す
なわち、少なくとも液晶表示部に形成されたブラックマ
トリクスは各画素領域の周辺部を残す領域に開口が形成
されたパターンをなし、これにより表示のコントラスト
の向上を図っている。
【００４８】また、このブラックマトリクスは透明基板
ＳＵＢ１側の薄膜トランジスタＴＦＴを充分被うように
して形成され、該薄膜トランジスタＴＦＴへの外来光の
照射を妨げることによって該薄膜トランジスタＴＦＴの
特性劣化を回避するようになっている。
ＳＵＢ１側の薄膜トランジスタＴＦＴを充分被うように
して形成され、該薄膜トランジスタＴＦＴへの外来光の
照射を妨げることによって該薄膜トランジスタＴＦＴの
特性劣化を回避するようになっている。
【００４９】ブラックマトリクスが形成された透明基板
の面には該ブラックマトリクスの開口を被ってカラーフ
ィルタが形成されている。このカラーフィルタはたとえ
ば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色のフィルタから
なり、ｙ方向に並設される各画素領域群にたとえば赤色
のフィルタが共通に形成され、該画素領域群にｘ方向に
順次隣接する画素領域群に共通に赤（Ｒ）色、緑（Ｇ）
色、青（Ｂ）色、赤（Ｒ）色、……、というような配列
で形成されている。これら各フィルタはその色に対応す
る顔料が含有された樹脂膜で構成されている。
の面には該ブラックマトリクスの開口を被ってカラーフ
ィルタが形成されている。このカラーフィルタはたとえ
ば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色のフィルタから
なり、ｙ方向に並設される各画素領域群にたとえば赤色
のフィルタが共通に形成され、該画素領域群にｘ方向に
順次隣接する画素領域群に共通に赤（Ｒ）色、緑（Ｇ）
色、青（Ｂ）色、赤（Ｒ）色、……、というような配列
で形成されている。これら各フィルタはその色に対応す
る顔料が含有された樹脂膜で構成されている。
【００５０】ブラックマトリクスおよびカラーフィルタ
が形成された透明基板の表面にはこれらブラックマトリ
クスおよびカラーフィルタをも被って平坦化膜が形成さ
れている。この平坦化膜は塗布によって形成できる樹脂
膜からなり、前記ブラックマトリクスおよびカラーフィ
ルタの形成によって顕在化する段差をなくすために設け
られる。
が形成された透明基板の表面にはこれらブラックマトリ
クスおよびカラーフィルタをも被って平坦化膜が形成さ
れている。この平坦化膜は塗布によって形成できる樹脂
膜からなり、前記ブラックマトリクスおよびカラーフィ
ルタの形成によって顕在化する段差をなくすために設け
られる。
【００５１】また、この平坦膜の上面には、たとえばＩ
ＴＯ膜からなる透光性の導電膜が形成され、この導電膜
によって各画素領域に共通の対向電極が形成されてい
る。そして、前記平坦化膜の表面には前記対向電極をも
被って配向膜が形成され、この配向膜は液晶と直接に当
接する膜で、その表面に形成されたラビングによって該
液晶の分子の初期配向方向を決定づけるようになってい
る。
ＴＯ膜からなる透光性の導電膜が形成され、この導電膜
によって各画素領域に共通の対向電極が形成されてい
る。そして、前記平坦化膜の表面には前記対向電極をも
被って配向膜が形成され、この配向膜は液晶と直接に当
接する膜で、その表面に形成されたラビングによって該
液晶の分子の初期配向方向を決定づけるようになってい
る。
【００５２】《ゲート信号線端子》図７は、前記ゲート
信号線ＧＬがシール材ＳＬに囲まれた液晶表示部ＡＲを
超えて延在された部分に形成されたゲート信号線端子Ｇ
ＬＴの断面図を示している。このゲート信号線端子ＧＬ
Ｔの近傍のゲート信号線ＧＬは絶縁膜ＧＩおよび保護膜
ＰＳＶの積層体によって被われている。これら絶縁膜Ｇ
Ｉおよび保護膜ＰＳＶの積層体は液晶表示部ＡＲにおけ
る絶縁膜ＧＩおよび保護膜ＰＳＶの形成の際にそれぞれ
この領域にまで延在されて形成されるようになっている
からである。
信号線ＧＬがシール材ＳＬに囲まれた液晶表示部ＡＲを
超えて延在された部分に形成されたゲート信号線端子Ｇ
ＬＴの断面図を示している。このゲート信号線端子ＧＬ
Ｔの近傍のゲート信号線ＧＬは絶縁膜ＧＩおよび保護膜
ＰＳＶの積層体によって被われている。これら絶縁膜Ｇ
Ｉおよび保護膜ＰＳＶの積層体は液晶表示部ＡＲにおけ
る絶縁膜ＧＩおよび保護膜ＰＳＶの形成の際にそれぞれ
この領域にまで延在されて形成されるようになっている
からである。
【００５３】このため、ゲート信号線端子ＧＬＴは、前
記ゲート信号線ＧＬのその部分において比較的面積が大
きく形成されるとともに、その一部を前記絶縁膜ＧＩお
よび保護膜ＰＳＶの積層体に形成した開口によって露出
させることによって構成されている。
記ゲート信号線ＧＬのその部分において比較的面積が大
きく形成されるとともに、その一部を前記絶縁膜ＧＩお
よび保護膜ＰＳＶの積層体に形成した開口によって露出
させることによって構成されている。
【００５４】そして、絶縁膜ＧＩおよび保護膜ＰＳＶの
積層体の前記開口によって露出されたゲート信号線ＧＬ
の表面には前記開口の周辺までも被って形成されるＩＴ
Ｏ膜が形成されている。
積層体の前記開口によって露出されたゲート信号線ＧＬ
の表面には前記開口の周辺までも被って形成されるＩＴ
Ｏ膜が形成されている。
【００５５】このＩＴＯ膜はいわゆる電食防止膜となっ
ている。すなわち、互いに近接して配置されるゲート信
号線端子ＧＬＴの間に水等の電解質が付着していた場
合、この電解質を介して隣接するゲート信号線ＧＬ（開
口から露出された部分）との間にイオンの交換がなさ
れ、該ゲート信号線ＧＬに腐食がなされるのを前記電食
防止膜によって保護するようになっている。このため、
この電食防止膜は酸化され難い材料層からなるものなら
特にＩＴＯ膜に限定されることはない。
ている。すなわち、互いに近接して配置されるゲート信
号線端子ＧＬＴの間に水等の電解質が付着していた場
合、この電解質を介して隣接するゲート信号線ＧＬ（開
口から露出された部分）との間にイオンの交換がなさ
れ、該ゲート信号線ＧＬに腐食がなされるのを前記電食
防止膜によって保護するようになっている。このため、
この電食防止膜は酸化され難い材料層からなるものなら
特にＩＴＯ膜に限定されることはない。
【００５６】《ドレイン信号線端子》図８は、前記ドレ
イン信号線ＤＬがシール材ＳＬに囲まれた液晶表示部を
超えて延在された部分に形成されたドレイン信号線端子
ＤＬＴを示している。このドレイン信号線端子ＤＬＴお
よびその近傍のドレイン信号線ＤＬは絶縁膜ＧＩの上面
に形成され保護膜ＰＳＶによって被われている。これら
絶縁膜ＧＩおよび保護膜ＰＳＶの積層体は液晶表示部Ａ
Ｒにおける絶縁膜ＧＩおよび保護膜ＰＳＶの形成の際に
それぞれこの領域にまで延在されて形成されるようにな
っているからである。
イン信号線ＤＬがシール材ＳＬに囲まれた液晶表示部を
超えて延在された部分に形成されたドレイン信号線端子
ＤＬＴを示している。このドレイン信号線端子ＤＬＴお
よびその近傍のドレイン信号線ＤＬは絶縁膜ＧＩの上面
に形成され保護膜ＰＳＶによって被われている。これら
絶縁膜ＧＩおよび保護膜ＰＳＶの積層体は液晶表示部Ａ
Ｒにおける絶縁膜ＧＩおよび保護膜ＰＳＶの形成の際に
それぞれこの領域にまで延在されて形成されるようにな
っているからである。
【００５７】このため、ドレイン信号線端子ＤＬＴは、
前記ドレイン信号線ＤＬのその部分において比較的面積
が大きく形成されるとともに、その一部を前記保護膜Ｐ
ＳＶに形成した開口によって露出させることによって構
成されている。そして、保護膜ＰＳＶの前記開口によっ
て露出されたドレイン信号線ＤＬの表面には前記開口の
周辺までも被って形成されるＩＴＯ膜が形成されてい
る。このＩＴＯ膜が電食防止膜となっていることはゲー
ト信号線端子の場合と同様である。
前記ドレイン信号線ＤＬのその部分において比較的面積
が大きく形成されるとともに、その一部を前記保護膜Ｐ
ＳＶに形成した開口によって露出させることによって構
成されている。そして、保護膜ＰＳＶの前記開口によっ
て露出されたドレイン信号線ＤＬの表面には前記開口の
周辺までも被って形成されるＩＴＯ膜が形成されてい
る。このＩＴＯ膜が電食防止膜となっていることはゲー
ト信号線端子の場合と同様である。
【００５８】《製造方法》図９は、本発明による液晶表
示装置のうち透明基板ＳＵＢ１側の製造方法の一実施例
を示した工程図である。
示装置のうち透明基板ＳＵＢ１側の製造方法の一実施例
を示した工程図である。
【００５９】工程１．（図９（ａ））
透明基板ＳＵＢ１を用意し、その主表面の全域にたとえ
ばスパッタリング法によりＡｌＮｄ層とＭｏＺｒ層の順
次積層体を形成する。ここで、ＡｌＮｄ層はその膜厚を
たとえば約２００ｎｍで、ＭｏＺｒ層はその膜厚をたと
えば約２０ｎｍで形成する。そして、この積層体をフォ
トリソグラフィ技術による選択エッチング法でエッチン
グし、ゲート信号線ＧＬおよび遮光膜ＳＨＬを形成す
る。
ばスパッタリング法によりＡｌＮｄ層とＭｏＺｒ層の順
次積層体を形成する。ここで、ＡｌＮｄ層はその膜厚を
たとえば約２００ｎｍで、ＭｏＺｒ層はその膜厚をたと
えば約２０ｎｍで形成する。そして、この積層体をフォ
トリソグラフィ技術による選択エッチング法でエッチン
グし、ゲート信号線ＧＬおよび遮光膜ＳＨＬを形成す
る。
【００６０】工程２．（図９（ｂ））
透明基板ＳＵＢ１の主表面の全域にたとえばスパッタリ
ング法によりＳｉＮ膜、真性（ｉ型）アモルファスＳｉ
層、高濃度のｎ型不純物がドープされたアモルファスＳ
ｉ層の順次積層体を形成する。ここで、ＳｉＮ膜はその
膜厚をたとえば約３５０ｎｍで、真性（ｉ型）アモルフ
ァスＳｉ層はその膜厚をたとえば約２００ｎｍで、ｎ型
不純物がドープされたアモルファスＳｉ層はその膜厚を
たとえば約３０ｎｍで形成する。
ング法によりＳｉＮ膜、真性（ｉ型）アモルファスＳｉ
層、高濃度のｎ型不純物がドープされたアモルファスＳ
ｉ層の順次積層体を形成する。ここで、ＳｉＮ膜はその
膜厚をたとえば約３５０ｎｍで、真性（ｉ型）アモルフ
ァスＳｉ層はその膜厚をたとえば約２００ｎｍで、ｎ型
不純物がドープされたアモルファスＳｉ層はその膜厚を
たとえば約３０ｎｍで形成する。
【００６１】そして、前記積層体のうち真性（ｉ型）ア
モルファスＳｉ層およびｎ型不純物がドープされたアモ
ルファスＳｉ層からなる半導体層ＡＳを、フォトリソグ
ラフィ技術による選択エッチング法でエッチングするこ
とにより、薄膜トランジスタＴＦＴの形成領域における
該半導体層ＡＳを残存させる。絶縁膜ＧＩはエッチング
することなくそのまま残存させる。
モルファスＳｉ層およびｎ型不純物がドープされたアモ
ルファスＳｉ層からなる半導体層ＡＳを、フォトリソグ
ラフィ技術による選択エッチング法でエッチングするこ
とにより、薄膜トランジスタＴＦＴの形成領域における
該半導体層ＡＳを残存させる。絶縁膜ＧＩはエッチング
することなくそのまま残存させる。
【００６２】なお、この実施例では、該半導体層ＡＳ
は、後に形成するドレイン信号線ＤＬの形成領域におい
ても残存させるようにし、しかも、薄膜トランジスタＴ
ＦＴの形成領域における半導体層ＡＳと接続させるよう
にしている。該ドレイン信号線ＤＬを段差部を横切るこ
となく形成させるためである。
は、後に形成するドレイン信号線ＤＬの形成領域におい
ても残存させるようにし、しかも、薄膜トランジスタＴ
ＦＴの形成領域における半導体層ＡＳと接続させるよう
にしている。該ドレイン信号線ＤＬを段差部を横切るこ
となく形成させるためである。
【００６３】工程３．（図９（ｃ））
透明基板ＳＵＢ１の主表面の全域にたとえばスパッタリ
ング法によりＣｒ層およびＣｒＭｏ層の順次積層体を形
成する。ここで、Ｃｒ層はその膜厚をたとえば約１８０
ｎｍで、ＣｒＭｏ層はその膜厚をたとえば約２０ｎｍで
形成する。そして、この積層体をフォトリソグラフィ技
術による選択エッチング法でエッチングし、ドレイン信
号線ＤＬ、および薄膜トランジスタＴＦＴのドレイン電
極ＳＤ１とソース電極ＳＤ２を形成する。その後、前記
薄膜トランジスタＴＦＴの形成領域において、前記ドレ
イン電極ＳＤ１およびソース電極ＳＤ２をマスクとし
て、それから露出しているｎ型不純物がドープされたア
モルファスＳｉ層をその下層の真性（ｉ型）アモルファ
スＳｉ層が露出するまでエッチング除去する。
ング法によりＣｒ層およびＣｒＭｏ層の順次積層体を形
成する。ここで、Ｃｒ層はその膜厚をたとえば約１８０
ｎｍで、ＣｒＭｏ層はその膜厚をたとえば約２０ｎｍで
形成する。そして、この積層体をフォトリソグラフィ技
術による選択エッチング法でエッチングし、ドレイン信
号線ＤＬ、および薄膜トランジスタＴＦＴのドレイン電
極ＳＤ１とソース電極ＳＤ２を形成する。その後、前記
薄膜トランジスタＴＦＴの形成領域において、前記ドレ
イン電極ＳＤ１およびソース電極ＳＤ２をマスクとし
て、それから露出しているｎ型不純物がドープされたア
モルファスＳｉ層をその下層の真性（ｉ型）アモルファ
スＳｉ層が露出するまでエッチング除去する。
【００６４】工程４．（図９（ｄ））
透明基板ＳＵＢ１の主表面の全域にたとえばＣＶＤ法に
よりＳｉＮ膜をその膜厚をたとえば約３００ｎｍで形成
する。このＳｉＮ膜は保護膜ＰＳＶとなるものである。
そして、この保護膜ＰＳＶをフォトリソグラフィ技術に
よる選択エッチング法でエッチングし、薄膜トランジス
タＴＦＴのソース電極ＳＤ２に接続されたコンタクト部
ＣＮの一部を露出させるコンタクトホールを形成する。
また、このコンタクトホールの形成の際に同時に、前記
ドレイン信号線ＤＬをその長手方向に沿って露出させる
開口部ＨＬを形成する。
よりＳｉＮ膜をその膜厚をたとえば約３００ｎｍで形成
する。このＳｉＮ膜は保護膜ＰＳＶとなるものである。
そして、この保護膜ＰＳＶをフォトリソグラフィ技術に
よる選択エッチング法でエッチングし、薄膜トランジス
タＴＦＴのソース電極ＳＤ２に接続されたコンタクト部
ＣＮの一部を露出させるコンタクトホールを形成する。
また、このコンタクトホールの形成の際に同時に、前記
ドレイン信号線ＤＬをその長手方向に沿って露出させる
開口部ＨＬを形成する。
【００６５】工程５．（図９（ｅ））
透明基板ＳＵＢ１の主表面の全域にたとえばスパッタリ
ング法によりＩＴＯ（Indium Tin Oxide）膜をその膜厚
をたとえば約１４０ｎｍで形成する。そして、このＩＴ
Ｏ膜をフォトリソグラフィ技術による選択エッチング法
でエッチングし、画素電極ＰＸを形成する。
ング法によりＩＴＯ（Indium Tin Oxide）膜をその膜厚
をたとえば約１４０ｎｍで形成する。そして、このＩＴ
Ｏ膜をフォトリソグラフィ技術による選択エッチング法
でエッチングし、画素電極ＰＸを形成する。
【００６６】実施例２．図１０は、本発明による液晶表
示装置の他の実施例を示す構成図で、図３と対応した図
となっている。なお、図１０のＸＩ−ＸＩ線における断
面図を図１１に示している。図３の場合と比較して異な
る構成は、画素電極ＰＸと隣接するゲート信号線ＧＬの
一部を露出させる開口部ＨＬが形成されている。
示装置の他の実施例を示す構成図で、図３と対応した図
となっている。なお、図１０のＸＩ−ＸＩ線における断
面図を図１１に示している。図３の場合と比較して異な
る構成は、画素電極ＰＸと隣接するゲート信号線ＧＬの
一部を露出させる開口部ＨＬが形成されている。
【００６７】すなわち、この開口部ＨＬは薄膜トランジ
スタＴＦＴの形成領域を回避した領域に形成され、該画
素電極ＰＸの辺に平行に、換言すればゲート信号線ＧＬ
の走行方向に沿って形成されている。
スタＴＦＴの形成領域を回避した領域に形成され、該画
素電極ＰＸの辺に平行に、換言すればゲート信号線ＧＬ
の走行方向に沿って形成されている。
【００６８】この開口部ＨＬが形成される部分は、図中
下側の画素領域における容量素子Ｃａｄｄが形成される
領域となっており、このことから、該容量素子Ｃａｄｄ
の一方の電極である画素電極ＰＸは、その他方の電極で
あるゲート信号線ＧＬの幅方向の一部にまで延在させて
形成するようにし、残りの部分において該開口部ＨＬを
形成するようにしている。
下側の画素領域における容量素子Ｃａｄｄが形成される
領域となっており、このことから、該容量素子Ｃａｄｄ
の一方の電極である画素電極ＰＸは、その他方の電極で
あるゲート信号線ＧＬの幅方向の一部にまで延在させて
形成するようにし、残りの部分において該開口部ＨＬを
形成するようにしている。
【００６９】また、前記開口部ＨＬは保護膜ＰＳＶおよ
びその下層の絶縁膜ＧＩを順次選択エッチングすること
によって形成され、ゲート信号線ＧＬの一部を露出させ
るようにしている。
びその下層の絶縁膜ＧＩを順次選択エッチングすること
によって形成され、ゲート信号線ＧＬの一部を露出させ
るようにしている。
【００７０】このように構成された液晶表示装置は、画
素電極ＰＸの形成において、その異物等の存在が原因で
パターンどおりに形成されず、ゲート信号線ＧＬの上方
まで延在されて形成された場合、保護膜ＰＳＶに形成さ
れた前記開口部ＨＬを通して該ゲート信号線ＧＬとショ
ートすることになる。
素電極ＰＸの形成において、その異物等の存在が原因で
パターンどおりに形成されず、ゲート信号線ＧＬの上方
まで延在されて形成された場合、保護膜ＰＳＶに形成さ
れた前記開口部ＨＬを通して該ゲート信号線ＧＬとショ
ートすることになる。
【００７１】実施例３．ここにおける実施例は、実施例
１に示した構成と実施例２に示した構成とを併用したも
のである。すなわち、保護膜ＰＳＶあるいは保護膜ＰＳ
Ｖと絶縁膜ＧＩに開口部ＨＬを形成し、ドレイン信号線
ＤＬとゲート信号線ＧＬをも露出した構成としたもので
ある。
１に示した構成と実施例２に示した構成とを併用したも
のである。すなわち、保護膜ＰＳＶあるいは保護膜ＰＳ
Ｖと絶縁膜ＧＩに開口部ＨＬを形成し、ドレイン信号線
ＤＬとゲート信号線ＧＬをも露出した構成としたもので
ある。
【００７２】このようにした場合、画素電極ＰＸにおい
てドレイン信号線ＤＬに近接する部分、あるいはゲート
信号線ＧＬに近接する部分において異物が発生した場
合、いずれにおいても対処することができるようにな
る。
てドレイン信号線ＤＬに近接する部分、あるいはゲート
信号線ＧＬに近接する部分において異物が発生した場
合、いずれにおいても対処することができるようにな
る。
【００７３】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、画素電極の形成の
際に、その異物等の存在が原因でパターンどおりに形成
されない不都合を解消できるようになる。
本発明による液晶表示装置によれば、画素電極の形成の
際に、その異物等の存在が原因でパターンどおりに形成
されない不都合を解消できるようになる。
【図１】 本発明による液晶表示装置の画素の一実施例
を示す構成図で、図３のＩ−Ｉ線における断面図であ
る。
を示す構成図で、図３のＩ−Ｉ線における断面図であ
る。
【図２】 本発明による液晶表示装置の一実施例を示す
等価回路図である。
等価回路図である。
【図３】 本発明による液晶表示装置の画素の一実施例
を示す平面図である。
を示す平面図である。
【図４】 図３のIV−IV線における断面図である。
【図５】 図３のＶ−Ｖ線における断面図である。
【図６】 本発明による液晶表示装置の一実施例の効果
を示す説明図である。
を示す説明図である。
【図７】 ゲート信号線端子の一実施例を示す断面図で
ある。
ある。
【図８】 ドレイン信号線端子の一実施例を示す断面図
である。
である。
【図９】 本発明による液晶表示装置の製造方法の一実
施例を示す工程図である。
施例を示す工程図である。
【図１０】 本発明による液晶表示装置の画素の他の実
施例を示す平面図である。
施例を示す平面図である。
【図１１】 図１０のＸＩ−ＸＩ線における断面図であ
る。
る。
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイ
ン信号線、ＴＦＴ…薄膜トランジスタ、Ｃａｄｄ…容量
素子、ＧＩ…絶縁膜、ＡＳ…半導体層、ＰＳＶ…保護
膜、ＨＬ…開口部。
ン信号線、ＴＦＴ…薄膜トランジスタ、Ｃａｄｄ…容量
素子、ＧＩ…絶縁膜、ＡＳ…半導体層、ＰＳＶ…保護
膜、ＨＬ…開口部。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 GA11 GA12 GA17 GA24 GA25
GA28 GA29 JA24 JA27 JA36
JA40 JA41 JA44 JB11 JB13
JB16 JB24 JB33 MA02 MA13
NA15 NA16 NA24
5C094 AA42 AA43 AA53 BA03 BA43
CA19 DA15 EA04 EA05 EA07
Claims (6)
- 【請求項１】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とが形成され、 これら各信号線に囲まれた各領域に、ゲート信号線から
の走査信号によって作動する薄膜トランジスタと、この
薄膜トランジスタを介してドレイン信号線からの映像信
号が供給される画素電極を備え、 前記画素電極は前記ドレイン信号線を被って形成される
絶縁膜の上層に形成され、 前記絶縁膜は少なくとも前記画素電極と隣接する部分に
おいて前記ドレイン信号線を露出させる開口部が形成さ
れていることを特徴とする液晶表示装置。 - 【請求項２】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とが形成され、 これら各信号線に囲まれた各領域に、ゲート信号線から
の走査信号によって作動する薄膜トランジスタと、この
薄膜トランジスタを介してドレイン信号線からの映像信
号が供給される透光性の酸化物導電体からなる画素電極
を備え、 前記画素電極は前記ドレイン信号線を被って形成される
絶縁膜の上層に形成され、 前記絶縁膜は少なくとも前記画素電極と隣接する部分に
おいて前記ドレイン信号線を露出させる開口部が形成さ
れていることを特徴とする液晶表示装置。 - 【請求項３】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とで囲まれた各画素領域に、ゲート信
号線からの走査信号によって作動する薄膜トランジスタ
と、この薄膜トランジスタを介してドレイン信号線から
の映像信号が供給される透光性の画素電極を備えるとと
もに、 前記各基板のうち他方の基板の液晶側の面に各画素領域
に共通な透光性の対向電極を備え、 前記画素電極は前記ドレイン信号線を被って形成される
絶縁膜の上層に形成され、 前記絶縁膜は少なくとも前記画素電極と隣接する部分に
おいて前記ドレイン信号線を露出させる開口部が形成さ
れていることを特徴とする液晶表示装置。 - 【請求項４】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とが形成され、 これら各信号線に囲まれた各領域に、ゲート信号線から
の走査信号によって作動する薄膜トランジスタと、この
薄膜トランジスタを介してドレイン信号線からの映像信
号が供給される画素電極を備え、 前記画素電極は前記ゲート信号線および前記ドレイン信
号線をそれぞれ被って形成される絶縁膜の上層に形成さ
れ、 前記絶縁膜は少なくとも前記画素電極と隣接する部分に
おいて前記ゲート信号線を露出させる開口部が形成され
ていることを特徴とする液晶表示装置。 - 【請求項５】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とが形成され、 これら各信号線に囲まれた各領域に、ゲート信号線から
の走査信号によって作動する薄膜トランジスタと、この
薄膜トランジスタを介してドレイン信号線からの映像信
号が供給される透光性の酸化物導電体からなる画素電極
を備え、 前記画素電極は前記ゲート信号線および前記ドレイン信
号線をそれぞれ被って形成される絶縁膜の上層に形成さ
れ、 前記絶縁膜は少なくとも前記画素電極と隣接する部分に
おいて前記ゲート信号線を露出させる開口部が形成され
ていることを特徴とする液晶表示装置。 - 【請求項６】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設される複数のゲート
信号線とこれらゲート信号線に交差して並設される複数
のドレイン信号線とで囲まれた各画素領域に、ゲート信
号線からの走査信号によって作動する薄膜トランジスタ
と、この薄膜トランジスタを介してドレイン信号線から
の映像信号が供給される透光性の画素電極を備えるとと
もに、 前記各基板のうち他方の基板の液晶側の面に各画素領域
に共通な透光性の対向電極を備え、 前記画素電極は前記ゲート信号線および前記ドレイン信
号線をそれぞれ被って形成される絶縁膜の上層に形成さ
れ、 前記絶縁膜は少なくとも前記画素電極と隣接する部分に
おいて前記ゲート信号線を露出させる開口部が形成され
ていることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001334256A JP2003140166A (ja) | 2001-10-31 | 2001-10-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001334256A JP2003140166A (ja) | 2001-10-31 | 2001-10-31 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003140166A true JP2003140166A (ja) | 2003-05-14 |
Family
ID=19149412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001334256A Pending JP2003140166A (ja) | 2001-10-31 | 2001-10-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003140166A (ja) |
-
2001
- 2001-10-31 JP JP2001334256A patent/JP2003140166A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7751021B2 (en) | Liquid crystal display and fabricating method thereof | |
| US8411244B2 (en) | Liquid crystal display device and fabricating method thereof with a simplified mask process | |
| US6377323B1 (en) | Liquid crystal display device and method of making same | |
| JP4162890B2 (ja) | 液晶表示装置 | |
| US7180565B2 (en) | In-plane switching mode liquid crystal display device having a storage electrode connected to the pixel electrode and under the color filter | |
| JP3312101B2 (ja) | 液晶表示装置 | |
| US7894032B2 (en) | Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode | |
| US6911668B2 (en) | Array substrate for in-plane switching mode liquid crystal display device | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| US7995182B2 (en) | Array substrate for a liquid crystal display device and method of manufacturing the same | |
| JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
| JPH07175084A (ja) | 液晶表示装置及びその製造方法 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| JP4722319B2 (ja) | 液晶表示装置 | |
| JP2002311424A (ja) | 液晶表示装置 | |
| US6094248A (en) | Circuit array substrate for a display device and a method of making the same | |
| JP2002323704A (ja) | 液晶表示装置 | |
| JP2784027B2 (ja) | 液晶表示装置 | |
| JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JP2003186035A (ja) | 液晶表示装置 | |
| JP2003021843A (ja) | 液晶表示装置 | |
| JP2938521B2 (ja) | 液晶表示装置 | |
| JP2003140166A (ja) | 液晶表示装置 | |
| JP2741773B2 (ja) | 液晶表示装置 |