JP4722319B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4722319B2 JP4722319B2 JP2001129852A JP2001129852A JP4722319B2 JP 4722319 B2 JP4722319 B2 JP 4722319B2 JP 2001129852 A JP2001129852 A JP 2001129852A JP 2001129852 A JP2001129852 A JP 2001129852A JP 4722319 B2 JP4722319 B2 JP 4722319B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- pixel
- signal line
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、横電界型と称されるアクティブ・マトリクス方式の液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス方式の液晶表示装置は、液晶を介して対向配置された透明基板のうち一方の透明基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とが形成され、これら各信号線に囲まれた領域を画素領域としている。
各画素領域には、片側のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極とが形成されている。
そして、横電界型と称されるものは、前記画素電極との間に電界を発生せしめる対向電極が、該画素電極が形成された透明基板側に形成され、該電界のうち前記透明基板とほぼ平行な成分を有する電界によって液晶の光透過率を制御させるようになっている。
一方、液晶を介して対向配置された透明基板のうち他方の透明基板の液晶側の面には、たとえばｙ方向に並設される各画素領域に共通の色のカラーフィルタが形成され、このカラーフィルタはｘ方向に並設される画素領域にたとえば赤（Ｇ）、緑（Ｇ）、青（Ｂ）の順に順次繰り返されて形成されている。
【０００３】
【発明が解決しようとする課題】
しかし、このような構成から液晶表示装置において、前記カラーフィルタを前記画素電極あるいは対向電極等が形成された前記一方の透明基板側に形成することが試みられている。
カラーフィルタが他方の基板側に形成されている場合、一方との基板との合わせの際に、その裕度が狭くなってしまうからである。
しかし、カラーフィルタを一方の基板側に形成した場合、該カラーフィルタが完全な絶縁体でない場合には、液晶に印加される電界を乱す原因となることが判明した。
横電界型の液晶表示装置は、その液晶を駆動させるために、画素電極と対向電極の間に発生する電界のうち透明基板とほぼ平行な成分の僅かな電界を用いている。
そして、該電界は画素電極と対向電極が形成された一方の基板側でより強く形成される。したがって、前記カラーフィルタが前記一方の基板上に形成された場合、その電界の乱れを惹き起こす前記カラーフィルタの存在は他方の基板に設ける場合より相対的に大きくなり無視し得ないものとなる。
本発明は、このような事情に基づいてなされたもので、その目的は、カラーフィルタによる電界の乱れを回避できる液晶表示装置を提供することにある。
【０００４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００５】
手段１．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から画素電極、絶縁膜、対向電極の積層体が形成され、前記対向電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されていることを特徴とするものである。
【０００６】
手段２．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から画素電極、絶縁膜、対向電極の積層体が形成され、前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されていることを特徴とするものである。
【０００７】
手段３．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から画素電極、絶縁膜、対向電極の積層体が形成され、前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されているとともに、前記絶縁膜は画素電極が形成された領域の膜厚は大きく形成され画素電極が形成されていない領域の膜厚は小さく形成されていることを特徴とするものである。
【０００８】
手段４．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から対向電極、絶縁膜、画素電極の積層体が形成され、前記画素電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記対向電極は前記画素電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されていることを特徴とするものである。
【０００９】
手段５．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、対向電極、層間絶縁膜、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極が積層され、
前記対向電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成されていることを特徴とするものである。
【００１０】
手段６．
本発明による液晶表示装置によれは、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、対向電極、層間絶縁膜、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極が積層され、
前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成されていることを特徴とするものである。
【００１１】
手段７．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、対向電極、層間絶縁膜、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極が積層され、
前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記層間絶縁膜は画素電極が形成された領域の膜厚は大きく形成され画素電極が形成されていない領域の膜厚は小さく形成されていることを特徴とするものである。
【００１２】
手段８．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極、層間絶縁膜、対向電極が積層され、
前記画素電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記対向電極は前記画素電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成されていることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《液晶表示装置の全体構成》
図２は、本発明による液晶表示装置の全体の１実施例を示す等価回路図である。
液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００１４】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｙ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００１５】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００１６】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００１７】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００１８】
この画素電極ＰＸは、基準となる電圧が供給される対向電極ＣＴとの間に電界を発生せしめ、この電界のうち透明基板ＳＵＢ１とほぼ平行な成分を有する電界によって液晶の分子を回転させるようにし、その光透過率を制御させるようになっている。
【００１９】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示装置の外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２０】
垂直走査駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線どうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２１】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示装置の外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２２】
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線ＤＬどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２３】
また、ｘ方向に並設された各画素領域に共通な前記対向電圧信号線ＣＬは図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子を構成している。この端子からは映像信号に対して基準となる電圧が供給されるようになっている。
【００２４】
前記各ゲート信号線は、前記垂直走査回路Ｖからの走査信号によってその一つが順次選択されるようになっている。
また、前記各ドレイン信号線ＤＬは、前記映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて、映像信号が供給されるようになっている。
【００２５】
《画素の構成》
図１は、前記画素領域の一実施例を示した平面図を示し、図２の丸枠に示した部分に相当している。なお、図１において、そのIII−III線の断面を図３に、IV−IV線の断面を図４に示している。
【００２６】
図１において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００２７】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を、後述の容量素子Ｃｓｔｇの形成領域においてはその誘電体膜としての機能を有するようになっている。
【００２８】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。
【００２９】
なお、この実施例では、前記半導体層ＡＳは薄膜トランジスタＴＦＴの形成領域ばかりでなく、近傍のゲート信号線ＧＬとドレイン信号線ＤＬとの交差部にまで延在されて形成されている。ゲート信号線ＧＬとドレイン信号線ＤＬとの交差部における層間絶縁膜としての機能を強化せんがためである。
【００３０】
前記薄膜トランジスタＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２はたとえばドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記薄膜トランジスタＴＦＴの半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００３１】
このソース電極ＳＤ２は半導体層ＡＳ面から画素領域側の絶縁膜ＧＩの上面に至るまで若干延在され、後述の画素電極ＰＸとの接続を図るためのコンタクト部が形成されている。
【００３２】
なお、半導体層ＡＳとドレイン電極ＳＤ１およびソース電極ＳＤ２との界面には高濃度の不純物（たとえば燐）がドープされた薄い層が形成され、この層はコンタクト層（図示せず）として機能するようになっている。
【００３３】
このコンタクト層は、たとえば半導体層ＡＳの形成時に、その表面にすでに高濃度の不純物層が形成されており、その上面に形成したドレイン電極ＳＤ１およびソース電極ＳＤ２のパターンをマスクとしてそれから露出された前記不純物層をエッチングすることによって形成することができる。
【００３４】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２が形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる保護膜ＰＳＶが形成されている。この保護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶ＬＣとの直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００３５】
なお、保護膜ＰＳＶはチャネルプロテクト型、すなわち薄膜トランジスタＴＦＴのチャネル部上にＳｉＮ等の無機保護膜が形成された構成、あるいはｐ−Ｓｉを半導体層とするものには省略することも可能である。
【００３６】
そして、この保護膜ＰＳＶの上面にはカラーフィルタＦＩＬが形成されている。このカラーフィルタＦＩＬは当該画素領域において、たとえば赤、緑、青のうちいずれかの色のフィルタからなり、たとえばその色の顔料が含有された樹脂膜から構成されている。
【００３７】
また、当該画素領域におけるカラーフィルタＦＩＬは、当該画素領域を含んでｙ方向に並設される画素領域群の各カラーフィルタＦＩＬと共通になっており（色が同一となる）、また、このようにして形成される帯状のカラーフィルタＦＩＬはｘ方向にたとえば赤、緑、青、赤、……というように順次繰り返されて形成されている。
【００３８】
なお、帯状の各カラーフィルタＦＩＬは隣接する他のカラーフィルタＦＩＬとドレイン信号線ＤＬ上で一部重ね合わされて形成されている。
このカラーフィルタＦＩＬの上面には、たとえばＩＴＯ膜あるいはＩＺＯ膜等からなる透光性の導電膜からなる対向電極ＣＴが形成されている（図３、図４参照）。
この対向電極ＣＴは当該画素領域だけでなく上下、左右の隣接する他の画素領域にまで及んで共通に形成されている。
【００３９】
換言すれば、図２に示した液晶表示装置の少なくとも液晶表示部ＡＲの全域（後述する開口部を除く）に形成され、このことから、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴ等をも被って形成されることになる。
【００４０】
図２に示した等価回路では、対向電極ＣＴは対向電圧信号線ＣＬを介して基準電圧が供給されることになっているが、このように液晶表示部ＡＲのほぼ全域に形成された対向電極ＣＴは前記対向電圧信号線ＣＬをその境界を区別できることなく含むもので、全体の抵抗を低減させることができる。
【００４１】
むろん、別個に対向電圧信号線ＣＬを対向電極ＣＴの下層のいずれかの層に設け、対向電極ＣＴと対向電圧信号線ＣＬを積層もしくはスルーホールで電気的に接続するようにしてもよい。
【００４２】
また、このように液晶表示部ＡＲのほぼ全域に形成した対向電極ＣＴは、シール材ＳＬの外部から数箇所にわたって基準電圧を供給できる構成とできることから、信号の波形歪みを低減させることができる。
【００４３】
そして、この対向電極ＣＴの上面にはたとえばアクリル系有機樹脂材料からなる層間絶縁膜ＬＩが形成されている。この層間絶縁膜ＬＩはこの上面に形成される画素電極ＰＸと前記対向電極ＣＴとの絶縁を図るための絶縁膜となるものである。
【００４４】
層間絶縁膜ＬＩの上面には画素電極ＰＸが形成され、この画素電極ＰＸは前記対向電極ＣＴと重畳して、図中ｙ方向に延在されｘ方向に並設された複数の電極群（図では簡単のため２本としている）から構成されている。
【００４５】
これら複数の各画素電極ＰＸは、その一端側で互いに接続されたパターンとなっているとともに、他端の少なくとも１つは、下層に位置づけられる層間絶縁膜ＬＩ、カラーフィルタＦＩＬ、保護膜ＰＳＶに形成されたコンタクトホールＣＨを通して薄膜トランジスタＴＦＴのソース電極ＳＤ２に電気的に接続されている。
【００４６】
なお、この場合、前記コンタクトホールＣＨの形成部分における前記対向電極ＣＴには開口が形成されており、この対向電極ＣＴと画素電極ＰＸとの電気的接触を回避した構成となっている。
【００４７】
また、画素電極ＰＸの対向電極ＣＴとの重なり部分には、それらの間の層間絶縁膜ＬＩを誘電体膜とする容量素子Ｃｓｔｇが形成され、この容量素子Ｃｓｔｇによって、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
このとき、画素電極ＰＸは金属で形成することも可能であるが、透過率を向上するため、たとえばＩＴＯ膜、ＩＺＯ膜等の透明導電体で形成することが望ましい。
【００４８】
そして、このように画素電極ＰＸが形成された透明基板ＳＵＢ１の主表面には該画素電極ＰＸをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶ＬＣと直接に当接する膜で、その表面に形成されたラビングによって該液晶ＬＣの分子の初期配向方向を決定づけるようになっている。
また、前記透明基板ＳＵＢ１の液晶と反対側の面には偏光板ＰＯＬ１が貼付されている。
【００４９】
前記液晶ＬＣを介して透明基板ＳＵＢ１と対向して配置される透明基板ＳＵＢ２の液晶側の面には、配向膜ＯＲＩ２が形成され、この配向膜ＯＲＩ２は液晶ＬＣと直接に当接する膜で、その表面に形成されたラビングによって該液晶ＬＣの分子の初期配向方向を決定づけるようになっている
また、前記透明基板ＳＵＢ２の液晶と反対側の面には偏光板ＰＯＬ２が貼付されている。
【００５０】
前記透明基板ＳＵＢ１に形成される配向膜ＯＲＩ１および偏光板ＰＯＬ１、透明基板ＳＵＢ２に形成される配向膜ＯＲＩ２および偏光板ＰＯＬ２は、液晶の挙動を可視化するための光学手段であり、本実施例の場合たとえば図５に示すように設定されている。
【００５１】
各配向膜ＯＲＩ１、ＯＲＩ２のラビング方向ＲＤＲは互いに平行（同じ向き）になっており、たとえば画素電極ＰＸと対向電極ＣＴの間の電界の方向ＥＤＲに対して角度が７５°となっている。
【００５２】
この場合、ラビング方向ＲＤＲと印加電界方向ＥＤＲとのなす角度は、液晶の電異方性Δεが正であれば、４５°以上９０°未満であればよく、また、誘電異方性Δεが負であれば、０°を超え４５°以下であればよい。
【００５３】
また、各配向膜のラビング方向ＲＤＲを互いに平行（同じ向き）とすることにより、電極間および電極上の表示に寄与する液晶の上下界面（基板との）の液晶分子の初期プレチルト角がスプレイ状態となり、液晶分子が互いに光学特性を補償し広い視野角特性を得ることができる。
【００５４】
偏光板ＰＯＬ１、ＰＯＬ２は、その一方の偏光透過軸をラビング方向と一致させ、他方の偏光透過軸をそれに直交されている。
これにより、各電極に印加させる電圧を増加させるにともない、透過率が上昇するノーマリクローズ特性を得ることができる。また、電圧無印加時には良質な黒表示を得ることができる。
【００５５】
対向電極ＣＴと画素電極ＣＴとの間には、図４に示すように、電界Ｅが発生し、このうちの透明基板ＳＵＢ１とほぼ平行な成分の電界によって液晶の分子ＬＣＭが該電界の強さに応じた角度で回転するようになっている。
【００５６】
この場合、対向電極ＣＴは画素領域のほぼ全域にわたって形成され、それがシールドになってそれより下層の電界は液晶側にまったく影響を与えない構成となっている。
このため、カラーフィルタＦＩＬは画素電極ＰＸおよび対向電極ＣＴとの間に発生する電界の分布に悪影響を与えることがなくなるという効果を奏する。
【００５７】
《製造方法》
図６（ａ）ないし（ｊ）は、本発明による液晶表示装置の製造方法の一実施例を示す工程図であり、特に透明基板ＳＵＢ１側における製造方法を示している。
【００５８】
工程１．（図６（ａ））
透明基板ＳＵＢ１を用意し、その主表面にＣｒおよびＣｒ−Ｍｏ合金の積層膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることによりゲート信号線ＧＬを形成する。むろん、Ａｌ、もしくはＡｌを含む合金、さらにはＡｌもしくはＡｌを含む合金と他の金属もしくは合金との積層構造でもよい。
【００５９】
工程２．（図６（ｂ））
ゲート信号線ＧＬが形成された透明基板ＳＵＢ１の主表面に、ＳｉＮ膜からなる絶縁膜ＧＩおよびＳｉからなる半導体層を順次積層し、この半導体層の表面にたとえばＰ（燐）を微量にドープして高濃度層ｄ０を形成した後、この半導体層をフォトリソグラフィ技術による選択エッチングをすることにより半導体層ＡＳを形成する。
【００６０】
工程３．（図６（ｃ））
半導体層ＡＳが形成された透明基板ＳＵＢ１の主表面に、ＣｒおよびＣｒ−Ｍｏ合金の積層膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることによりドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成する。
その後、ドレイン電極ＳＤ１およびソース電極ＳＤ２をマスクとし、それから露出されている半導体層ＡＳ上の高濃度層ｄ０をエッチングして除去する。
【００６１】
工程４．（図６（ｄ））
ドレイン信号線ＤＬ、ドレイン電極ＳＤ１およびソース電極ＳＤ２が形成された透明基板ＳＵＢ１の主表面に、たとえばＳｉＮからなる保護膜ＰＳＶを形成し、これをフォトリソグラフィ技術による選択エッチングをすることにより前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ１を形成する。
なお、この場合、ドレイン信号線ＤＬの各端子部およびゲート信号線の各端子部を露出させるための穴あけも同時に行う。
【００６２】
工程５．（図６（ｅ））
保護膜ＰＳＶが形成された透明基板ＳＵＢ１の主表面に、顔料が混入された樹脂膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることによりカラーフィルタＦＩＬを形成する。
この場合のエッチングの際には、前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ２をも同時に形成される。
このカラーフィルタＦＩＬは赤、緑、青の各色からなり、それらの色毎にフォトリソグラフィ技術による選択エッチングがなされる。
【００６３】
工程６．（図６（ｆ））
カラーフィルタＦＩＬが形成された透明基板ＳＵＢ１の主表面に、たとえばＩＴＯ(Indium Tin Oxide)、ＩＺＯ(Indium Zinc Oxide)等からなる透光性の導電膜を形成し、前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ３を形成するようにしてフォトリソグラフィ技術による選択エッチングをすることにより対向電極ＣＴを形成する。
この場合、対向電極ＣＴは隣接する画素領域にも及んで形成され、該隣接する画素領域の対向電極ＣＴと共通に形成される。
【００６４】
工程７．（図６（ｇ））
対向電極ＣＴが形成された透明基板ＳＵＢ１の主表面に、たとえばアクリル系有機樹脂からなる層間絶縁膜ＬＩを形成し、前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ４を形成するようにしてフォトリソグラフィ技術による選択エッチングをする。
【００６５】
工程８．（図６（ｈ））
層間絶縁膜ＬＩが形成された透明基板ＳＵＢ１の主表面に、たとえばＩＴＯ(Indium Tin Oxide)等からなる透光性の導電膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることにより画素電極ＰＸを形成する。
この画素電極ＰＸは、たとえばｙ方向に延在しｘ方向に並設される複数の電極群からなるもので、いわゆる櫛歯状をなすパターンで形成される。
そして、この場合、この画素電極ＰＸは、その一部がソース電極ＳＤ２を露出させたコンタクトホール上に形成されるようになっており、これにより該ソース電極ＳＤ２に電気的に接続されるようになっている。
【００６６】
工程９．（図６（ｉ））
画素電極ＰＸが形成された透明基板ＳＵＢ１の主要面に樹脂膜を形成し、その表面をラビング処理することにより配向膜ＯＲＩ１を形成する。
【００６７】
工程１０．（図６（ｊ））
透明基板ＳＵＢ１の液晶と反対側の面に、偏光板ＰＯＬ１、透光性の導電膜ＴＩ１を形成する。
【００６８】
実施例２．
図７、図８は、本発明による液晶表示装置の他の実施例を示す構成図で、それぞれ図３、図４と対応した図となっている。
図３、図４と異なる構成は、画素電極ＰＸが形成されている層間絶縁膜ＬＩにあり、この層間絶縁膜ＬＩは、前記画素電極ＰＸが形成されている領域においてその層厚が大きく形成され、該画素電極ＰＸが形成されていない領域においてその層厚が小さく形成されている。
このような構成は、たとえばパターン化して形成した該画素電極ＰＸをマスクとして前記層間絶縁膜ＬＩの表面をエッチングすることによって形成される。
このように構成された液晶表示装置は、液晶を駆動させるに必要な画素電極ＰＸと対向電極ＣＴとの間の電圧を小さくすることができる。画素電極ＰＸが形成されていない領域において層間絶縁膜ＬＩの膜厚が大きいとそれだけ画素電極ＰＸと対向電極ＣＴの間に生じる電界の強度が減少してしまうからである。したがって、本実施例では、低消費電力の液晶表示装置を得ることができるようになる。
【００６９】
実施例３．
図９、図１０は、本発明による液晶表示装置の他の実施例を示す構成図で、それぞれ図３、図４と対応した図となっている。
図３、図４と異なる構成は、カラーフィルタＦＩＬにあり、それに形成されたコンタクトホールＣＨの側壁面には層間絶縁膜ＬＩによって被われていない構成となっている。
【００７０】
すなわち、該コンタクトホールＣＨ内に形成される画素電極ＰＸの薄膜トランジスタＴＦＴのソース電極ＳＤ２との接続部は該カラーフィルタＦＩＬと直接に接触された構成となっている。
カラーフィルタＦＩＬは顔料が含有された樹脂膜で構成されているため、それ自体はほぼ絶縁膜となっているからであり、画素電極ＰＸと対向電極ＣＴの短絡には至らないためである。
【００７１】
図１１は、このような構成からなる液晶表示装置の製造方法の一実施例を示す工程図で、図６と対応した図となっている。
図６と異なる部分は、その（ｇ）に示す部分で、層間絶縁膜ＬＩにおけるコンタクトホールＣＨ４を形成する場合、その径をカラーフィルタＦＩＬに形成されたコンタクトホールのそれとほぼ等しくあるいはそれより大きく形成することにある。
【００７２】
上述した各実施例は、そのいずれも層間絶縁膜ＬＩの下層に形成された電極を対向電極とし、上層に形成された電極を画素電極としたものである。しかし、上述した構成において、層間絶縁膜ＬＩの下層に形成された電極を画素電極とし、上層に形成された電極を対向電極とするようにしてもよいことはいうまでもない。
【００７３】
この場合、該画素電極は、隣接する他の画素領域の画素電極と電気的に分離されていなければならないため、たとえばドレイン信号線ＤＬおよびゲート信号線ＧＬ上に形成されたスリットによってそれぞれ物理的に分離されるようにして構成される。
【００７４】
このように構成した場合でも、各画素領域においてカラーフィルタＦＩＬの上方にそのほぼ全域にわたって画素電極が形成されていることから、該カラーフィルタＦＩＬが画素電極と対向電極との間に発生する電界に悪影響を及ぼすことはなくなる。
【００７５】
【発明の効果】
以上、説明したことから明らかとなるように、本発明による液晶表示装置によれば、カラーフィルタによる電界の乱れを回避できるようになる。
【図面の簡単な説明】
【図１】 本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２】 本発明による液晶表示装置の一実施例を示す等価回路図である。
【図３】 図１のIII−III線における断面図である。
【図４】 図１のIV−IV線における断面図である
【図５】 本発明による液晶表示装置の電界の方向と配向膜および偏光板との関係を示す説明図である。
【図６】 本発明による液晶表示装置の製造方法の一実施例を示す工程図である。
【図７】 本発明による液晶表示装置の他の実施例を示す断面図で、図３に対応した図である。
【図８】 本発明による液晶表示装置の他の実施例を示す断面図で、図４に対応した図である。
【図９】 本発明による液晶表示装置の他の実施例を示す断面図で、図３に対応した図である。
【図１０】 本発明による液晶表示装置の他の実施例を示す断面図で、図４に対応した図である。
【図１１】 本発明による液晶表示装置の製造方法の他の実施例を示す工程図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＴＦＴ…薄膜トランジスタ、ＡＳ…半導体層、ＳＤ１…ドレイン電極、ＳＤ２…ソース電極、ＰＸ…画素電極、ＣＴ…対向電極。
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、横電界型と称されるアクティブ・マトリクス方式の液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス方式の液晶表示装置は、液晶を介して対向配置された透明基板のうち一方の透明基板の液晶側の面に、そのｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とが形成され、これら各信号線に囲まれた領域を画素領域としている。
各画素領域には、片側のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極とが形成されている。
そして、横電界型と称されるものは、前記画素電極との間に電界を発生せしめる対向電極が、該画素電極が形成された透明基板側に形成され、該電界のうち前記透明基板とほぼ平行な成分を有する電界によって液晶の光透過率を制御させるようになっている。
一方、液晶を介して対向配置された透明基板のうち他方の透明基板の液晶側の面には、たとえばｙ方向に並設される各画素領域に共通の色のカラーフィルタが形成され、このカラーフィルタはｘ方向に並設される画素領域にたとえば赤（Ｇ）、緑（Ｇ）、青（Ｂ）の順に順次繰り返されて形成されている。
【０００３】
【発明が解決しようとする課題】
しかし、このような構成から液晶表示装置において、前記カラーフィルタを前記画素電極あるいは対向電極等が形成された前記一方の透明基板側に形成することが試みられている。
カラーフィルタが他方の基板側に形成されている場合、一方との基板との合わせの際に、その裕度が狭くなってしまうからである。
しかし、カラーフィルタを一方の基板側に形成した場合、該カラーフィルタが完全な絶縁体でない場合には、液晶に印加される電界を乱す原因となることが判明した。
横電界型の液晶表示装置は、その液晶を駆動させるために、画素電極と対向電極の間に発生する電界のうち透明基板とほぼ平行な成分の僅かな電界を用いている。
そして、該電界は画素電極と対向電極が形成された一方の基板側でより強く形成される。したがって、前記カラーフィルタが前記一方の基板上に形成された場合、その電界の乱れを惹き起こす前記カラーフィルタの存在は他方の基板に設ける場合より相対的に大きくなり無視し得ないものとなる。
本発明は、このような事情に基づいてなされたもので、その目的は、カラーフィルタによる電界の乱れを回避できる液晶表示装置を提供することにある。
【０００４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００５】
手段１．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から画素電極、絶縁膜、対向電極の積層体が形成され、前記対向電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されていることを特徴とするものである。
【０００６】
手段２．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から画素電極、絶縁膜、対向電極の積層体が形成され、前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されていることを特徴とするものである。
【０００７】
手段３．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から画素電極、絶縁膜、対向電極の積層体が形成され、前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されているとともに、前記絶縁膜は画素電極が形成された領域の膜厚は大きく形成され画素電極が形成されていない領域の膜厚は小さく形成されていることを特徴とするものである。
【０００８】
手段４．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の画素領域に、
該液晶側から対向電極、絶縁膜、画素電極の積層体が形成され、前記画素電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記対向電極は前記画素電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記積層体に対して前記一方の基板側にカラーフィルタが形成されていることを特徴とするものである。
【０００９】
手段５．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、対向電極、層間絶縁膜、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極が積層され、
前記対向電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成されていることを特徴とするものである。
【００１０】
手段６．
本発明による液晶表示装置によれは、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、対向電極、層間絶縁膜、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極が積層され、
前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成されていることを特徴とするものである。
【００１１】
手段７．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、対向電極、層間絶縁膜、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極が積層され、
前記対向電極は隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成され、
前記層間絶縁膜は画素電極が形成された領域の膜厚は大きく形成され画素電極が形成されていない領域の膜厚は小さく形成されていることを特徴とするものである。
【００１２】
手段８．
本発明による液晶表示装置によれば、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面の一対のゲート信号線と一対のドレイン信号線に囲まれた画素領域に、
前記一方の基板側から、少なくとも、前記一対のゲート信号線のうち一方のゲート信号線の一部をゲート電極とし前記一対のドレイン信号線のうち一方のドレイン信号線にドレイン電極が接続された薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極、層間絶縁膜、対向電極が積層され、
前記画素電極は画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記対向電極は前記画素電極と重畳して一方向に延在し該方向に交差する方向に並設される複数の電極群から構成されていることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《液晶表示装置の全体構成》
図２は、本発明による液晶表示装置の全体の１実施例を示す等価回路図である。
液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００１４】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｙ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００１５】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００１６】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００１７】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００１８】
この画素電極ＰＸは、基準となる電圧が供給される対向電極ＣＴとの間に電界を発生せしめ、この電界のうち透明基板ＳＵＢ１とほぼ平行な成分を有する電界によって液晶の分子を回転させるようにし、その光透過率を制御させるようになっている。
【００１９】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示装置の外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２０】
垂直走査駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線どうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２１】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示装置の外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２２】
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線ＤＬどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２３】
また、ｘ方向に並設された各画素領域に共通な前記対向電圧信号線ＣＬは図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子を構成している。この端子からは映像信号に対して基準となる電圧が供給されるようになっている。
【００２４】
前記各ゲート信号線は、前記垂直走査回路Ｖからの走査信号によってその一つが順次選択されるようになっている。
また、前記各ドレイン信号線ＤＬは、前記映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて、映像信号が供給されるようになっている。
【００２５】
《画素の構成》
図１は、前記画素領域の一実施例を示した平面図を示し、図２の丸枠に示した部分に相当している。なお、図１において、そのIII−III線の断面を図３に、IV−IV線の断面を図４に示している。
【００２６】
図１において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００２７】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を、後述の容量素子Ｃｓｔｇの形成領域においてはその誘電体膜としての機能を有するようになっている。
【００２８】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。
【００２９】
なお、この実施例では、前記半導体層ＡＳは薄膜トランジスタＴＦＴの形成領域ばかりでなく、近傍のゲート信号線ＧＬとドレイン信号線ＤＬとの交差部にまで延在されて形成されている。ゲート信号線ＧＬとドレイン信号線ＤＬとの交差部における層間絶縁膜としての機能を強化せんがためである。
【００３０】
前記薄膜トランジスタＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２はたとえばドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記薄膜トランジスタＴＦＴの半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００３１】
このソース電極ＳＤ２は半導体層ＡＳ面から画素領域側の絶縁膜ＧＩの上面に至るまで若干延在され、後述の画素電極ＰＸとの接続を図るためのコンタクト部が形成されている。
【００３２】
なお、半導体層ＡＳとドレイン電極ＳＤ１およびソース電極ＳＤ２との界面には高濃度の不純物（たとえば燐）がドープされた薄い層が形成され、この層はコンタクト層（図示せず）として機能するようになっている。
【００３３】
このコンタクト層は、たとえば半導体層ＡＳの形成時に、その表面にすでに高濃度の不純物層が形成されており、その上面に形成したドレイン電極ＳＤ１およびソース電極ＳＤ２のパターンをマスクとしてそれから露出された前記不純物層をエッチングすることによって形成することができる。
【００３４】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２が形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる保護膜ＰＳＶが形成されている。この保護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶ＬＣとの直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００３５】
なお、保護膜ＰＳＶはチャネルプロテクト型、すなわち薄膜トランジスタＴＦＴのチャネル部上にＳｉＮ等の無機保護膜が形成された構成、あるいはｐ−Ｓｉを半導体層とするものには省略することも可能である。
【００３６】
そして、この保護膜ＰＳＶの上面にはカラーフィルタＦＩＬが形成されている。このカラーフィルタＦＩＬは当該画素領域において、たとえば赤、緑、青のうちいずれかの色のフィルタからなり、たとえばその色の顔料が含有された樹脂膜から構成されている。
【００３７】
また、当該画素領域におけるカラーフィルタＦＩＬは、当該画素領域を含んでｙ方向に並設される画素領域群の各カラーフィルタＦＩＬと共通になっており（色が同一となる）、また、このようにして形成される帯状のカラーフィルタＦＩＬはｘ方向にたとえば赤、緑、青、赤、……というように順次繰り返されて形成されている。
【００３８】
なお、帯状の各カラーフィルタＦＩＬは隣接する他のカラーフィルタＦＩＬとドレイン信号線ＤＬ上で一部重ね合わされて形成されている。
このカラーフィルタＦＩＬの上面には、たとえばＩＴＯ膜あるいはＩＺＯ膜等からなる透光性の導電膜からなる対向電極ＣＴが形成されている（図３、図４参照）。
この対向電極ＣＴは当該画素領域だけでなく上下、左右の隣接する他の画素領域にまで及んで共通に形成されている。
【００３９】
換言すれば、図２に示した液晶表示装置の少なくとも液晶表示部ＡＲの全域（後述する開口部を除く）に形成され、このことから、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴ等をも被って形成されることになる。
【００４０】
図２に示した等価回路では、対向電極ＣＴは対向電圧信号線ＣＬを介して基準電圧が供給されることになっているが、このように液晶表示部ＡＲのほぼ全域に形成された対向電極ＣＴは前記対向電圧信号線ＣＬをその境界を区別できることなく含むもので、全体の抵抗を低減させることができる。
【００４１】
むろん、別個に対向電圧信号線ＣＬを対向電極ＣＴの下層のいずれかの層に設け、対向電極ＣＴと対向電圧信号線ＣＬを積層もしくはスルーホールで電気的に接続するようにしてもよい。
【００４２】
また、このように液晶表示部ＡＲのほぼ全域に形成した対向電極ＣＴは、シール材ＳＬの外部から数箇所にわたって基準電圧を供給できる構成とできることから、信号の波形歪みを低減させることができる。
【００４３】
そして、この対向電極ＣＴの上面にはたとえばアクリル系有機樹脂材料からなる層間絶縁膜ＬＩが形成されている。この層間絶縁膜ＬＩはこの上面に形成される画素電極ＰＸと前記対向電極ＣＴとの絶縁を図るための絶縁膜となるものである。
【００４４】
層間絶縁膜ＬＩの上面には画素電極ＰＸが形成され、この画素電極ＰＸは前記対向電極ＣＴと重畳して、図中ｙ方向に延在されｘ方向に並設された複数の電極群（図では簡単のため２本としている）から構成されている。
【００４５】
これら複数の各画素電極ＰＸは、その一端側で互いに接続されたパターンとなっているとともに、他端の少なくとも１つは、下層に位置づけられる層間絶縁膜ＬＩ、カラーフィルタＦＩＬ、保護膜ＰＳＶに形成されたコンタクトホールＣＨを通して薄膜トランジスタＴＦＴのソース電極ＳＤ２に電気的に接続されている。
【００４６】
なお、この場合、前記コンタクトホールＣＨの形成部分における前記対向電極ＣＴには開口が形成されており、この対向電極ＣＴと画素電極ＰＸとの電気的接触を回避した構成となっている。
【００４７】
また、画素電極ＰＸの対向電極ＣＴとの重なり部分には、それらの間の層間絶縁膜ＬＩを誘電体膜とする容量素子Ｃｓｔｇが形成され、この容量素子Ｃｓｔｇによって、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
このとき、画素電極ＰＸは金属で形成することも可能であるが、透過率を向上するため、たとえばＩＴＯ膜、ＩＺＯ膜等の透明導電体で形成することが望ましい。
【００４８】
そして、このように画素電極ＰＸが形成された透明基板ＳＵＢ１の主表面には該画素電極ＰＸをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶ＬＣと直接に当接する膜で、その表面に形成されたラビングによって該液晶ＬＣの分子の初期配向方向を決定づけるようになっている。
また、前記透明基板ＳＵＢ１の液晶と反対側の面には偏光板ＰＯＬ１が貼付されている。
【００４９】
前記液晶ＬＣを介して透明基板ＳＵＢ１と対向して配置される透明基板ＳＵＢ２の液晶側の面には、配向膜ＯＲＩ２が形成され、この配向膜ＯＲＩ２は液晶ＬＣと直接に当接する膜で、その表面に形成されたラビングによって該液晶ＬＣの分子の初期配向方向を決定づけるようになっている
また、前記透明基板ＳＵＢ２の液晶と反対側の面には偏光板ＰＯＬ２が貼付されている。
【００５０】
前記透明基板ＳＵＢ１に形成される配向膜ＯＲＩ１および偏光板ＰＯＬ１、透明基板ＳＵＢ２に形成される配向膜ＯＲＩ２および偏光板ＰＯＬ２は、液晶の挙動を可視化するための光学手段であり、本実施例の場合たとえば図５に示すように設定されている。
【００５１】
各配向膜ＯＲＩ１、ＯＲＩ２のラビング方向ＲＤＲは互いに平行（同じ向き）になっており、たとえば画素電極ＰＸと対向電極ＣＴの間の電界の方向ＥＤＲに対して角度が７５°となっている。
【００５２】
この場合、ラビング方向ＲＤＲと印加電界方向ＥＤＲとのなす角度は、液晶の電異方性Δεが正であれば、４５°以上９０°未満であればよく、また、誘電異方性Δεが負であれば、０°を超え４５°以下であればよい。
【００５３】
また、各配向膜のラビング方向ＲＤＲを互いに平行（同じ向き）とすることにより、電極間および電極上の表示に寄与する液晶の上下界面（基板との）の液晶分子の初期プレチルト角がスプレイ状態となり、液晶分子が互いに光学特性を補償し広い視野角特性を得ることができる。
【００５４】
偏光板ＰＯＬ１、ＰＯＬ２は、その一方の偏光透過軸をラビング方向と一致させ、他方の偏光透過軸をそれに直交されている。
これにより、各電極に印加させる電圧を増加させるにともない、透過率が上昇するノーマリクローズ特性を得ることができる。また、電圧無印加時には良質な黒表示を得ることができる。
【００５５】
対向電極ＣＴと画素電極ＣＴとの間には、図４に示すように、電界Ｅが発生し、このうちの透明基板ＳＵＢ１とほぼ平行な成分の電界によって液晶の分子ＬＣＭが該電界の強さに応じた角度で回転するようになっている。
【００５６】
この場合、対向電極ＣＴは画素領域のほぼ全域にわたって形成され、それがシールドになってそれより下層の電界は液晶側にまったく影響を与えない構成となっている。
このため、カラーフィルタＦＩＬは画素電極ＰＸおよび対向電極ＣＴとの間に発生する電界の分布に悪影響を与えることがなくなるという効果を奏する。
【００５７】
《製造方法》
図６（ａ）ないし（ｊ）は、本発明による液晶表示装置の製造方法の一実施例を示す工程図であり、特に透明基板ＳＵＢ１側における製造方法を示している。
【００５８】
工程１．（図６（ａ））
透明基板ＳＵＢ１を用意し、その主表面にＣｒおよびＣｒ−Ｍｏ合金の積層膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることによりゲート信号線ＧＬを形成する。むろん、Ａｌ、もしくはＡｌを含む合金、さらにはＡｌもしくはＡｌを含む合金と他の金属もしくは合金との積層構造でもよい。
【００５９】
工程２．（図６（ｂ））
ゲート信号線ＧＬが形成された透明基板ＳＵＢ１の主表面に、ＳｉＮ膜からなる絶縁膜ＧＩおよびＳｉからなる半導体層を順次積層し、この半導体層の表面にたとえばＰ（燐）を微量にドープして高濃度層ｄ０を形成した後、この半導体層をフォトリソグラフィ技術による選択エッチングをすることにより半導体層ＡＳを形成する。
【００６０】
工程３．（図６（ｃ））
半導体層ＡＳが形成された透明基板ＳＵＢ１の主表面に、ＣｒおよびＣｒ−Ｍｏ合金の積層膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることによりドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのドレイン電極ＳＤ１、ソース電極ＳＤ２を形成する。
その後、ドレイン電極ＳＤ１およびソース電極ＳＤ２をマスクとし、それから露出されている半導体層ＡＳ上の高濃度層ｄ０をエッチングして除去する。
【００６１】
工程４．（図６（ｄ））
ドレイン信号線ＤＬ、ドレイン電極ＳＤ１およびソース電極ＳＤ２が形成された透明基板ＳＵＢ１の主表面に、たとえばＳｉＮからなる保護膜ＰＳＶを形成し、これをフォトリソグラフィ技術による選択エッチングをすることにより前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ１を形成する。
なお、この場合、ドレイン信号線ＤＬの各端子部およびゲート信号線の各端子部を露出させるための穴あけも同時に行う。
【００６２】
工程５．（図６（ｅ））
保護膜ＰＳＶが形成された透明基板ＳＵＢ１の主表面に、顔料が混入された樹脂膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることによりカラーフィルタＦＩＬを形成する。
この場合のエッチングの際には、前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ２をも同時に形成される。
このカラーフィルタＦＩＬは赤、緑、青の各色からなり、それらの色毎にフォトリソグラフィ技術による選択エッチングがなされる。
【００６３】
工程６．（図６（ｆ））
カラーフィルタＦＩＬが形成された透明基板ＳＵＢ１の主表面に、たとえばＩＴＯ(Indium Tin Oxide)、ＩＺＯ(Indium Zinc Oxide)等からなる透光性の導電膜を形成し、前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ３を形成するようにしてフォトリソグラフィ技術による選択エッチングをすることにより対向電極ＣＴを形成する。
この場合、対向電極ＣＴは隣接する画素領域にも及んで形成され、該隣接する画素領域の対向電極ＣＴと共通に形成される。
【００６４】
工程７．（図６（ｇ））
対向電極ＣＴが形成された透明基板ＳＵＢ１の主表面に、たとえばアクリル系有機樹脂からなる層間絶縁膜ＬＩを形成し、前記ソース電極ＳＤ２の一部を露出させるコンタクトホールＣＨ４を形成するようにしてフォトリソグラフィ技術による選択エッチングをする。
【００６５】
工程８．（図６（ｈ））
層間絶縁膜ＬＩが形成された透明基板ＳＵＢ１の主表面に、たとえばＩＴＯ(Indium Tin Oxide)等からなる透光性の導電膜を形成し、これをフォトリソグラフィ技術による選択エッチングをすることにより画素電極ＰＸを形成する。
この画素電極ＰＸは、たとえばｙ方向に延在しｘ方向に並設される複数の電極群からなるもので、いわゆる櫛歯状をなすパターンで形成される。
そして、この場合、この画素電極ＰＸは、その一部がソース電極ＳＤ２を露出させたコンタクトホール上に形成されるようになっており、これにより該ソース電極ＳＤ２に電気的に接続されるようになっている。
【００６６】
工程９．（図６（ｉ））
画素電極ＰＸが形成された透明基板ＳＵＢ１の主要面に樹脂膜を形成し、その表面をラビング処理することにより配向膜ＯＲＩ１を形成する。
【００６７】
工程１０．（図６（ｊ））
透明基板ＳＵＢ１の液晶と反対側の面に、偏光板ＰＯＬ１、透光性の導電膜ＴＩ１を形成する。
【００６８】
実施例２．
図７、図８は、本発明による液晶表示装置の他の実施例を示す構成図で、それぞれ図３、図４と対応した図となっている。
図３、図４と異なる構成は、画素電極ＰＸが形成されている層間絶縁膜ＬＩにあり、この層間絶縁膜ＬＩは、前記画素電極ＰＸが形成されている領域においてその層厚が大きく形成され、該画素電極ＰＸが形成されていない領域においてその層厚が小さく形成されている。
このような構成は、たとえばパターン化して形成した該画素電極ＰＸをマスクとして前記層間絶縁膜ＬＩの表面をエッチングすることによって形成される。
このように構成された液晶表示装置は、液晶を駆動させるに必要な画素電極ＰＸと対向電極ＣＴとの間の電圧を小さくすることができる。画素電極ＰＸが形成されていない領域において層間絶縁膜ＬＩの膜厚が大きいとそれだけ画素電極ＰＸと対向電極ＣＴの間に生じる電界の強度が減少してしまうからである。したがって、本実施例では、低消費電力の液晶表示装置を得ることができるようになる。
【００６９】
実施例３．
図９、図１０は、本発明による液晶表示装置の他の実施例を示す構成図で、それぞれ図３、図４と対応した図となっている。
図３、図４と異なる構成は、カラーフィルタＦＩＬにあり、それに形成されたコンタクトホールＣＨの側壁面には層間絶縁膜ＬＩによって被われていない構成となっている。
【００７０】
すなわち、該コンタクトホールＣＨ内に形成される画素電極ＰＸの薄膜トランジスタＴＦＴのソース電極ＳＤ２との接続部は該カラーフィルタＦＩＬと直接に接触された構成となっている。
カラーフィルタＦＩＬは顔料が含有された樹脂膜で構成されているため、それ自体はほぼ絶縁膜となっているからであり、画素電極ＰＸと対向電極ＣＴの短絡には至らないためである。
【００７１】
図１１は、このような構成からなる液晶表示装置の製造方法の一実施例を示す工程図で、図６と対応した図となっている。
図６と異なる部分は、その（ｇ）に示す部分で、層間絶縁膜ＬＩにおけるコンタクトホールＣＨ４を形成する場合、その径をカラーフィルタＦＩＬに形成されたコンタクトホールのそれとほぼ等しくあるいはそれより大きく形成することにある。
【００７２】
上述した各実施例は、そのいずれも層間絶縁膜ＬＩの下層に形成された電極を対向電極とし、上層に形成された電極を画素電極としたものである。しかし、上述した構成において、層間絶縁膜ＬＩの下層に形成された電極を画素電極とし、上層に形成された電極を対向電極とするようにしてもよいことはいうまでもない。
【００７３】
この場合、該画素電極は、隣接する他の画素領域の画素電極と電気的に分離されていなければならないため、たとえばドレイン信号線ＤＬおよびゲート信号線ＧＬ上に形成されたスリットによってそれぞれ物理的に分離されるようにして構成される。
【００７４】
このように構成した場合でも、各画素領域においてカラーフィルタＦＩＬの上方にそのほぼ全域にわたって画素電極が形成されていることから、該カラーフィルタＦＩＬが画素電極と対向電極との間に発生する電界に悪影響を及ぼすことはなくなる。
【００７５】
【発明の効果】
以上、説明したことから明らかとなるように、本発明による液晶表示装置によれば、カラーフィルタによる電界の乱れを回避できるようになる。
【図面の簡単な説明】
【図１】 本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２】 本発明による液晶表示装置の一実施例を示す等価回路図である。
【図３】 図１のIII−III線における断面図である。
【図４】 図１のIV−IV線における断面図である
【図５】 本発明による液晶表示装置の電界の方向と配向膜および偏光板との関係を示す説明図である。
【図６】 本発明による液晶表示装置の製造方法の一実施例を示す工程図である。
【図７】 本発明による液晶表示装置の他の実施例を示す断面図で、図３に対応した図である。
【図８】 本発明による液晶表示装置の他の実施例を示す断面図で、図４に対応した図である。
【図９】 本発明による液晶表示装置の他の実施例を示す断面図で、図３に対応した図である。
【図１０】 本発明による液晶表示装置の他の実施例を示す断面図で、図４に対応した図である。
【図１１】 本発明による液晶表示装置の製造方法の他の実施例を示す工程図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＴＦＴ…薄膜トランジスタ、ＡＳ…半導体層、ＳＤ１…ドレイン電極、ＳＤ２…ソース電極、ＰＸ…画素電極、ＣＴ…対向電極。
Claims (4)
- 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に、複数のゲート信号線と複数のドレイン信号線が形成され、一対の前記ゲート信号線と一対の前記ドレイン信号線で囲まれた画素領域を複数有し、
前記一方の基板には、薄膜トランジスタ、この薄膜トランジスタを被って形成される保護膜、カラーフィルタ、対向電極、絶縁膜、スルーホールを介して前記薄膜トランジスタのソース電極と接続された画素電極が積層され、
前記対向電極は、隣接する他の画素領域に及んで画素領域のほぼ全域を被う透光性の導電層から構成されているとともに、前記画素電極は、前記対向電極と重畳して一方向に延在し該方向に交差する方向に並設される透光性の導電層からなり、少なくとも前記ドレイン信号線に平行な電極と前記ゲート信号線に平行な電極から構成され、
前記薄膜トランジスタの少なくとも一部は、前記画素領域内に形成され、
前記薄膜トランジスタは、前記カラーフィルタと重畳しており、
前記スルーホールは、前記対向電極に形成された開口部と、前記カラーフィルタに形成された開口部とを少なくとも有し、前記ゲート信号線及び前記ドレイン信号線と重複しない位置に形成され、
前記対向電極は、前記スルーホール形成部分以外の全ての前記画素領域及び当該画素領域を形成する前記ゲート信号線と前記ドレイン信号線に重畳していることを特徴とする液晶表示装置。 - 前記カラーフィルタに形成された開口部は、側壁面を有し、
前記側壁面は、前記絶縁膜で被われていることを特徴とする請求項１に記載の液晶表示装置。 - 前記絶縁膜は前記画素電極が形成された領域の膜厚は大きく形成され前記画素電極が形成されていない領域の膜厚は小さく形成されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記画素電極は、隣接する他の画素領域の画素電極と、前記ゲート信号線上および前記ドレイン信号線上で分離されていることを特徴とする請求項１に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001129852A JP4722319B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001129852A JP4722319B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002328385A JP2002328385A (ja) | 2002-11-15 |
| JP4722319B2 true JP4722319B2 (ja) | 2011-07-13 |
Family
ID=18978323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001129852A Expired - Lifetime JP4722319B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4722319B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5258156B2 (ja) * | 2005-10-27 | 2013-08-07 | 株式会社ジャパンディスプレイ | 液晶表示装置およびその製造方法 |
| EP2270583B1 (en) | 2005-12-05 | 2017-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
| JP4927430B2 (ja) | 2006-04-12 | 2012-05-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US8106865B2 (en) | 2006-06-02 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP5170985B2 (ja) | 2006-06-09 | 2013-03-27 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP2010156960A (ja) * | 2008-12-03 | 2010-07-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2011257528A (ja) * | 2010-06-08 | 2011-12-22 | Toppan Printing Co Ltd | アレイ基板及びそれを用いた液晶表示装置 |
| JP5483637B2 (ja) * | 2012-08-01 | 2014-05-07 | 株式会社ジャパンディスプレイ | 液晶表示装置の製造方法 |
| KR101994974B1 (ko) * | 2013-01-10 | 2019-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP6340269B2 (ja) * | 2014-07-02 | 2018-06-06 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111957A (ja) * | 1998-08-03 | 2000-04-21 | Nec Corp | 液晶表示装置およびその製造方法 |
| JP2000187209A (ja) * | 1998-12-22 | 2000-07-04 | Advanced Display Inc | 反射型液晶表示装置およびその製造方法 |
| JP2000292801A (ja) * | 1999-04-06 | 2000-10-20 | Nec Corp | 液晶表示装置 |
| WO2001018597A1 (fr) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Afficheur à cristaux liquides |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3774352B2 (ja) * | 2000-02-23 | 2006-05-10 | 株式会社日立製作所 | 液晶表示装置 |
| JP3832261B2 (ja) * | 2000-03-16 | 2006-10-11 | セイコーエプソン株式会社 | 液晶装置、投射型表示装置及び電子機器 |
-
2001
- 2001-04-26 JP JP2001129852A patent/JP4722319B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111957A (ja) * | 1998-08-03 | 2000-04-21 | Nec Corp | 液晶表示装置およびその製造方法 |
| JP2000187209A (ja) * | 1998-12-22 | 2000-07-04 | Advanced Display Inc | 反射型液晶表示装置およびその製造方法 |
| JP2000292801A (ja) * | 1999-04-06 | 2000-10-20 | Nec Corp | 液晶表示装置 |
| WO2001018597A1 (fr) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Afficheur à cristaux liquides |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002328385A (ja) | 2002-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4162890B2 (ja) | 液晶表示装置 | |
| KR100422567B1 (ko) | 액정표시장치 | |
| US9281320B2 (en) | Array substrate and liquid crystal display apparatus having the same | |
| US7800725B2 (en) | Liquid crystal display and substrate thereof | |
| US7982841B2 (en) | Method for manufacturing liquid crystal display device | |
| JP4152623B2 (ja) | 液晶表示装置 | |
| US8169580B2 (en) | Viewing angle-controllable liquid crystal display device and fabrication method thereof | |
| KR20080071001A (ko) | 액정 표시 패널 및 이의 제조 방법 | |
| US8351006B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| KR20050001707A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| JP2005055897A (ja) | 多重ドメイン液晶表示装置 | |
| US7847891B2 (en) | Liquid crystal display | |
| KR102040084B1 (ko) | 표시 장치 | |
| JP4722319B2 (ja) | 液晶表示装置 | |
| JP2003131240A (ja) | 液晶表示装置 | |
| JP2004177788A (ja) | 液晶表示装置 | |
| JP2005215159A (ja) | 液晶表示装置およびその駆動方法 | |
| KR101055209B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR20080053804A (ko) | 액정표시장치와 그 제조방법 | |
| KR101393366B1 (ko) | 액정표시장치와 액정표시장치의 제조방법 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| KR100630878B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| JP4441507B2 (ja) | 液晶表示装置 | |
| US20180120610A1 (en) | Liquid crystal display device and method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4722319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |