JP2002055656A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002055656A JP2002055656A JP2000240013A JP2000240013A JP2002055656A JP 2002055656 A JP2002055656 A JP 2002055656A JP 2000240013 A JP2000240013 A JP 2000240013A JP 2000240013 A JP2000240013 A JP 2000240013A JP 2002055656 A JP2002055656 A JP 2002055656A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- line
- liquid crystal
- auxiliary capacitance
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 フリッカや垂直ストロークが低減されるため
に高表示品位であり、かつ、高開口率である液晶表示装
置を提供する。 【解決手段】 縦横に多数配列される画素電極１０と、
この画素電極１０の周囲で行方向に配列されるゲートラ
イン１２および列方向に配列されるデータライン１３
と、ゲートライン１２と平行に行方向に設けられる補助
容量ライン１４と、を備える液晶表示装置である。駆動
に際して、ゲートラインとの寄生容量が画素電位の変動
に与える寄与分をうち消すように、補助容量ライン１４
の各行で異なる波形の電圧を印加する。上記構成によれ
ば、寄生容量の影響を低減してフリッカや垂直クロスト
ークなどの表示劣化が抑制されると共に、補助容量を小
さくできるために高開口率化が図られる。
に高表示品位であり、かつ、高開口率である液晶表示装
置を提供する。 【解決手段】 縦横に多数配列される画素電極１０と、
この画素電極１０の周囲で行方向に配列されるゲートラ
イン１２および列方向に配列されるデータライン１３
と、ゲートライン１２と平行に行方向に設けられる補助
容量ライン１４と、を備える液晶表示装置である。駆動
に際して、ゲートラインとの寄生容量が画素電位の変動
に与える寄与分をうち消すように、補助容量ライン１４
の各行で異なる波形の電圧を印加する。上記構成によれ
ば、寄生容量の影響を低減してフリッカや垂直クロスト
ークなどの表示劣化が抑制されると共に、補助容量を小
さくできるために高開口率化が図られる。
Description
【０００１】
【発明の属する技術分野】本発明は、高開口率であり、
かつ、フリッカや垂直ストロークが低減されるために高
表示品位である液晶表示装置に関する。
かつ、フリッカや垂直ストロークが低減されるために高
表示品位である液晶表示装置に関する。
【０００２】
【従来の技術】従来、アクティブマトリクス駆動の液晶
表示装置では、図１３に示すように、画素電極１００の
周囲に縦横にゲートライン１０１およびデータライン１
０２が設けられ、画素電極１００につながるＴＦＴ１０
３を介して所定の電圧が印加されて駆動される。しかし
ながら、駆動に際して、１画素を囲む２つのゲートライ
ン１０１および２つのデータライン１０２の電圧変動
が、画素電極１００に印可される電圧に影響を与え、フ
リッカや垂直クロストークなどが生じ、表示品位の低下
につながる場合がある。これらの現象は、画素電極１０
０とゲートライン１０１および画素電極１００とデータ
ライン１０２との間の寄生容量に基づく。このために、
補助容量ライン１０４が設けられ、駆動に際してこの補
助容量ライン１０４に所定の電圧を印可して補助容量Ｃ
sをもたせ、フリッカや垂直クロストークなどの表示劣
化が低減される。この補助容量ライン１０４は、例え
ば、図１５および図１６に等価回路で示すように接続さ
れる。図１５では、補助容量ラインは共通電極に接続さ
れ、「Cs on common」と呼ばれ、補助容量ライン１０４
には共通電極と同じ信号が印加される。図１６では、補
助容量ラインは隣行ゲートライン（図１６中、Ｖg(0)〜
Ｖg(4)で図示）に接続され、「Cs on Gate」と呼ばれ、
補助容量ライン１０４には隣行ゲートライン信号と同じ
信号が印加される。
表示装置では、図１３に示すように、画素電極１００の
周囲に縦横にゲートライン１０１およびデータライン１
０２が設けられ、画素電極１００につながるＴＦＴ１０
３を介して所定の電圧が印加されて駆動される。しかし
ながら、駆動に際して、１画素を囲む２つのゲートライ
ン１０１および２つのデータライン１０２の電圧変動
が、画素電極１００に印可される電圧に影響を与え、フ
リッカや垂直クロストークなどが生じ、表示品位の低下
につながる場合がある。これらの現象は、画素電極１０
０とゲートライン１０１および画素電極１００とデータ
ライン１０２との間の寄生容量に基づく。このために、
補助容量ライン１０４が設けられ、駆動に際してこの補
助容量ライン１０４に所定の電圧を印可して補助容量Ｃ
sをもたせ、フリッカや垂直クロストークなどの表示劣
化が低減される。この補助容量ライン１０４は、例え
ば、図１５および図１６に等価回路で示すように接続さ
れる。図１５では、補助容量ラインは共通電極に接続さ
れ、「Cs on common」と呼ばれ、補助容量ライン１０４
には共通電極と同じ信号が印加される。図１６では、補
助容量ラインは隣行ゲートライン（図１６中、Ｖg(0)〜
Ｖg(4)で図示）に接続され、「Cs on Gate」と呼ばれ、
補助容量ライン１０４には隣行ゲートライン信号と同じ
信号が印加される。
【０００３】
【発明が解決しようとする課題】図１４に、図１３に示
す構成の１画素（ｎ行ｍ列目）の等価回路を示す。この
画素は、この画素のＴＦＴ１０３につながるｎ行目の自
行ゲートライン（Ｖg(n)）と、この画素の隣に配置する
画素のＴＦＴにつながる（ｎ−１）行目の隣行ゲートラ
イン（Ｖg(n―1)）と、この画素のＴＦＴ１０３につな
がるｍ列目の自列データライン（Ｖd(m)）と、この画素
の隣に配置する画素のＴＦＴにつながる（ｍ＋１）列目
の隣列データライン（Ｖd(m+1)）と、に囲まれる。そし
て、ｎ行目の自行ゲートラインおよび（ｎ−１）行目の
隣行ゲートラインと画素電極１００との間の寄生容量
を、各々、Ｃpg-selfおよびＣpg-preで示す。また、ｍ
列目の自列データラインおよび（ｍ＋１）列目の隣列デ
ータラインと画素電極１００との間の寄生容量を、各
々、Ｃpd-leftおよびＣpd-rightで示す。また、液晶層
がもつ容量をＣlcで示し、補助容量をＣsで示す。な
お、図２中では、一般性のため全ての寄生容量を示して
いるが、画素構造によってはこのうちの幾つかは非常に
小さく無視できる場合もある。ここで、ゲートラインと
の寄生容量Ｃpg-self、Ｃpg-preは主にフリッカの原因
となる。データラインとの寄生容量Ｃpd-left、Ｃ
pd-rightは主に垂直クロストークの原因となる。
す構成の１画素（ｎ行ｍ列目）の等価回路を示す。この
画素は、この画素のＴＦＴ１０３につながるｎ行目の自
行ゲートライン（Ｖg(n)）と、この画素の隣に配置する
画素のＴＦＴにつながる（ｎ−１）行目の隣行ゲートラ
イン（Ｖg(n―1)）と、この画素のＴＦＴ１０３につな
がるｍ列目の自列データライン（Ｖd(m)）と、この画素
の隣に配置する画素のＴＦＴにつながる（ｍ＋１）列目
の隣列データライン（Ｖd(m+1)）と、に囲まれる。そし
て、ｎ行目の自行ゲートラインおよび（ｎ−１）行目の
隣行ゲートラインと画素電極１００との間の寄生容量
を、各々、Ｃpg-selfおよびＣpg-preで示す。また、ｍ
列目の自列データラインおよび（ｍ＋１）列目の隣列デ
ータラインと画素電極１００との間の寄生容量を、各
々、Ｃpd-leftおよびＣpd-rightで示す。また、液晶層
がもつ容量をＣlcで示し、補助容量をＣsで示す。な
お、図２中では、一般性のため全ての寄生容量を示して
いるが、画素構造によってはこのうちの幾つかは非常に
小さく無視できる場合もある。ここで、ゲートラインと
の寄生容量Ｃpg-self、Ｃpg-preは主にフリッカの原因
となる。データラインとの寄生容量Ｃpd-left、Ｃ
pd-rightは主に垂直クロストークの原因となる。
【０００４】ゲートラインとの寄生容量Ｃpg-self、Ｃ
pg-preは、主に画素トランジスタ部分の容量に依存し、
画素電極１００を一辺Ｌの正方形とした場合、画素面積
Ｌ2（図１３に図示）にほぼ比例する。データライン１
０２との寄生容量Ｃpd-left、Ｃpd-rightは、画素電極
１００の長さＬ（データライン１０２の方向の長さ、図
１に図示）に依存する。また、液晶容量Ｃlcは画素面積
Ｌ2に比例する。従って、画素寸法Ｌがある程度大きい
場合には、画素面積Ｌ2に比例するゲートラインとの寄
生容量Ｃpg-self、Ｃpg-preの影響が生じやすく、垂直
クロストークよりもフリッカが生じ易いという傾向があ
り。逆に、画素寸法Ｌがある程度小さい場合には、画素
の長さＬに比例するデータラインとの寄生容量Ｃ
pd-left、Ｃpd-rightの影響が生じやすく、フリッカよ
りも垂直クロストークが生じ易いという傾向がある。
pg-preは、主に画素トランジスタ部分の容量に依存し、
画素電極１００を一辺Ｌの正方形とした場合、画素面積
Ｌ2（図１３に図示）にほぼ比例する。データライン１
０２との寄生容量Ｃpd-left、Ｃpd-rightは、画素電極
１００の長さＬ（データライン１０２の方向の長さ、図
１に図示）に依存する。また、液晶容量Ｃlcは画素面積
Ｌ2に比例する。従って、画素寸法Ｌがある程度大きい
場合には、画素面積Ｌ2に比例するゲートラインとの寄
生容量Ｃpg-self、Ｃpg-preの影響が生じやすく、垂直
クロストークよりもフリッカが生じ易いという傾向があ
り。逆に、画素寸法Ｌがある程度小さい場合には、画素
の長さＬに比例するデータラインとの寄生容量Ｃ
pd-left、Ｃpd-rightの影響が生じやすく、フリッカよ
りも垂直クロストークが生じ易いという傾向がある。
【０００５】フリッカや垂直クロストークを抑えるに
は、これらの寄生容量が、画素電位の変動に与える影響
を小さくすることが必要である。１画素（ｎ行ｍ列目）
を囲む２つのゲートラインおよび２つのデータラインか
ら与えられる画素電位の変動ΔＶP(n)は下記式（１）で
与えられる。なお、補助容量Ｃsに印加される電圧は一
定として考える。
は、これらの寄生容量が、画素電位の変動に与える影響
を小さくすることが必要である。１画素（ｎ行ｍ列目）
を囲む２つのゲートラインおよび２つのデータラインか
ら与えられる画素電位の変動ΔＶP(n)は下記式（１）で
与えられる。なお、補助容量Ｃsに印加される電圧は一
定として考える。
【数１】式（１） 式（１）中、右辺第１項および第２項が、自行および隣
行ゲートラインからの寄与分を示し、第３項および第４
項が、自列および隣列データラインからの寄与分を示
す。なお、１つの画素電極に対してこれらの容量は並列
に接続されるとみなせ、全容量Ｃtotalはこれらの容量
の総和となる。なお、Δは各電圧の時間変化を示してい
るが、より数学的に時間要素を含めて表すには、微分形
式を用いて下記式（２）の通りに示される。
行ゲートラインからの寄与分を示し、第３項および第４
項が、自列および隣列データラインからの寄与分を示
す。なお、１つの画素電極に対してこれらの容量は並列
に接続されるとみなせ、全容量Ｃtotalはこれらの容量
の総和となる。なお、Δは各電圧の時間変化を示してい
るが、より数学的に時間要素を含めて表すには、微分形
式を用いて下記式（２）の通りに示される。
【数２】式（２） 式（１）中、例えば、右辺第１項は、自行ゲートライン
（ｎ行目）の電位Ｖg( n)の変動ΔＶg(n)が与える画素電
位の変動を示す。この電位変動ΔＶg(n)を「０」とする
ことは原理的に出来ないので、Ｃpg-selfが「０」でな
い限り、右辺第１項を「０」とすることはできない。ま
た、右辺第２項から第４項までについても同様である。
そこで、画素電位の変動ΔＶp(n)を小さくするために
は、補助容量Ｃsを大きくとることで右辺各項の分母Ｃ
totalを大きくし、各項全ての値を十分小さく抑えるこ
とになる。
（ｎ行目）の電位Ｖg( n)の変動ΔＶg(n)が与える画素電
位の変動を示す。この電位変動ΔＶg(n)を「０」とする
ことは原理的に出来ないので、Ｃpg-selfが「０」でな
い限り、右辺第１項を「０」とすることはできない。ま
た、右辺第２項から第４項までについても同様である。
そこで、画素電位の変動ΔＶp(n)を小さくするために
は、補助容量Ｃsを大きくとることで右辺各項の分母Ｃ
totalを大きくし、各項全ての値を十分小さく抑えるこ
とになる。
【０００６】しかしながら、補助容量Ｃsを大きくとる
ことは、補助容量ラインの面積を大きくすることであ
る。このために、補助容量ラインが占有する面積が大き
くなり開口率の低下を招く。これにより、充分な明るさ
が得られず表示品位が低下してしまう。そこで、補助容
量Ｃsを大きくとることなく、フリッカや垂直クロスト
ークを抑制して高品位の表示が可能である液晶表示装置
が要求されていた。
ことは、補助容量ラインの面積を大きくすることであ
る。このために、補助容量ラインが占有する面積が大き
くなり開口率の低下を招く。これにより、充分な明るさ
が得られず表示品位が低下してしまう。そこで、補助容
量Ｃsを大きくとることなく、フリッカや垂直クロスト
ークを抑制して高品位の表示が可能である液晶表示装置
が要求されていた。
【０００７】本発明の課題は、フリッカや垂直ストロー
クが低減されるために高表示品位であり、かつ、高開口
率である液晶表示装置を提供することである。
クが低減されるために高表示品位であり、かつ、高開口
率である液晶表示装置を提供することである。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
め、請求項１記載の発明は、ゲートラインに沿った行方
向に、該ゲートラインに平行となるように補助容量ライ
ンを設け、駆動に際して、画素電極の周囲のゲートライ
ンと画素電極との間の寄生容量が、画素電位の変動に与
える寄与分をうち消すように、前記補助容量ラインごと
に異なる波形の補助容量電圧が印加されることを特徴と
する。
め、請求項１記載の発明は、ゲートラインに沿った行方
向に、該ゲートラインに平行となるように補助容量ライ
ンを設け、駆動に際して、画素電極の周囲のゲートライ
ンと画素電極との間の寄生容量が、画素電位の変動に与
える寄与分をうち消すように、前記補助容量ラインごと
に異なる波形の補助容量電圧が印加されることを特徴と
する。
【０００９】請求項１記載の発明によれば、画素電極の
周囲のゲートラインと画素電極との間の寄生容量は、主
にフリッカの原因となるが、駆動に際して、画素電極の
周囲のゲートラインと画素電極との間の寄生容量が画素
電位の変動に与える寄与分をうち消すように、補助容量
ラインごとに異なる波形の補助容量電圧を印加すること
でフリッカが抑制され、良好な表示品位の液晶表示装置
が得られる。また、従来、補助容量ラインは、フリッカ
などの表示劣化を抑制するために、所定の補助容量をも
つ。ここで、請求項１記載の発明を適用すれば、一定寸
法の画素電極に対して従来必要な補助容量よりも小さな
補助容量で、フリッカなどの表示劣化が抑制され、良好
な表示品位の液晶表示装置が得られる。また、このよう
に「補助容量を小さくする」とは、補助容量ラインの面
積を小さくできることに対応する。この補助容量ライン
は、例えば、画素電極上に配設されるので、「補助容量
ラインの面積を小さくする」ことで、液晶表示装置の高
開口率化が図られる。以上から、フリッカなどの表示劣
化を抑制すると共に、高開口率化が図られ、優れた表示
品位の液晶表示装置が得られる。
周囲のゲートラインと画素電極との間の寄生容量は、主
にフリッカの原因となるが、駆動に際して、画素電極の
周囲のゲートラインと画素電極との間の寄生容量が画素
電位の変動に与える寄与分をうち消すように、補助容量
ラインごとに異なる波形の補助容量電圧を印加すること
でフリッカが抑制され、良好な表示品位の液晶表示装置
が得られる。また、従来、補助容量ラインは、フリッカ
などの表示劣化を抑制するために、所定の補助容量をも
つ。ここで、請求項１記載の発明を適用すれば、一定寸
法の画素電極に対して従来必要な補助容量よりも小さな
補助容量で、フリッカなどの表示劣化が抑制され、良好
な表示品位の液晶表示装置が得られる。また、このよう
に「補助容量を小さくする」とは、補助容量ラインの面
積を小さくできることに対応する。この補助容量ライン
は、例えば、画素電極上に配設されるので、「補助容量
ラインの面積を小さくする」ことで、液晶表示装置の高
開口率化が図られる。以上から、フリッカなどの表示劣
化を抑制すると共に、高開口率化が図られ、優れた表示
品位の液晶表示装置が得られる。
【００１０】また、フリッカや垂直クロストークなどの
表示劣化は、画素電極の寸法に応じて発生傾向が異な
る。すなわち、ある程度大きな寸法の画素電極では、垂
直クロストークよりもフリッカの方が生じ易い。ここ
で、垂直クロストークは、主に画素電極の周囲のデータ
ラインと画素電極との間の寄生容量が原因となる。従っ
て、請求項１記載の発明を適用するには、フリッカが生
じ易いある程度大きな画素電極の寸法の範囲内で、予め
垂直クロストークが抑制される程度の補助容量ラインの
寸法に設定しておくことが好ましい。この場合には、予
め補助容量ラインの寸法を調整することで垂直クロスト
ークが抑制されると共に、補助容量ラインごとに寄生容
量が画素電位の変動に与える寄与分をうち消すように異
なる波形の補助容量電圧が印加されることで、フリッカ
が抑制される。これにより、フリッカと垂直クロストー
クの両方が抑制され、優れた表示品位の液晶表示装置が
得られる。
表示劣化は、画素電極の寸法に応じて発生傾向が異な
る。すなわち、ある程度大きな寸法の画素電極では、垂
直クロストークよりもフリッカの方が生じ易い。ここ
で、垂直クロストークは、主に画素電極の周囲のデータ
ラインと画素電極との間の寄生容量が原因となる。従っ
て、請求項１記載の発明を適用するには、フリッカが生
じ易いある程度大きな画素電極の寸法の範囲内で、予め
垂直クロストークが抑制される程度の補助容量ラインの
寸法に設定しておくことが好ましい。この場合には、予
め補助容量ラインの寸法を調整することで垂直クロスト
ークが抑制されると共に、補助容量ラインごとに寄生容
量が画素電位の変動に与える寄与分をうち消すように異
なる波形の補助容量電圧が印加されることで、フリッカ
が抑制される。これにより、フリッカと垂直クロストー
クの両方が抑制され、優れた表示品位の液晶表示装置が
得られる。
【００１１】請求項２記載の発明は、請求項１記載の液
晶表示装置において、画素電極が、自行あるいは隣行の
ゲートライン上にまで広がることを特徴とする。
晶表示装置において、画素電極が、自行あるいは隣行の
ゲートライン上にまで広がることを特徴とする。
【００１２】請求項２記載の発明によれば、請求項１と
同様の効果を奏することができるとともに、ゲートライ
ンと画素電極とはアクティブ素子（例えば、ＴＦＴな
ど）を介して接続され、他の部分では、両者は絶縁膜を
介して短絡が防止されるが、自行あるいは隣行ゲートラ
イン上に画素電極が広がって絶縁膜を挟んで重なる部分
が、寄生容量として機能する。従って、この寄生容量の
分だけ、補助容量ラインがもつべき補助容量を小さくで
き、補助容量ラインの面積が低減され、さらに、高開口
率化が図られる。また、自行あるいは隣行ゲートライン
上に画素電極が広がる部分は遮光性を与える。これによ
り、ブラックマスクなどの遮光性を与えるための構成を
設けることなく、表示のコントラストが向上される。
同様の効果を奏することができるとともに、ゲートライ
ンと画素電極とはアクティブ素子（例えば、ＴＦＴな
ど）を介して接続され、他の部分では、両者は絶縁膜を
介して短絡が防止されるが、自行あるいは隣行ゲートラ
イン上に画素電極が広がって絶縁膜を挟んで重なる部分
が、寄生容量として機能する。従って、この寄生容量の
分だけ、補助容量ラインがもつべき補助容量を小さくで
き、補助容量ラインの面積が低減され、さらに、高開口
率化が図られる。また、自行あるいは隣行ゲートライン
上に画素電極が広がる部分は遮光性を与える。これによ
り、ブラックマスクなどの遮光性を与えるための構成を
設けることなく、表示のコントラストが向上される。
【００１３】なお、画素電極が、自行あるいは隣行のゲ
ートライン上にまで広がると共に、この画素電極の周囲
に配設されるデータライン上にも広がる構成としても良
い。この場合には、画素電極の周囲に全体的に遮光性が
与えられ、さらに表示のコントラストが向上される。
ートライン上にまで広がると共に、この画素電極の周囲
に配設されるデータライン上にも広がる構成としても良
い。この場合には、画素電極の周囲に全体的に遮光性が
与えられ、さらに表示のコントラストが向上される。
【００１４】また、「自行ゲートライン」とは、ある１
つの画素電極に対して、この画素電極のＴＦＴにつなが
るゲートラインを意味する。また、「隣行ゲートライ
ン」とは、この画素電極の隣に配設される画素電極のＴ
ＦＴにつながり、行方向に多数配設されるゲートライン
のうちの自行ゲートラインの隣に配設されるゲートライ
ンを意味する。
つの画素電極に対して、この画素電極のＴＦＴにつなが
るゲートラインを意味する。また、「隣行ゲートライ
ン」とは、この画素電極の隣に配設される画素電極のＴ
ＦＴにつながり、行方向に多数配設されるゲートライン
のうちの自行ゲートラインの隣に配設されるゲートライ
ンを意味する。
【００１５】請求項３記載の発明は、データラインに沿
った列方向に、該データラインに平行となるように補助
容量ラインを設け、駆動に際して、画素電極の周囲のデ
ータラインと画素電極との間の寄生容量が、画素電位の
変動に与える寄与分をうち消すように、前記補助容量ラ
インごとに異なる波形の補助容量電圧が印加されること
を特徴とする。
った列方向に、該データラインに平行となるように補助
容量ラインを設け、駆動に際して、画素電極の周囲のデ
ータラインと画素電極との間の寄生容量が、画素電位の
変動に与える寄与分をうち消すように、前記補助容量ラ
インごとに異なる波形の補助容量電圧が印加されること
を特徴とする。
【００１６】請求項３記載の発明によれば、画素電極の
周囲のデータラインと画素電極との間の寄生容量は、主
に垂直クロストークの原因となるが、駆動に際して、画
素電極の周囲のデータラインと画素電極との間の寄生容
量が、画素電位の変動に与える寄与分をうち消すよう
に、補助容量ラインごとに異なる波形の補助容量電圧を
印加することで垂直クロストークが抑制され、良好な表
示品位の液晶表示装置が得られる。また、請求項１と同
様に、一定寸法の画素電極に対して従来必要な補助容量
よりも小さな補助容量で、垂直クロストークなどの表示
劣化が抑制され、良好な表示品位の液晶表示装置が得ら
れる。これにより、液晶表示装置の高開口率化が図られ
る。以上から、垂直クロストークなどの表示劣化を抑制
すると共に、高開口率化が図られ、優れた表示品位の液
晶表示装置が得られる。
周囲のデータラインと画素電極との間の寄生容量は、主
に垂直クロストークの原因となるが、駆動に際して、画
素電極の周囲のデータラインと画素電極との間の寄生容
量が、画素電位の変動に与える寄与分をうち消すよう
に、補助容量ラインごとに異なる波形の補助容量電圧を
印加することで垂直クロストークが抑制され、良好な表
示品位の液晶表示装置が得られる。また、請求項１と同
様に、一定寸法の画素電極に対して従来必要な補助容量
よりも小さな補助容量で、垂直クロストークなどの表示
劣化が抑制され、良好な表示品位の液晶表示装置が得ら
れる。これにより、液晶表示装置の高開口率化が図られ
る。以上から、垂直クロストークなどの表示劣化を抑制
すると共に、高開口率化が図られ、優れた表示品位の液
晶表示装置が得られる。
【００１７】また、請求項１の場合と逆に、ある程度小
さな寸法の画素電極では、フリッカよりも垂直クロスト
ークの方が生じ易い。従って、請求項３記載の発明を適
用するには、垂直クロストークが生じ易いある程度小さ
な画素電極の寸法の範囲内で、予めフリッカが抑制され
る程度の画素電極の寸法に設定しておくことが好まし
い。
さな寸法の画素電極では、フリッカよりも垂直クロスト
ークの方が生じ易い。従って、請求項３記載の発明を適
用するには、垂直クロストークが生じ易いある程度小さ
な画素電極の寸法の範囲内で、予めフリッカが抑制され
る程度の画素電極の寸法に設定しておくことが好まし
い。
【００１８】請求項４記載の発明は、請求項３記載の液
晶表示装置において、例えば、図９に示すように、画素
電極が、自列あるいは隣列のデータライン上にまで広が
ることを特徴とする。
晶表示装置において、例えば、図９に示すように、画素
電極が、自列あるいは隣列のデータライン上にまで広が
ることを特徴とする。
【００１９】請求項４記載の発明によれば、請求項３と
同様の効果を奏することができるとともに、請求項２の
場合と同様に、自列あるいは隣列データライン上に画素
電極が広がる部分の絶縁膜の部分が、寄生容量として機
能する。従って、この寄生容量の分だけ、補助容量ライ
ンがもつべき補助容量を小さくでき、補助容量ラインの
面積が低減され、さらに、高開口率化が図られる。ま
た、自列あるいは隣列データラインが画素電極上に広が
る部分が、画素に対して遮光性を与え、ブラックマスク
などの遮光性を与えるための構成を設けることなく、表
示のコントラストが向上する。なお、画素電極が、自列
あるいは隣列のデータライン上にまで広がると共に、こ
の画素電極の周囲に配設されるゲートライン上にも広が
る構成としても良い。この場合には、画素電極の周囲に
全体的に遮光性が与えられ、さらに表示のコントラスト
が向上される。
同様の効果を奏することができるとともに、請求項２の
場合と同様に、自列あるいは隣列データライン上に画素
電極が広がる部分の絶縁膜の部分が、寄生容量として機
能する。従って、この寄生容量の分だけ、補助容量ライ
ンがもつべき補助容量を小さくでき、補助容量ラインの
面積が低減され、さらに、高開口率化が図られる。ま
た、自列あるいは隣列データラインが画素電極上に広が
る部分が、画素に対して遮光性を与え、ブラックマスク
などの遮光性を与えるための構成を設けることなく、表
示のコントラストが向上する。なお、画素電極が、自列
あるいは隣列のデータライン上にまで広がると共に、こ
の画素電極の周囲に配設されるゲートライン上にも広が
る構成としても良い。この場合には、画素電極の周囲に
全体的に遮光性が与えられ、さらに表示のコントラスト
が向上される。
【００２０】また、「自列データライン」とは、ある１
つの画素電極に対して、この画素電極のＴＦＴにつなが
るデータラインを意味する。また、「隣列データライ
ン」とは、この画素電極の隣に配設される画素電極のＴ
ＦＴにつながり、列方向に多数配設されるデータライン
のうちの自列データラインの隣に配設されるデータライ
ンを意味する。
つの画素電極に対して、この画素電極のＴＦＴにつなが
るデータラインを意味する。また、「隣列データライ
ン」とは、この画素電極の隣に配設される画素電極のＴ
ＦＴにつながり、列方向に多数配設されるデータライン
のうちの自列データラインの隣に配設されるデータライ
ンを意味する。
【００２１】請求項５記載の発明は、請求項３または４
記載の液晶表示装置において、駆動に際して、補助容量
ラインごとに印加される補助容量電圧の波形が、データ
ラインから画素電極に与えられる信号電圧の波形の極性
を反転させた波形とされていることを特徴とする。
記載の液晶表示装置において、駆動に際して、補助容量
ラインごとに印加される補助容量電圧の波形が、データ
ラインから画素電極に与えられる信号電圧の波形の極性
を反転させた波形とされていることを特徴とする。
【００２２】請求項５記載の発明によれば、請求項３ま
たは４と同様の効果を奏することができる。また、以下
に示す通りに、補助容量ラインをデータラインと平行に
列状に設けると共に、隣列データラインとの寄生容量が
ほぼ「０」とみなせ、かつ、補助容量が自列データライ
ンとの寄生容量とほぼ同じとなるように構成する場合に
は、補助容量ラインに印加する補助容量電圧は、自列デ
ータラインから印加される信号電極の極性を反転させた
波形に単純化される。
たは４と同様の効果を奏することができる。また、以下
に示す通りに、補助容量ラインをデータラインと平行に
列状に設けると共に、隣列データラインとの寄生容量が
ほぼ「０」とみなせ、かつ、補助容量が自列データライ
ンとの寄生容量とほぼ同じとなるように構成する場合に
は、補助容量ラインに印加する補助容量電圧は、自列デ
ータラインから印加される信号電極の極性を反転させた
波形に単純化される。
【００２３】すなわち、先ず、画素電位の変動ΔＶp(n)
は、さらに補助容量ライン（ｍ列目）の補助容量電圧の
変動ΔＶcs(m)を考慮して下記式（３）で与えられる。
は、さらに補助容量ライン（ｍ列目）の補助容量電圧の
変動ΔＶcs(m)を考慮して下記式（３）で与えられる。
【数３】式（３） ここで、ΔＶcs(m)として下記式（４）で示される波形
の電圧を印加すると、データラインの補助容量の寄与分
に関する項が相殺され、画素電位の変動ΔＶp( n)は下記
式（５）で与えられる。すなわち、下記式（５）には、
画素電極の周囲のゲートラインとの寄生容量の寄与分を
示す項のみが残り、予め画素寸法をある程度小さく設定
しておけば、下記式（５）の右辺は十分に小さい。
の電圧を印加すると、データラインの補助容量の寄与分
に関する項が相殺され、画素電位の変動ΔＶp( n)は下記
式（５）で与えられる。すなわち、下記式（５）には、
画素電極の周囲のゲートラインとの寄生容量の寄与分を
示す項のみが残り、予め画素寸法をある程度小さく設定
しておけば、下記式（５）の右辺は十分に小さい。
【数４】式（４）
【数５】式（５） ここで、上述の通り「Ｃpd-right＝０」かつ「Ｃs＝Ｃ
pd-left」となるように構成されているので、これらの
条件を上記式（４）に適用すると、補助容量ラインに印
加する電圧ΔＶcs(m)は下記式（６）の通りに単純化さ
れる。
pd-left」となるように構成されているので、これらの
条件を上記式（４）に適用すると、補助容量ラインに印
加する電圧ΔＶcs(m)は下記式（６）の通りに単純化さ
れる。
【数６】式（６） すなわち、この場合には、補助容量ラインに印加される
補助容量電圧としては、信号電圧の極性を反転させた電
圧を印加すれば良い。従って、より単純な制御でフリッ
カや垂直クロストークなどの表示劣化が抑制され、良好
な表示品位の液晶表示装置が得られる。
補助容量電圧としては、信号電圧の極性を反転させた電
圧を印加すれば良い。従って、より単純な制御でフリッ
カや垂直クロストークなどの表示劣化が抑制され、良好
な表示品位の液晶表示装置が得られる。
【００２４】
【発明の実施の形態】〔第１の実施の形態〕以下、図１
〜３を参照して、本発明の第１の実施の形態の液晶表示
装置を詳細に説明する。図１に示すように、第１の実施
の形態の液晶表示装置の基本的な構成要素は、周知のア
クティブマトリクス方式で駆動される液晶表示装置と同
様であり、補助容量ライン１４の構成が本実施の形態特
有の構成とされる。そして、駆動に際して、補助容量ラ
イン１４に所定の電圧（後述する）が印加されて補助容
量Ｃsを与え、フリッカや垂直クロストークが低減され
る。従って、以下の説明では、補助容量ライン１４の周
辺の構成および駆動方法を主体に説明し、その他の構成
要素については周知の構成要素が適用可能である。
〜３を参照して、本発明の第１の実施の形態の液晶表示
装置を詳細に説明する。図１に示すように、第１の実施
の形態の液晶表示装置の基本的な構成要素は、周知のア
クティブマトリクス方式で駆動される液晶表示装置と同
様であり、補助容量ライン１４の構成が本実施の形態特
有の構成とされる。そして、駆動に際して、補助容量ラ
イン１４に所定の電圧（後述する）が印加されて補助容
量Ｃsを与え、フリッカや垂直クロストークが低減され
る。従って、以下の説明では、補助容量ライン１４の周
辺の構成および駆動方法を主体に説明し、その他の構成
要素については周知の構成要素が適用可能である。
【００２５】図１に示すように、第１の実施の形態の液
晶表示装置は、ＴＦＴ１１を備えかつ縦横に多数配列さ
れる画素電極１０と、この画素電極１０の周囲で行方向
に配設されるゲートライン１２および列方向に配設され
るデータライン１３と、補助容量Ｃsを与えてゲートラ
イン１２およびデータライン１３との寄生容量の影響を
低減する補助容量ライン１４と、を備えている。第１の
実施の形態では、補助容量ライン１４は、ゲートライン
１２と平行に行方向に設けられる。１本の補助容量ライ
ン１４は、例えば、行方向に配設される各画素電極１０
のほぼ中心で各画素電極１０に渡るように設けられる。
そして、補助容量ライン１４の各行で異なる波形の電圧
を印加できるようになっている。また、図示はしない
が、本実施の形態の液晶表示装置は、互いに間隔をあけ
て平行に配置された１対の透明基板（例えば、ガラス基
板）と、この１対の透明基板の間に封入された液晶と、
透明基板の内面に設けられ画素電極１０と対向して配設
される共通電極（コモン電極）と、を備える。さらに、
この液晶表示装置には、ブラックマスク、配向膜、偏光
板などが設けられる。
晶表示装置は、ＴＦＴ１１を備えかつ縦横に多数配列さ
れる画素電極１０と、この画素電極１０の周囲で行方向
に配設されるゲートライン１２および列方向に配設され
るデータライン１３と、補助容量Ｃsを与えてゲートラ
イン１２およびデータライン１３との寄生容量の影響を
低減する補助容量ライン１４と、を備えている。第１の
実施の形態では、補助容量ライン１４は、ゲートライン
１２と平行に行方向に設けられる。１本の補助容量ライ
ン１４は、例えば、行方向に配設される各画素電極１０
のほぼ中心で各画素電極１０に渡るように設けられる。
そして、補助容量ライン１４の各行で異なる波形の電圧
を印加できるようになっている。また、図示はしない
が、本実施の形態の液晶表示装置は、互いに間隔をあけ
て平行に配置された１対の透明基板（例えば、ガラス基
板）と、この１対の透明基板の間に封入された液晶と、
透明基板の内面に設けられ画素電極１０と対向して配設
される共通電極（コモン電極）と、を備える。さらに、
この液晶表示装置には、ブラックマスク、配向膜、偏光
板などが設けられる。
【００２６】画素電極としては、第１の実施の形態で
は、比較的大きな寸法（データライン１３の方向の寸法
Ｌ）のものが適用される。このために、１画素を囲むゲ
ートライン１２およびデータライン１３から画素電位に
与えられる変動ΔＶp(n)（以下、画素電位の変動ΔＶ
p(n)）は、データライン１３との寄生容量の寄与（前記
寸法Ｌにほぼ比例する）よりも、ゲートライン１２との
寄生容量の寄与（画素電極１０を一辺Ｌの正方形とした
場合、画素電極の面積Ｌ2にほぼ比例する）の方が大き
くなる。上述の通り、ゲートライン１２との寄生容量は
フリッカの原因となり、データライン１３との寄生容量
は垂直クロストークの原因となる。すなわち、第１の実
施の形態では、ある一定の面積の補助容量ライン１４に
おいて（すなわち一定の補助容量Ｃs）、垂直クロスト
ークよりもフリッカの方が生じやすい構成となってい
る。
は、比較的大きな寸法（データライン１３の方向の寸法
Ｌ）のものが適用される。このために、１画素を囲むゲ
ートライン１２およびデータライン１３から画素電位に
与えられる変動ΔＶp(n)（以下、画素電位の変動ΔＶ
p(n)）は、データライン１３との寄生容量の寄与（前記
寸法Ｌにほぼ比例する）よりも、ゲートライン１２との
寄生容量の寄与（画素電極１０を一辺Ｌの正方形とした
場合、画素電極の面積Ｌ2にほぼ比例する）の方が大き
くなる。上述の通り、ゲートライン１２との寄生容量は
フリッカの原因となり、データライン１３との寄生容量
は垂直クロストークの原因となる。すなわち、第１の実
施の形態では、ある一定の面積の補助容量ライン１４に
おいて（すなわち一定の補助容量Ｃs）、垂直クロスト
ークよりもフリッカの方が生じやすい構成となってい
る。
【００２７】補助容量ライン１４は、その面積が以下の
通りに考慮されている。すなわち、先ず、図２（図１の
構成の等価回路）に示す１つの画素において、画素電位
の変動ΔＶp(n)は下記式（１）で与えられる。従って、
下記式（１）において、ΔＶp(n)を小さくするために
は、補助容量Ｃsを大きくすることになる。なお、図２
中、画素電極１０と、データライン１３との寄生容量
と、については省略されている。
通りに考慮されている。すなわち、先ず、図２（図１の
構成の等価回路）に示す１つの画素において、画素電位
の変動ΔＶp(n)は下記式（１）で与えられる。従って、
下記式（１）において、ΔＶp(n)を小さくするために
は、補助容量Ｃsを大きくすることになる。なお、図２
中、画素電極１０と、データライン１３との寄生容量
と、については省略されている。
【数７】式（１）
【００２８】第１の実施の形態では、上述の通り、画素
電極１０の寸法Ｌはある程度の大きさをもち、垂直クロ
ストークよりもフリッカの方が生じ易い。従って、例え
ば、補助容量ライン１４の面積を大きくしていくと、先
ず、垂直クロストークが視認されなくなり、次いで、フ
リッカが視認されなくなる。ここで、第１の実施の形態
の補助容量ライン１４の面積は、従来同様の方法で駆動
したときに、少なくとも垂直クロストークは視認され
ず、かつ、フリッカは視認される範囲に設定される。こ
れにより、補助容量ライン１４は、周知の構成（例え
ば、図１３に示す従来の構成）と比較して幅（データラ
イン１３の方向）が小さくされ、補助容量ライン１４の
面積が小さくなるように設定される。これにより、従来
より開口率が大きく取れ、十分な明るさの液晶表示装置
が得られる。
電極１０の寸法Ｌはある程度の大きさをもち、垂直クロ
ストークよりもフリッカの方が生じ易い。従って、例え
ば、補助容量ライン１４の面積を大きくしていくと、先
ず、垂直クロストークが視認されなくなり、次いで、フ
リッカが視認されなくなる。ここで、第１の実施の形態
の補助容量ライン１４の面積は、従来同様の方法で駆動
したときに、少なくとも垂直クロストークは視認され
ず、かつ、フリッカは視認される範囲に設定される。こ
れにより、補助容量ライン１４は、周知の構成（例え
ば、図１３に示す従来の構成）と比較して幅（データラ
イン１３の方向）が小さくされ、補助容量ライン１４の
面積が小さくなるように設定される。これにより、従来
より開口率が大きく取れ、十分な明るさの液晶表示装置
が得られる。
【００２９】補助容量ライン１４に印加される電圧の波
形は、以下の通りに考慮されている。すなわち、先ず、
上記式（１）中で、さらに、ｎ行目の補助容量ライン１
４の電位変動ΔＶcs(n)を考慮すると、画素電位の変動
ΔＶp(n)は下記式（７）で与えられる。
形は、以下の通りに考慮されている。すなわち、先ず、
上記式（１）中で、さらに、ｎ行目の補助容量ライン１
４の電位変動ΔＶcs(n)を考慮すると、画素電位の変動
ΔＶp(n)は下記式（７）で与えられる。
【数８】式（７） ここで、第１の実施の形態ではΔＶcs(n)として下記式
（８）に示す波形の電圧が印加される。従って、式
（７）中で第１項と第２項と第５項とが相殺され、画素
電位の変動ΔＶp(n)は、下記式（９）で与えられる。
（８）に示す波形の電圧が印加される。従って、式
（７）中で第１項と第２項と第５項とが相殺され、画素
電位の変動ΔＶp(n)は、下記式（９）で与えられる。
【数９】式（８）
【数１０】式（９）
【００３０】すなわち、上記式（９）に示されるよう
に、駆動に際して、補助容量電圧ΔＶ cs(n)として上記
式（８）に示される波形の電圧が印加されることで、ゲ
ートライン１２との寄生容量の寄与分がうち消される。
そして、画素電位の変動ΔＶP( n)としては、データライ
ン１３との寄生容量の寄与分に関する項だけが残る。こ
れは、液晶表示装置の表示との対応で言うと、フリッカ
がキャンセルされ、垂直クロストークに関する寄与分だ
けが残ることを意味する。しかしながら、上述の通り
に、第１の実施の形態では、補助容量ライン１４の面積
は垂直クロストークを生じない程度の大きさを持つよう
に設定されており、上記式（５）の右辺は既に十分に小
さい。すなわち、以上の通りに駆動することで、補助容
量ライン１４の面積を大きく取ることなく、フリッカや
垂直クロストークが視認されない程度に低減される。す
なわち、フリッカや垂直クロストークなどの表示劣化が
抑制されると共に、高い開口率をもち、高表示品の液晶
表示装置が得られる。
に、駆動に際して、補助容量電圧ΔＶ cs(n)として上記
式（８）に示される波形の電圧が印加されることで、ゲ
ートライン１２との寄生容量の寄与分がうち消される。
そして、画素電位の変動ΔＶP( n)としては、データライ
ン１３との寄生容量の寄与分に関する項だけが残る。こ
れは、液晶表示装置の表示との対応で言うと、フリッカ
がキャンセルされ、垂直クロストークに関する寄与分だ
けが残ることを意味する。しかしながら、上述の通り
に、第１の実施の形態では、補助容量ライン１４の面積
は垂直クロストークを生じない程度の大きさを持つよう
に設定されており、上記式（５）の右辺は既に十分に小
さい。すなわち、以上の通りに駆動することで、補助容
量ライン１４の面積を大きく取ることなく、フリッカや
垂直クロストークが視認されない程度に低減される。す
なわち、フリッカや垂直クロストークなどの表示劣化が
抑制されると共に、高い開口率をもち、高表示品の液晶
表示装置が得られる。
【００３１】例えば、図３のタイムチャートに示すよう
に、駆動に際して、（ｎ−１）行目のゲートライン１２
に時刻Ｔ1から時刻Ｔ2のあいだ所定の電圧が印加され
（図３（ａ）にＶg(n-1)として図示）、次いで、ｎ行目
のゲートライン１２に時刻Ｔ2から時刻Ｔ3のあいだ所定
の電圧が印加される（図３（ｂ）にＶg(n)として図示）
場合を考える。ここでコモン電圧は一定とする。この場
合に、ｎ行目の補助容量ライン１４には、上記式（８）
に基づいて、図３（ｃ）に示す補助容量電圧Ｖcs(n)が
印加されるように制御される。すなわち、Ｖcs(n)とし
ては、上記式（８）に基づいて、印加される電圧Ｖ
g(n-1)とＶg(n )との時間変化が生じる時刻（すなわち、
時刻Ｔ1、時刻Ｔ2、時刻Ｔ3）で、寄生容量Ｃpg-self、
Ｃpg-preの大きさにより電圧値が階段状の波形となると
共に、Ｖg(n-1)やＶg(n)と極性が反転された波形の電圧
が印加される。
に、駆動に際して、（ｎ−１）行目のゲートライン１２
に時刻Ｔ1から時刻Ｔ2のあいだ所定の電圧が印加され
（図３（ａ）にＶg(n-1)として図示）、次いで、ｎ行目
のゲートライン１２に時刻Ｔ2から時刻Ｔ3のあいだ所定
の電圧が印加される（図３（ｂ）にＶg(n)として図示）
場合を考える。ここでコモン電圧は一定とする。この場
合に、ｎ行目の補助容量ライン１４には、上記式（８）
に基づいて、図３（ｃ）に示す補助容量電圧Ｖcs(n)が
印加されるように制御される。すなわち、Ｖcs(n)とし
ては、上記式（８）に基づいて、印加される電圧Ｖ
g(n-1)とＶg(n )との時間変化が生じる時刻（すなわち、
時刻Ｔ1、時刻Ｔ2、時刻Ｔ3）で、寄生容量Ｃpg-self、
Ｃpg-preの大きさにより電圧値が階段状の波形となると
共に、Ｖg(n-1)やＶg(n)と極性が反転された波形の電圧
が印加される。
【００３２】次に、第１の実施の形態の液晶表示装置の
駆動方法は、補助容量ライン１４に上記式（８）に基づ
いた波形の電圧ΔＶcs(n)が入力されることを除いて
は、基本的に従来の駆動方法と同様である。すなわち、
基本的には、あるゲートライン１２に所定の電圧を印加
したときに、個々のデータライン１３に順次所定の電圧
を印加していくことで、ゲートライン１２とデータライ
ン１３との対応する交差部分の画素電極１０に所定の電
圧が順次供給されて駆動される。このように画素電極１
０に電圧が順次供給されるに伴って、補助容量ライン１
４には、上記式（８）に基づいて、補助容量ライン１４
ごとに異なる波形の電圧ΔＶcs(n)が印加される。これ
により、上述の通り、ゲートライン１２との寄生容量が
画素電位の変動ΔＶP(n)に与える寄与分がうち消され
る。従って、従来必要となる面積よりも小さな面積の補
助容量ライン１４でも、フリッカがキャンセルされる。
以上の通りにして、第１の実施の形態の液晶表示装置が
駆動される。
駆動方法は、補助容量ライン１４に上記式（８）に基づ
いた波形の電圧ΔＶcs(n)が入力されることを除いて
は、基本的に従来の駆動方法と同様である。すなわち、
基本的には、あるゲートライン１２に所定の電圧を印加
したときに、個々のデータライン１３に順次所定の電圧
を印加していくことで、ゲートライン１２とデータライ
ン１３との対応する交差部分の画素電極１０に所定の電
圧が順次供給されて駆動される。このように画素電極１
０に電圧が順次供給されるに伴って、補助容量ライン１
４には、上記式（８）に基づいて、補助容量ライン１４
ごとに異なる波形の電圧ΔＶcs(n)が印加される。これ
により、上述の通り、ゲートライン１２との寄生容量が
画素電位の変動ΔＶP(n)に与える寄与分がうち消され
る。従って、従来必要となる面積よりも小さな面積の補
助容量ライン１４でも、フリッカがキャンセルされる。
以上の通りにして、第１の実施の形態の液晶表示装置が
駆動される。
【００３３】以上の第１の実施の形態の液晶表示装置に
よれば、フリッカや垂直クロストークなどの表示劣化が
視認されない程度に低減される。また、駆動に際して、
ゲートライン１２との寄生容量の寄与分をうち消すよう
に、補助容量ライン１４に所定の波形の電圧が印加され
るので、補助容量ライン１４の面積が小さくでき、十分
な開口率をもたせられる。以上により、高表示品の液晶
表示装置を得ることができる。
よれば、フリッカや垂直クロストークなどの表示劣化が
視認されない程度に低減される。また、駆動に際して、
ゲートライン１２との寄生容量の寄与分をうち消すよう
に、補助容量ライン１４に所定の波形の電圧が印加され
るので、補助容量ライン１４の面積が小さくでき、十分
な開口率をもたせられる。以上により、高表示品の液晶
表示装置を得ることができる。
【００３４】〔第２の実施の形態〕以下、図４〜５を参
照して、本発明の第２の実施の形態の液晶表示装置を詳
細に説明する。第２の実施の形態の液晶表示装置は、画
素電極１０がゲートライン１２上にまで広がっている所
を除いては、基本的に第１の実施の形態の液晶表示装置
と同様である。従って、以下の説明では、第１の実施の
形態と異なる部分を主体に説明し、同様の構成要素につ
いては同一の符号を付してその説明を省略する。
照して、本発明の第２の実施の形態の液晶表示装置を詳
細に説明する。第２の実施の形態の液晶表示装置は、画
素電極１０がゲートライン１２上にまで広がっている所
を除いては、基本的に第１の実施の形態の液晶表示装置
と同様である。従って、以下の説明では、第１の実施の
形態と異なる部分を主体に説明し、同様の構成要素につ
いては同一の符号を付してその説明を省略する。
【００３５】第２の実施の形態では、図４に示すよう
に、１つの画素電極１０ａは、この画素電極１０ａのＴ
ＦＴ１１ａにつながる自行ゲートライン１２ａと、この
画素電極１０ａの隣（列方向）に配置される画素電極１
０ｂのＴＦＴ１１ｂにつながる隣行ゲートライン１２ｂ
と、互いに上下に重なる部分Ｐを持つように構成され
る。この互いに重なる部分Ｐでは、自行ゲートライン１
２ａおよび隣行ゲートライン１２ｂと画素電極１０ａと
の間に絶縁膜（図示しない）が設けられ、両者の短絡が
防止される。また、第１の実施の形態と同様に、補助容
量ライン１４は、ゲートライン１２と平行に設けられる
と共に、駆動に際して、上記式（８）に基づいた波形の
電圧ΔＶcs(n)が印加される。
に、１つの画素電極１０ａは、この画素電極１０ａのＴ
ＦＴ１１ａにつながる自行ゲートライン１２ａと、この
画素電極１０ａの隣（列方向）に配置される画素電極１
０ｂのＴＦＴ１１ｂにつながる隣行ゲートライン１２ｂ
と、互いに上下に重なる部分Ｐを持つように構成され
る。この互いに重なる部分Ｐでは、自行ゲートライン１
２ａおよび隣行ゲートライン１２ｂと画素電極１０ａと
の間に絶縁膜（図示しない）が設けられ、両者の短絡が
防止される。また、第１の実施の形態と同様に、補助容
量ライン１４は、ゲートライン１２と平行に設けられる
と共に、駆動に際して、上記式（８）に基づいた波形の
電圧ΔＶcs(n)が印加される。
【００３６】本実施の形態では、ゲートライン１２と画
素電極１０との間の容量が、寄生容量として否定的に働
くのではなく、むしろ補助容量として積極的に働く。す
なわち、駆動に際して、上記式（８）に基づく電圧ΔＶ
cs(n)が補助容量ライン１４に印加されると、画素電位
の変動ΔＶp(n)には、下記式（９）に示すように、垂直
クロストークに関する項のみが残る。
素電極１０との間の容量が、寄生容量として否定的に働
くのではなく、むしろ補助容量として積極的に働く。す
なわち、駆動に際して、上記式（８）に基づく電圧ΔＶ
cs(n)が補助容量ライン１４に印加されると、画素電位
の変動ΔＶp(n)には、下記式（９）に示すように、垂直
クロストークに関する項のみが残る。
【数１１】式（９） ここで、全容量Ｃtotalは、下記式（１０）で与えられ
る。
る。
【数１２】式（１０） 従って、残った垂直クロストークを抑えるために必要な
補助容量Ｃsは、自行ゲートライン１２ａおよび隣行ゲ
ートライン１２ｂとの寄生容量Ｃpg-self、Ｃp g-preが
大きい程小さくできる。
補助容量Ｃsは、自行ゲートライン１２ａおよび隣行ゲ
ートライン１２ｂとの寄生容量Ｃpg-self、Ｃp g-preが
大きい程小さくできる。
【００３７】これにより、自行ゲートライン１２ａおよ
び隣行ゲートライン１２ｂと画素電極１０ａとの重なる
部分Ｐが、第２の補助容量として機能する。従って、第
２の実施の形態では、この互いに重なる部分Ｐの容量に
相当する分だけ、補助容量ライン１４の面積が小さくさ
れる（すなわち第１の実施の形態よりも幅が細くされ
る）。これにより、第１の実施の形態よりもさらに開口
率が大きく取られる。従って、さらに高開口率でかつ良
好な表示品位を得ることができる。
び隣行ゲートライン１２ｂと画素電極１０ａとの重なる
部分Ｐが、第２の補助容量として機能する。従って、第
２の実施の形態では、この互いに重なる部分Ｐの容量に
相当する分だけ、補助容量ライン１４の面積が小さくさ
れる（すなわち第１の実施の形態よりも幅が細くされ
る）。これにより、第１の実施の形態よりもさらに開口
率が大きく取られる。従って、さらに高開口率でかつ良
好な表示品位を得ることができる。
【００３８】また、液晶表示装置では、一般に表示のコ
ントラストを向上させるために画素電極とゲートライン
１２，データライン１３との隙間（図１における、Ｓ
ａ、Ｓｂ、Ｓｃ、Ｓｄ）を遮光するように構成される。
何故ならば、この隙間部分の液晶には電圧が印加されな
いため、光が透過してしまい、表示のコントラストを低
下させる原因となるためである。遮光のためには、例え
ば、ブラックマスクが設けられる。このブラックマスク
は、例えばコモン基板側に設けられる。この場合には、
ブラックマスクの配置には、製造時の「基板合わせのず
れ分」を見込んでマージンを余計に取らなくてはならな
いため、開口率が低下する。しかしながら、第２の実施
の形態の構成では、自行ゲートライン１２ａおよび隣行
ゲートライン１２ｂが画素電極１０ａと重なるように構
成されるため、画素電極１０ａとゲートライン１２ａ、
１２ｂとの隙間Ｓａ、Ｓｂが無くなり、ゲートライン１
２が遮光性を与える。また、この部分は、従来のブラッ
クマスクのように「基板合わせのずれ分」を見込む必要
がないため、開口率をより向上させることができる。
ントラストを向上させるために画素電極とゲートライン
１２，データライン１３との隙間（図１における、Ｓ
ａ、Ｓｂ、Ｓｃ、Ｓｄ）を遮光するように構成される。
何故ならば、この隙間部分の液晶には電圧が印加されな
いため、光が透過してしまい、表示のコントラストを低
下させる原因となるためである。遮光のためには、例え
ば、ブラックマスクが設けられる。このブラックマスク
は、例えばコモン基板側に設けられる。この場合には、
ブラックマスクの配置には、製造時の「基板合わせのず
れ分」を見込んでマージンを余計に取らなくてはならな
いため、開口率が低下する。しかしながら、第２の実施
の形態の構成では、自行ゲートライン１２ａおよび隣行
ゲートライン１２ｂが画素電極１０ａと重なるように構
成されるため、画素電極１０ａとゲートライン１２ａ、
１２ｂとの隙間Ｓａ、Ｓｂが無くなり、ゲートライン１
２が遮光性を与える。また、この部分は、従来のブラッ
クマスクのように「基板合わせのずれ分」を見込む必要
がないため、開口率をより向上させることができる。
【００３９】第２の実施の形態では、自行ゲートライン
１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａ
とが互いに重なる部分Ｐに介在する絶縁膜は、光吸収に
よる大きな損失が伴わない厚さに設定できる。すなわ
ち、従来の駆動方式のもとで、本実施の形態と同様の構
成を実現するためには、自行ゲートライン１２ａおよび
隣行ゲートライン１２ｂと画素電極１０ａとが互いに重
なる部分に介在する絶縁膜を厚くして、この間の寄生容
量を小さく抑える必要があった。しかし、このように絶
縁膜を厚くすると、絶縁膜での光吸収により透過率の低
下を招き表示品位が劣化するという問題があった。対し
て、本実施の形態では、駆動に際して、補助容量ライン
１４に上記式（８）に基づく波形の電圧ΔＶcs(n)が印
加され、画素電位の変動ΔＶp(n)に対するゲートライン
との寄生容量の寄与分がキャンセルされる。これによ
り、垂直クロストークやフリッカが抑制される。このた
めに、絶縁膜の厚さは光吸収による大きな損失が伴わな
い厚さの範囲で設定でき、表示品位の劣化を抑制するこ
とができる。
１２ａおよび隣行ゲートライン１２ｂと画素電極１０ａ
とが互いに重なる部分Ｐに介在する絶縁膜は、光吸収に
よる大きな損失が伴わない厚さに設定できる。すなわ
ち、従来の駆動方式のもとで、本実施の形態と同様の構
成を実現するためには、自行ゲートライン１２ａおよび
隣行ゲートライン１２ｂと画素電極１０ａとが互いに重
なる部分に介在する絶縁膜を厚くして、この間の寄生容
量を小さく抑える必要があった。しかし、このように絶
縁膜を厚くすると、絶縁膜での光吸収により透過率の低
下を招き表示品位が劣化するという問題があった。対し
て、本実施の形態では、駆動に際して、補助容量ライン
１４に上記式（８）に基づく波形の電圧ΔＶcs(n)が印
加され、画素電位の変動ΔＶp(n)に対するゲートライン
との寄生容量の寄与分がキャンセルされる。これによ
り、垂直クロストークやフリッカが抑制される。このた
めに、絶縁膜の厚さは光吸収による大きな損失が伴わな
い厚さの範囲で設定でき、表示品位の劣化を抑制するこ
とができる。
【００４０】なお、以上の構成では、ゲートラインとの
寄生容量Ｃpg-self、Ｃpg-preを各々任意に与えている
が、これら容量Ｃpg-self、Ｃpg-preが同じとなるよう
に設計しても良い。この場合には、図５にタイムチャー
トを示すように、補助容量ライン１４に印加される電圧
Ｖcs(n)の波形が、時刻Ｔ2での電圧値が同じとなるため
に、矩形状に単純化される。これにより、駆動の際の制
御がより単純にされる。
寄生容量Ｃpg-self、Ｃpg-preを各々任意に与えている
が、これら容量Ｃpg-self、Ｃpg-preが同じとなるよう
に設計しても良い。この場合には、図５にタイムチャー
トを示すように、補助容量ライン１４に印加される電圧
Ｖcs(n)の波形が、時刻Ｔ2での電圧値が同じとなるため
に、矩形状に単純化される。これにより、駆動の際の制
御がより単純にされる。
【００４１】次に、第２の実施の形態の液晶表示装置の
駆動方法は、第１の実施の形態の液晶表示装置と同様に
駆動される。すなわち、駆動に際して、補助容量ライン
１４に上記式（８）に基づく電圧ΔＶcs(n)が印加さ
れ、周知のアクティブマトリクス方式と同様に駆動され
る。
駆動方法は、第１の実施の形態の液晶表示装置と同様に
駆動される。すなわち、駆動に際して、補助容量ライン
１４に上記式（８）に基づく電圧ΔＶcs(n)が印加さ
れ、周知のアクティブマトリクス方式と同様に駆動され
る。
【００４２】以上の第２の実施の形態の液晶表示装置に
よれば、第１の実施の形態と同様の効果を奏するととも
に、１つの画素電極１０ａが自行ゲートライン１２ａお
よび隣行ゲートライン１２ｂと重なる部分Ｐを持つよう
に構成されることで、補助容量ライン１４の面積を低減
して、高開口率化に寄与する。同時に、この構成によっ
て、画素電極１０ａとゲートライン１２ａ、１２ｂとの
隙間が無くなり、ゲートラインが遮光性を与えるため、
その部分に「基板合わせのずれ分」を見込んだブラック
マスクを設ける必要がなく、さらに高開口率化に寄与す
る。
よれば、第１の実施の形態と同様の効果を奏するととも
に、１つの画素電極１０ａが自行ゲートライン１２ａお
よび隣行ゲートライン１２ｂと重なる部分Ｐを持つよう
に構成されることで、補助容量ライン１４の面積を低減
して、高開口率化に寄与する。同時に、この構成によっ
て、画素電極１０ａとゲートライン１２ａ、１２ｂとの
隙間が無くなり、ゲートラインが遮光性を与えるため、
その部分に「基板合わせのずれ分」を見込んだブラック
マスクを設ける必要がなく、さらに高開口率化に寄与す
る。
【００４３】〔第３の実施の形態〕以下、図６〜８を参
照して、第３の実施の形態の液晶表示装置を詳細に説明
する。第３の実施の形態の液晶表示装置は、画素電極の
寸法、補助容量ライン１４がデータラインと平行に設け
られること、駆動に際して補助容量ライン１４に与えら
れる電圧の波形、を除いては、第１の実施の形態と同様
である。従って、以下の説明においては、第１の実施の
形態の液晶表示装置と異なる部分を主体に説明し、同様
の構成要素については同一の符号を付してその説明を省
略する。
照して、第３の実施の形態の液晶表示装置を詳細に説明
する。第３の実施の形態の液晶表示装置は、画素電極の
寸法、補助容量ライン１４がデータラインと平行に設け
られること、駆動に際して補助容量ライン１４に与えら
れる電圧の波形、を除いては、第１の実施の形態と同様
である。従って、以下の説明においては、第１の実施の
形態の液晶表示装置と異なる部分を主体に説明し、同様
の構成要素については同一の符号を付してその説明を省
略する。
【００４４】第３の実施の形態の液晶表示装置は、図６
に示すように構成される。補助容量ライン１４は、図６
（ａ）に示すように、データライン１３に沿った列状に
配設され、例えば、データライン１３と同層に配設され
る。これら同層に配設されるデータライン１３および補
助容量ライン１４と、画素電極１０とは、図６（ｂ）に
示すように、層間絶縁膜１５を介して配設され互いに絶
縁される。また、列状に配設されるデータライン１３お
よび補助容量ライン１４と、行状に配設されるゲートラ
イン１２とは、ゲート絶縁膜１６を介して配設され互い
に絶縁される。なお、図６（ｂ）は、図６（ａ）に示す
Ａ−Ｂ間の断面構成を示す。また、第３の実施の形態の
画素電極１０としては、第１の実施の形態とは異なり、
比較的小さな寸法のものが適用されている。これによ
り、第１の実施の形態とは反対に、一定の補助容量Ｃs
の下で、フリッカよりも垂直クロストークの方が生じや
すい構成となっている。従って、補助容量ライン１４の
面積は、フリッカを視認させない程度の面積となるよう
に設定されている。
に示すように構成される。補助容量ライン１４は、図６
（ａ）に示すように、データライン１３に沿った列状に
配設され、例えば、データライン１３と同層に配設され
る。これら同層に配設されるデータライン１３および補
助容量ライン１４と、画素電極１０とは、図６（ｂ）に
示すように、層間絶縁膜１５を介して配設され互いに絶
縁される。また、列状に配設されるデータライン１３お
よび補助容量ライン１４と、行状に配設されるゲートラ
イン１２とは、ゲート絶縁膜１６を介して配設され互い
に絶縁される。なお、図６（ｂ）は、図６（ａ）に示す
Ａ−Ｂ間の断面構成を示す。また、第３の実施の形態の
画素電極１０としては、第１の実施の形態とは異なり、
比較的小さな寸法のものが適用されている。これによ
り、第１の実施の形態とは反対に、一定の補助容量Ｃs
の下で、フリッカよりも垂直クロストークの方が生じや
すい構成となっている。従って、補助容量ライン１４の
面積は、フリッカを視認させない程度の面積となるよう
に設定されている。
【００４５】補助容量ライン１４に印加される電圧の波
形は、以下の通りに考慮される。先ず、図７（図６の構
成の等価回路）に示す１つの画素電極１０において、画
素電位の変動ΔＶp(n)は、ｍ列目の補助容量ライン１４
の電位変動ΔＶcs(m)を考慮して下記式（３）で与えら
れる。
形は、以下の通りに考慮される。先ず、図７（図６の構
成の等価回路）に示す１つの画素電極１０において、画
素電位の変動ΔＶp(n)は、ｍ列目の補助容量ライン１４
の電位変動ΔＶcs(m)を考慮して下記式（３）で与えら
れる。
【数１３】式（３） ここで、ΔＶcs(m)を下記式（４）の通りに定めると、
式（３）中で第３項と第４項と第５項とが相殺され、画
素電位の変動ΔＶp(n)は、下記式（５）で与えられる。
式（３）中で第３項と第４項と第５項とが相殺され、画
素電位の変動ΔＶp(n)は、下記式（５）で与えられる。
【数１４】式（４）
【数１５】式（５）
【００４６】上記式（５）に示されるように、駆動に際
して、補助容量電圧ΔＶcs(m)として上記式（４）に示
される電圧を印加すると、データライン１３との寄生容
量の寄与分がうち消される。これにより、画素電位の変
動ΔＶp(n)としては、ゲートライン１２との寄生容量の
寄与分に関する項だけが残る。しかしながら、上述の通
りに、本実施の形態では、補助容量ライン１４の面積は
フリッカを生じない程度の大きさを持つように考慮され
ており、上記式（５）の右辺は既に十分に小さい。従っ
て、以上の通りに駆動することで、フリッカや垂直クロ
ストークが視認されない程度に低減され、充分な開口率
をもち、かつ、良好な表示品位の液晶表示装置が得られ
る。例えば、本実施の形態では、図８のタイムチャート
に示すように、駆動に際して、補助容量ライン１４に、
上記式（４）に示すΔＶcs(m)に基づいた波形の電圧が
印加されるように制御される。
して、補助容量電圧ΔＶcs(m)として上記式（４）に示
される電圧を印加すると、データライン１３との寄生容
量の寄与分がうち消される。これにより、画素電位の変
動ΔＶp(n)としては、ゲートライン１２との寄生容量の
寄与分に関する項だけが残る。しかしながら、上述の通
りに、本実施の形態では、補助容量ライン１４の面積は
フリッカを生じない程度の大きさを持つように考慮され
ており、上記式（５）の右辺は既に十分に小さい。従っ
て、以上の通りに駆動することで、フリッカや垂直クロ
ストークが視認されない程度に低減され、充分な開口率
をもち、かつ、良好な表示品位の液晶表示装置が得られ
る。例えば、本実施の形態では、図８のタイムチャート
に示すように、駆動に際して、補助容量ライン１４に、
上記式（４）に示すΔＶcs(m)に基づいた波形の電圧が
印加されるように制御される。
【００４７】次に、第３の実施の形態の液晶表示装置の
駆動方法は、上記式（４）に基づいて、補助容量ライン
１４の各列で異なる波形の電圧ΔＶcs(m)が印加される
ことを除いては、基本的に第１の実施の形態と同様に駆
動される。
駆動方法は、上記式（４）に基づいて、補助容量ライン
１４の各列で異なる波形の電圧ΔＶcs(m)が印加される
ことを除いては、基本的に第１の実施の形態と同様に駆
動される。
【００４８】以上の第３の実施の形態の液晶表示装置に
よれば、第１の実施の形態と同様の効果を奏し、フリッ
カや垂直クロストークなどの表示劣化が視認されない程
度に低減されると共に、高開口率かつ高表示品位の液晶
表示装置が得られる。
よれば、第１の実施の形態と同様の効果を奏し、フリッ
カや垂直クロストークなどの表示劣化が視認されない程
度に低減されると共に、高開口率かつ高表示品位の液晶
表示装置が得られる。
【００４９】〔第４の実施の形態〕以下、図９、１０を
参照して、第４の実施の形態の液晶表示装置を詳細に説
明する。第４の実施の形態の液晶表示装置は、画素電極
１０がデータライン１３上にまで広がっている所を除い
ては、基本的に第３の実施の形態の液晶表示装置と同様
である。また、第２の実施の形態では、補助容量ライン
１４をゲートライン１２と平行に行方向に配設すると共
に、画素電極１０がゲートライン１２上にまで広がる構
成とした。対して、第４の実施の形態では、補助容量ラ
イン１４をデータライン１３と平行の列方向に配設し、
第２の実施の形態と同様の構成を列方向に置き換えて適
用したものである。従って、以下の説明では、第２の実
施の形態および第３の実施の形態と異なる部分を主体に
説明し、同様の構成要素については同一の符号を付して
その説明を省略する。
参照して、第４の実施の形態の液晶表示装置を詳細に説
明する。第４の実施の形態の液晶表示装置は、画素電極
１０がデータライン１３上にまで広がっている所を除い
ては、基本的に第３の実施の形態の液晶表示装置と同様
である。また、第２の実施の形態では、補助容量ライン
１４をゲートライン１２と平行に行方向に配設すると共
に、画素電極１０がゲートライン１２上にまで広がる構
成とした。対して、第４の実施の形態では、補助容量ラ
イン１４をデータライン１３と平行の列方向に配設し、
第２の実施の形態と同様の構成を列方向に置き換えて適
用したものである。従って、以下の説明では、第２の実
施の形態および第３の実施の形態と異なる部分を主体に
説明し、同様の構成要素については同一の符号を付して
その説明を省略する。
【００５０】第４の実施の形態では、図９に示すよう
に、１つの画素電極１０ａは、この画素電極１０ａのＴ
ＦＴ１１ａにつながる自列データライン１３ａと、この
画素電極１０ａの隣（行方向）に配置される画素電極１
０ｃのＴＦＴ１１ｃにつながる隣列データライン１３ｃ
と、互いに上下に重なる部分Ｑを持つように構成され
る。この互いに重なる部分Ｑでは、第２の実施の形態と
同様に、自列データライン１３ａおよび隣列データライ
ン１３ｃと画素電極１０との間に層間絶縁膜１５が設け
られ、両者の短絡が防止される。
に、１つの画素電極１０ａは、この画素電極１０ａのＴ
ＦＴ１１ａにつながる自列データライン１３ａと、この
画素電極１０ａの隣（行方向）に配置される画素電極１
０ｃのＴＦＴ１１ｃにつながる隣列データライン１３ｃ
と、互いに上下に重なる部分Ｑを持つように構成され
る。この互いに重なる部分Ｑでは、第２の実施の形態と
同様に、自列データライン１３ａおよび隣列データライ
ン１３ｃと画素電極１０との間に層間絶縁膜１５が設け
られ、両者の短絡が防止される。
【００５１】第４の実施の形態では、データライン１３
と画素電極１０との間の容量が、寄生容量として否定的
に働くのではなく、第２の補助容量として積極的に働
く。このことは、第２の実施の形態において、ゲートラ
イン１２と画素電極１０との間に介在する絶縁膜の容量
が、第２の補助容量として機能し、補助容量ライン１４
の面積を低減させ高開口率化に寄与することと同様であ
る。
と画素電極１０との間の容量が、寄生容量として否定的
に働くのではなく、第２の補助容量として積極的に働
く。このことは、第２の実施の形態において、ゲートラ
イン１２と画素電極１０との間に介在する絶縁膜の容量
が、第２の補助容量として機能し、補助容量ライン１４
の面積を低減させ高開口率化に寄与することと同様であ
る。
【００５２】すなわち、駆動に際して、上記式（４）に
基づく電圧ΔＶcs(m)が補助容量ライン１４に印加され
ると、画素電位の変動ΔＶp(n)としては、下記式（５）
に示すように、フリッカに関する項のみが残る。また、
全容量Ｃtotalは、下記式（１０）で与えられる。
基づく電圧ΔＶcs(m)が補助容量ライン１４に印加され
ると、画素電位の変動ΔＶp(n)としては、下記式（５）
に示すように、フリッカに関する項のみが残る。また、
全容量Ｃtotalは、下記式（１０）で与えられる。
【数１６】式（５）
【数１７】式（１０） 従って、残ったフリッカに関する項を抑えるために必要
な補助容量Ｃsは、Ｃp d-left、Ｃpd-rightが大きい程小
さくできる。これにより、第２の実施の形態と同様に、
自列データライン１３ａおよび隣列データライン１３ｂ
と画素電極１０ａとの重なる部分Ｑが、第２の補助容量
として機能する。従って、第４の実施の形態では、第２
の実施の形態と同様に、この互いに重なる部分Ｑの容量
に相当する分だけ、補助容量ライン１４の面積が小さく
され、第３の実施の形態よりもさらに開口率が大きく取
られる。従って、さらに高開口率でかつ良好な表示品位
を得ることができる。
な補助容量Ｃsは、Ｃp d-left、Ｃpd-rightが大きい程小
さくできる。これにより、第２の実施の形態と同様に、
自列データライン１３ａおよび隣列データライン１３ｂ
と画素電極１０ａとの重なる部分Ｑが、第２の補助容量
として機能する。従って、第４の実施の形態では、第２
の実施の形態と同様に、この互いに重なる部分Ｑの容量
に相当する分だけ、補助容量ライン１４の面積が小さく
され、第３の実施の形態よりもさらに開口率が大きく取
られる。従って、さらに高開口率でかつ良好な表示品位
を得ることができる。
【００５３】また、自列データライン１３ａおよび隣列
データライン１３ｂと画素電極１０ａとの重なるように
構成されるため、画素電極１０ａとデータライン１３
ａ、１３ｃとの隙間Ｓｃ、Ｓｄ（図１に図示）が無くな
り、データライン１３が遮光性を与えるため、第２の実
施の形態と同様に、この部分において、「基板合わせの
ずれ分」を見込む必要がなく高開口率化が図られる。さ
らに、第２の実施の形態と同様に、互いに重なる部分Ｑ
に介在する絶縁膜は、光吸収による大きな損失が伴わな
い厚さに設定でき、表示品位の劣化を抑制することがで
きる。
データライン１３ｂと画素電極１０ａとの重なるように
構成されるため、画素電極１０ａとデータライン１３
ａ、１３ｃとの隙間Ｓｃ、Ｓｄ（図１に図示）が無くな
り、データライン１３が遮光性を与えるため、第２の実
施の形態と同様に、この部分において、「基板合わせの
ずれ分」を見込む必要がなく高開口率化が図られる。さ
らに、第２の実施の形態と同様に、互いに重なる部分Ｑ
に介在する絶縁膜は、光吸収による大きな損失が伴わな
い厚さに設定でき、表示品位の劣化を抑制することがで
きる。
【００５４】なお、以上の構成では、画素電極１０がデ
ータライン１３上にまで広がる構成としたが、第２の実
施の形態の画素電極１０がゲートライン１２上にまで広
がる構成を組み合わせた構成としても良い。この場合に
は、図１０に示すように、１つの画素電極１０ａは、先
ず、第４の実施の形態と同様、自列データライン１３ａ
と隣列データライン１３ｃと互いに上下に重なる部分Ｑ
を持つ。さらに、この画素電極１０ａのＴＦＴ１１ａに
つながる自行ゲートライン１２ａと、この画素電極１０
ａの隣（列方向）に配置される画素電極１０ｂのＴＦＴ
１１ｂにつながる隣行ゲートライン１２ｂと、互いに上
下に重なる部分Ｐを持つように構成される。また、デー
タライン１３ａ、１３ｂと平行に列状に配設される補助
容量ライン１４ｄと、ゲートライン１２ａ、１２ｃと平
行に行状に配設される補助容量ライン１４ｇと、が設け
られる。
ータライン１３上にまで広がる構成としたが、第２の実
施の形態の画素電極１０がゲートライン１２上にまで広
がる構成を組み合わせた構成としても良い。この場合に
は、図１０に示すように、１つの画素電極１０ａは、先
ず、第４の実施の形態と同様、自列データライン１３ａ
と隣列データライン１３ｃと互いに上下に重なる部分Ｑ
を持つ。さらに、この画素電極１０ａのＴＦＴ１１ａに
つながる自行ゲートライン１２ａと、この画素電極１０
ａの隣（列方向）に配置される画素電極１０ｂのＴＦＴ
１１ｂにつながる隣行ゲートライン１２ｂと、互いに上
下に重なる部分Ｐを持つように構成される。また、デー
タライン１３ａ、１３ｂと平行に列状に配設される補助
容量ライン１４ｄと、ゲートライン１２ａ、１２ｃと平
行に行状に配設される補助容量ライン１４ｇと、が設け
られる。
【００５５】図１０に示す構成によれば、画素電極１０
ａの周囲の全てに重なる部分Ｐ、Ｑを持たせることがで
きる。これにより、画素電極１０ａの全ての隙間Ｓａ、
Ｓｂ、Ｓｃ、Ｓｄ（図１に図示）が無くなるため、液晶
表示装置の表示のコントラストがさらに高められる。
ａの周囲の全てに重なる部分Ｐ、Ｑを持たせることがで
きる。これにより、画素電極１０ａの全ての隙間Ｓａ、
Ｓｂ、Ｓｃ、Ｓｄ（図１に図示）が無くなるため、液晶
表示装置の表示のコントラストがさらに高められる。
【００５６】次に、第４の実施の形態の液晶表示装置の
駆動方法は、第３の実施の形態の液晶表示装置と同様に
駆動される。すなわち、駆動に際して、補助容量ライン
１４に上記式（４）に基づく電圧ΔＶcs(m)が印加さ
れ、周知のアクティブマトリクス方式と同様に駆動され
る。
駆動方法は、第３の実施の形態の液晶表示装置と同様に
駆動される。すなわち、駆動に際して、補助容量ライン
１４に上記式（４）に基づく電圧ΔＶcs(m)が印加さ
れ、周知のアクティブマトリクス方式と同様に駆動され
る。
【００５７】以上の第４の実施の形態の液晶表示装置に
よれば、第３の実施の形態と同様の効果を奏するととも
に、１つの画素電極１０ａが自列データライン１３ａお
よび隣列データライン１３ｂと重なる部分Ｑを持つよう
に構成されることで、補助容量ライン１４の面積を低減
して、高開口率化に寄与する。同時に、この構成によっ
て、画素電極１０ａとデータライン１３ａ、１３ｃとの
隙間が無くなり、データラインが遮光性を与えるため、
その部分に「基板合わせのずれ分」を見込んだブラック
マスクを設ける必要がなく、さらに高開口率化に寄与す
る。
よれば、第３の実施の形態と同様の効果を奏するととも
に、１つの画素電極１０ａが自列データライン１３ａお
よび隣列データライン１３ｂと重なる部分Ｑを持つよう
に構成されることで、補助容量ライン１４の面積を低減
して、高開口率化に寄与する。同時に、この構成によっ
て、画素電極１０ａとデータライン１３ａ、１３ｃとの
隙間が無くなり、データラインが遮光性を与えるため、
その部分に「基板合わせのずれ分」を見込んだブラック
マスクを設ける必要がなく、さらに高開口率化に寄与す
る。
【００５８】〔第５の実施の形態〕以下、図１１、１２
を参照して、本発明の第５の実施の形態の液晶表示装置
を詳細に説明する。第５の実施の形態の基本的な構成要
素は、第１〜４の実施の形態と同様であり、補助容量ラ
イン１４がデータライン１３と平行に列状に設けられる
所が、第３の実施の形態と共通する。従って、以下の説
明では、第３の実施の形態と異なる部分を主体に説明
し、同様の構成要素については同一の符号を付してその
説明を省略する。なお、図１１は画素電極１０ａの部分
の要部拡大図であり、データライン１３としては、自列
データライン１３ａおよび隣列データライン１３ｂのみ
図示し、ゲートライン１２としては、自行ゲートライン
１２ａおよび隣行ゲートライン１２ｃのみ図示する。
を参照して、本発明の第５の実施の形態の液晶表示装置
を詳細に説明する。第５の実施の形態の基本的な構成要
素は、第１〜４の実施の形態と同様であり、補助容量ラ
イン１４がデータライン１３と平行に列状に設けられる
所が、第３の実施の形態と共通する。従って、以下の説
明では、第３の実施の形態と異なる部分を主体に説明
し、同様の構成要素については同一の符号を付してその
説明を省略する。なお、図１１は画素電極１０ａの部分
の要部拡大図であり、データライン１３としては、自列
データライン１３ａおよび隣列データライン１３ｂのみ
図示し、ゲートライン１２としては、自行ゲートライン
１２ａおよび隣行ゲートライン１２ｃのみ図示する。
【００５９】１つの画素電極１０ａにおいて、この画素
電極１０ａのＴＦＴ１１ａにつながる自列データライン
１３ａは、画素電極１０ａの端部１０ａａで上下に重な
る部分Ｑを持つように配設される。第４の実施の形態と
は異なり、この自列データライン１３ａは、隣に配設さ
れる画素電極１０とは重なる部分を持たない。そして、
補助容量ライン１４が、画素電極１０ａのもう一方の端
部１０ａｂで、上下に重なる部分Ｑを持つように配設さ
れる。補助容量ライン１４は、データライン１３と平行
に列状に配設される。ここで、第５の実施の形態では、
自列データライン１３ａとの寄生容量Ｃpd-l eftは、補
助容量Ｃsと同じになるように形成される。
電極１０ａのＴＦＴ１１ａにつながる自列データライン
１３ａは、画素電極１０ａの端部１０ａａで上下に重な
る部分Ｑを持つように配設される。第４の実施の形態と
は異なり、この自列データライン１３ａは、隣に配設さ
れる画素電極１０とは重なる部分を持たない。そして、
補助容量ライン１４が、画素電極１０ａのもう一方の端
部１０ａｂで、上下に重なる部分Ｑを持つように配設さ
れる。補助容量ライン１４は、データライン１３と平行
に列状に配設される。ここで、第５の実施の形態では、
自列データライン１３ａとの寄生容量Ｃpd-l eftは、補
助容量Ｃsと同じになるように形成される。
【００６０】以上の通りに構成されることで、ΔＶ
cs(m)としては、先ず、第３の実施の形態と同様に、下
記式（４）で定まる波形とされる。
cs(m)としては、先ず、第３の実施の形態と同様に、下
記式（４）で定まる波形とされる。
【数１８】式（４） ここで、第５の実施の形態では、画素電極１０ａは隣列
データライン１３ｃには及んでいない。このために、隣
列データラインとの寄生容量Ｃpd-rightはほぼ「０」と
みなせる。また、上述の通り、Ｃs＝Ｃpd-leftとなるよ
うに形成されており、上記式（４）にこれらの条件を適
用すると、ΔＶcs(m)は下記式（６）で定まり単純化さ
れる。
データライン１３ｃには及んでいない。このために、隣
列データラインとの寄生容量Ｃpd-rightはほぼ「０」と
みなせる。また、上述の通り、Ｃs＝Ｃpd-leftとなるよ
うに形成されており、上記式（４）にこれらの条件を適
用すると、ΔＶcs(m)は下記式（６）で定まり単純化さ
れる。
【数１９】式（６）
【００６１】すなわち、第５の実施の形態の液晶表示装
置では、上記式（６）に示されるように、補助容量ライ
ン１４には、自列データラインのデータ電圧ΔＶd(m)の
極性を単に反転させた波形の電圧が印加される。図１２
にこのタイムチャートを示す。これにより、駆動に際し
て、複雑な制御が伴わず制御系の簡略化が図られると共
に、高開口率でかつ良好な表示品位の液晶表示装置が得
られる。ここで、補助容量ライン１４をダミーのデータ
ラインとみなすと、上記式（６）で示される駆動波形
は、いわゆる周知のドット反転駆動と共通する。すなわ
ち、周知のドット反転駆動用と同じ構成のドライブ回路
を用いて、第５の実施の形態の液晶表示装置で、補助容
量ライン１４に印加する電圧波形が容易に得られる。
置では、上記式（６）に示されるように、補助容量ライ
ン１４には、自列データラインのデータ電圧ΔＶd(m)の
極性を単に反転させた波形の電圧が印加される。図１２
にこのタイムチャートを示す。これにより、駆動に際し
て、複雑な制御が伴わず制御系の簡略化が図られると共
に、高開口率でかつ良好な表示品位の液晶表示装置が得
られる。ここで、補助容量ライン１４をダミーのデータ
ラインとみなすと、上記式（６）で示される駆動波形
は、いわゆる周知のドット反転駆動と共通する。すなわ
ち、周知のドット反転駆動用と同じ構成のドライブ回路
を用いて、第５の実施の形態の液晶表示装置で、補助容
量ライン１４に印加する電圧波形が容易に得られる。
【００６２】次に、第５の実施の形態の液晶表示装置の
駆動方法は、上記式（６）に基づいて、自列データライ
ンのデータ電圧ΔＶd(m)を反転した波形の電圧が印加さ
れることを除いては、基本的に第３の実施の形態と同様
に駆動される。
駆動方法は、上記式（６）に基づいて、自列データライ
ンのデータ電圧ΔＶd(m)を反転した波形の電圧が印加さ
れることを除いては、基本的に第３の実施の形態と同様
に駆動される。
【００６３】以上の第５の実施の形態の液晶表示装置に
よれば、第３の実施の形態と同様の効果を奏すると共
に、補助容量ライン１４には、自列データラインのデー
タ信号を反転した波形の電圧を印加すれば良く、高開口
率かつ良好な表示品位の液晶表示装置が簡単に得られ
る。
よれば、第３の実施の形態と同様の効果を奏すると共
に、補助容量ライン１４には、自列データラインのデー
タ信号を反転した波形の電圧を印加すれば良く、高開口
率かつ良好な表示品位の液晶表示装置が簡単に得られ
る。
【００６４】なお、本発明は上記実施の形態に限定され
るものではない。すなわち、本発明の趣旨を逸脱しない
範囲において、適宜に変更可能であることは勿論であ
る。
るものではない。すなわち、本発明の趣旨を逸脱しない
範囲において、適宜に変更可能であることは勿論であ
る。
【００６５】
【発明の効果】請求項１記載の発明によれば、ゲートラ
インと画素電極との間との寄生容量に基づくフリッカが
抑制され、良好な表示品位の液晶表示装置が得られる。
また、従来必要な補助容量よりも小さな補助容量で、フ
リッカなどの表示劣化が抑制され、液晶表示装置の高開
口率化が図られる。
インと画素電極との間との寄生容量に基づくフリッカが
抑制され、良好な表示品位の液晶表示装置が得られる。
また、従来必要な補助容量よりも小さな補助容量で、フ
リッカなどの表示劣化が抑制され、液晶表示装置の高開
口率化が図られる。
【００６６】請求項２記載の発明によれば、請求項１と
同様の効果を奏することができるとともに、画素電極が
自行あるいは隣行ゲートライン上に広がる部分の絶縁膜
の部分が、補助容量として機能する。この容量の分だ
け、補助容量ラインがもつべき補助容量を小さくでき、
さらに高開口率化が図られる。さらに、画素電極が自行
あるいは隣行ゲートライン上に広がる構成によって画素
電極とゲートライン間の間隙が無くなり、表示のコント
ラストが向上される。
同様の効果を奏することができるとともに、画素電極が
自行あるいは隣行ゲートライン上に広がる部分の絶縁膜
の部分が、補助容量として機能する。この容量の分だ
け、補助容量ラインがもつべき補助容量を小さくでき、
さらに高開口率化が図られる。さらに、画素電極が自行
あるいは隣行ゲートライン上に広がる構成によって画素
電極とゲートライン間の間隙が無くなり、表示のコント
ラストが向上される。
【００６７】請求項３記載の発明によれば、データライ
ンと画素電極との間の寄生容量に基づく垂直クロストー
クが抑制され、良好な表示品位の液晶表示装置が得られ
る。また、補助容量を従来必要な補助容量よりも小さく
でき、液晶表示装置の高開口率化が図られる。
ンと画素電極との間の寄生容量に基づく垂直クロストー
クが抑制され、良好な表示品位の液晶表示装置が得られ
る。また、補助容量を従来必要な補助容量よりも小さく
でき、液晶表示装置の高開口率化が図られる。
【００６８】請求項４記載の発明によれば、請求項３と
同様の効果を奏することができるとともに、補助容量ラ
インがもつべき補助容量を小さくでき、さらに高開口率
化が図られる。さらに、画素電極が自行あるいは隣列デ
ータライン上に広がる構成によって画素電極とデータラ
イン間の間隙が無くなり、表示のコントラストが向上さ
れる。
同様の効果を奏することができるとともに、補助容量ラ
インがもつべき補助容量を小さくでき、さらに高開口率
化が図られる。さらに、画素電極が自行あるいは隣列デ
ータライン上に広がる構成によって画素電極とデータラ
イン間の間隙が無くなり、表示のコントラストが向上さ
れる。
【００６９】請求項５記載の発明によれば、請求項３ま
たは４と同様の効果を奏することができるとともに、よ
り単純な制御でフリッカや垂直クロストークなどの表示
劣化が抑制され、良好な表示品位の液晶表示装置が得ら
れる。
たは４と同様の効果を奏することができるとともに、よ
り単純な制御でフリッカや垂直クロストークなどの表示
劣化が抑制され、良好な表示品位の液晶表示装置が得ら
れる。
【図１】本発明を適用した第１の実施の形態の液晶表示
装置の構成を示す図である。
装置の構成を示す図である。
【図２】図１の等価回路図である。
【図３】第１の実施の形態の液晶表示装置に印可される
電圧のタイムチャートを示した図である。
電圧のタイムチャートを示した図である。
【図４】本発明を適用した第２の実施の形態の液晶表示
装置の構成を示す図である。
装置の構成を示す図である。
【図５】第２の実施の形態の液晶表示装置において、自
行ゲートラインおよび隣行ゲートラインとの寄生容量Ｃ
pg-self、Ｃpg-preが同じとなるように構成した場合の
タイムチャートを示した図である。
行ゲートラインおよび隣行ゲートラインとの寄生容量Ｃ
pg-self、Ｃpg-preが同じとなるように構成した場合の
タイムチャートを示した図である。
【図６】本発明を適用した第３の実施の形態の液晶表示
装置の構成を示す図である。
装置の構成を示す図である。
【図７】図６の等価回路図である。
【図８】第３の実施の形態の液晶表示装置に印可される
電圧のタイムチャートを示した図である。
電圧のタイムチャートを示した図である。
【図９】本発明を適用した第４の実施の形態の液晶表示
装置の構成を示す図である。
装置の構成を示す図である。
【図１０】第４の実施の形態の液晶表示装置において、
さらにゲートライン１２を画素電極１０上にまで広げた
場合の構成を示す図である。
さらにゲートライン１２を画素電極１０上にまで広げた
場合の構成を示す図である。
【図１１】本発明を適用した第５の実施の形態の液晶表
示装置の構成を示す図である。
示装置の構成を示す図である。
【図１２】第５の実施の形態の液晶表示装置に印可され
る電圧のタイムチャートを示した図である。
る電圧のタイムチャートを示した図である。
【図１３】従来例の液晶表示装置の構成を示す図であ
る。
る。
【図１４】図１３の等価回路図である。
【図１５】従来例の液晶表示装置において、補助容量ラ
インを共通電極に接続する場合の等価回路図である。
インを共通電極に接続する場合の等価回路図である。
【図１６】従来例の液晶表示装置において、補助容量ラ
インをゲートラインに接続する場合の等価回路図であ
る。
インをゲートラインに接続する場合の等価回路図であ
る。
１０、１０ａ、１０ｂ、１０ｃ 画素電極 １２ ゲートライン １２ａ 自行ゲートライン １２ｂ 隣行ゲートライン １３ データライン １３ａ 自列データライン １３ｃ 隣列データライン １４ 補助容量ライン
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６８０Ｆ ６８０ Ｇ０２Ｆ 1/136 ５００ Ｆターム(参考） 2H092 JA24 JB62 JB69 NA01 NA23 NA25 PA06 2H093 NA16 NC13 NC35 NC36 NC90 ND35 NF05 NH05 5C006 AA22 AC02 AC25 AF64 BB16 BC06 FA23 FA36 5C080 AA10 BB05 CC03 DD06 DD10 EE32 FF09 JJ02 JJ04 JJ06 KK02 KK43
Claims (5)
- 【請求項１】 相対向する一対の基板間に液晶が封入さ
れてなり、 画素電極の周囲に縦横に設けられるゲートラインおよび
データラインと、補助容量ラインと、を少なくとも一方
の基板に備える液晶表示装置であって、 ゲートラインに沿った行方向に、該ゲートラインに平行
となるように補助容量ラインを設け、 駆動に際して、画素電極の周囲のゲートラインと画素電
極との間の寄生容量が、画素電位の変動に与える寄与分
をうち消すように、前記補助容量ラインごとに異なる波
形の補助容量電圧が印加されることを特徴とする液晶表
示装置。 - 【請求項２】 請求項１記載の液晶表示装置において、 画素電極が、自行あるいは隣行のゲートライン上にまで
広がることを特徴とする液晶表示装置。 - 【請求項３】 相対向する一対の基板間に液晶が封入さ
れてなり、 画素電極の周囲に縦横に設けられるゲートラインおよび
データラインと、補助容量ラインと、を少なくとも一方
の基板に備える液晶表示装置であって、 データラインに沿った列方向に、該データラインに平行
となるように補助容量ラインを設け、 駆動に際して、画素電極の周囲のデータラインと画素電
極との間の寄生容量が、画素電位の変動に与える寄与分
をうち消すように、前記補助容量ラインごとに異なる波
形の補助容量電圧が印加されることを特徴とする液晶表
示装置。 - 【請求項４】 請求項３記載の液晶表示装置において、 画素電極が、自列あるいは隣列のデータライン上にまで
広がることを特徴とする液晶表示装置。 - 【請求項５】 請求項３または４記載の液晶表示装置に
おいて、 駆動に際して、補助容量ラインごとに印加される補助容
量電圧の波形が、データラインから画素電極に与えられ
る信号電圧の波形の極性を反転させた波形とされている
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240013A JP3845763B2 (ja) | 2000-08-08 | 2000-08-08 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240013A JP3845763B2 (ja) | 2000-08-08 | 2000-08-08 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002055656A true JP2002055656A (ja) | 2002-02-20 |
| JP3845763B2 JP3845763B2 (ja) | 2006-11-15 |
Family
ID=18731446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000240013A Expired - Fee Related JP3845763B2 (ja) | 2000-08-08 | 2000-08-08 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3845763B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208085A (ja) * | 2004-01-20 | 2005-08-04 | Sony Corp | 表示装置及び補助信号線駆動回路 |
| JP2008065334A (ja) * | 2006-09-07 | 2008-03-21 | Samsung Electronics Co Ltd | アレイ基板及びこれを有する表示装置 |
| JP2008129600A (ja) * | 2006-11-17 | 2008-06-05 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| JP2009042630A (ja) * | 2007-08-10 | 2009-02-26 | Casio Comput Co Ltd | 表示装置 |
| WO2009110147A1 (ja) * | 2008-03-05 | 2009-09-11 | シャープ株式会社 | 液晶表示装置 |
| WO2011048844A1 (ja) * | 2009-10-22 | 2011-04-28 | シャープ株式会社 | 表示装置 |
| USRE44181E1 (en) | 2005-09-15 | 2013-04-30 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| JP2013525832A (ja) * | 2010-04-16 | 2013-06-20 | 北京京東方光電科技有限公司 | 共通電極の駆動方法及び回路、ならびに液晶ディスプレー |
| CN103852931A (zh) * | 2014-03-31 | 2014-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种防bm偏移液晶显示器 |
-
2000
- 2000-08-08 JP JP2000240013A patent/JP3845763B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208085A (ja) * | 2004-01-20 | 2005-08-04 | Sony Corp | 表示装置及び補助信号線駆動回路 |
| JP4556433B2 (ja) * | 2004-01-20 | 2010-10-06 | ソニー株式会社 | 表示装置 |
| USRE47431E1 (en) | 2005-09-15 | 2019-06-11 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE46035E1 (en) | 2005-09-15 | 2016-06-21 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE44181E1 (en) | 2005-09-15 | 2013-04-30 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE45187E1 (en) | 2005-09-15 | 2014-10-14 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| KR101349092B1 (ko) * | 2006-09-07 | 2014-01-09 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| JP2008065334A (ja) * | 2006-09-07 | 2008-03-21 | Samsung Electronics Co Ltd | アレイ基板及びこれを有する表示装置 |
| JP2008129600A (ja) * | 2006-11-17 | 2008-06-05 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| JP2009042630A (ja) * | 2007-08-10 | 2009-02-26 | Casio Comput Co Ltd | 表示装置 |
| WO2009110147A1 (ja) * | 2008-03-05 | 2009-09-11 | シャープ株式会社 | 液晶表示装置 |
| JP5290273B2 (ja) * | 2008-03-05 | 2013-09-18 | シャープ株式会社 | 液晶表示装置 |
| US8743305B2 (en) | 2008-03-05 | 2014-06-03 | Sharp Kabushiki Kaisha | Liquid crystal display device utilizing storage capacitor lines |
| US8363195B2 (en) | 2009-10-22 | 2013-01-29 | Sharp Kabushiki Kaisha | Display apparatus |
| WO2011048844A1 (ja) * | 2009-10-22 | 2011-04-28 | シャープ株式会社 | 表示装置 |
| JP2013525832A (ja) * | 2010-04-16 | 2013-06-20 | 北京京東方光電科技有限公司 | 共通電極の駆動方法及び回路、ならびに液晶ディスプレー |
| CN103852931A (zh) * | 2014-03-31 | 2014-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种防bm偏移液晶显示器 |
| CN103852931B (zh) * | 2014-03-31 | 2016-04-13 | 南京中电熊猫液晶显示科技有限公司 | 一种防bm偏移液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3845763B2 (ja) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10365674B2 (en) | Active-matrix substrate, display panel and display device including the same | |
| JP3062090B2 (ja) | 液晶表示装置 | |
| US7573459B2 (en) | Pixel structure for LCD with embedded touch screen | |
| JP3688786B2 (ja) | トランジスタマトリクス装置 | |
| JP3140358B2 (ja) | Ｌｃｄ駆動方式 | |
| US20070035687A1 (en) | Display device | |
| JP2003207803A (ja) | 横電界方式のアクティブマトリクス型液晶表示装置 | |
| KR100535531B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JP4767588B2 (ja) | 液晶表示装置 | |
| KR100964761B1 (ko) | 액정 표시 장치 | |
| EP2413181A1 (en) | Tft substrate and liquid crystal display apparatus using the same | |
| JP2001281682A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002055656A (ja) | 液晶表示装置 | |
| KR20070003164A (ko) | 액정표시장치 | |
| US6917407B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2006189477A (ja) | カラー液晶表示装置 | |
| KR100464206B1 (ko) | 2-도트인버젼방식 액정표시소자 | |
| JP4987987B2 (ja) | 液晶表示装置 | |
| US8004625B2 (en) | Active matrix substrate with pre-charge components and liquid crystal display panel thereof | |
| US8384703B2 (en) | Liquid crystal display device | |
| JP4870215B2 (ja) | 表示装置 | |
| JPH02242228A (ja) | 液晶表示装置 | |
| JP5124297B2 (ja) | 薄膜トランジスタアレイ基板、及び表示装置 | |
| JPH1184416A (ja) | 液晶表示素子 | |
| KR100789089B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |