JP2013525832A

JP2013525832A - 共通電極の駆動方法及び回路、ならびに液晶ディスプレー

Info

Publication number: JP2013525832A
Application number: JP2013504110A
Authority: JP
Inventors: ▲海▼林薛; 宇博徐; 成李; ▲紅▼明占; ▲紀▼▲棟▼ ▲張▼
Original assignee: Beijing BOE Optoelectronics Technology Co Ltd
Current assignee: Beijing BOE Optoelectronics Technology Co Ltd
Priority date: 2010-04-16
Filing date: 2011-04-18
Publication date: 2013-06-20
Also published as: EP2560156A4; US8896583B2; KR101455776B1; KR20120016147A; EP2560156A1; WO2011127841A1; CN102222456B; US20120092312A1; CN102222456A

Abstract

本発明は共通電極の駆動回路であって、アレイ基板上の各行画素の蓄積電極線に印加する第１共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加される第２共通電極信号を生成するステップと、各行の画素に前記第１共通電極信号を出力し、前記共通電極に前記第２共通電極信号を出力するステップとを備え、前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素の各ゲートのゲート信号の跳躍変化シーケンスに反対する。

Description

本発明は、共通電極の駆動方法及び回路、ならびに液晶ディスプレーに関する。

現在、液晶ディスプレーが常用のフラットパネルディスプレーである。特に薄膜トランジスタ液晶ディスプレー（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ；以下、ＴＦＴ−ＬＣＤと略称される）は液晶ディスプレーの主流になる。

従来技術では、液晶ディスプレーは、アレイ基板とカラーフィルム基板とを備える。アレイ基板はマトリックス状に配列される複数の画素によって形成される。各画素は画素電極と、画素電極に接続され、かつスイッチ素子としての薄膜トランジスタ（ＴＦＴ）とを備える。画素電極とアレイ基板またはカラーフィルタ基板上に位置する共通電極とで形成する液晶容量は、液晶材料に電界を印加する。また、液晶容量を補充するように、画素電極はアレイ基板上に形成される蓄積電極と一緒に蓄積容量を形成することができる。

図１は従来技術に係る液晶ディスプレーにおけるユニット画素の等価回路の原理図である。図１に示すように、まず、ＴＦＴ−ＬＣＤが動作するとき、アレイ基板において、ゲートラインＧｎに接続されるゲートｇにゲートオン電圧を印加し、ＴＦＴをオンにして、データラインＤｍでの画像信号を表示するためのデータ電圧を、ソースｓを介してドレインｄに印加する。そして、ドレインｄを画素電極ｐに接続し、上記データ電圧がドレインｄを介して画素電極ｐに印加されて画素電極電圧を形成する。その中、Ｃｎは蓄積電極線である。そして、カラーフィルタ基板上に共通電極層が配布されており、画素電極ｐの画素電極電圧と、共通電極層の共通電極電圧Ｖ０との間の電圧差によって液晶容量Ｃｌｃ電圧が形成される。液晶容量Ｃｌｃ電圧を液晶分子に印加することで、液晶分子を偏向させる。ゲートｇとドレインｄとの間に寄生容量Ｃｇｄが形成されているので、ゲートラインＧｎがオン・オフされるときの電圧の急激な変化は、該寄生容量Ｃｇｄを介して画素電極ｐに印加されて、画素電極電圧に跳躍変化電圧△Vpが生じてしまい、画素電極電圧の正確性に影響され、画面フリッカを引き起こす。

本発明実施例は、共通電極の駆動方法であって、アレイ基板上の各行画素の蓄積電極線に印加する第１共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加される第２共通電極信号を生成するステップと、各行の画素に前記第１共通電極信号を出力し、前記共通電極に前記第２共通電極信号を出力するステップとを備え、前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対する。

本発明の他の実施例は、共通電極の駆動回路であって、アレイ基板上の各行画素の蓄積電極線に印加する第１共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加される第２共通電極信号を生成する駆動信号生成回路と、前記第１共通電極信号をアレイ基板上の各行画素にそれぞれ出力し、前記第２共通電極信号を前記共通電極に出力する共通電極信号出力端とを備え、前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。

本発明の他の実施例は、液晶ディスプレーであって、液晶パネルと、液晶パネルを駆動する駆動装置とを備え、前記液晶パネルは、アレイ基板とカラーフィルタ基板とをセル化することで形成され、それらの間に液晶層が充填され、前記駆動装置は、ゲート駆動装置、データ駆動装置および共通電極駆動装置を備え、前記共通電極駆動装置は、アレイ基板上の各行画素の蓄積電極線に印加する第１共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加される第２共通電極信号を生成し、かつ生成した第１共通電極信号をそれぞれ各行の画素に入力し、生成した第２共通電極信号を前記共通電極に入力し、前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。

従来技術に係る液晶ディスプレーにおけるユニット画素の等価回路の原理図である。本発明に係る共通電極の駆動回路の第１実施例における第１共通電極信号とゲート信号のシーケンス関係図である。本発明に係る共通電極の駆動回路の第１実施例の構造概略図である。本発明に係る共通電極の駆動回路の第２実施例の構造概略図である。本発明に係る液晶ディスプレーの第１実施例の構造概略図である。

本発明の実施例の目的、技術案及びメリットを更に明瞭にするために、以下は、本発明の実施例の図面を結合して、本発明の実施例の技術案を明瞭で完全に説明する。下記の実施例は明らかに本発明の一部の実施例に過ぎず、全部の実施例を含まれないのである。本発明の実施例に基づいて、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。

本発明に係る共通電極の駆動回路の第１実施例である。
ステップ２０１、アレイ基板上の各行画素の第１共通電極信号およびカラーフィルタ基板上の第２共通電極信号を生成する。前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。前記第１共通電極信号が跳躍変化する前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化する前後に引き起こす寄生容量の電荷変化量の絶対値に等しく、かつ両者は変化方向が反対している。第１共通電極信号は、アレイ基板において画素電極と一緒に前記蓄積容量を形成する蓄積電極ラインに印加される。蓄積電極線は、蓄積共通電極線とも言い、共通電極信号が印加される。

画素のスイッチ素子としてのＴＦＴにおいてゲートとドレインとの間に重なりところがあるので、寄生容量Ｃｇｄが生じることは、跳躍変化電圧ΔＶｐが画素電極に生じる起因である。ゲートラインにオフ電圧信号を入力するとき、該寄生容量Ｃｇｄに蓄積された電荷Ｑｇｄが変化する。このとき、画素電極と共通電極との間に形成された液晶容量Ｃｌｃと、画素電極と蓄積電極線との間に重なることにより形成された蓄積容量Ｃｓｔと、寄生容量Ｃｇｄとに蓄積された電荷の総和が不変であるので、寄生容量Ｃｇｄに蓄積された電荷Ｑｇｄの変化が画素電極全体の電荷分布の変化を引き起こす。これによって、画素電極に印加される電圧が変化して、画素電極に跳躍変化電圧ΔＶｐが生じる。検討から分かるように、跳躍変化電圧ΔＶｐ＝Ｃｇｄ（Ｖｇｈ−Ｖｇｌ）／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔ）、Ｖｇｈがゲートのオン電圧であり、Ｖｇｌがゲートのオフ電圧である。液晶容量は、液晶を偏向させて表示するように駆動することに用いられ、共通電極は画素電極と一緒にアレイ基板に形成され（即ち、水平電界型ＬＣＤ、例えばＩＰＳ或はＦＦＳ型ＬＣＤ）、或は、アレイ基板に対向するカラーフィルタ基板に形成されてもよい（即ち、垂直電界型ＬＣＤ、例えばＴＮ型ＬＣＤ）。本実施例では、共通電極がカラーフィルタ基板上に形成される。蓄積容量は液晶容量を補充するものであり、液晶容量を安定に動作させて表示する。ＴＦＴのドレインは、画素電極に接続され、ＴＦＴがオンされるとき、ＴＦＴのソースに接続されるデータラインでのデータ信号を画素電極に伝送する。ＴＦＴはボトムゲート型、トップゲート型または両者の組合せであってもよい。ゲートとソース・ドレインは、ゲート絶縁層と半導体層を介して形成される。

図２は、本発明に係る共通電極の駆動回路の第１実施例において、第１共通電極信号とゲート信号のシーケンス関係図である。図２に示すように、同一行の画素に対応し、かつ蓄積電極線に印加された第１共通電極信号Ｖｃｏｍとゲート信号Ｇａｔｅとは、跳躍変化シーケンスが反対している。即ち、ゲート信号がハイレベルであるとき、第１共通電極信号がローレベルであり、ゲート信号がローレベルであるとき、第１共通電極信号がハイレベルである。つまり、ゲートラインがオンされるとき、蓄積電極線がオフになり、ゲートラインがオフされるとき、蓄積電極線がオンになる。

発明者は、画素電極に跳躍変化電圧が生じる原理を突っ込んで分析し研究した結果、ゲート信号にオフ電圧が印加されるとき、液晶容量Ｃｌｃ、蓄積容量Ｃｓｔおよび寄生容量Ｃｇｄに蓄積された電荷の総量は、オフされる前後で同じである。

オフされる前に、寄生容量Ｃｇｄに蓄積される電荷量は、
Ｑｇｄ１＝Ｃｇｄ（Ｖｐ１−Ｖｇｈ）であり、
オフされた後に、寄生容量Ｃｇｄに蓄積される電荷量は、
Ｑｇｄ２＝Ｃｇｄ（Ｖｐ２−Ｖｇｌ）であり、
オフされる前後に、寄生容量Ｃｇｄに蓄積される電荷の変更量ΔＱｇｄは、
ΔＱｇｄ＝Ｑｇｄ２−Ｑｇｄ１
＝Ｃｇｄ［（Ｖｐ２−Ｖｇｌ）−（Ｖｐ１−Ｖｇｈ）］
＝Ｃｇｄ（ΔＶｐ＋Ｖｇｈ−Ｖｇｌ）であり
ただし、Ｖｐ１はＴＦＴがオフされる前の画素電極の電圧であり、Ｖｐ２は、ＴＦＴがオフされた後の画素電極の電圧であり、且つΔＶｐ＝Ｖｐ２−Ｖｐ１。

この行蓄積電極線にオン電圧を印加するとき、オンされる前に、蓄積容量Ｃｓｔに蓄積される電荷量は、
Ｑｓｔ１＝Ｃｓｔ（Ｖｐ１−Ｖｃｌ）であり、
オンされた後に、蓄積容量Ｃｓｔに蓄積される電荷量は、
Ｑｓｔ２＝Ｃｓｔ（Ｖｐ２−Ｖｃｈ）であり、
オフされる前後に、蓄積容量Ｃｓｔに蓄積される電荷の変化量ΔＱｓｔは、
ΔＱｓｔ＝Ｑｓｔ２−Ｑｓｔ１
＝Ｃｓｔ［（Ｖｐ２−Ｖｃｈ）−（Ｖｐ１−Ｖｃｌ）］
＝Ｃｓｔ（ΔＶｐ＋Ｖｃｌ−Ｖｃｈ）であり、
ただし、Ｖｃｈは蓄積電極線のオン電圧であり、Ｖｃｌは蓄積電極線のオフ電圧である。

本実施例では、第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対しており、かつ前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量の絶対値と等しく、かつ両者は変化方向が反対する。つまり、本実施例で生成する第１共通電極信号によって、ΔＱｇｄ＝−ΔＱｓｔになる。このとき、液晶容量Ｃｌｃ、蓄積容量Ｃｓｔおよび寄生容量Ｃｇｄに蓄積される電荷の総和が不変であるので、ΔＱｌｃ＋ΔＱｇｄ＋ΔＱｓｔ＝０、そしてΔＱｌｃ＝ゼロになる。ただし、ΔＱｌｃは、液晶容量Ｃｌｃがゲートのオフ前後の電荷変化量であり、ΔＱｌｃ＝Ｃｌｃ（Ｖｐ２−Ｖｐ１）。液晶容量Ｃｌｃが一定値であるので、Ｖｐ２＝Ｖｐ１、ΔＶｐ＝Ｖｐ２−Ｖｐ１＝０。即ち、画素電圧はゲートがオフされる前後に不変である。その実質として、ＴＦＴがオフされる前後に寄生容量Ｃｇｄに蓄積される電荷の変化量ΔＱｇｄは、蓄積電極線がオンされる前後に蓄積容量Ｃｓｔに蓄積される電荷の変化量ΔＱｓｔと大きさが同じであるが、変化方向が反対する。これによって、２つの電気容量に蓄積される電荷の総変化量がゼロになり、２つの電気容量に蓄積される電荷の変化が相殺されるので、画素電極における電荷変化量はゼロになり、画素電極の跳躍変化電圧ΔＶｐがゼロになる。然し、当業者が分かるように、寄生容量Ｃｇｄに蓄積される電荷の変化量ΔＱｇｄが蓄積容量Ｃｓｔに蓄積される電荷の変化量ΔＱｓｔに全く同じではなくても、本実施例は、ゲートがオフされる前後に画素電圧に生じる跳躍変化電圧ΔＶｐを低下することができ、液晶ディスプレーの表示品質が改善される。

ここに説明する必要であるのは、本実施例では、従来技術において生成するアレイ基板およびカラーフィルタ基板に入力するための一定値である共通電極信号に、跳躍変化・シーケンス信号を重畳することによって、アレイ基板に入力する第１共通電極信号が生成され、カラーフィルタ基板に入力する第２共通電極信号は相変らず元の一定値である共通電極信号である。

ステップ２０２、各行の画素に前記第１共通電極信号を入力し、前記カラーフィルタ基板に前記第２共通電極信号を入力する。

アレイ基板における各行の画素のための第１共通電極信号およびカラーフィルタにおける第２共通電極信号をそれぞれ生成した後に、駆動回路は、第１共通電極信号を、対応する各行画素に入力し、第２共通電極信号をカラーフィルタ基板に入力することができる。本実施例では、ステップ２０１で生成される第１共通電極信号を各行画素に入力することで、各画素電極には跳躍変化電圧ΔＶｐが生じることなく、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

本実施例では、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスを、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、且つ前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値が、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量の絶対値に等しく、かつ両者は変化方向が反対することによって、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって各画素電極の跳躍変化電圧がゼロになり、画素電極の電圧の正確性が確保され、画面フリッカが避けられる。

本発明に係る共通電極の駆動回路の第２実施例では、蓄積容量Ｃｓｔが蓄積電極線（ＣｓｔＯｎＣｏｍｍｏｎ）に形成される構成であってもよい。即ち、蓄積容量は、画素電極と蓄積電極線とを重なり合うことで形成されることができる。また、画素電極と一緒に液晶容量を形成する共通電極は、アレイ基板に対向するカラーフィルタ基板上に形成される。本実施例は、以下のステップを備える。

ステップ４０１、アレイ基板における各行画素の第１共通電極信号とカラーフィルタ基板上の第２共通電極信号を生成する。前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化信号の跳躍変化シーケンスに反対している。前記第１共通電極信号のハイレベルとローレベルとの差が、

である。ただし、Ｃｇｄは前記寄生容量の容量値であり、Ｃｓｔは前記蓄積容量の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧である。

本実施例では、第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量を、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しいように、第１共通電極信号のハイレベルとローレベルとの差を

に等しくなるように設計する。

具体的には、ゲート信号がオフされる前後、つまり、蓄積電極線が跳躍変化される前後に、液晶容量Ｃｌｃ、蓄積容量Ｃｓｔおよび寄生容量Ｃｇｄに蓄積される電荷の総和は、不変であり、即ち、Ｑｐ１＝Ｑｐ２、ただし、Ｑｐ１はゲート信号が跳躍変化される前の３つの電気容量に蓄積される電荷の総和であり、Ｑｐ２はゲート信号が跳躍変化した後の３つの電気容量に蓄積される電荷の総和である。

その中、Qp1=Qlc1+Qst1+Qgd1
=Clc(Vp1-V0)+Cst(Vp1-Vcl)+Cgd(Vp1-Vgh)；
Qp2=Qlc2+Qst2+Qgd2
=Clc(Vp2-V0)+Cst(Vp2-Vch)+Cgd(Vp2-Vgl)；
従って、Clc(Vp1-V0)+Cst(Vp1-Vcl)+Cgd(Vp1-Vgh)
= Clc(Vp2-V0)+Cst(Vp2-Vch)+Cgd(Vp2-Vgl)；
即ち、Clc(Vp2-Vp1)+Cst(Vp2-Vp1+Vcl-Vch)+Cgd(Vp2-Vp1+Vgh-Vgl) = 0
つまり、(Clc+Cst+Cgd)(Vp2-Vp1)+Cst(Vcl-Vch)+Cgd(Vgh-Vgl) = 0
(Vch-Vcl) = Cgd(Vgh-Vgl)/Cstであるので、
(Clc+Cst+Cgd)(Vp2-Vp1)=0になり；
(Clc+Cst+Cgd) ≠0であるので
Vp2-Vp1=0となり，つまり、ΔVp=0となる。

ステップ４０２、各行の画素に前記第１共通電極信号を入力し、前記カラーフィルタ基板に前記第２共通電極信号を入力する。

本実施例では、ステップ４０１で生成される第１共通電極信号を各行の画素に入力する。これによって、各画素電極に跳躍変化電圧ΔＶｐが生じることなく、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

本実施例では、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ第１共通電極信号のハイレベルとローレベルとの差を、Ｃｇｄ（Ｖｇｈ−Ｖｇｌ）／Ｃｓｔに等しくなるようにして、寄生容量と蓄積容量との電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

本発明に係る共通電極の駆動回路の第３実施例では、蓄積容量Ｃｓｔが蓄積電極線およびゲートライン（ＣｓｔＯｎＣｏｍｍｏｎ＋ＣｓｔＯｎｇａｔｅ）に形成される構成であってもよい。即ち、蓄積容量は、画素電極と蓄積電極線およびゲートラインを重なり合うことで形成される。液晶容量を形成する共通電極は、アレイ基板に対向するカラーフィルタ基板上に形成される。本実施例は、以下のステップを備える。

ステップ５０１、アレイ基板における各行画素の第１共通電極信号とカラーフィルタ基板上の第２共通電極信号を生成する。前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。前記第１共通電極信号は、ハイレベルとローレベルとの差は、

に等しい。ただし、Ｃｇｄは前記寄生容量の容量値であり、Ｃｓｔ１は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧である。

蓄積容量Ｃｓｔが、画素電極と蓄積電極線との間に、および画素電極とゲートラインとの間に、同時に存在する場合に、本実施例は、蓄積容量ＣｓｔをＣｓｔ１とＣｓｔ２という二つの部分に分けることができる。Ｃｓｔ１は、蓄積電極線で形成される部分であり、Ｃｓｔ２はゲートラインで形成される部分である。従って、電荷を不変にする電気容量は、液晶容量Ｃｌｃ、寄生容量Ｃｇｄ、Ｃｓｔ１とＣｓｔ２になる。それにおいて、蓄積電極線に印加される動的な信号はＣｓｔ１部分のみに影響する。従って、本発明に係る共通電極の駆動回路の第２実施例に対して、本実施例では、第２実施例におけるＣｓｔをＣｓｔ１に替え、Ｃｓｔ２を液晶容量Ｃｌｃの一部とみなせばよい。その原理は、本発明に係る共通電極の駆動回路の第２実施例と同じであるので、ここで贅言しない。

ステップ５０２、各行の画素に前記第１共通電極信号を入力し、前記カラーフィルタ基板に前記第２共通電極信号を入力する。

本実施例では、ステップ５０１で生成される第１共通電極信号を各行の画素に入力する。これによって、各画素電極に跳躍変化電圧ΔＶｐが生じることなく、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

本実施例では、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、第１共通電極信号のハイレベルとローレベルとの差を、Ｃｇｄ（Ｖｇｈ−Ｖｇｌ）／Ｃｓｔ１に等しくなるようにすることによって、寄生容量と蓄積容量との電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

図３は本発明に係る共通電極の駆動回路の第１実施例の構造概略図である。図３に示すように、本実施例の共通電極の駆動回路は、駆動信号生成回路１１と共通電極信号出力端１２とを備える。駆動信号生成回路１１はアレイ基板上の各行の画素の第１共通電極信号とカラーフィルタ基板上の第２共通電極信号とを生成し、かつ前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対し、かつ前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しい。共通電極信号出力端１２は前記第１共通電極信号をアレイ基板上の各行画素にそれぞれ出力し、前記第２共通電極信号を前記カラーフィルタ基板上の共通電極に出力する。

本実施例に係る共通電極の駆動回路は、従来の共通電極の駆動回路に設けられることができる。当業者は本実施例に係る共通電極回路が実現できる機能によって具体的な回路を柔軟に設計することができる。ここで贅言しない。

本実施例に係る共通電極の駆動回路は、共通電極の駆動回路の第１実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。

本実施例に係る共通電極の駆動回路では、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスを、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量を、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しくなるようにすることによって、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

本発明に係る共通電極の駆動回路の第２実施例も図３に示す回路構造を採用することができる。さらに、本実施例では、蓄積容量Ｃｓｔは画素電極と蓄積電極線とが重なり合うような構成を採用する。駆動信号生成回路１１が生成する第１共通電極信号のハイレベルとローレベルとの差が、

本実施例に係る共通電極の駆動回路は、共通電極の駆動回路の第２実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。

本実施例に係る共通電極の駆動回路では、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、第１共通電極信号のハイレベルとローレベルとの差を、Ｃｇｄ（Ｖｇｈ−Ｖｇｌ）／Ｃｓｔに等しくなるようにして、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

本発明に係る共通電極の駆動回路の第３実施例も図３に示す回路構造を採用する。さらに、本実施例では、蓄積容量Ｃｓｔは画素電極と蓄積電極線およびゲートラインにそれぞれ重なり合うような構成を採用する。駆動信号生成回路１１が生成する第１共通電極信号のハイレベルとローレベルとの差は

である。ただし、Ｃｇｄは前記寄生容量の容量値であり、Ｃｓｔ１は前記蓄積容量が蓄積電極線における容量部分の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧である。

本実施例に係る共通電極の駆動回路は、共通電極の駆動回路の第３実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。

本実施例に係る共通電極の駆動回路では、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ、第１共通電極信号のハイレベルとローレベルとの差を、Ｃｇｄ（Ｖｇｈ−Ｖｇｌ）／Ｃｓｔ１に等しくなるようにして、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

図４は本発明に係る共通電極の駆動回路の第４実施例の構造概略図である。図４に示すように、本実施例に係る共通電極の駆動回路は、図３に示す共通電極の駆動回路の第１実施例に基づき、駆動信号生成回路１１は、第１駆動信号生成ユニット１１１と第２駆動信号生成ユニット１１２とをさらに備える。第１駆動信号生成ユニット１１１は前記第２共通電極信号を生成する。第２駆動信号生成ユニット１１２は、跳躍変化シーケンス信号を生成し、前記跳躍変化シーケンス信号を前記第１駆動信号生成ユニットが生成する第２共通電極信号に重なるし、アレイ基板上の各行画素の第１共通電極信号を生成する。前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対し、かつ前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しい。

本実施例は、従来技術に基づき、第２駆動信号生成ユニット１１２によって跳躍変化シーケンス信号を生成し、該跳躍変化シーケンス信号を、第１駆動信号生成ユニット１１１が生成する、カラーフィルタ基板上に入力される第２共通電極信号に重なるし、アレイ基板上に入力される第１共通電極信号が生成される。該第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。かつ前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量に等しい。これによって、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極の電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。さらに、本実施例に係る共通電極の駆動回路は、従来技術について小さい変更だけを行うので、実現するには便利である。

図５は本発明に係る液晶ディスプレーの第１実施例の構造概略図である。図５に示すように、本実施例に係る液晶ディスプレーは、液晶パネルと、液晶パネルを駆動する駆動装置とを備える。液晶パネルは、アレイ基板１とカラーフィルタ基板２とをセル化することで形成され、それらの間に液晶層３が充填されている。駆動装置は、ゲート駆動装置４、データ駆動装置５および共通電極駆動装置６を備える。共通電極駆動装置６は、アレイ基板１上の各行の画素の第１共通電極信号と前記カラーフィルタ基板２上の第２共通電極信号とを生成し、かつ生成した第１共通電極信号をそれぞれ各行の画素に入力し、生成した第２共通電極信号を前記カラーフィルタ基板の共通電極に入力する。第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対している。かつ前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しい。

本実施例の液晶ディスプレーでは、第１共通電極信号の跳躍変化シーケンスは対応する行の画素のゲート信号の跳躍変化シーケンスに反対し、かつ前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量と同じである。つまり、本実施例では、第１共通電極信号によって、ΔＱｇｄ＝−ΔＱｓｔになる。このとき、液晶容量Ｃｌｃ、蓄積容量Ｃｓｔおよび寄生容量Ｃｇｄに蓄積される電荷の総和が不変である。従って、ΔＱｌｃ＋ΔＱｇｄ＋ΔＱｓｔ＝０であるので、ΔＱｌｃ＝０、ただし、ΔＱｌｃは、液晶容量Ｃｌｃがゲートのオフ前後の電荷変化量であり、ΔＱｌｃ＝Ｃｌｃ（Ｖｐ２−Ｖｐ１）。液晶容量Ｃｌｃが一定値であるので、Ｖｐ２＝Ｖｐ１、ΔＶｐ＝Ｖｐ２−Ｖｐ１＝０。即ち、画素電圧はゲートがオフされる前後で変化しない。その実質として、ＴＦＴがオフされる前後に、その寄生容量Ｃｇｄに蓄積される電荷の変化量ΔＱｇｄは、蓄積電極線信号がオンされる前後に蓄積容量Ｃｓｔに蓄積される電荷の変化量ΔＱｓｔと大きさが同じであるが、それらの変化方向は反対する。これによって、２つの電気容量に蓄積される電荷の総変化量がゼロになり、２つの電気容量に蓄積される電荷の変化が相殺されるので、画素電極における電荷変化量はゼロになる。従って、画素電極の跳躍変化電圧ΔＶｐがゼロになる。

ここに説明する必要であるのは、本実施例に係る共通電極駆動装置６は、図３又は図４に示す共通電極の駆動回路を採用して実現することができる。ここで贅言しない。

本実施例に係る液晶ディスプレーでは、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ前記第１共通電極信号が跳躍変化される前後の蓄積容量の電荷変化量は、前記ゲート信号が跳躍変化される前後に引き起こす寄生容量の電荷変化量に等しくなるようにすることによって、寄生容量と蓄積容量とに蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって、各画素電極の跳躍変化電圧がゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

本発明に係る液晶ディスプレーの第２実施例も図５に示す回路構造を採用することができる。さらに、本実施例では、蓄積容量Ｃｓｔは画素電極が蓄積電極線に重なり合われるような構成である。共通電極駆動装置６が生成する第１共通電極信号のハイレベルとローレベルとの差は、

本実施例に係る液晶ディスプレーは、共通電極の駆動回路の第２実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。

本実施例に係る液晶ディスプレーでは、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ第１共通電極信号は、ハイレベルとローレベルとの差は、Ｃｇｄ（Ｖｇｈ−Ｖｇｌ）／Ｃｓｔであることによって、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって各画素電極の跳躍変化電圧がゼロになり、画素電極の電圧の正確性が確保され、画面フリッカが避けられる。

本発明に係る液晶ディスプレーの第３実施例も図５に示す回路構造を採用することができる。さらに、本実施例では、蓄積容量Ｃｓｔは画素電極と蓄積電極線およびゲートラインにそれぞれ重なり合うように構成される。共通電極駆動装置６が生成する第１共通電極信号は、ハイレベルとローレベルとの差は、

である。ただし、Ｃｇｄは前記寄生容量の容量値であり、Ｃｓｔ１は前記蓄積容量の蓄積電極線における容量部分の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧である。

本実施例に係る液晶ディスプレーは、共通電極の駆動回路の第３実施例を実現することができ、その実現原理が類似しているので、ここで贅言しない。

本実施例に係る液晶ディスプレーでは、各行の画素に入力される第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対するように設計し、かつ第１共通電極信号のハイレベルとローレベルとの差は、Ｃｇｄ（Ｖｇｈ−Ｖｇｌ）／Ｃｓｔ１に等しい。これによって、寄生容量と蓄積容量に蓄積される電荷の変化が相殺され、画素電極における電荷変化量はゼロになって、各画素電極の跳躍変化電圧ΔＶｐがゼロになり、画素電極電圧の正確性が確保され、画面フリッカが避けられる。

以上のように、本発明は、当業者が自明なように、上記方法実施例の全てまたは一部のステップは、関連ソフトウェア、ハードウェアおよびファーム・ウエアをプログラムで指令することで実現することができる。上記プログラムは、コンピュータの読取可能なメモリ媒体に記憶されることができる。該プログラムが実行されるとき、上記方法実施例におけるステップが実行される。上記メモリ媒体は、ＲＯＭ、ＲＡＭ、磁ディスクまたは光ディスクなどのプログラムを記憶できる媒体である。

以上の実施例は本発明の技術内容を説明するものに過ぎず、限定するものではない。上述した実施例によって本発明が詳しく説明されたが、上述した各実施例に記載された技術案を修正する、または一部の技術的特徴を均等的に変更することができる。この修正や変更によって技術案の趣旨が本発明精神と範囲から逸脱するようにならない。

１１駆動信号生成回路
１１１第１駆動信号生成ユニット
１１２第２駆動信号生成ユニット
１２共通電極信号出力端

Claims

共通電極の駆動回路であって、
アレイ基板上の各行画素の蓄積電極線に印加する第１共通電極信号と、前記アレイ基板上の各行画素における画素電極と一緒に液晶容量を形成する共通電極に印加される第２共通電極信号とを生成するステップと、
各行の画素に前記第１共通電極信号を入力し、前記共通電極に前記第２共通電極信号を入力するステップとを備え、
前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対することを特徴とする共通電極の駆動方法。
前記蓄積容量は、前記画素電極と前記蓄積電極線とが重なり合うように構成され、前記第１共通電極信号のハイレベルとローレベルとの差が、

であり、ただし、Ｃｇｄは前記蓄積容量に直列接続される寄生容量の容量値であり、Ｃｓｔは前記蓄積容量の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項１に記載の共通電極の駆動回路。
前記蓄積容量は、前記画素電極が前記蓄積電極線とゲートラインにそれぞれ重なり合うように構成され、前記第１共通電極信号は、ハイレベルとローレベルとの差は、

であり、ただし、Ｃｇｄは前記蓄積容量に直列接続される寄生容量の容量値であり、Ｃｓｔ１は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項１に記載の共通電極の駆動回路。
前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす、前記蓄積容量に直列接続される寄生容量の電荷変化量の絶対値に等しく、かつ両者の変化方向が反対していることを特徴とする請求項１に記載の共通電極の駆動回路。
前記共通電極は、カラーフィルタ基板または前記アレイ基板に形成されることを特徴とする請求項１に記載の共通電極の駆動回路。
共通電極の駆動回路であって、
アレイ基板上の各行画素の蓄積電極線に印加する第１共通電極信号と、前記アレイ基板上の各行画素における画素電極と一緒に液晶容量を形成する共通電極に印加される第２共通電極信号とを生成する駆動信号生成回路と、
前記第１共通電極信号を各行画素にそれぞれ出力し、前記第２共通電極信号を前記共通電極に出力する共通電極信号出力端とを備え、
前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対していることを特徴とする共通電極の駆動回路。
前記蓄積容量は前記画素電極と前記蓄積電極線とが重なり合うように構成され、前記駆動信号生成回路が生成する前記第１共通電極信号のハイレベルとローレベルとの差が、

であり、ただし、Ｃｇｄは前記蓄積容量に直列接続される寄生容量の容量値であり、Ｃｓｔは前記蓄積容量の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項６に記載の共通電極の駆動回路。
前記蓄積容量は前記画素電極が前記蓄積電極およびゲートラインにそれぞれ重なり合うように構成され、前記駆動信号生成回路が生成する前記第１共通電極信号のハイレベルとローレベルとの差は、

であり、ただし、Ｃｇｄは前記蓄積容量に直列接続される寄生容量の容量値であり、Ｃｓｔ１は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項６に記載の共通電極の駆動回路。
前記第１共通電極信号が跳躍変化される前後に引き起こす蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす、前記蓄積容量に直列接続される寄生容量の電荷変化量の絶対値に等しく、かつ両者の変化方向が反対していることを特徴とする請求項６に記載の共通電極の駆動回路。
前記駆動信号生成回路は、
前記第２共通電極信号を生成する第１駆動信号生成ユニットと、
跳躍変化シーケンス信号を生成し、前記跳躍変化シーケンス信号を前記第１駆動信号生成ユニットが生成する第２共通電極信号に重なるし、前記第１共通電極信号を生成する第２駆動信号生成ユニットと、を備えることを特徴とする請求項６に記載の共通電極の駆動回路。
液晶ディスプレーであって、
液晶パネルと、
液晶パネルを駆動する駆動装置とを備え、
前記液晶パネルは、アレイ基板とカラーフィルタ基板とをセル化することで形成され、それらの間に液晶層が充填され、前記駆動装置は、ゲート駆動装置、データ駆動装置および共通電極駆動装置を備え、
前記共通電極駆動装置は、アレイ基板上の各行画素の蓄積電極線に印加する第１共通電極信号および前記アレイ基板において各行画素の画素電極と一緒に液晶容量を形成する共通電極に印加する第２共通電極信号を生成し、かつ生成した第１共通電極信号をそれぞれ各行の画素に入力し、生成した第２共通電極信号を前記共通電極に入力し、
前記第１共通電極信号の跳躍変化シーケンスは、対応する行の画素のゲート信号の跳躍変化シーケンスに反対していることを特徴とする液晶ディスプレー。
前記蓄積容量は前記画素電極と前記蓄積電極線とが重なり合うように構成され、前記第１共通電極信号のハイレベルとローレベルとの差が、

であり、ただし、Ｃｇｄは前記蓄積容量に直列接続される寄生容量の容量値であり、Ｃｓｔは前記蓄積容量の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項１１に記載の液晶ディスプレー。
前記蓄積容量は前記画素電極が前記蓄積電極線およびゲートラインにそれぞれ重なり合うように構成され、前記第１共通電極信号は、ハイレベルとローレベルとの差は、

であり、ただし、Ｃｇｄは前記蓄積容量に直列接続される寄生容量の容量値であり、Ｃｓｔ１は前記蓄積容量が前記蓄積電極線における容量部分の容量値であり、ＶｇｈとＶｇｌはそれぞれゲートのオン電圧とオフ電圧であることを特徴とする請求項１１に記載の液晶ディスプレー。
前記第１共通電極信号が跳躍変化される前後に引き起こす前記蓄積容量の電荷変化量の絶対値は、前記ゲート信号が跳躍変化される前後に引き起こす、前記蓄積容量に直列接続される寄生容量の電荷変化量の絶対値に等しく、かつ両者は変化方向が反対していることを特徴とする請求項１１に記載の液晶ディスプレー。
前記共通電極は、前記カラーフィルタ基板上または前記アレイ基板に形成されることを特徴とする請求項１１に記載の液晶ディスプレー。