JP2003504652A - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JP2003504652A JP2003504652A JP2001508424A JP2001508424A JP2003504652A JP 2003504652 A JP2003504652 A JP 2003504652A JP 2001508424 A JP2001508424 A JP 2001508424A JP 2001508424 A JP2001508424 A JP 2001508424A JP 2003504652 A JP2003504652 A JP 2003504652A
- Authority
- JP
- Japan
- Prior art keywords
- column
- group
- period
- row
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 239000004020 conductor Substances 0.000 claims abstract description 145
- 238000000034 method Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 230000008859 change Effects 0.000 description 14
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000000470 constituent Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
列アレーと、これらの表示素子に接続され、これらの表示素子に選択信号および
データ信号を供給する一組の行アドレス導体および一組の列アドレス導体と、こ
れらの行アドレス導体にそれぞれの行アドレス期間において選択信号を供給する
行駆動回路およびこれらの列アドレス導体にデータ信号を供給する列駆動回路と
を具え、列駆動回路は1行の表示素子に対するデータ信号を、各々複数の列アド
レス導体を含む複数の群の列アドレス導体にそれぞれの群アドレス期間で次々に
供給するよう動作し、各群内の複数の列アドレス導体がその群アドレス期間にお
いてそれらの関連するデータ信号のレベルに応じて充電されるよう構成されたア
クティブマトリクス液晶表示装置に関するものである。
(LC)表示装置が公知である。スイッチングデバイスとして各表示素子電極と
それぞれの行及び列アドレス導体との間に接続されたTFT(薄膜トランジスタ
)を用いるこのような装置の代表例およびその一般的な駆動方法がUS-A-51
30829に開示されている。これらの装置では、一組の行アドレス導体に接続
された行駆動回路が選択(ゲート制御)信号を各行導体に順次に供給して1行の
表示素子のTFTをターンオンさせることにより行導体を走査し、一組の列導体
に接続された列駆動回路が、行駆動回路による行導体の走査と同期して、データ
信号を列導体に供給することによって、選択した行の表示素子をそれぞれのスイ
ッチングデバイスを経てそれらの関連する列導体上のデータ信号の値に充電して
所要の表示出力を発生する。このようにして、1フィールド期間において1つの
表示画像を形成するために、全ての行を1行毎に各自の行アドレス期間において
順次に駆動するとともに、表示素子のアレーを順次のフィールド期間においてこ
のように繰り返しアドレスする。
表示装置の行及び/又は列駆動回路は、TFTを担持する基板の表示素子アレー
の周囲に、アレーのアクティブマトリクス回路に使用されるのと同一面積の電子
技術を用いて集積され、これらの駆動回路はTFT、導体ライン等と同時に、同
一に製造されている。TFTを使用する場合、使用し得るTFT及び回路の動作
性能の限界のために、列駆動回路は一般に簡単なマルチプレックス回路の形態に
設けられる。このマルチプレックス列駆動回路の例が、US−A−489010
1や、SID 95 digestの第81−84頁に掲載されているS. Higasi他の論文「A 1.8-
in Poli-Si TFT-LCD for HDTV Projector with a 5-V Fully Integrated Driver
」に開示されている。この列駆動回路の動作はマルチプレックス技術に基づいて
いる。このマルチプレックス技術では、各群内の各列導体をマルチプレックスス
イッチを経て異なるビデオ入力ラインに接続し、アナログビデオ情報(データ)
をビデオ情報が同時に供給される複数のビデオ入力ラインからマルチプレックス
スイッチを経て対応する群又はブロックの列アドレス導体に供給する。各列アド
レス導体はマルチプレックス回路の1つの出力に接続され、これらの回路では、
代表的には、1つの列導体と関連する出力が隣りの列導体に対するデータ信号の
供給前又は供給中に高インピーダンスになるよう動作する。行アドレス(ビデオ
ライン)期間中に、マルチプレックス回路は各群の列導体を、表示装置の全ての
列導体が入力ライン上のビデオ情報の関連するレベルに対応するレベルに充電さ
れるまで、順番に充電するよう動作する。1つの群の列導体の充電が終了すると
、関連するマルチプレックススイッチが開き、列導体は高インピーダンスノード
になり、供給された電圧を列導体キャパシタンスに維持し、次に次の群が充電さ
れる。回路はこのように動作して全ての群を次々に充電し、各行の表示素子を各
自の行アドレス期間中に順次に駆動する。
生ずることが確かめられている。特に、アレー内の所定の列内の表示素子が誤っ
た駆動レベルになり、アレー内のこれらの列が誤差を示し、これらの列の誤差が
、例えば均一なグレー領域の表示時に、表示画像内にはっきり見える垂直線とし
て現われ、表示の均一性の欠如を生ずる。この問題は、表示素子電極を2つの隣
接する列アドレス導体(及び行アドレス導体)と部分的にオーバラップするよう
に配置して実行アパーチャ(開口率)を増大させた、例えばUS-A-564197
4及びEP-A-O617310に開示されているようなハイアパーチャ(高開口
率)形表示装置において特に目立つ。
るタイプのアクティブマトリクス表示装置であって、上述した不所望な表示出力
アーチファクトの問題を克服又は少なくともある程度軽減した表示装置を提供す
ることにある。
、列駆動回路を、1つの行アドレス期間において1つの群の少なくとも最終列導
体を少なくとも2つの離間した充電期間で充電し、少なくとも最終列導体に対す
る第2の充電期間が次の群の充電期間の後に発生するように構成したことを特徴
とする。列導体をこのように複数回充電すると、不所望な表示アーチファクトの
程度が大きく減少する。
確かであり、このような直接的又は間接的容量結合の存在は、1つの群の第1の
列導体の電圧が列駆動回路の動作中に変化すると、この電圧変化がこの容量結合
を経て、その前にアドレスされた群の少なくとも最終列導体(次にアドレスされ
た群に隣接する列導体)に結合され、この最終列導体に設定された電圧を妨害す
るることを意味する。その結果として、各群(最終群は除く)の最終列導体の電
圧に誤差が生じ、この誤差は表示画像に上述した可視垂直線を生ずる。影響を受
ける列に対し2つ以上の充電期間を用いると、各群の最終列導体に生ずる電圧誤
差の大きさが減少する。
し、当該群の第2充電期間は次の群の第1充電期間の後に発生するよう構成する
のが好ましい。次の群をアドレスする結果その前の群の最終列導体に生ずる電圧
誤差が最も大きい。しかし、前の群の他の列導体にも電圧誤差が生ずるが、これ
らの誤差は次第に小さくなる。場合によっては1つの群内の最後の1つ又は2つ
の列導体のみを複数回充電するように構成すれば十分であるが、全ての列が同様
にアドレスされる場合には、全ての列導体を複数回充電するよう構成して、他の
列導体に生ずる誤差も最小にするのが有利である。これは、必要な列駆動回路を
設計する際にも好都合である。
完全に充電させる必要はなく、第1充電期間内に部分的に充電するだけとするこ
とができる。しかし、列導体は第1充電期間内に少なくとも所要レベルの近くま
で充電するのが好ましい。
。例えば、各群に対し2つの充電期間がある場合には、第1群に対する第2充電
期間を第2群に対する第1充電期間の後および第2群に対する第2充電期間の前
に発生させ、第3群に対する第1および第2充電期間をそれぞれ第2群に対する
第2充電期間の前および後に発生させ、以下同様とする。或いは又、列駆動回路
はこれらの充電期間を異なる順番に発生するよう構成することもできる。例えば
、同一の行アドレス期間内に、全ての群を連続的にアドレスして各々に第1充電
期間を与え、次に再び連続的にアドレスして第2充電期間を与え、全ての群およ
び全ての列導体が2つの充電期間を有するも、全ての第1充電期間が第2充電期
間の前の発生するように構成することもできる。
明するが、これは単なる例示である。 図1を参照すると、アクティブマトリクス液晶表示装置は液晶表示素子10の
行及び列アレーを具える。図には簡単のため少数の表示素子しか示してないが、
実際には数百行及び列の表示素子が存在し得る。これらの各表示素子はスイッチ
ングデバイスとして作用する関連のTFT12を具え、行及び列駆動回路30及
び35により一組の行アドレス導体14及び一組の列アドレス導体16を経てア
ドレスされる。各TFT12のドレインは各行及び列アドレス導体の交点に隣接
して位置する各表示素子電極18に接続され、各行の表示素子10と関連する全
てのTFTのゲートは同一の行アドレス導体14に接続され、各列の表示素子と
関連する全てのTFTのソースは同一の列アドレス導体16に接続される。一組
の行及び列アドレス導体14、16、TFT12、及び画素電極18はすべて同
一の絶縁基板、例えばガラス基板上に担持され、種々の導電層、絶縁層及び半導
電層の堆積及びフォトリソグラフィックパターニング技術を含む既知の薄膜技術
を用いて製造される。アレーの全ての表示素子に共通の連続透明電極を担持する
第2のガラス基板(図示せず)を基板25に対向配置し、両基板をスペーサによ
り離間させるとともに表示素子アレーの周囲で封止して液晶物質を封入した密閉
空間を構成する。各表示素子電極18と共通電極の対向部分及びそれらの間の液
晶物質が光変調表示素子を構成する。
ているような慣例のプラクティスにしたがう。走査(ゲート制御)信号が行駆動
回路30によって各行アドレス導体14に順番に供給され、アナログ電圧信号か
らなるデータ信号が列駆動回路35によって、ゲート制御信号と同期して、列ア
ドレス導体16に供給される。各行導体にゲート制御信号が供給されると、この
行導体に接続されたTFT12がターンオンして、それぞれの表示素子を、それ
らの関連する列導体に存在するデータ信号のレベルに従って充電せしめる。例え
ば供給ビデオ信号のライン期間に対応する各行アドレス期間の終了時にゲート制
御信号が終了すると、関連するTFTがフィールド期間の残部中ターンオフして
これらの表示素子を電気的に絶縁し、供給された電荷をLCキャパシタンスに蓄
積してそれらの表示出力を、これらの表示素子が次のフィールド期間において再
びアドレスされるまで維持する。
光源から装置の一側、例えば基板25に向けられた光を、それらの供給データ信
号に従って変調するよう作用して、表示画像を反対側から見ることができる。反
射形動作モードでは、表示素子電極18は光反射性導電材料からなり、第2基板
を経て装置の前面から入射する光を各表示素子のLC材料でそれらの表示状態に
応じて変調するとともに、表示素子電極により反射させて第2基板を経て前方へ
戻し、装置の前方で見ることができる表示画像を発生する。
と行及び列アドレス導体の代表的な物理的配置の一例を図2に線図的に示す。こ
の図では図の明瞭のためにTFT12は省略してあるが、該当表示素子と関連す
る行及び列導体の交点に隣接して位置する。各表示素子電極18はPn,mで表わ
し、ここでn及びmは行番号及び列番号を示す。従って、電極Pn,mは関連する
行及び列導体Rn及びCmを経てアドレスされ、電極Pn,m+1は行及び列導体Rn及
びCm+1を経てアドレスされ、電極Pn+1,mは行及び列導体Rn+1及びCmを経てア
ドレスされ、以下同様である。高開口率を与えるために、表示素子電極18を、
基板上に担持された行及び列アドレス導体及びTFTを具えるアクティブマトリ
クス回路上に配置された絶縁材料、例えば窒化シリコン又はポリイミドまたはレ
ジストのような有機材料の中間層上に担持し、それらの対向する縦辺の縁部が隣
接する列導体16と部分的にオーバラップするとともにそれらの上辺及び底辺の
縁部が隣接する行導体14とオーバラップするように広げる。従って、各列導体
は2つの隣接する列の表示素子の表示素子電極と部分的にオーバラップすること
明かである。各表示素子電極18は絶縁層の下にある関連するTFTのドレイン
に絶縁層に形成した接点孔(図示せず)を経て接続される。各表示素子電極18
は隣りの表示素子電極から行及び列導体の上の小さな間隙により分離されている
。このタイプの構造の例がUS-A-5641974及びEP-A-0617310
に開示されており、詳細についてはこれらを参照されたい。
を用いてアクティブマトリクスアレーと同時に製造される。上述した論文に記載
されている例のように、通常はポリシリコン技術が使用されるが、場合によって
はアモルファスシリコン技術を使用することもできる。集積列駆動回路35は簡
単なマルチプレックス形の回路を具える。このような回路の一般的動作はマルチ
プレックス技術に基づく。このマルチプレックス技術では、アナログビデオ情報
を複数のビデオ入力ラインから表示装置の対応する群の順次の列アドレス導体に
順次に転送する。ビデオ情報はマルチプレックススイッチを経て転送され、これ
らのスイッチはNMOSTFT、PMOSTFT又はCMOS転送ゲートからな
るものとすることができる。これらのスイッチはそれぞれの列導体と関連する回
路出力端子を構成し、群毎に駆動され、1つの群のスイッチが駆動されると、対
応する列が関連するビデオラインに存在するデータ信号電圧レベルに従って充電
される。これらのスイッチがターンオフされると、列導体上の電圧が列導体のキ
ャパシタンス及びこれらのキャパシタンスに並列に接続し得る追加の蓄積キャパ
シタに蓄積される。各行アドレス(ビデオライン)期間中に、各群のマルチプレ
ックススイッチを次々にターンオンさせ、全ての列の表示素子を適切なビデオ情
報で充電させる。
の比較的簡単な例では、並列入力ビデオ信号が供給される3つのビデオ入力ライ
ンV1,V2及びV3が存在し、マルチプレックススイッチ36が3つづつ群に
配置され、それらの出力は順次の列アドレス導体16にそれぞれ接続されている
。制御回路37はシフトレジスタを具え(これは基板25上に集積してもしなく
てもよい)、マルチプレックススイッチ群の各群を制御信号G1,G2,G3.
..を用いて、行アドレス期間の終了時に、アレー内の全ての列が充電され終わ
るように選択する。G1が高値になると、最初の3つのマルチプレックススイッ
チ36が閉じ、最初の3つの列S1,S2及びS3がこのときビデオラインV1
,N2及びV3に存在する電圧レベルに充電される。G1が低値になると、3つ
の関連するマルチプレックススイッチが開き、列S1,S2及びS3をビデオラ
インから絶縁分離する。このとき、供給された電圧が列キャパシタンスに蓄積さ
れる。次に、制御信号G2が高値になり、次の群のスイッチ36を閉じ、第2群
の3つの列S4,S5及びS6がこのときそれぞれのビデオラインに存在する電
圧に充電される。マルチプレックス回路のこのような動作は、各群の列が順次に
適切に充電され、アレー内の全ての列導体が各行アドレス期間内に充電されるま
で続く。次の行の表示素子は次の行アドレス期間において同様にアドレスされる
。
正しい間隔の可視垂直線の形態の表示アーチファクトが現われる問題が経験され
た。これらのアーチファクトは、列駆動回路の動作時に個々の列導体へ意図しな
い電圧の容量結合が生じ、これらの列導体と関連する表示素子の電圧、従ってそ
れらの出力輝度に誤差を生ずることに起因する。このような容量結合は、列アド
レス導体16が表示素子電極18の列に隣接して延在するために生ずる。その結
果として、特に表示素子電極が列導体と部分的にオーバラップするハイアパーチ
ャ形の表示素子レイアウトの場合には、列アドレス導体と隣接表示素子電極との
間にかなりのキャパシタンスが存在する。各列導体は一行内の隣接する表示素子
電極の間を延在するため、隣接する各対の列アドレス導体の間に電極を介して間
接的に容量結合が存在する。各対の列導体が互いに隣接して設けられ、表示素子
電極の列がこの列導体対の両側に設けられ、一方の表示素子電極の列が一方の列
導体を経てアドレスされ、他方の表示素子電極の列が他方の列導体を経てアドレ
スされる他のレイアウトでは2つの列導体の間に直接容量結合が起り得る。
4、及び図3の回路の動作中の電圧波形の一例を示す図5を参照して更に説明す
る。表示装置の各表示素子は複数のキャパシタンスを含み、それらのいくつかが
図4に示されている。C1及びC2は表示素子電極18と2つの隣接する列導体
16との間のキャパシタンスを示す。C3は表示素子キャパシタンスを示す。こ
のキャパシタンスC3は液晶キャパシタンスと表示素子蓄積キャパシタの組合せ
とすることができる。C4は列導体のキャパシタンスを示し、列導体と行導体と
の間のキャパシタンスと、列導体と表示素子アレーの共通電極との間のキャパシ
タンスと、TFTのゲート−ソースキャパシタンスを含む。他のキャパシタンス
も存在し、この効果に寄与し得るが、明瞭のために省略する。
果を考察する。このビデオ情報の電圧変化はキャパシタンスC2を介して第1列
の前表示素子の表示素子キャパシタンスC3に結合されるため、その表示素子電
圧に変化を生じさせる。更に、列導体S1上の電圧が列駆動回路により維持され
ていない場合、すなわち列駆動回路の出力が高インピーダンスで、列導体S1が
フローティングである場合には、この表示素子電圧の変化はキャパシタンスC1
を経て列導体S1へも結合され得る。1つの列導体から隣の列導体へのこの電圧
変化の結合は結合係数KCにより表わすことができる。1つの列導体の電圧が量
ΔVだけ変化した場合、これが他の列導体に発生させる電圧変化はKCΔVで与
えられる。
示素子アレーが均一のグレー領域に対しアドレスされものとし、且つビデオ情報
駆動電圧の極性の行反転及びフィールド反転を用いるものとする。同様の効果が
、他の反転方法に対しても、異なる数のビデオラインを有する回路に対しても、
及び表示されたビデオ情報がもっと複雑な場合でも起る。図5において、G1,
G2及びG3は最初の3つの群のマルチプレックススイッチ36に供給される制
御波形であり、これらの制御波形はこれらのスイッチをターンオンする電圧パル
ス信号を含み、S1−S9は最初の9つの列導体上に現われる電圧波形である。
表示装置は均一なグレー領域を表示するので、3つのビデオラインV1−V3に
供給される電圧波形は図5に示すように同一である。ビデオ信号の極性は各ビデ
オライン期間(Tl)ごとに反転する。制御回路37が前述したように制御信号
G1,G2,G3,...を用いて各群を順次に選択するため、行アドレス(ビ
デオライン)期間Tlの終了時に、表示装置の全ての列が充電される。G1が高
値になると、第1群の3つの列導体S1,S2及びS3がそれぞれのビデオライ
ンの電圧レベルに充電される。その直後にG2が高値になって第2群が選択され
るとき、列導体S4の電圧が変化するので、この変化が図3にノードp3で示す
第3列内の表示素子の表示素子電極に、減少した振幅で結合される。この表示素
子電圧の変化は、更に、その前にアドレスされた群内の最終列導体に結合される
。これは、この列導体がこのときそのビデオラインインから切り離されるためで
ある。その結果として、図5のS3の波形に示すように、その列電圧に誤差を生
ずる。この電圧変化は表示素子ノードp2を経て列導体S2へも、及びノードp
1を経て列導体S1へも結合される。しかし、各結合毎に、結合信号の振幅は係
数KCだけ減少する。従って、S3の電圧誤差が表示画像の均一性に最も重要と
なる。
マルチプレックススイッチはターンオフする。G3が高値になって第3群の列が
充電されるとき、同様に列導体S7の電圧変化の結合によって列導体S6の電圧
に誤差を生ずる。この効果がアレー内の各群の列に対し同様に起るため、一般に
各マルチプレックス群内の最終又は最後の列が次の群内の隣接する列導体、即ち
次に選択される群内の第1列導体の電圧変化によりかなりの電圧誤差を受けるこ
とになる。この誤差は一種のクロストークであり、表示画像内にマルチプレック
ス群の幅に対応する間隔の可視垂直線として現われる。
性を低減するために、本発明では少なくともいくつかの列導体の所要の充電を2
回以上の充電処理で実行する。
一例を図6に示す。図6は最初の5つの制御信号G1−G5の波形を、本例では
列導体S1,S4,S7,S10,..に供給する異なるレベルのデータ信号を
含むビデオラインV1上のビデオ信号の変更波形例と一緒に示す。マルチプレッ
クス列駆動回路の慣例の動作では、列導体の群を単一の順序で充電するが、本発
明では列導体を各行アドレス期間内において2以上の別個の充電期間を用いて充
電する。このような動作は制御信号波形を供給する制御回路37を適切に変更す
ることにより達成される。図6に示す方法の例では、各群に対し2つの充電期間
を用い、順次の群の列導体に対する充電期間をインターリーブ(交互配置)する
。従って、制御信号波形G1,G2,..の各々はほぼ同一の持続時間の時間的
に離間した2つのパルス信号を有し、両パルス信号が関連する群のマルチプレッ
クススイッチ36を駆動し、第1及び第2充電期間を決定する。図6に示すよう
に、制御信号G1,G2,G3,..のパルス信号は順番に配置し、第1群の第
1充電期間を決定する第1パルス信号が第2群に対する第1及び第2パルス信号
のインターバル内に位置し、全ての制御波形内のパルス信号がそれぞれ異なるタ
イムスロットを占め、互いに一致又はオーバラップしないようにする。従って、
例えば、G1の第2パルス信号およびG3の第1パルス信号がG2の第1及び第
2パルス信号のインターバル内に発生するが、これらのパルス信号はこのインタ
ーバルの前半部分と後半部分をそれぞれ占める。アレー内の列導体の群の総数が
Cである場合、各制御信号の持続時間は約Tl/2Cにすることができる。
報(データ信号)がビデオラインに供給され、第1群のマルチプレックススイッ
チ36がG1の第1パルス信号により選択される。このパルス信号の終了時に、
第1群のスイッチ36が開き、次に第2群の列S4,S5及びS6に対するビデ
オ情報がビデオラインに供給され、第2群のマルチプレックススイッチ36が制
御信号G2の第1パルス信号により選択される。このパルス信号の終了及びこれ
らのスイッチの開に続いて、第1群のビデオ情報が再びビデオラインに供給され
るとともに、第1群のマルチプレックススイッチがG1の第2パルス信号により
再び選択され、第1群の列が供給されるビデオ情報に従って再び充電される。続
いて、第3群の列S7,S8及びS9に対するビデオ情報がビデオラインに供給
されるとともに、第3群のマルチプレックススイッチがG3の第1パルス信号に
より選択され、次に第2群に対するビデオ情報が再び供給されるとともに、第2
群の列が再び充電される。マルチプレックス回路の動作は、全ての群が選択され
、関連する列が2度充電されるまでこのように続けられる。ビデオラインV1に
供給されるビデオ情報波形の一例を示す図6には、それぞれのビデオ情報が供給
される列も示されている。
かになる。この図は、表示装置が前述の場合と同様に均一なビデオ領域に対しア
ドレスされ、同一のビデオ情報が3つのビデオラインV1,V2及びV3の各々
に供給され、電圧誤差の効果が最も顕著である場合に存在するであろう波形を示
す。例えば、マルチプレックススイッチ制御信号G2が最初に高値になると、列
S6の充電が起り、列S6はビデオラインV3に存在する電圧に向って充電する
。この充電期間の終了時にG2が低値になり、第2群のマルチプレックススイッ
チがターンオフする。この第1の充電期間後にこの列がビデオラインの電圧のレ
ベル、即ち所要のデータ信号レベルに完全に充電されていなければならない必要
はない点に注意されたい。次の充電期間中に、第1群の列(S1,S2及びS3
)が再び充電され、その直後に第3群(S7,S8,S9)が始めて充電される
。このとき列S7の電圧が変化するので、この変化が前述したように列S6に結
合される。この充電期間の終了時に、列S7の電圧が量VAだけ変化し、これに
より列S6の電圧が量KCVAだけ変化する。次の充電期間において、第2群の
列に対するビデオ情報がビデオラインに再度供給されるとともに、第2群のマル
チプレックススイッチが再び選択される。このとき、列S6はラインV3の電圧
レベルに充電し、マルチプレックススイッチがターンオフする。次に第3群の列
が再度充電されるとき、列S7の電圧の変化VBが列S6に結合され、KCVB
の電圧誤差を生ずる。
差よりVB/Vだけ小さくなる。多数回充電法を用いると、例えば列S6に生ず
る電圧誤差の値は列S7に対する第2(最終)充電期間中の列電圧の変化に依存
する。この誤差は充電期間の持続時間を延長することのより、又は使用する充電
期間の数を増大することにより更に減少させることができる。
の(最終)レベルに少なくとも近いレベルまで充電してVBの値を最小にするの
が好ましい。 この場合、次の群の隣接する第1列に現われる電圧変化のために他の群の最終
列に現われる電圧誤差及びこれにより生ずるアーチファクトの可視性も同様に最
小になる。
2充電期間により生ずる第(N+1)群の第1列の電圧変化に比例することにあ
る。順次の充電時における列電圧の変化が小さくなるため、前群の最終列に生ず
る誤差も小さくなる。この誤差の減少は関連する表示素子の輝度誤差の減少をも
たらす。 全ての行の表示素子を連続するそれぞれの行アドレス期間においてこのように
アドレスする。
号を交互に配置する代わりに、全ての制御信号G1,G2,G3,..の第1パ
ルス信号を連続的に供給して全ての群のマルチプレックススイッチを連続的に駆
動させ、次に再び全ての第2パルス信号を連続的に供給するように構成すること
ができる。この方法も同様に電圧誤差を低減する。
次にアドレスされる群に直接隣接する列導体に対し最も大きく、その前の群内の
他の列導体に生ずる誤差の大きさはその列導体が次にアドレスされる群から遠い
ほど小さくなる。場合によっては、列駆動回路は、各郡内の最後の1つ又は2つ
の列導体のみを複数の充電期間で充電し、他の列導体を通常の如く単一の充電期
間で充電するように構成することができる。この場合には、1つの群を各自の充
電期間で充電し、次の群を次の充電期間で充電し、次に前記1つの群の最後の1
つ又は2つの列導体を再び充電し、全ての群について以下同様に充電することが
できる。
れ、この場合には、ビデオ入力ラインV1,V2およびV3により赤、緑及び青
のビデオ情報成分を搬送し、アレー内の隣接する列を赤、緑及び青情報を表示す
るよう配置することができる。
持されたタイプの表示装置構造に関連して説明したが、例えばUS-A-5130
829に記載されているような、電極18がTFT及びアドレス導体群とほぼ同
一のレベルに、その横方向に位置する他のタイプの表示装置にも適用し得る。
供給する列駆動回路35の部分及び制御信号G1,G2,G3,..をマルチプ
レックススイッチに供給する制御回路37は基板25上に集積する必要はなく、
その代わりに、別個に形成して基板上のマルチプレックス回路に接続することも
できる。
リクス回路と同一の基板上に完全に集積するのが特に好ましいが、駆動回路のこ
の回路部分を行駆動回路と同様に個別要素として製造し、例えばチップオンガラ
ス技術を用いてアクティブマトリクス回路と電気的に接続することもできる。
や変更にはアクティブマトリクス液晶表示装置及びその構成部品の分野において
既に既知の他の構成要件であって、上述した構成要件の代わりに、又は加えて使
用し得る構成要件も含まれる。
示装置の代表的な部分の表示素子電極と行及び列アドレス導体のレイアウトを示
す線図である。
びそれらの関連キャパシタンスと一緒に示す線図である。
示す図である。
使用される制御信号波形を含む、種々の波形の例を示す図である。
使用される制御信号波形を含む、種々の波形の例を示す図である。
Claims (6)
- 【請求項1】 それぞれ関連するスイッチングデバイスを有する液晶表示素子の
行列アレーと、これらの表示素子に接続され、これらの表示素子に選択信号およ
びデータ信号を供給する一組の行アドレス導体および一組の列アドレス導体と、
これらの行アドレス導体にそれぞれの行アドレス期間において選択信号を供給す
る行駆動回路およびこれらの列アドレス導体にデータ信号を供給する列駆動回路
とを具え、列駆動回路は1行の表示素子に対するデータ信号を、各々複数の列ア
ドレス導体を含む複数の群の列アドレス導体にそれぞれの群アドレス期間で次々
に供給するよう動作し、各群内の複数の列アドレス導体がその群アドレス期間に
おいてそれらの関連するデータ信号のレベルに応じて充電されるよう構成された
アクティブマトリクス液晶表示装置において、列駆動回路が、1つの行アドレス
期間において1つの群の少なくとも最終列導体を少なくとも2つの離間した充電
期間で充電し、少なくとも最終列導体に対する第2の充電期間が次の群の充電期
間の後に発生するように構成されていることを特徴とするアクティブマトリクス
液晶表示装置。 - 【請求項2】 列駆動回路が、各列導体を少なくとも2つの離間した充電期間で
充電し、1つの群に対する第2充電期間が次の群の第1充電期間の後に発生する
ように構成されていることを特徴とする請求項1記載のアクティブマトリクス液
晶表示装置。 - 【請求項3】 2つの順次の群に対する充電期間は時間的に交互配置することを
特徴とする請求項2記載のアクティブマトリクス液晶表示装置。 - 【請求項4】 全ての群に対する第1充電期間が行アドレス期間の第1部分内に
発生し、全ての群に対する第2充電期間が行アドレス期間の第2部分内に発生す
ることを特徴とする請求項2記載のアクティブマトリクス液晶表示装置。 - 【請求項5】 第1および第2充電期間はほぼ同一の持続時間を有することを特
徴とする請求項2−4の何れかに記載のアクティブマトリクス液晶表示装置。 - 【請求項6】 第1充電期間内に、関連する列アドレス導体が少なくとも所要最
終レベルの近くまで充電されることを特徴とする請求項1−5の何れかに記載の
アクティブマトリクス液晶表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9915572.3 | 1999-07-02 | ||
GBGB9915572.3A GB9915572D0 (en) | 1999-07-02 | 1999-07-02 | Active matrix liquid crystal display devices |
PCT/EP2000/006039 WO2001003104A1 (en) | 1999-07-02 | 2000-06-28 | Driving of data lines in active matrix liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003504652A true JP2003504652A (ja) | 2003-02-04 |
JP4641693B2 JP4641693B2 (ja) | 2011-03-02 |
Family
ID=10856566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001508424A Expired - Fee Related JP4641693B2 (ja) | 1999-07-02 | 2000-06-28 | アクティブマトリクス液晶表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6452580B1 (ja) |
EP (1) | EP1116207B1 (ja) |
JP (1) | JP4641693B2 (ja) |
GB (1) | GB9915572D0 (ja) |
TW (1) | TWI255958B (ja) |
WO (1) | WO2001003104A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9827988D0 (en) * | 1998-12-19 | 1999-02-10 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
GB0014074D0 (en) * | 2000-06-10 | 2000-08-02 | Koninkl Philips Electronics Nv | Active matrix array devices |
KR20050061487A (ko) * | 2002-09-27 | 2005-06-22 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 액티브 매트릭스 어레이 장치 |
KR100649249B1 (ko) * | 2004-06-30 | 2006-11-24 | 삼성에스디아이 주식회사 | 역다중화 장치와, 이를 이용한 발광 표시 장치 및 그 표시패널 |
JP4710422B2 (ja) * | 2005-06-03 | 2011-06-29 | カシオ計算機株式会社 | 表示駆動装置及び表示装置 |
KR20070052051A (ko) | 2005-11-16 | 2007-05-21 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 |
TWI524324B (zh) * | 2014-01-28 | 2016-03-01 | 友達光電股份有限公司 | 液晶顯示器 |
CN109036323B (zh) * | 2018-09-26 | 2023-11-03 | 北京集创北方科技股份有限公司 | 输出级电路、控制方法、驱动装置以及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05328268A (ja) * | 1992-05-27 | 1993-12-10 | Toshiba Corp | 液晶表示装置 |
JPH08292417A (ja) * | 1995-04-20 | 1996-11-05 | Sony Corp | 表示装置 |
WO1997008677A1 (fr) * | 1995-08-30 | 1997-03-06 | Seiko Epson Corporation | Afficheur d'images, procede d'affichage d'images, dispositif de commande d'affichage et appareil electronique les utilisant |
JPH0981089A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置及びその駆動方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0680477B2 (ja) * | 1985-02-06 | 1994-10-12 | キヤノン株式会社 | 液晶表示パネル及び駆動方法 |
DE3854163T2 (de) * | 1987-01-09 | 1996-04-04 | Hitachi Ltd | Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen. |
US4890101A (en) | 1987-08-24 | 1989-12-26 | North American Philips Corporation | Apparatus for addressing active displays |
GB2245741A (en) | 1990-06-27 | 1992-01-08 | Philips Electronic Associated | Active matrix liquid crystal devices |
JP2820336B2 (ja) * | 1991-10-22 | 1998-11-05 | シャープ株式会社 | アクティブマトリクス型液晶表示装置の駆動方法 |
JP2812851B2 (ja) | 1993-03-24 | 1998-10-22 | シャープ株式会社 | 反射型液晶表示装置 |
JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
-
1999
- 1999-07-02 GB GBGB9915572.3A patent/GB9915572D0/en not_active Ceased
-
2000
- 2000-04-18 TW TW089107283A patent/TWI255958B/zh not_active IP Right Cessation
- 2000-06-28 EP EP00949221A patent/EP1116207B1/en not_active Expired - Lifetime
- 2000-06-28 JP JP2001508424A patent/JP4641693B2/ja not_active Expired - Fee Related
- 2000-06-28 WO PCT/EP2000/006039 patent/WO2001003104A1/en active Application Filing
- 2000-06-29 US US09/606,336 patent/US6452580B1/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05328268A (ja) * | 1992-05-27 | 1993-12-10 | Toshiba Corp | 液晶表示装置 |
JPH08292417A (ja) * | 1995-04-20 | 1996-11-05 | Sony Corp | 表示装置 |
WO1997008677A1 (fr) * | 1995-08-30 | 1997-03-06 | Seiko Epson Corporation | Afficheur d'images, procede d'affichage d'images, dispositif de commande d'affichage et appareil electronique les utilisant |
JPH0981089A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置及びその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1116207B1 (en) | 2012-12-19 |
GB9915572D0 (en) | 1999-09-01 |
US6452580B1 (en) | 2002-09-17 |
EP1116207A1 (en) | 2001-07-18 |
WO2001003104A1 (en) | 2001-01-11 |
JP4641693B2 (ja) | 2011-03-02 |
TWI255958B (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703994B2 (en) | Active matrix array devices | |
US4716403A (en) | Liquid crystal display device | |
EP0324204B1 (en) | Thin film active matrix and addressing circuitry therefor | |
KR100342790B1 (ko) | 액티브매트릭스장치 | |
US6700562B1 (en) | Active matrix liquid crystal display devices | |
EP1158482A2 (en) | Driving method for driving electro-optical device, driving circuit for driving electro-optical device, electro-optical device, and electronic apparatus | |
JPH09288261A (ja) | 液晶表示装置及びその駆動方法 | |
US20020054005A1 (en) | Matrix display devices | |
JP4062766B2 (ja) | 電子機器および表示装置 | |
KR20090069218A (ko) | 액티브 매트릭스 디스플레이용 화소 설계 | |
KR100655773B1 (ko) | 능동 매트릭스 액정 디스플레이 장치 | |
JP4641693B2 (ja) | アクティブマトリクス液晶表示装置 | |
JP2003280036A (ja) | 液晶表示装置 | |
US20070164958A1 (en) | Active matrix liquid crystal display device | |
JPH09243999A (ja) | 液晶表示装置 | |
KR20010106494A (ko) | 다중화 된 전극 그룹에 걸쳐서 비 균일성이 감소된 능동매트릭스 어레이 소자 | |
US20060202928A1 (en) | Active matrix display devices | |
JP2003308055A (ja) | 走査信号線駆動回路及び画像表示装置 | |
KR20010033795A (ko) | 액정표시장치 | |
US20030112211A1 (en) | Active matrix liquid crystal display devices | |
JP3411496B2 (ja) | 画像表示装置 | |
WO2001018780A1 (en) | Active matrix liquid crystal display devices | |
KR100698031B1 (ko) | 접합 액정표시소자 및 그 구동 방법 | |
JP4458121B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071126 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |