KR20010106494A - 다중화 된 전극 그룹에 걸쳐서 비 균일성이 감소된 능동매트릭스 어레이 소자 - Google Patents

Abstract

AMLCD 같은 능동 매트릭스 어레이 소자는 주소 전도체(14, 16)의 세트를 통해서 주소가 지정되는 매트릭스 요소(10)의 어레이를 갖는다. 한 세트(16)에 접속된 주소 회로(35)는 복수의 신호 버스 라인(33)을 갖는 매트리스 요소와 동일한 기판(25) 상에서 집적된 다중화 회로(31)와, 각각의 그리고 서로 다른 신호 버스 라인과 관계가 있는 한 그룹의 각 전도체로 그룹으로 조직화된 주소 전도체의 한 세트, 그리고 순차적으로 주소가 지정되는 그룹들을 포함한다. 각 신호 버스 라인은 각각의 신호 처리 회로(42), 예컨대 기판 상에서 또한 집적된 AMLCD의 경우에 D/A 변환기 또는 샘플 홀드 회로에 접속된다. 이들 회로의 제조 방식과 다중화 회로의 동작 때문에 기인한 사용시 문제들을 피하기 위해서, 주소 회로는 인접한 열 전도체와 관련된 개별적인 신호 처리 회로가 기판 상에서 서로 가까이 위치하도록 배치된다.

Description

다중화 된 전극 그룹에 걸쳐서 비 균일성이 감소된 능동 매트릭스 어레이 소자{ACTIVE MATRIX ARRAY DEVICES WITH REDUCED NON UNIFORMITIES ACROSS MULTIPLEXED ELECTRODE GROUPS}

제조와 소형화(compactness)를 편리하게 하기 위해서, 행 및/또는 열 구동 회로의 부품(parts)은, 동시에 제조되고 TFT들과 전도체 라인들 등을 비슷하게 포함하는 구동회로의 회로부(circuitry)를 갖는 표시요소 어레이의 능동 매트릭스 회로를 위해 사용되는 것과 같이 동일한 넓은 영역 전자회로 기술(same large area electronics technology)을 사용하여 표시 요소 어레이의 주변으로 표시 요소 TFT를 가지는(carry) 기판 상에서 집적될 수 있다. TFT들의 동작 능력과 TFT들을 사용할 때 가능한 회로의 종류의 한계 때문에, 열 구동 회로는 단순한 다중화 회로의 형태로 관례상 제공되고, 그 회로의 예는 미국-A-4890101과 와이. 니시하라(Y. Nishihara) 등이 SID 92 요약, (609 내지 612 쪽)에서 발표한 "스스로-스캐닝된 광 밸브를 위한 완전히 집적된 폴리-실리콘 TFT CMOS 구동기"라는 제목의 논문에 기술된다. 열 구동 회로의 동작은 다중화 기술에 기초하는데, 여기서 비디오 정보(데이터)가 다중화기 스위치를 통해 비디오 정보가 동시에 인가되는 복수의 비디오 입력 버스 라인으로부터 표시내 열 전도체의 대응하는 그룹들 또는 블록으로 순차적으로 전송되며 한 그룹의 각 열 전도체는 다중화기 스위치를 통해 서로 다른 비디오 입력 라인으로 접속된다.

집적된 열 구동 회로를 갖는 폴리실리콘 TFT 표시 소자에서 공통적으로, 이 회로는, TFT 또는 CMOS 게이트(gate) 형태로, 다중화 스위치 그룹과, 한 세트의 비디오 신호 버스 라인과 다중화기 스위치의 동작을 제어하는 (보통 시프트 레지스터를 포함하는) 제어 회로를 포함하는 아날로그 다중화 유형이다. 입력 비디오 신호로부터 취한 데이터를 구성하는 비디오 샘플의 그룹은 비디오 버스 라인에 인가되고 그러면 데이터는 행 주소 기간에 대응하는 비디오 라인 기간 동안 표시 어레이에서 열 전도체의 대응하는 그룹으로 전송된다.

알려진 여러 종류의 표시 소자에서, 비디오 버스 라인에 인가된 비디오 정보는 외부 신호 처리(processing) 회로(즉, 집적된 다중화 회로에 분리된)를 사용하여 생성되고, 그런 하나의 회로는 각각의 버스 라인에 공급되고, 버스 라인은 샘플 홀드(hold) 회로 또는 디지털-아날로그(D/A) 변환기로 구성된다.

주소 회로부의 추가 회로 구성요소는 능동 매트릭스 어레이를 위해 사용된 동일한 박막 기술에 의해 형성된 예컨대 TFT들 등을 사용하여 다중화 회로와 유사한 방법으로 그 소자의 기판 상에서 집적되는 것이 유리하다. 그래서 회로 구성 요소는 능동 매트릭스 어레이와 동시에 제조될 수 있어서 제조를 단순화하고 비용을 줄일 수 있다. 상기 집적화는 또한 보다 조밀한(compact) 배치를 야기하고 필요한 외부 접속의 수를 줄일 것이다.

본 발명은, 개별적으로 주소지정이 가능한 매트릭스 요소(addressable matrix element)의 어레이(array); 상기 매트릭스 요소에 접속된 교차하는 주소 전도체(address conductor)의 제1 및 제2 세트 - 상기 매트릭스 요소의 어레이 및 상기 주소 전도체의 세트는 기판 상에 위치함 -; 및 행(row) 및 열(column) 전도체의 세트에 연결되어, 상기 매트릭스 요소를 주소지정하기(addressing) 위한 주소지정 회로를 포함하고, 상기 주소지정 회로는 상기 기판 상에 집적되어 있고 상기 전도체의 제1 세트에 접속되어 있으며 복수 즉, n개의 신호 버스 라인을 구비한 다중화(multiplexing) 회로를 구비하고, 상기 제1 세트의 주소 전도체는 일련의 그룹으로 배치되어(arranged) 있고 각 그룹은 n개의 연속적인 주소 전도체를 구비하고 있으며, 상기 다중화 회로는 상기 주소 전도체의 각 그룹을 상기 신호 버스 라인에 순차적으로 결합시키기 위해 배치되어 있고 하나의 그룹에서의 각 주소 전도체는 상기 버스 라인 각각에 결합되어 있으며, 상기 주소지정 회로는 각 버스 라인에 접속된 각 신호 처리 회로를 더 구비한 능동 매트릭스 소자에 관한 것이다.

예를들어 매트릭스 어레이 소자는 능동 매트릭스 액정(active matrix liquidcrystal)(LC) 표시소자(display device)일 수 있다. 이런 소자는 통상적으로 게이팅(gating)(선택) 신호와 데이터 (비디오 정보) 신호가 각각의 행(row)과 열( column)의 전도체(conductor)에 의해서 공급되는 각각의 TFT(thin film transistor )(박막 트랜지스터)의 출력에 각각 접속되는 액정 표시 요소의 어레이를 포함한다. 주소지정(addressing) 회로는 각 행 주소 기간에 차례로 표시 요소의 각 행의 TFT들을 턴온(turn on)시키기 위해서 순차적으로 게이팅 신호를 각 행 전도체로 인가하기 위한 행 전도체에 접속된 행 구동 회로(row drive circuit)와, 행 전도체의 스캐닝(scanning)과 동기가 맞게 데이터 신호를 열 전도체로 인가하기 위한 열 전도체의 세트에 접속된 열 구동 회로(column drive circuit)로 구성됨으로써, 하나의 선택된 행의 표시 요소들은 각각의 TFT들을 통해서 필요한 표시 효과를 생성하기 위해서 표시 요소와 연관된 열 전도체 상에 존재하는 데이터 신호 값에 따른 레벨까지 대전(charge)된다. TFT들은 보통 비결정질의(amorphous) 실리콘(a-Si) TFT들 또는 폴리실리콘 TFT들 어느 쪽이든 포함한다.

도 1은 본 발명에 따른 능동 매트릭스 LC 표시 소자의 실시예의 단순화돤 도식적인 회로도.

도 2는 AMLCDs 등 같은 종류의 것과 같은 능동 매트릭스 어레이 소자에 사용되는 다중화기 회로의 전형적인 실례의 도식적인 회로도.

도 3은 하나의 AMLCD에서의 구동 회로 구성요소의 가능한 도식적인 배치도.

도 4와 5는 본 발명에 따른 구동 회로 구성요소를 위한 선택적이고 도식적인 배치도.

도면들은 단순히 도식적이며 비율에 맞추어 작성(drawn to scale)되지 않았다는 것이 인정될 것이다. 같은 참조 번호들은 동일한 또는 유사한 부품들을 가리키기 위해 도면들에 시종일관하여 사용된다.

본 발명의 하나의 목적은 이런 관점에서 개선된 능동 매트릭스 어레이 소자를 제공하는 것이다.

본 발명에 따르면, 버스 라인과 관련된 신호 처리 회로는 소자 기판 상에서 서로 가까이 위치하는 인접한 열 전도체와 관련 있는 개별 신호처리 회로 블록을 갖는 소자 기판 상에서 각각의 회로 블록으로서 집적되는 것을 특징으로 하는 본 명세서에서 도입 단락(opening paragraph)에 기술된 종류의 능동 매트릭스 어레이가 제공된다.

그래서 본 발명의 능동 매트릭스 어레이는 추가 주소지정 회로부의 구성요소, 즉 본 소자의 기판 상에서 다중화 회로와 함께 집적되는 신호 처리 회로를 포함한다. 본 발명은 또한 열 전도체 주소지정 회로부를 일정한(certain) 방식으로 배치함을 수반한다. 결과적으로, 이런 집적 회로부의 본질에 의해 야기될 수 있는 잠재적인 동작상의 문제는 회피되거나 또는 적어도 감소된다. 이런 관점에서, 본 발명은 동작상의 문제가 상기 목적을 위해서 TFT들과 커패시터들과 같은 박막 회로구성요소들과 박막 전도체 상호접속을 사용할 때, 회로 요소의 동작 특성에서의 결핍(deficiency)으로 인해 기인할 수 있다는 인식으로부터 부분적으로 유래(stem)한다. 박막 기술 소자의 넓은 영역에서, TFT들과 같은 개별적인 박막 요소의 동작상의 특징은 그 요소들이 물리적으로 서로 가까이 형성되는 경우에, 유사할 것인데 개별적으로 증착된(deposited) 층의 두께에서 소자의 영역에 대해, 예컨대 약간의 변동 때문에 추가로 분리되어 형성된 요소의 경우에서 상당히 변할 수 있다. 그러므로 만약 n 신호 버스 라인과 관련된 n 신호 처리 회로는 한 줄로 간단히 병렬로 되고 버스 라인의 순서에 대응하는 방법으로 순서가 정해져서 배치되고, n 개의 신호 처리 회로가 열전도체를 통해 연속적인 열 전도체를 공급하는 연속적인 버스 라인과 각각 관련된다면 제 1, 제 2, 제 3 등의 회로 각각은 제 1, 제 2, 제 3 등의 버스 라인과 각각 연결되고, 따라서 제 1, 제 2, 제 3 등의 연속적인 열 전도체에 각각에 접속된다면, 한 그룹에서 제 1 및 마지막 열 전도체 와 관련된 신호 처리 회로의 동작상의 특징은 상당히 변한다. 그러므로 예를들면 D/A 변환기 회로를 포함하는 신호 처리 회로를 갖는 능동 매트릭스 LC 표시 소자를 포함하는 소자의 실례를 위한 경우에서, 그러면 하나의 그룹에서 제 1 및 마지막 열 전도체와 관련된 버스 라인 각각으로 제 1 및 마지막 변환기에 의해서 제공되는 출력 전압에서의 변동은 기판 상에서 가장 멀리 떨어져있는 라인들이기 때문에 가장 클 것 같다. 한 그룹에서의 마지막 열 전도체가 계속되는 그룹에서 제 1 열 전도체에 인접해있으며, 그래서 제 1 및 마지막 변환기에 의해 생성되는 출력 전압 신호는 어레이에 걸쳐서 규칙적인 간격(interval)으로 인접한 열 전도체 상에 나타날 것이며, 인접한각 쌍에 인가된 전압에서의 차이는 표시에 걸쳐 주기적이고, 보다 명백하게 보이는(highly visible), 밝기 단계의 성질에서의 표시 비-균일을 만들어 낼 것이다. 따라서 본 발명에 따른 회로부를 배치함으로써, 변환기 회로 출력 변동의 효과의 시감도(visibility)가 현격하게 감소된다.

바람직하게, 신호처리 회로 블록이 소자의 기판 상에서 물리적으로 배치(arranged)되는 순서는 신호 처리 회로 블록들이 각각 연결되는 신호 버스 라인들의 물리적인 순서와 다르다.

본 발명이 능동 매트릭스 표시 소자와 특히 AMLCDs에 사용하기 위해 매력적인 반면, 이 기술은 능동 매트릭스 어레이 소자의 다른 종류에서 유사한 이점에 적용될 수 있다. 예를들어, 본 발명은 유럽-A-0569090(PHB33792)에서 기술한 이미지 센싱 소자와 미국-A-5325442 (PHB33628)에서 기술한 지문 센싱(sensing) 소자 등등에서와 같이 능동 매트릭스 센싱 어레이 소자에 사용될 수 있다는 사실이 직시된다. 이 소자는 행과 열 전도체의 세트를 통해서 주소가 지정되는 요소의 어레이를 유사하게 포함한다. 요소는 광 센싱 또는 용량(capacitive) 센싱 요소를 포함하고 동작시 각 요소는 센스 증폭기(sense amplifier)가 접속된 한 세트의 관련 주소 전도체를 따라 전기적인 전하의 형태로 출력 신호를 제공한다. 한 세트의 전도체는 아마도 다중화 회로를 통해서 센스 증폭기 세트로 바람직하게 접속된다. 따라서 본 발명에 따라, 전술한 신호 처리 회로를 구성하는 다중화 회로와 센스 증폭기 회로는, 박막 기술을 유사하게 이용하여 센싱 요소 어레이와 같은 동일한 기판 상에서, 그리고 기판 상에서 넓게 떨어져 있을 때 이 회로의 박막 소자의 동작상의 특성에서의 차이에 의해서 야기된 개별 센스 증폭기 회로에서 전압 등의 변동의 효과를 감소시키기 위해서 기판 상에서 센스 증폭기를 물리적으로 배치하여 함께 집적될 수 있다.

본 발명에 따른 능동 매트릭스 어레이 소자의 실시예는 다음에 동반하는 도면을 참조하여 실례로서 기술될 수 있을 것이다.

도 1을 참조하면, 능동 매트릭스 LC 표시 소자(active matrix LC display device)(AMLCD)는 개별적으로 동작 가능한 액정 표시 요소(10)(liquid crystal display element)의 행 및 열 어레이를 포함한다. 표시 요소는 각각 스위칭 소자로서 역할을 하는 관련 TFT(12)를 포함하고 행 및 열 주소 전도체(conductor)(14, 16) 세트를 통해서 주변 주소지정 회로부(addressing circuitry)에 의해 주소가 지정되고 행 및 열 전도체의 세트에 각각 접속된 행 구동 회로(30)와 열 구동 회로(35)를 포함한다. 단지 소수의 통상적인 표시 요소는 단순성(simplicity)을 위해 보여지지만 실제로 최소한 몇 백 개의 행과 열의 상기 요소가 존재 할 것이다. 표시 요소(10)의 각 행과 관련된 모든 TFT의 게이트(gate)가 동일한 행 주소 전도체(14)에 접속되고 표시 요소의 각 열과 접속된 모든 TFT의 소스(source)가 동일한 열 주소 전도체(16)에 접속된 반면, TFT(12)의 드레인(drain)은 각각의 행과 열 주소 전도체의 교차(intersection)에 인접하여 위치한 각 표시 요소 전극(electrode)(18)에 접속된다. 행과 열 주소 전도체(14, 16)의 세트와, TFT들(12) 그리고 화상 요소 전극(picture element electrode)(18)은 예를들면 유리로 된 동일한 절연 기판(25) 상에서 모두 위치되고(carried) 여러 가지 전도성과 절연성과 반도체성 레이어들(layers)의 증착(deposition)과 광 석판인쇄술 패턴닝(photolithographic patterning)을 포함하는 알려진 박막 기술을 이용하여 종래의 방법으로 제조된다. 어레이에서 모든 표시 요소에 공통된 계속적인 투명 전극을 전달하는(carry) 제 2 유리 기판(도시 안됨)은 기판(25)으로부터 간격을 두어서 배치되고 두 개의 기판은 표시 요소의 주변 주위에서 서로 봉인되고 액정 물질이 함유된, 에워싼 공간을 한정하기 위해서 스페이서에 의해 분리된다. 각 표시 요소 전극(18)은 공통 전극과 그 사이의(therebetween) 액정 물질을 덮는(overlying) 부분과 함께 광-변조 용량성(light-modulating capacitive) 표시 요소를 한정한다.

이 소자의 일반 구조와 동작은 종래의 실행(practice)을 따른다. 스캐닝(게이팅) 신호는 예를들어 디지털 시프트 레지스터를 포함하는 행 구동 회로(30)에 의해 차례로 각각의 행 주소 전도체(14)에 인가되고, 데이터 신호는 열 구동 회로(35)에 의해 게이팅 신호와 동기가 일치하여 열 전도체(16)에 인가된다. 각 열 전도체에 게이팅 신호가 제공될 때, 그런 행 전도체에 접속된 TFT들(12)은 각각의 표시 요소가 그러면 그들의 관련 열 전도체 상에서 존재하는 데이터 신호의 레벨 에 따라서 전하가 대전(charge)되도록 하여 턴 온 된다. 예를들면 인가된 비디오 신호의 라인 기간에 대응하는 각각의 행 주소 기간의 끝에서 게이트 신호가 종료할 때, 관련된 TFT들은, 표시 요소를 전기적으로 절연(isolate)하고, 인가된 전하(charge)가 표시 출력이 다음의(subsequent) 필드 기간에 다시 주소가 지정될 때까지, 그들의 표시 출력을 유지하기 위해서 LC 정전용량 (capacitance) 상에서 저장되는 것을 보장하기 위해서, 필드 기간 나머지 동안 턴 오프(turn off)한다.

행과 열 구동 회로(30, 35)는 모두 동일한 박막 기술을 이용하여 능동 매트릭스 어레이 제조와 동시에 형성되는 그들의 회로부를 갖는 기판(25) 상에서 집적되고, TFT와, 전도체 라인과 커패시터(capacitor) 등을 유사하게 포함한다. 행 구동 회로(30)는 종래의 형태이고, 동작이 외부 타이밍 및 제어 회로부(도시 안됨)에 의해 공급되는 타이밍 신호에 의해 제어되는 예를들면 단순 시프트 레지스터(shift register) 회로를 포함하며 디지털 비디오 데이터가 적당한 소스로부터 상기 타이밍 및 제어 회로부로 의해 공급된다.

디지털 비디오 정보(데이터) 신호는 타이밍 및 제어 회로부에 의해, 공급된데이터에 따라 각 행에서 표시 요소로부터 원했던 표시 효과(display effect)를 만들어 내기 위해서 차례로 표시 요소의 각 행을 위해 동시에 이 데이터로부터 도출된 아날로그 전압 신호를 전도체(16)의 세트에 인가하기 위해서 동작하는 열 구동 회로(35)에 공급된다.

부분적으로 집적된 열 구동 회로부, 특히 폴리실리콘 TFT들을 사용하는 소자를 갖는 AMLCDs에서 공통인 것같이, 열 구동 회로(35)는 아날로그 다중화 유형의 회로이며 각 열 전도체(16)를 위한 각각의 출력을 제공하는 집적된 다중화 회로를 갖는다. 다중화 회로(31)의 간단한 알려진 형태의 통상적인 실례가 도 2에 부분적으로 예시되어 있다.

상기 회로의 일반적인 동작은, 아날로그 비디오 정보가 표시 소자에서 열 주소 전도체의 대응하는 그룹으로 비디오 데이터와 동시에 공급되는 복수의 비디오 입력 버스 라인으로부터 순차적으로 전송되는 다중화 기술 위에 기초하고 있다. 비디오 정보는 NMOS TFTs, PMOS TFTs 또는 CMOS 트랜스미션 게이트(transmission gate)로 구성되는 다중화 스위치(32)를 통해 전송된다. 각 열 전도체와 관련된 회로의 출력를 각 구성하는 스위치는 그룹으로 동작하고 스위치의 그룹이 턴 온 될 때 그에 대응하는 열들은 각각의 관련된 비디오 버스 라인 상에서 그러면 존재하는 데이터 신호 전압 레벨에 따라 대전(charged)된다. 스위치가 턴 오프 할 때 열 전도체 상의 전압은 열 전도체의 정전용량과 열 전도체와 병렬로 접속될 수 있는 임의의 추가 저장 커패시터(storage capacitor) 상에 저장된다. 각각의 비디오 라인과 행 주소 기간동안, 다중화기 스위치의 각 그룹은 표시 요소의 모든 열들이 적당한 비디오 정보로 대전될 때까지, 순차적으로 턴 온 된다.

도 2의 실례에서, 입력 비디오 신호가 평행하게 인가되고 다중화 스위치(32)가 열 주소 전도체(16, C1-9, C10-18 등) 중에서 각각 그리고 연속적인 열 주소 전도체에 접속된 그들 출력과 9개의 그룹으로 배치되는 그 번호에 대응하는 순서로 물리적으로 배치된 9개의 평행 비디오 입력 버스 라인(33, V1 내지 V9)이 있다. 시프트 레지스터를 포함하는 제어 회로(37)는, 행 주소 기간의 끝에서 어레이의 모든 열들이 대전되도록 하기 위해서, 제어 신호(G1, G2, 등)로 다중화 스위치의 그룹 각각을 순차적으로 선택한다. G1이 높아질 때 첫 번째 9개의 다중화기 스위치(32)는 차단(close)되고 제 1의 9개의 열(C1 내지 C9)은 비디오 라인(V1 - V9) 각각 위의 전압 레벨까지 대전된다(charged). 그러면 G1이 낮아지고 열(C1 내지 C9)을 비디오 라인으로부터 절연시키기 위해서 9개의 관련된 다중화기 스위치를 개방(open)한다. 그러면 열 상에서의 전압은 열 정전용량 상에서 저장된다. 다음에, 제어 신호(G2)는 올라가고, 스위치(32)의 다음그룹을 차단하며 9개의 열(C10 내지 C18)의 제 2 그룹은 각각의 비디오 라인(33) 상에 그러면 존재하는 전압까지 대전된다. 다중화 회로의 동작은 각각의 행 주소 기간에 어레이의 모든 열 전도체가 대전됐을 때까지 연속적으로 적절히 대전되는 열의 각 그룹과 이런 방법으로 계속된다. 표시 요소의 다음 행은 각 행 주소 기간에서 유사한 방법으로 주소가 지정된다.

비디오 버스 라인(33)을 위해 필요한 아날로그 비디오 신호가, 사용되는 디지털 비디오 신호의 경우에 디지털-아날로그 변환기 회로를 포함하는 외부 회로부로부터 공급되는 것은 보통이다. 그러나, 본 발명의 하나의 특징에 따라서,디지털-아날로그 변환 회로는 또한 어레이 기판 상에서 다중화 회로(31)와 함께 집적되고 박막 회로 요소 즉, 능동 매트릭스 어레이와 동시에 제조되는 TFTs, 전도체 라인, 커패시터 등을 포함한다. 본 목적을 위해 적당한 디지털-아날로그 변환 회로의 실례는 비록 스위칭되는 커패시터 유형의 회로와 같은 알려진 다른 D/A 변환 회로가 마찬가지로 적당할 수 있다할지라도, W099/27653 (PHB 34210)에 기술되어 있다. 상기 회로에는 보통 있는 일이지만, 각 D/A 변환기 회로는 입력 래치(latch) 회로를 포함하고 있다. D/A 변환기 회로는 기판의 분리된 영역을 실질적으로 점유하는 하나의 세트 또는 일련의 각각의 블록으로서 기판 상에서 물리적으로 배치되고, 그런 블록의 수는 비디오 버스 라인(33)의 수에 대응한다(그리고 각 그룹에서 열 전도체에도).

본 발명의 또 다른 특징에 따라서, 이들 블록들이 기판 상에서 서로에 대해서 그리고 블록이 공급하는 비디오 버스 라인에 관해서 배치되는 순서, 그러므로 블록이 공급(serve)하는 열 전도체의 순서는 지금 설명되는 바와 같이 생산되는 표시(display)의 품질에 대한 잠재적인 문제를 피하기 위한 그런 것이다. 이런 목적을 위해서, 표시 요소 어레이와 다중화 회로에 관해서 디지털-아날로그 변환 회로 블록의 한가지 가능한 레이-아웃(lay-out)을 도식적으로 도시하는 도 3을 참조한다. 도 3에서, 표시 요소 어레이는 40에서 일반적으로 도시되고 비디오 신호 버스 라인을 포함하는 다중화 회로(31)는 어레이에서 각각의 열 전도체(16)에 접속된 회로(31)의 개별적인 출력을 갖는 어레이의 한 에지(edge)에 일반적으로 평행하게 그리고 나란히 연장된다. 9개의 변환기 회로 블록들은 회로 블록들이 관련되어있는비디오 버스 라인(V1-V9)의 각각의 번호를 지명하여 거기에(thereto) 할당된 개별적인 번호(1-9)를 갖는 42에서 표시되어있다. 도시된 바와 같이, 이 블록들은 다중화 회로(31)와 비디오 버스 라인과 소자 기판(25)의 에지 부근과 일반적으로 병렬의(parallel) 행에서 병렬로(juxtaposed) 배치된다. 전원(power supply)과 타이밍 신호와 비디오 정보 신호는, 전력과 타이밍 신호를 다중화 회로(31)에 또한 공급하는, 여기서는 45로 나타낸 외부 타이밍과 제어 회로로부터 블록으로 공급된다. 블록은 번호로 순서가 매겨지고, 비디오 신호(V1 내지 V9)가 공급되는 그들 각각의 출력(44)은 이들 라인의 끝이 아닌 블록 스페이싱(block spacing)에 대응하는 규칙적으로 간격이 떨어진 위치에서 다중화 회로(31)의 적절한 버스 라인(33)으로 접속된다. 비록 물론 클록과 파워 라인과 같은 어떤 성분들이 블록들 사이에서 공유된다 할지라도, 개별적인 회로 블록(42)은 일반적으로 기판 표면의 이산적(discrete)이고 개별적인(respective) 영역을 점유한다. 또한 도 2를 참조하면, 일련의 디지털-아날로그회로 블록 중 연속적인 블록들은 연속적으로 번호가 매겨진(numbered) 비디오 버스 라인(33) 및 그리하여 그룹으로된 연속적인 열 전도체, 즉 C1 내지 C9, C10 내지 C18, 등을 개별적으로 공급한다는 것이 인정될 것이다. 그런 배치가 표시 품질에 대한 문제를 야기한다는 것이 발견되었다. 이것의 원인은 동작시에 약간의 변동(variation)과 특히 이런 회로를 구성하는 박막 요소의 제조의 본질에 주로 기인한 변환기 회로들의 서로 다른 전압들에서 생긴 전압에서 약간의 변동으로서 식별된다. 열 전도체로 공급되는 출력 전압에서의 최종 변동은, 두 변환기 회로가 기판(25) 상에서 물리적으로 가장멀리 떨어져 있는 이런 실례에서 변환기회로(1)와 변환기 회로(9) 사이에서 최고인 경향이 있을 것이다. 이런 전압 변동은 많은 이유 때문에 일어날 수 있으나 일반적으로 개별적인 TFT의 동작 특성 또는 기판위의 유전체( dielectric) 층의 두께 변동 또는 변환기 회로를 피딩(feeding)하는 박막 신호 라인을 따라서 생기는 전압 손실로부터 기인한다. 비록 전압의 결과적인 변동이 기판 상에서 넓게 분리된 회로 블록들에 대해 가장 현저해지는 경향이 있지만, 물리적으로 서로 가깝고 그러므로 박막 회로 요소가 훨씬 덜 널리 분리되는 블록에서 생성된 전압에서의 변동은 최소가 되는 것 같다. 도 2를 참조하면, 변환기 회로(1, 9)에 의해 생성된 신호는 신호 버스 라인(V1, V9)을 통해, 표시의 바로 가까이에 인접한 열 상에서, 즉 한 그룹의 마지막 열 전도체와 다음 그룹의 제 1 열 전도체(예를들면, C9와 C10, C18과 C19, 등) 상에서 나타날 것이라는 것이 인정될 것이다. 그러므로, 균일한 표시 필드가 의도된다고 가정하면, 이 열에 인가된 전압의 차이는 표시에 걸쳐친 표시 요소로부터의 출력 휘도(brightness)의 단계들로 나타날 것이며, 각 그룹의 열의 수와 동일한 피치(pitch)로 반복될 것이다. 그런 휘도 단계는 매우 명백할(visible) 것이다.

상기 출력 전압 변동의 효과의 시감도(visibility)를 줄이기 위하여, 그리고 본 발명의 추가 특징에 따라, 기판 상에서 변환기 회로의 배치도(lay-out)는 어레이에서 인접한 열을 공급해야 하는 변환기 회로가 서로 가까이 위치되도록 수정된다. 비록 임의의 하나의 완전한 다중화기 그룹의 열에 대하여 발생할 수 있는 최고 전압 차이는 변하지 않을 지라도, 이것의 효과는 하나의 열로부터 다음의 열로 이동하면서 발생하는 전압의 변화를 줄이는 것이다.

도 4는 도 3과 비교하기 위해서, 본 발명에 따른 일 실시예에서 열 구동 회로 요소의 배치도를 도시한다. 이 도면으로부터 9개의 변환기 회로 블록(1 내지 9)은 다중화 회로(31)와 병렬 라인에서 직렬로 다시 배치되지만, 블록(42)은 서로 다르고, 또 특별히, 숫자 순서적으로 배치된다. 그러므로, 변환기 회로 블록(1, 9)은 서로 물리적으로 바로 가까이에 인접하게 배치된다. 다른 블록(2 내지 8)은 전압 변동의 효과를 줄이기 위해서 기판(25) 상에서 물리적으로 비슷하게 배치된다. 그러므로, 블록(2)은 도 3의 배치, 등등에서처럼 이들 블록들로부터 넓게 분리되는 것보다는 블록(9, 8) 사이에 배치된다. 도 4에 도시된 바와 같이 블록의 완전한 순서는 1, 9, 2, 8, 3, 7, 4, 6 및 5이며 따라서 어떠한 두 인접한 열도 넓게 분리된 블록으로부터 전압을 공급받지 않는다는 것이 분명해 질 것이다.

도 5는 본 발명에 따른 열 구동 회로 요소의 또 다른 가능한 배치를 도식적으로 도시한다. 이 실시예는, 변환기 회로 블록(42)은 대신 2개의 행으로 벽돌쌓기-같은 형식으로 한 행의 블록이 다른 행의 블록으로부터 어긋나게 되도록 배치되나, 행 방향의 겹치는 블록들의 숫자적인 순서는 전과 동일하다. 이 경우에, 인접한 열 전도체의 몇몇 쌍과 관련된 회로 블록은 심지어 서로 더 가까이 놓여 있다. 비록 열 방향의 더 큰 전체 공간이 블록의 2개 행을 수용하는 데에 필요하더라도, 이 배치는 각 블록이 행 방향으로 더 많은 공간을 점유하게 한다.

도 4와 5의 배치에 대해서, 그러면 양쪽 경우에서 블록(42)의 배치도는 연속적인 열에 접속하는 비디오 버스 라인에서 생성된 전압에서의 차이가 가능한 한 작도록 하는 것이다. 한 열로부터 다음 열로 발생되는 큰 전압 변동의 가능성은 회피된다. 많은 열에 걸쳐서 계속 발생하는 전압의 보다 더 단계적인 변화는 훨씬 덜 현저하다.

비록 표시 소자의 위에서 기술된 예가 열 구동 회로(35)에 공급되는 디지털 비디오 신호을 사용하고 회로 블록(42)이 입력 래치 회로를 각각 구비하는 디지털-아날로그 변환 회로를 포함하더라도, 동일한 기술이 다중화 회로에서 복수의 비디오 버스 라인을 위해 필요한 신호를 공급하는 다른 종류의 열 구동 회로에 적용할 수 있다. 그러므로, 열 구동 회로는 아날로그 비디오 정보가 대신 인가되는 유형일 수 있고, 그 경우에 각각의 회로 블록(42)은 버퍼 증폭기를 갖는 샘플 홀드(hold) 회로 또는 필요한 목적을 위해 알려진 다른 형태의 적당한 아날로그 비디오 신호 처리 회로를 포함할 수 있다.

변환기 회로 블록이 표시 요소 어레이의 에지와 기판(25)의 에지(edge) 사이의 다중화 회로에 병렬로 배치되듯이 도시되지만, 동일한 원리는 회로가 기판 상 다른 곳에서, 예컨대 외부에서 공급된 비디오 신호가 기판에 공급되는 영역에 더 가까운 곳에 위치하는 경우에 적용될 수 있다. 블록(42)들은 하나 이상의 행의 형태로서 선형적이지 않게 배열될 수도 있다. 회로 블록들을 수용할 수 있는 기판상의 영역이 허락한다면, 그 블록들은 정사각형 패턴이나 또는 심지어 곡선으로 배치될 수 있다.

기술된 실시예들에 있어서, 어레이들을 위한 열 구동 회로(35)는 단일 유닛을 포함한다. 그러나, 특히 주소를 지정할 열 전도체가 상대적으로 많은 갯수로 존재한다면, 그 열 구동 회로는 실제적으로 두 개의 분리된 (부-)회로들로 나뉠 수있을 것이며, 그 각각은 이미 기술된 구동 회로(35)와 유사하지만 열 전도체들의 세트의 절반만을 주소지정하며 또 두 회로들은, 비록 타이밍 및 제어 유닛(45)에 의해 적절히 제어되기는 하지만, 병렬적으로 동시에 그리고 일반적으로는 독립적으로 동작할 것이다. 이런 방식으로 분리된 각각은 각자의 분리된 비디오 버스 라인들의 세트를 갖는 열 구동 회로들을 사용함에 의해, 더 빠른 동작이 가능하게 되며 또한 비디오 버스 라인의 길이에 기인한 문제들과 그들의 저항이 감소되는데 이는 그들의 개별 길이가 이제는 예컨대 행 길이의 대략 절반에 대응하는 길이로 아주 짧아지기 때문이다.

컬러 표시 소자에서, 이 때 픽셀들이 한 행에서 RGBRGB 등의 순서로 배열된다고 가정하면, 비디오 신호 버스 라인들(V1 내지 V9)은 적, 녹, 청, 적, 녹, 청 등의 컬러 정보를 공급할 수 있는데, 이 경우에 도 4의 예의 블록(42)들은 왼쪽에서부터 시작해서 각각 적, 청, 녹, 녹, 청, 적 등의 컬러 정보를 조작한다.

능동 매트릭스 표시 소자는 LC 표시 요소들이 아닌 표시 요소들, 예컨대 전기발광 또는 전기-크롬 표시 요소들을 사용하는 유형일 수 있다.

본 발명은 또한 센서 어레이 소자와 같은, 주소지정 회로부를 더 많이 집적하는 것이 바람직할 다른 종류의 능동 매트릭스 어레이 소자에서도 적용가능한데, 그 센서 배열 소자에서 매트릭스 센싱 요소들은 예컨대 영상 센싱 어레이 소자에서와 같은 광학적 센싱 요소들이나, 또는 터치 또는 지문 센싱 어레이 소자에서와 같은 압력 또는 용량성(capacitive) 센싱 요소들을 포함할 수 있고, 여기서 센싱 요소들의 매트릭스 어레이는 행과 열 전도체의 세트을 통해 유사하게 주소지정된다.영상 센싱 소자 및 지문 센싱 소자의 전형적인 예들이 각각 유럽-A-0569090 및 미국-A-5325 442에 기술되어 있다. 이들 유형의 소자들에서, 매트릭스 요소들의 각 행은 한 세트의 관련된 주소 전도체를 통해 선택되며 선택된 행의 요소들로부터의 데이터는, 통상적으로 전기적 전하의 형태로, 다른 세트의 각 전도체들을 통해 판독 출력된다. 이 다른 세트 의 전도체는 도 2의 다중화 회로와 유사한, 그리고 요소 출력에 반응하는 관련된 센스 증폭기 각각에 접속된 버스 라인을 갖는 다중화 회로에 접속될 수 있다. 센스 증폭기들은 센스 요소 어레이와 동시에, 그리고 더욱 떨어져 위치한 센스 증폭기 회로의 동작 특성의 변동에 의해 야기되는 문제들을 피하기 위해서 기술된 방식으로 배치된 개별적인 센스 증폭기 회로 블록을 갖는 박막 기술을 이용하여, 센스 요소의 어레이로서 동일한 기판 상에서 다중화 회로와 함께 집적되고, 제조될 수 있다.

본 개시(disclosure)를 읽음으로써, 다른 변경이 당업자에게는 분명해질 것이다. 그런 변경은 능동 매트릭스 어레이 소자와 본 발명의 구성요소(component) 부품의 분야(field)에서 이미 알려지고 본 명세서에서 이미 기술된(described) 특징 대신에 또는 추가로 사용될 수 있는 다른 특징을 포함할 수 있다.

Claims (8)

1. 개별적으로 주소지정이 가능한 매트릭스 요소(addressable matrix element) 의 어레이(array); 상기 매트릭스 요소에 접속된 교차하는 주소 전도체(address conductor)의 제1 및 제2 세트 - 상기 매트릭스 요소의 어레이 및 상기 주소 전도체의 세트는 기판 상에 위치함 -; 및 상기 매트릭스 요소를 주소지정하기(addressing) 위해 행(row) 및 열(column) 전도체의 세트에 접속된 주소지정 회로를 포함하고, 상기 주소지정 회로는 상기 기판 상에 집적되어 있고 상기 전도체의 제1 세트에 접속되어 있으며 복수 즉, n개의 신호 버스 라인을 구비한 다중화(multiplexing) 회로를 구비하고, 상기 제1 세트의 주소 전도체는 일련의 그룹으로 배치되어(arranged) 있고, 각 그룹은 n개의 연속적인 주소 전도체를 구비하고 있으며, 상기 다중화 회로는 주소 전도체의 각 그룹을 상기 신호 버스 라인에 순차적으로 결합시키기 위해 배치되어 있고, 하나의 그룹에서의 각 주소 전도체는 상기 버스 라인 각각에 결합되어 있으며, 상기 주소지정 회로는 각 버스 라인에 접속된 각 신호 처리 회로를 더 구비하는, 능동 매트릭스 어레이 소자로서,

   상기 버스 라인과 결합된 상기 신호 처리 회로는 각 회로 블록으로서 상기 소자 기판 상에서 집적되어 있으며, 인접 열 전도체와 관련된 개별 신호 처리 회로 블록은 상기 소자 기판 상에서 서로 가까이 위치되어 있는 것을 특징으로 하는 능동 매트릭스 어레이 소자.
2. 제 1항에 있어서, 상기 신호 처리 회로 블록이 소자 기판 상에서 물리적으로 배치되는 순서는 상기 신호 처리 회로 블록이 각각 접속된 신호 버스 라인의 물리적 순서와 다른 것을 특징으로 하는 능동 매트릭스 어레이 소자.
3. 제 2항에 있어서, 상기 다중화 회로는 매트릭스 요소의 어레이의 하나의 에지(edge)를 따라서(alongside) 이어지고(extend), 상기 신호 처리 회로 블록은 다중화 회로를 따라서 이어지는 적어도 하나의 행으로 배치되는 것을 특징으로 하는 능동 매트릭스 어레이 소자.
4. 제 1항, 제 2항 또는 제 3항에 있어서, 상기 매트릭스 요소는 전기-광학의( electro-optical) 표시 요소를 포함하는 것을 특징으로 하는 능동 매트릭스 어레이 소자.
5. 제 4항에 있어서, 상기 신호 처리 회로는 디지털-아날로그 변환기 회로를 포함하는 것을 특징으로 하는 능동 매트릭스 어레이 소자.
6. 제 4항에 있어서, 상기 신호 처리 회로는 샘플 홀드(sample hold) 회로를 포함하는 것을 특징으로 하는 능동 매트릭스 어레이 소자.
7. 제 1항, 제 2항 또는 제 3항에 있어서, 상기 매트릭스 요소는 제 1 세트의관련 주소 전도체를 따라서 출력 신호를 생성하기 위해 하나의 입력에 대해 각각 응답하는 센싱 요소를 포함하는 것을 특징으로 하는 능동 매트릭스 어레이 소자.
8. 제 7 항에 있어서, 상기 신호 처리 회로는 센스 증폭기 회로를 포함하는 것을 특징으로 하는 능동 매트릭스 어레이 소자.