JP4635139B2

JP4635139B2 - 能動マトリックス液晶ディスプレイデバイス

Info

Publication number: JP4635139B2
Application number: JP2000584340A
Authority: JP
Inventors: デーヤングナイジェル
Original assignee: Chimei Innolux Corp; Innolux Corp
Current assignee: Innolux Corp
Priority date: 1998-11-20
Filing date: 1999-11-09
Publication date: 2011-02-16
Anticipated expiration: 2019-11-09
Also published as: EP1049956B1; GB9825314D0; DE69935415T2; JP2002530719A; DE69935415D1; US6246460B1; EP1049956A1; WO2000031581A1

Description

【０００１】
（技術分野）
本発明は、基板上に、スイッチングデバイスのアレイと、これらのスイッチングデバイスに接続される少なくとも一組のアドレスラインと、前記基板上に延在し、且つ前記アドレスラインを覆う絶縁層と、該絶縁層上に支持された導電層から成り、各々が前記絶縁層に形成した接点孔を経てそれぞれのスイッチングデバイスに接続される表示画素電極のアレイとを具えている能動マトリックス液晶ディスプレイデバイスに関するものである。
【０００２】
（背景技術）
このようなディスプレイデバイスの一例がEP-A-0617310に記載されている。このデバイスには、各々がTFT（薄膜トランジスタ）形態の関連するスイッチングデバイスを介して駆動される表示画素の行列マトリックスアレイが設けられている。通常のように、ディスプレイデバイスは個々の表示画素を規定する電極を支持する一対の離間した基板間に配置される液晶材料層を具えている。TFTは第１基板の表面上に行（走査）導体及び列（データ）導体の組と一緒に支持され、TFTはこれらの導体を経て表示画素を駆動させるためにアドレスされる。TFTを用いる通常の能動マトリックスLCDにおけるように、各TFTは行導体と列導体とのそれぞれの導体間の交差個所に隣接して配置される。表示画素行に関連する全てのTFTのゲートはそれぞれの行導体に接続され、画素列に関連する全てのTFTのソースはそれぞれの列導体に接続される。しかし、個々の画素電極をTFTとほぼ同一平面で、しかもTFTの横方向に配置している通常の能動マトリックスLCDとは異なり、前記ディスプレイデバイスにおける反射性の金属画素電極は、第１基板上に延在し、且つTFT及びアドレス導体の組を覆う絶縁膜上にて支持されるため、画素電極は一般にTFT及びアドレス導体のレベルよりも高い所に位置する。各個々の画素電極はドレイン電極の直ぐ上の絶縁膜に形成したそれぞれの開口を経て関連するTFTのドレイン電極に接続される。画素電極のアレイ及びTFTのアレイを基板表面上のそれぞれ異なるレベルに設ける斯種の構成の利点は、通常のディスプレイデバイスにおける配置のように、画素電極を隣接する行導体及び隣接する列導体間の間隔よりも小さくし、且つ画素電極の各縁部とそれに隣接する導体との間にギャップを設けるのではなくて、画素電極がその２つの反対側にて、隣の行導体の上に僅かに延在し、且つ画素電極の２つの他の反対側にて、これらの画素電極が隣の列導体の上に僅かに延在するように、画素電極を大きくすることができることにある。従って、このようにすることにより、画素のアパーチャが大きくなり、動作中に液晶層を通過して画素電極に達する光がより多く逆反射されて、明るい表示出力が得られることになる。さらに、反射画素電極を形成すべくパターン化する堆積金属層の部分をパターン化処理中にTFTの直ぐ上に残存させて、これらの部分をTFTに対する多少のシールドとなるように作用させて、TFTに入射する光によりTFTに生じる光電作用を低減させ、これにより通常この目的のために別の基板上に黒マトリックス材料を設ける必要性をなくすことができる。この別の透明基板はアレイの全ての画素に共通の連続する透明電極を支持し、カラーディスプレイの場合には、カラーフィルタ素子のアレイがそれぞれの画素電極の上に各フィルタ素子を有する画素アレイに相当する。
【０００３】
スイッチングデバイス、例えばTFT及びアドレスラインと同時に共通の堆積層から製造されるスイッチングデバイス及び接続ラインを用いる表示画素駆動用の駆動回路を表示画素アレイの周辺にスイッチングデバイス及びアドレスラインと同じ基板上に集積化することも既知である。このような集積化によって、駆動回路を別々に製造して、これらの回路をアドレスラインに接続する必要がなくなる。TFTディスプレイデバイスの場合には行（走査）駆動回路及び列（データ）駆動回路の双方をポリシリコン技法を用いて容易に集積化することができるが、時にはアモルファスシリコン技法を用いることもできる。集積駆動回路を用いるLCディスプレイデバイスの例は、SID 92 Digestの第609〜612ページにY.Nisihara外によって発表された論文“Fully Integrated Poly-Si TFT CMOS Drivers for Self-Scanned Light Valve"及びSID 95 Digestの第81〜84ページにS.Higashi外によって発表された論文“A 1.8-in Poly-Si TFT-LCD for HDTV Projectors with a 5-V Fully Integrated Driver"に記載されている。
【０００４】
一般に、行（走査）駆動回路はディジタルシフトレジスタ回路を具えており、列（データ）駆動回路は多重回路を具えている。いずれの回路も、バスライン形態の導体ラインや、バスバー、或いは例えばＶ_ss及びV_dd給電ラインのように、予定した電圧を搬送したり、又は例えばクロック又はビデオ信号ラインのように、信号を搬送したりする他の導体を利用しており，これらのライン及び導体は、画素アレイにおける行アドレス導体の組又は列アドレス導体の組を設けるのに用いられる金属化層により形成されて、堆積金属層から導体組と同時に写真平板法にて規定される。従って、これらの導体ラインの厚さはアドレスラインの厚さに相当し、この厚さはできるだけ薄くして、高い段差をなくすようにするのが望ましい。また、基板の周辺のスペースは通常コンパクトなディスプレイデバイスを作るのには貴重であるから、導体ラインの幅は狭くする傾向にある。しかし、このようにすると、これらのラインの導電率、特にこれらのラインの抵抗値が制限されることによる問題に遭遇し、このことは、導体ラインが表示画素アレイの幅又は高さに少なくとも比例して延在し得ることからして、これらのラインの長さに沿って供給される電圧又は信号にかなりの影響を及ぼすことになる。
【０００５】
本発明の目的は、上述した種類のもので、且つ上記問題点を少なくとも或る程度低減させる集積駆動回路を有する能動マトリックスLCDを提供することにある。
【０００６】
(発明の開示)
本発明によれば、冒頭にて述べた種類のもので、且つ前記基板上に集積化されると共に、少なくとも１つの導体ラインを含む前記アドレスラインの組に接続される駆動回路を有している能動マトリックス液晶ディスプレイデバイスにおいて、前記絶縁層が前記導体ラインの上にも延在し、前記絶縁層の上に支持されて前記画素電極を成す前記導電層が、前記導体ラインの上にある前記絶縁層上の導体トラックも成し、該導体トラックが前記絶縁層に形成した少なくとも１つの接点開口を経て前記導体ラインに接続されるようにしたことを特徴とする。このように、画素電極用に用いられる導電材料を周辺部における１つ以上の電気導体を形成するのにも用いて、これによって各導体ラインを補足するようにする。導体トラックを絶縁層を経て下にあるラインに接続するため、導体トラックと導体ラインとが単一の導体として並列的に作用するために、抵抗値が低くなる。もっと重要なことは、実際に得られるラインの導電率のこのような改善が首尾良く、しかも安価に得られると言うことにあり、これは、絶縁層及びその上の導電層は斯種のデバイス構成にはすでに存在し、同様に絶縁層を経る接点孔を形成する処理ステップも既に用いられているから、敢えて追加の堆積材料は不要である。このように、追加の導体及び接点孔は使用するパターン化マスクを適切に変更するだけで形成することができる。
【０００７】
画素電極を反射性の金属で形成する反射形ディスプレイデバイスでは、パターン化して画素電極及び１つ以上の導体トラックを形成する堆積金属層の厚さを、所要に応じて、導体ラインに用いられる堆積金属層の厚さよりも遥かに厚くすることができる。
【０００８】
さらに有利なことは、下側にある導体ラインが不良で、その長さ方向に沿って断絶部を有する場合に、導体トラックが冗長性を提供することにある。
【０００９】
各導体トラックは、その下にある導体ラインに、このラインの長さに沿って絶縁層に形成した複数の離間した接点孔を経て接続するのが好適である。接点孔は絶縁層に導体ラインの少なくともかなりの部分に沿って延在する細長いチャネル状に形成することもできる。
【００１０】
導体トラックの幅をその下側にある導体ラインの幅よりも大きくして、電気抵抗値をさらに下げるのが有利である。導体トラックの幅を広げることによって、このトラックがその関連する導体ラインに隣接する別の回路コンポーネントの上に横たわることになるが、このことは、絶縁層が十分に厚くて、電界を遮蔽し、しかもこの厚い絶縁層が導体トラックと斯様な回路コンポーネントとの間の不所望な容量性結合を有効になくすことからして、何等問題にならない。
【００１１】
（発明を実施するための最良の形態）
本発明による能動マトリックスLCディスプレイデバイスを添付の図面に従って説明する。
【００１２】
図面は単に図式的に示したのであって、実寸図示したものではないこと明らかであり、特にそれぞれの層又は領域のような或る寸法は拡大してあるも、他の寸法は縮小して示してある。また、図面を通して同じか、又は同様な部分を示すものには同じ参照符号を用いている。
【００１３】
図１及び図２のディスプレイデバイスは、各々が関連するスイッチングデバイスを有し、且つ反射モードで作動し得る表示画素10から成るマトリックスアレイを具えており、これは所謂フィールド遮蔽画素タイプのものである。図面の明瞭化のために、ここではごく僅かの表示画素を行列編成で示してあるに過ぎないが、ディスプレイデバイスは一般に数１００の行と列の表示画素で構成することができることは明らかである。これらの図面を参照するに、ディスプレイデバイスは、互いに離間され、且つ液晶材料層を間に収容するように画素アレイの周囲付近にて共に封じられる一対の絶縁基板25及び26を具えている。これら双方の基板はガラス製とすることができるが、一方の基板だけは動作中に光を透過すべく光学的に透明なものとする必要がある。基板26は液晶層に隣接するその内側面にて、例えばITOのような透明の導電層32を支持し、この導電層は画素アレイの領域に相当する表示領域全体亘り連続して延在し、これはアレイにおける表示画素用の共通電極として作用する。この共通電極の上にはLC配向膜（図示せず）が慣例の方法で設けられている。
【００１４】
他方の基板25は、その内側面にて能動マトリックスアドレス指定回路及びそれぞれの個々の表示画素を規定する反射性の画素電極を支持する。この例では、TFT 12を能動マトリックスアドレス指定回路における表示画素に関連するスイッチングデバイスとして用いる。このアドレス指定回路の一般的な動作及び表示画素を駆動させる態様は、例えばUS-A-5130829に記載されているような通常のやり方に準ずるものである。要するに、アレイにおける画素行は、その各行に供給される走査（ゲーティング）信号によってそれぞれの行アドレス期間における時刻に1つづつ順次アドレスされて、その行の画素に関連するTFTをターン−オンさせ、この選択行における各画素に表示出力を決定するそれぞれのデータ信号がロードされるようにする。このようにして１フィールド期間内に全ての画素行をアドレスしたら、同様な方法で順次のフィールドにて画素行を再度アドレスする。
【００１５】
画素は、基板25上に支持された電気導体の形態の行（走査）及び列（データ）アドレスライン14及び16の組に接続され、画素行における全てのTFT 12のゲートはそれぞれの行導体に接続され、画素列における全てのTFTのソース電極はそれぞれの列導体16に接続される。各TFTのドレインはそれに関連する表示画素の画素電極18に接続される。TFTは既知のタイプのものとし、これは例えば、トップ又はボトムゲート構成のポリシリコン又はアモルファスシリコンTFTとする。
【００１６】
作動に当り、走査信号は、例えばディジタルシフトレジスタを具えている行駆動回路30によって各行アドレス導体14に順次供給され、データ信号は列駆動回路35によって走査信号と同期して列導体16に供給される。行導体にゲーティング信号が供給されるのに応答して、この列導体に接続されているTFT 12がターン−オンして、それぞれの表示画素をそれらの関連する列導体に存在しているデータ信号のレベルに従って帯電させる。例えば、供給されるビデオ信号のライン期間に相当するそれぞれの行アドレス期間の終了時にゲーティング信号がなくなると、行導体のTFTがオフ状態に切り代わり、高インピーダンスになり、次ぎの表示画素行をアドレスするために、次ぎの行導体にゲーティング信号が供給される。表示画素電極18は金属のような光を反射する導電材料で形成し、共通電極を支持している基板26を経てデバイスの前面に入る光は、それぞれの供給されるデータ信号の電圧に従って各表示画素の個所におけるLC材料によって変調されると共に、画素の表示状態に応じて、反射性の画素電極によって基板を経て逆反射されて、アレイの全ての画素をアドレス指定することによって構築される表示画像を生成し、これをデバイスの前にいるビューワーが見ることができる。
【００１７】
行及び列駆動回路30及び35は基板25上に都合良く、しかも単純に集積化するのであって、これらの回路は、別個のコンポーネントとして製造し、且つそれらの出力を行及び列アドレス導体に接続する電気的な相互接続部を設けることを必要とするのではなくて、TFT 12を含む能動マトリックス回路や、行及び列アドレス導体14,16と一緒に、同じ薄膜技法を用いて同時に製造する。集積駆動回路は周知であり、このような例は前述した論文に記載されている。通常はポリシリコン技法が用いられるが、その代わりにアモルファスシリコン技法を用いることもできる。集積列駆動回路35に関しては、この回路をシフトレジスタによって作動される簡単な多重回路タイプ式に形成する単結晶IC形態におけるトランジスタのパーフォーマンスに比べて、使用するTFTのパーフォーマンスが限定されるのが普通である。
【００１８】
図２は、代表的な画素及び周辺の集積化した行駆動回路30の一部を含むディスプレイデバイスの能動マトリックス基板の一部を図式的に、且つ簡単に示した断面図である。能動マトリックス回路及び駆動回路35は、例えばCVD法によって、基板25上に様々な絶縁層、導電層及び半導体層を堆積し、且つこれらの層を写真平板法にてパターニングすることを含む慣例の薄膜処理技法を用いて形成される。画素アレイ部分の大体の構成は、例えばEP-A-0617310及びUS-A-5641974に開示されている構成のものと類似点を共有ものである。これらの構成では、TFT及びアドレス導体の組を基板上ににて支持し、画素電極の組を能動マトリックスアドレス指定回路の上に延在する絶縁薄膜の上に設けて、これらの画素電極をTFT及びアドレス導体よりも高いレベルに位置させて、それらから離間させるようにする。このような配置とすることの1つの利点は、画素電極を隣接する行及び列導体にオーバラップして延在させて、画素の実効アパーチャを大きくすることができることにある。
【００１９】
図２に示した特定実施例では、ボトムゲートSi TFTを用いる。この例の構成では、各画素のTFT 12のゲート20を、それに関連する行導体14（図２では見れない）と一体の延長部で形成する。行導体の組はそれと一体のゲートと一緒に、アルミニウム又はアルミニウムとクロムのような導電材料層を堆積し、これをパターン化することによって形成する。この次ぎに、TFTのゲート絶縁体を構成すると共に、行及び列導体をそれらの交点で分離させる働きもするシリコンの窒化物又は酸化物から成る絶縁層21を基板25の表面全体に堆積する。その後、アモルファスシリコン層22を堆積し、これをパターン化して、TFTのチャネル領域を構成するTFTの位置におけるゲート20の上方に延在する部分のシリコン層を残すようにする。次いで、所要に応じ、ゲートの両側における真性アモルファスシリコン層27の上に、ドープした（ｎ形）アモルファスシリコンのソース及びドレインの接点電極23を形成することができる。次いで、基板の上に例えばAl又は金属合金の如き金属層を堆積し、この層をパターン化して列導体の組を残すようにして、列導体16の組及びTFTのソース及びドレイン電極を規定する。各列導体と一体の延長部27が、その関連するTFTのソース電極及びドレイン電極28を形成する。各TFTのドレイン電極層28は基板の表面上方で、絶縁層21の上をTFTの横方向に延在して、画素電極の接点領域を成す。ここでは、或る特定の、しかも簡単な形のTFTの構成を示したが、例えばポリシリコン又はアモルファスシリコンタイプのもので、トップ又はボトムゲートの、当業者に知られている他の種類のTFTを代わりに用いることができ、しかも使用するそれぞれの層の種類、使用順序及び使用材料はそれ相当に変えることができるは勿論である。
【００２０】
基板25上の上述した構成のものの上に、シリコンの窒化物又は酸化物の如き絶縁材料、或いはポリイミド又はフォトレジストの如き有機絶縁材料の比較的厚い膜29を堆積する。この膜29はこれまでに形成した構成体の上に連続的に延在して、TFT12及び行と列の導体組を完全に覆い、この膜の表面は基板の表面に対して平行とし、且つこの膜によりTFT及び導体組を離間させ、この膜の上に画素の反射電極18を形成する。しかし、これらの電極を形成する前に、写真平板法によって各画素に１つづつ、絶縁層29を経てそれぞれのドレイン電極層28の上に延在する一組のテーパ付きの接点孔31を形成する。シリコンの窒化物又は酸化物、或いはポリイミド材料を用いる場合には、レジスト、マスクを介しての露光及びエッチング処理を伴う標準の写真平板法を用いて接点孔を形成することができる。フォト−レジストポリマを用いる場合には、接点孔を光現像処理によって簡単に形成することができる。
【００２１】
次ぎに、絶縁中間層29の表面及びテーパ付きの接点開口31の傾斜側壁を覆って、各接点開口の個所にて下にあるドレイン電極と電気的に接触するアルミニウム、アルミニウム合金又は銀の如き、導電性で、光反射性の金属材料層を堆積して画素電極18を形成する。次ぎに、この反射性の金属層を写真平板法によりパターン化して、相対的に離間される個別の画素電極18のアレイを残し、これらの各画素電極が接点開口を経てそのそれぞれ下側にあるTFTのドレイン電極28と電気的に接続されるようにする。この例における各画素電極18は、例えば約100μm四方の四辺形とし、且つアパーチャ比を高くするために、各画素電極は、画素10に境する２つの隣接する行導体14の区分と2つの隣接する列導体16の区分との間の領域の上に完全に延在させると共に、これらの導体区分の上にも部分的にオーバラップして延在させるようにする。各画素電極18は、それぞれの電極間の電気的な絶縁を維持するように、隣接する画素電極（これらの画素電極も隣接する行及び列導体にオーバラップする）とは僅かな間隙によって離間させる。比較的厚い中間絶縁層29によって、画素電極18と、これがオーバラップする個所におけるアドレス導体との間の容量結合作用が問題にならなくなる。画素電極18は別のLC配向層によって覆うようにする。
【００２２】
図２には行導体の組に走査信号を供給するための集積行駆動回路の一部も極めて簡単に示してある。このような行駆動回路及びそれらの動作態様は周知であるので、これらについての詳細な説明は省略する。通常、行駆動回路は予定した電圧又は信号を搬送するバスライン、バスバー又は他の導体ライン、例えばV_ss及びV_dd（ソース及びドレイン）給電ライン又はクロック信号ラインを含み、これらのラインはアレイの周辺に沿って、少なくとも最初と最後の行導体間の距離のかなりの部分に少なくとも相当する距離に亘って延在する。図２に示した簡単な例では、このような２つの導体ライン40及び41の断面を示してあり、これらのラインは、例えばTFTの行をターン−オンさせるゲート信号電圧及び走査信号間のインターバルにてTFTをオフ状態に保持する保持信号電圧レベルを成す予定した電圧を搬送するV_ss及びV_dd給電バスラインとすることができる。これらの電圧はバスラインと行導体との間に接続され、且つここにブロック44で簡単に示したシフトレジスタによって作動させるTFTから成るスイッチング回路によって個々の行導体に供給される。行駆動回路内に存在する他の導電性の相互接続部を、例えば43にて示してある。
【００２３】
前述したように、行駆動回路は、共通の堆積層を用いて基板25上の能動マトリックスアレイと同時に製造する。図２の例の構成では、絶縁層21が画素アレイの領域を越えて基板の表面上に連続的に延在して、駆動回路を設ける周辺領域も覆っている。しかし、この絶縁層は所要に応じ斯様な周辺領域から除去することもできる。行駆動回路のTFT、導体ライン及び他の電気的な相互接続部は、TFT12及びアドレス導体14,16と同時に製造する。特に、バスライン40及び41や、同様な相互接続部43は、列導体16や、TFT12のソース及びドレイン電極27及び28並びに行駆動回路のTFTのソース及びドレイン電極を形成するのに用いられるのと同じ堆積金属層から、この金属層を写真平板法にて適切にパターン化することによって形成する。バスライン40及び41はゲート20及び行導体14用に用いられるのと同じ堆積金属層から行駆動回路のTFTと一緒に形成することもでき、この場合には絶縁層21はバスラインの下でなく、上に延在することになる。一般にバスラインを形成するために選択する特別な堆積金属層は、使用するTFTの構成にある程度依存する。トップゲートのTFTでは、そのゲート用に用いられる金属層を用いてこれらのバスラインを形成することができる。概して、列導体16、ソース及びドレイン電極並びにバスライン40及び41用に用いられる金属層の厚さは約1μmとすることができ、これらのバスラインの幅は約10μmとすることができる。
【００２４】
絶縁膜29は、能動マトリックス回路及び行駆動回路の回路部分を製造してから、基板の周辺部分の上にも延在して、行駆動回路も覆うように堆積する。画素のTFTのドレイン電極上方の絶縁膜29に接点開口31を形成する際に、同じ処理プロセスによってバスライン40及び41の長さ方向に沿う離間した個所に接点開口45も同時に形成する。その後、絶縁膜29の上及び開口31を経て画素電極18を形成すべく堆積する金属層を同様に接点開口45にも延在させて、これらの開口の底部におけるバスラインに接触させる。絶縁層21がこれらのバスラインの上に延在するような構造をしている場合には、絶縁層29と21との双方を経る接点開口を形成することは明らかである。
【００２５】
画素電極18を規定するために斯かる堆積金属層をパターン化するのと同時に、行駆動回路の上にあるこの金属層の個所も同じ作業でパターン化して、バスライン40及び41の上に、これらのラインに沿ってそれぞれ延在する金属46及び47から成るストリップ又はライン状の導体トラックを残存させ、これらの各トラックが接点開口45を経てバスラインの長さ方向に沿って離間した位置にて関連するバスラインと電気的に接触するようにする。従って、導体46及びバスライン40並びに同じような導体47及びバスライン41は互いに電気的にも、物理的にも並列である。
【００２６】
従って、各バスライン40及び41はそれに接続され、且つ絶縁中間層29の上に延在して、平行な導電通路を成すと共に実効導電率を向上させる関連する補足導体を有する。導体トラック46又は47はその関連するバスライン40又は41と相俟って単一の導体として作用すると共に、電気的に並列であることからして、特に、利用できる空所及び採用する製造プロセスにおける限定によって課せられるこれらのラインの幅及び厚さの制限によるバスラインの電気抵抗値によって生じる問題が克服される。導体トラックは画素電極と同じ堆積金属層により形成するため、これらはバスラインよりもかなり厚く、例えば約1μmとすることができる。さらに、図２に示すように、これらのトラックの幅は、それらの下にあるバスラインの幅より遥かに大きく、例えば約100μmまでの幅とすることができる。従って、トラックは行駆動回路の他の回路コンポーネントの上にオーバラップするも、比較的厚い層29のフィールド遮蔽特性によって、不所望な容量性結合が回避される。導体トラックはバスラインの長さの少なくともかなりの部分に沿って延在させるのが好適であるが、これらのトラックはバスラインの長さ方向に僅かな部分に沿って延在させるだけでも或る程度の改善を得ることができる。
【００２７】
各導体トラック46又は47は、その各端部にて少なくとも接点開口45を経てそれぞれその関連するバスライン40又は41に接続するが、別の接点開口45を離間した間隔で設けることによって追加の相互接続部を設けるのが好適である。バスライン40又は41の意図した長さに沿って細長いチャネル状に延在する単一の接点開口を絶縁層29に設けて、堆積金属層を規定した後に、導体トラックが、下側にあるバスラインの長さ全体に沿ってこのバスラインと電気的に連続して接触するようにすることもできる。
【００２８】
導体ラインを上述したようにして補足導体で補強して、導体ラインの抵抗値による問題をなくすようにすることは、既存の堆積層を使用し、且つパターン化操作を僅かに変えるだけで簡単に、しかも好都合に実施し得ることは明らかである。
【００２９】
補足導体トラックは列駆動回路35にも設けることができる。前述したように、集積列駆動回路の一般的な動作は、1つ以上のビデオ入力ラインからディスプレイデバイスにおける1つ以上の列アドレス導体の対応するグループにアナログビデオ情報を逐次転送する多重法に基づくものである。ビデオ情報はNMOS又はPMOS TFT或いはCMOS伝達ゲートで構成し得る多重スイッチを経て転送される。制御信号をマルチプレクサスイッチに供給する制御回路として作用するシフトレジスタ回路によって、スイッチはグループごとに駆動され、或るグループのスイッチがターン−オンしたら、それに対応する列がビデオラインの電圧レベルに充電される。スイッチがターン−オフすると、列導体における電圧は、その列導体のキャパシタンスと、これらの列導体に接続された追加の蓄積コンデンサとによって維持される。ビデオライン期間中には、多重スイッチの各グループは、表示画素の全ての列が適当なビデオ情報で帯電されるまで順次ターン−オンする。行駆動回路と同様に、列駆動回路もビデオライン以外に、給電ライン、例えばV_ss及びV_dd、クロック信号ライン等を具えている。これらのラインは行導体14に対して平行に基板25を横切って延在する導体から成り、これらのラインの長さは同じような長さとすることができる。バスライン40及び41と同様に、これらのラインも通常は行又は列アドレス導体用に用いられる堆積金属層により形成する。絶縁層29を周辺の列駆動回路におけるこれらのラインのうちの少なくとも幾つかのラインを覆うように延在させ、接点孔31を形成するのと同時にこれらのラインの上に或るこの絶縁層にも別の接点孔を開けて、上側の金属層を堆積し、次いでこの層をパターン化して、画素電極を規定するのと同時にそれぞれのラインと平行に延在する導体トラックを残すようにして、接点開口を経てそれぞれ下にあるラインに接続される補足導体を設けて、これらの信号ライン及び給電ラインの抵抗値による問題を軽減させる。
【００３０】
これまで述べたディスプレイデバイスの例は、金属の画素電極及び行及び列導体を用いる反射形のデバイスであるが、本発明は、画素電極をITOのような透明の導電材料で形成する透過形のLCディスプレイデバイスにも有利に適用することができる。この場合には、バスラインの上に形成する補足導体トラックを斯かるITO材料で形成することになる。
【００３１】
２つの基板を表示画素アレイ領域の周囲の直ぐ近くで一緒にシールするのではなくて、そのシール個所を駆動回路の周りにまで広げて、これらの駆動回路がLC材料で満たされる領域の内側に位置するようにシールすることもできる。
【００３２】
上述したディスプレイデバイスの例はTFT LCディスプレイデバイスであるが、本発明は、スイッチングデバイスが薄膜ダイオード又はMIMのような二端子の非線形デバイスから成る種類の能動マトリックスＬＣディスプレイデバイスにも適用することができる。この場合には、一方の組のアドレス導体、例えば行導体をスイッチングデバイス及び画素電極と一緒に基板25上にて支持し、他方の組のアドレス導体を既知の方法で他方の基板26上に設けるようにする。この場合には、集積駆動回路をTFTでなく、薄膜ダイオードを具える種類のものとすることができ、行駆動回路及び列駆動回路を基板25及び26にそれぞれ集積化する。この場合には、行駆動回路における導体ラインを上述した方法で導体トラックによって補足することができる。
【００３３】
本発明は上述した例のみに限定されるものでなく幾多の変更を加え得ることは当業者に明らかであり、こうした変更には、能動マトリックスLCディスプレイデバイス及びその構成部品の分野にて既に知られており、しかも本明細書にて既に述べた特徴又はそれに加えて用いることができる他の特徴を含めることができる。
【図面の簡単な説明】
【図１】能動マトリックスLCディスプレイデバイスのうちの、その主要コンポーネントを示す簡単な図式回路図である。
【図２】ディスプレイデバイスのうちの、その画素アレイの一部と、周辺の集積駆動回路の一部とを示している簡単な図式断面図である。

Claims

基板上に、スイッチングデバイスのアレイと、これらのスイッチングデバイスに接続される少なくとも一組のアドレスラインと、前記基板上に延在し、且つ前記アドレスラインを覆う絶縁層と、該絶縁層上に支持された導電層から成り、各々が前記絶縁層に形成した接点孔を経てそれぞれのスイッチングデバイスに接続される表示画素電極のアレイとを具えており、且つ前記基板上に集積化されると共に、少なくとも１つの導体ラインを含む前記アドレスラインの組に接続される駆動回路を有している能動マトリックス液晶ディスプレイデバイスにおいて、
前記絶縁層が前記導体ラインの上にも延在し、前記絶縁層の上に支持されて前記画素電極を成す前記導電層が、前記導体ラインの上にある前記絶縁層上の導体トラックも成し、該導体トラックが前記絶縁層に形成した少なくとも１つの接点開口を経て前記導体ラインに接続されるようにし、
前記導体トラックの幅を前記導体ラインの幅よりも大きくした、
ことを特徴とする能動マトリックス液晶ディスプレイデバイス。
前記導体トラックが、前記絶縁層に前記導体ラインの長さ方向に沿って離間した位置に形成した複数の接点孔を経て前記導体ラインに接続されるようにしたことを特徴とする請求項１に記載の能動マトリックス液晶ディスプレイデバイス。
前記画素電極及び前記導体トラックを構成する前記導電層を金属で構成するようにしたことを特徴とする請求項１又は２に記載の能動マトリックス液晶ディスプレイデバイス。
前記導体ライン及び前記導体トラックが前記画素電極アレイの一辺の長さの少なくともかなりの部分に亘って延在するようにしたことを特徴とする請求項１又は２に記載の能動マトリックス液晶ディスプレイデバイス。
前記アドレスラインの組及び前記駆動回路の少なくとも１つの導体ラインが共通の導電層で構成されるようにしたことを特徴とする請求項１に記載の能動マトリックス液晶ディスプレイデバイス。
前記駆動回路が前記アドレスラインの組に走査信号を供給するための行駆動回路を含むことを特徴とする請求項１に記載の能動マトリックス液晶ディスプレイデバイス。
前記駆動回路が、前記アドレスラインの組にデータ信号を供給するための列駆動回路を含むことを特徴とする請求項１に記載の能動マトリックス液晶ディスプレイデバイス。