KR20010039920A - 반도체장치 및 그 제작 방법 - Google Patents

반도체장치 및 그 제작 방법 Download PDF

Info

Publication number
KR20010039920A
KR20010039920A KR1020000056358A KR20000056358A KR20010039920A KR 20010039920 A KR20010039920 A KR 20010039920A KR 1020000056358 A KR1020000056358 A KR 1020000056358A KR 20000056358 A KR20000056358 A KR 20000056358A KR 20010039920 A KR20010039920 A KR 20010039920A
Authority
KR
South Korea
Prior art keywords
insulating film
wiring
film
semiconductor
semiconductor device
Prior art date
Application number
KR1020000056358A
Other languages
English (en)
Other versions
KR100663879B1 (ko
Inventor
시바타히로시
이소베아츠오
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20010039920A publication Critical patent/KR20010039920A/ko
Application granted granted Critical
Publication of KR100663879B1 publication Critical patent/KR100663879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 충분한 보유용량(Cs)을 확보하는 동시에, 용량 배선의 부하(화소 기입 전류)를, 상기 부하를 효과적으로 줄일 수 있는 시기 적절한 방식으로 분산함으로써, 높은 개구율을 갖는 고 품질의 표시 화상을 구비하는 액정표시장치를 제공한다. 주사선은, 상기 용량 배선이 신호선과 평행하게 배열되도록 게이트 전극과 상이한 층위에 형성된다. 각 화소는 유전체를 통해 개별적으로 독립된 용량 배선에 연결된다. 따라서, 인접 화소의 기입 전류로 인해 야기된 상기 용량 배선의 전위 변화가 방지됨으로써, 만족스런 표시 화상을 얻을 수 있다.

Description

반도체장치 및 그 제작 방법{A semiconductor device and method of manufacturing thereof}
본 발명은 박막트랜지스터(이하, "TFT"라 한다)로 구성되는 회로를 구비한 반도체장치 및 그 제작 방법에 관한 것이다. 예컨대, 본 발명은 액정 표시 패널로 대표되는 전기광학장치, 및 표면에 상기 전기광학장치가 한 부품으로서 장착되는 전자장치에 관한 것이다.
본 명세서를 통해 표현되는 반도체장치는 반도체 특성을 이용하여 기능하는 일반적인 장치를 의미하고, 상기 전기광학장치, 반도체 회로, 및 전자장치는 모두 반도체장치이다.
절연 표면을 갖는 기판상에 형성되는 박막(약 수 ㎚ 내지 수 백 ㎚의 두께를 가짐)을 구성하기 위한 기술은 최근 들어 관심의 초점이 되어 왔다. 박막트랜지스터는 IC 또는 전기광학장치와 같은 전자장치에 널리 응용되고 있고, 특히, 액정표시장치의 스위칭 소자역할을 하는 상기 TFT의 개발은 현재도 빠르게 진행되고 있다.
상기 액정표시장치에서 고 품질의 화상을 얻기 위해, 매트릭스 형태로 배열되는 각 화소 전극에 연결되는 스위칭 소자인 TFT를 이용하는 액티브 매트릭스형형 액정표시장치가 많은 관심을 끌고 있다.
상기 액티브 매트릭스형 액정표시장치에서 양질의 표시 기능을 수행하기 위해서는, 화상 신호의 전위가 다음번 기입(write-in) 시간 까지 상기 TFT에 연결된 각 화소 전극에서 유지되어야 한다. 일반적으로, 각 화소에 보유용량(Cs)이 설치됨으로써 상기 화상 신호의 전위가 유지된다.
상기 보유용량(Cs)의 구조 및 형성 방법을 위한 다양한 제안들이 있어 왔다. 그러나, 제작 공정의 신뢰성 및 단순성의 관점에서 볼 때, 화소를 구성하기 위한 절연막들 가운데 TFT의 게이트 절연막은 최고의 품질을 갖는 절연막이라는 이유로 인해 상기 보유용량(Cs)의 유전체로서 이용되는 것이 바람직하다. 종래에는, 도 9에 도시된 바와 같이, 우선, 주사선을 이용하여 상부 전극이되는 용량 배선이 형성된 다음, 상기 상부 전극(용량 배선), 유전체층(게이트 절연막), 및 하부 전극(반도체막)을 사용하여 상기 보유용량(Cs)의 형성 과정이 수행된다.
또한, 표시 성능을 전망해 보면, 보다 큰 보유용량을 갖는 화소를 제공함은 물론, 상기 화소의 개구율을 더 높이려는 요구가 제기된다. 백라이트의 효율적인 이용율은, 각 화소가 높은 개구율을 가질 경우에 향상된다. 결과적으로, 소정의 표시 휘도를 얻기 위한 백라이트의 양이 제한되고, 그에 따라, 소형인 절전형 표시 장치가 달성될 수 있다.
더욱이, 각 화소에 대규모 보유용량을 제공함으로써, 표시 데이터를 유지하려는 각 화소의 특성이 향상된다. 또한, 상기 표시 장치의 점 순차 구동의 경우, 각 신호선의 구동 회로측에서 신호 보유용량(샘플 유지 용량)이 요구된다. 그러나, 각 화소에 대규모 보유용량을 제공함으로써, 상기 샘플 유지 용량이 차지하는 표면적이 더 작아질 수 있고, 그에 따라, 표시 장치의 크기도 작아질 수 있다.
상기한 요구는, 액정표시장치의 크기 및 해상도를 보다 작고 뛰어나게(화소의 수가 증가함) 만드는 발전과정을 수반하는, 각 표시 화소의 피치(pitch)를 미세하게 만드는 발전과정의 진행에 있어서, 문제점을 야기시키게 된다.
전술한 종래의 화소 구조에서는, 높은 개구율 및 큰 보유용량을 상호 양립적이 되게 하는 것이 어렵기 때문에, 또 다른 문제점이 야기된다.
표 1의 설계 기준에 따라 19.2 ㎛로 형성되는 화소의 크기를 갖는 종래의 화소 구조의 예가 도 9에 도시된다.
Si 층: 최소 크기 = 0.8 ㎛, 최소 간격 = 1.5 ㎛
게이트 전극: 최소 크기 = 1.0 ㎛, 최소 간격 = 1.5 ㎛
주사선: 최소 크기 = 1.5 ㎛, 최소 간격 = 1.5 ㎛
신호선과 Si 층 사이의 콘택트 홀: 최소 크기 = 1 ㎛?
콘택트 홀과 Si 층 사이의 차이: 1.0 ㎛
콘택트 홀과 주사선(게이트 전극) 사이의 거리: 최소 간격 = 1.3 ㎛
신호선: 최소 크기 = 1.5 ㎛, 최소 간격 = 1.5 ㎛
콘택트 홀과 신호선 사이의 차이: 1.3 ㎛
화소 크기: 19.2 ㎛
화소 TFT: L = 1.5 ㎛, W = 0.8 ㎛, 단일 게이트
주사선: 배선폭 최소 크기 = 1.0 ㎛
주사선: Si 층 중복 부분에서의 배선폭 최소 크기 = 1.5 ㎛
용량 배선: 최소 크기 = 2.0 ㎛
종래의 화소 구조의 특징은, 두개의 배선(주사선 및 용량 배선)이 상기 각 배선, 즉, 상기 주사선 및 상기 용량 배선을 연속적으로 형성하기 위해 서로에 대해 평행하게 배열된다는 점이다. 도 9에서, 부호 10은 반도체막을 나타내고, 11은 주사선을 나타내며, 12는 신호선을 나타내고, 13은 전극을 나타내고, 14는 용량 배선을 나타낸다. 도 9는 화소를 단순화하여 도시한 평면도로서, 상기 전극(13)에 연결된 화소 전극 및 상기 전극(13)에 도달하는 콘택트 홀은 도 9에서 도시되지 않는다.
따라서, 상부 전극(용량 배선), 유전체층(게이트 절연막), 및 하부 전극(반도체막)을 구비하는 보유용량을 구성하는 경우, 상기 화소의 회로를 구성하는데 필요한 모든 회로 소자들(화소 TFT, 보유용량, 콘택트 홀 등)은 게이트 절연막과 관련한 소자들이 된다. 따라서, 이들 소자는 각 화소내에 거의 평면상에 배치된다.
따라서, 규정된 크기의 화소내에 각 화소의 높은 개구율 및 규모가 큰 보유용량을 달성하기 위해서는, 상기 화소의 회로를 구성하는데 필요한 회로 소자들을 효율적으로 레이아웃하는 것이 중요하다. 환언하면, 모든 회로 소자들이 상기 게이트 절연막과 관련이 있다는 사실에 근거하여 생각해 볼 때, 상기 게이트 절연막의 이용 효율성을 향상시키는 것이 중요하다고 말할 수 있다.
따라서, 전술한 고찰을 통해 판단해 보면, 도 9의 화소의 회로 구성의 실례에 대한 효율적인 평면 레이아웃은 도 10에 도시된다. 도 10에서, 부호 21은 단일 화소 영역을 나타내고, 22는 화소 개구 영역을 나타내고, 23은 보유용량 영역을 나타내며, 24는 A 영역을, 그리고, 25는 TFT의 일부 및 콘택트 영역을 나타낸다.
도 10에 도시된 바와 같이, 216.7 ㎛2(58.8%의 개구율)인 상기 화소 개구 영역(22)의 면적과 관련하여, 상기 화소 개구 영역(22)의 면적은 64.2 ㎛2인 상기 보유용량 영역(23), 42.2 ㎛2인 상기 TFT의 일부 및 콘택트 영역, 및 34.1 ㎛2인 상기 A 영역(24)으로 이루어진 면적으로 구성된다.
상기 A 영역(24)은 상기 주사선과 상기 용량 배선 사이의 분리 영역이고, 이 분리 영역은 TFT의 게이트 전극역할을 수행하는 영역을 상호 연결하기 위한 배선부이고, 상기 주사선과 상기 용량 배선이 상호 평행하게 배열된다는 사실로 부터 필요한 영역이다. 상기 A 영역의 게이트 절연막은 그 원래 기능을 수행하지 못하고, 이는 레이아우스이 효율성이 감소되는 원인이 된다.
또한, 전술한 구조의 경우, 용량 배선 저항에 대한 요구 조건이 엄격해 진다는 문제점이 있다.
정상적인 액정표시장치의 구동에 있어서, 각 주사선에 연결되는 다수의 화소에 화상 신호의 전위를 기입하는 동작은 (점 순차 구동의 경우)주사선 방향으로 연속하여 수행되거나, (선 순차 구동의 경우) 동시에 수행된다.
전술한 화소 구조에 있어서, 상기 용량 배선과 상기 주사선을 상호 평행하게 배열하는 관점에서 보면, 상기 각 주사선에 연결되는 상기 다수의 화소는 공통 용량 배선에 연결된다. 따라서, 전류를 기입하는 화소에 대응하는 다수의 화소를 위한 대항 전류가 상기 공통 용량 배선에서 연속적으로 또는 동시에 흐른다. 상기 용량 배선의 전위 요동으로 인한 표시 품질의 저하를 방지하기 위해서는, 상기 용량 배선의 저항을 충분히 낮추는 것이 필요하다.
그러나, 상기 용량 배선의 저항을 감소시키기 위해 상기 배선의 폭을 넓힌다는 것은 상기 보유용량의 표면적이 확장되는 반면, 상기 화소의 개구율은 감소된다는 것을 의미한다.
따라서, 본 발명은 설계 측면에 대한 해결 방안으로 전술한 문제점들을 해결하기 위한 관점에서 창안된 것으로서, 본 발명의 목적은 높은 개구율을 통해 고 품질의 표시 기능을 구비하는 한편, 충분한 보유용량(Cs)을 확보하는 동시에, 적절한 방식으로 상기 용량 배선의 부하(전류를 기입하는 화소)를 분산시켜 상기 용량 배선의 부하를 효과적으로 감소시킬 수 있는 액정표시장치와 같은 표시장치를 제공하는데 있다.
도 1은 액티브 매트릭스형형 액정표시장치의 구조를 도시한 종단면도.
도 2는 TFT 기판의 회로 구조를 도시한 도면.
도 3은 화소 및 화소 개구 영역을 도시한 평면도.
도 4는 상기 화소를 도시한 단면도.
도 5는 각각 화소(실시예 2)를 도시한 평면도 및 종단면도.
도 6은 AM-LCD의 외관을 도시한 사시도.
도 7은 전자장치의 실례들을 도시한 도면.
도 8은 전자장치의 실례들을 도시한 도면.
도 9는 종래의 화소를 도시한 평면도.
도 10은 종래의 화소 개구 영역을 도시한 도면.
본 발명의 일면에 따라, 반도체장치가 제공되고, 상기 반도체장치는,
절연 표면 위에 형성되는 반도체막과;
상기 반도체막 위에 형성되는 제 1 절연막(게이트 절연막)와;
상기 제 1 절연막 위에 형성되는 게이트 전극 및 제 1 배선(용량 배선)과;
상기 게이트 전극 및 제 1 배선 위에 형성되는 제 2 절연막과;
상기 제 2 절연막 위에 형성되고 상기 게이트 전극에 연결되는 제 2 배선(주사선); 및
상기 제 2 배선 위에 형성되는 제 3 절연막을 포함하고,
상기 제 1 배선과 상기 제 2 배선은 그 사이의 상기 제 2 절연막을 통해 중첩되고, 유전체로서 상기 제 2 절연막을 구비하는 보유용량이 상기 제 1 배선과 상기 제 2 배선이 상기 제 2 절연막을 통해 중첩되는 영역에 형성되는 것을 특징으로 한다.
본 발명의 다른 구성에 따라, 반도체장치가 제공되고, 상기 반도체장치는, 절연 표면위에 형성되는 반도체막과;
상기 반도체막 위에 형성되는 제 1 절연막(게이트 절연막)와;
상기 제 1 절연막 위에 형성되는 게이트 전극 및 제 1 배선(용량 배선)과;
상기 게이트 전극 및 제 1 배선 위에 형성되는 제 2 절연막과;
상기 제 2 절연막 위에 형성되고 상기 게이트 전극에 연결되는 제 2 배선(주사선); 및
상기 제 2 배선 위에 형성되는 제 3 절연막을 포함하고,
상기 제 1 배선과 상기 반도체막은 그 사이의 상기 제 1 절연막을 통해 중첩되고, 유전체로서 상기 제 1 절연막을 구비하는 보유용량이 상기 제 1 배선과 상기 반도체막이 상기 제 1 절연막을 통해 중첩되는 영역에 형성되는 것을 특징으로 한다.
또한, 본 발명의 전술한 구조에서, 상기 반도체장치는, 상기 제 1 배선과 상기 제 2 배선이 그 사이의 상기 제 2 절연막을 통해 중첩되고, 유전체로서 상기 제 2 절연막을 구비하는 보유용량이 상기 제 1 배선과 상기 제 2 배선이 상기 제 2 절연막을 통해 중첩되는 영역에 형성되는 것을 특징으로 한다.
또한, 본 발명의 전술한 각 구조에서, 상기 반도체장치는, p형 또는 n형의 전도도를 부여하는 불순물 원소가 상기 제 1 절연막을 통해 상기 제 1 배선과 중첩되는 상기 반도체막의 영역속에 도핑되는 특징으로 한다.
또한, 본 발명의 전술한 구조에서, 상기 반도체장치는, 상기 제 1 배선과 상기 제 2 배선이 상호 교차하는 방향으로 배열되는 것을 특징으로 한다.
또한, 본 발명의 전술한 각 구조에서, 상기 반도체장치는, 상기 반도체막에 연결되는 제 3 배선(신호선)이 상기 제 3 절연막 위에 형성되고, 상기 제 3 배선에 연결되는 영역이 상기 반도체막의 소스 영역 또는 드레인 영역인 것을 특징으로 한다.
또한, 본 발명의 전술한 각 구조에서, 상기 반도체장치는, 상기 반도체막에 전기적으로 연결되는 화소 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 전술한 각 구조에서, 상기 반도체장치는, 상기 제 1 배선이 상기 제 3 배선에 평행한 방향으로 배열되는 것을 특징으로 한다.
또한, 본 발명의 전술한 각 구조에서, 상기 반도체장치는, 상기 게이트 전극이 상기 주사선과 상이한 층 위에 형성되는 것을 특징으로 한다.
또한, 본 발명의 전술한 각 구조에서, 상기 반도체장치는, 상기 게이트 전극이 섬 형상으로 패터닝되는 것을 특징으로 한다.
또한, 상기 반도체장치의 전술한 구조를 달성하기 위해, 본 발명의 또 다른 일면에 따라, 반도체장치를 제작하는 방법이 제공되고, 상기 반도체장치 제작방법은,
섬형상의 반도체막을 기판 위에 형성하는 공정;
상기 섬형상의 반도체막 위에 제 1 절연막(게이트 절연막)을 형성하는 공정;
섬형상의 게이트 전극 및 용량 배선을 형성하는 공정;
상기 게이트 전극 및 용량 배선을 덮는 제 2 절연막을 형성하는 공정;
상기 제 2 절연막을 선택적으로 에칭하여 상기 게이트 전극에 도달하기 위한 제 1 콘택트 홀을 형성하는 공정;
상기 제 2 절연막위에 상기 게이트 전극에 연결되는 주사선을 형성하는 공정;
상기 주사선위에 제 3 절연막을 형성하는 공정;
상기 제 3 절연막을 선택적으로 에칭하여 상기 반도체막에 도달하기 위한 제 2 콘택트 홀을 형성하는 공정; 및
상기 반도체막에 전기적으로 연결되는 신호선을 형성하는 공정을 포함하는 것을 특징으로 한다.
전술한 본 발명의 반도체장치 제작 방법에서, 상기 주사선과 중첩되는 상기 제 2 절연막은, 상기 제 1 절연막을 상기 반도체막위에 형성한 다음, 부분적으로 그 두께가 얇게 형성되는 것이 바람직하다.
또한, 본 발명의 다른 특징에 따라, 보유용량을 형성하기 위한 배선들은 상기 데이터 신호선에 평행한 방향 및 상기 게이트(주사)선에 수직인 방향으로 연장된다. 이러한 특징은 상기 주사선의 전위 변화로 인해 야기되는 영향이 억압된다는 점에서 유리하다.
이하, 첨부 도면을 참조하여 본 발명을 설명한다.
본 발명은, 주사선이 게이트 전극과 상이한 층 위에 형성되고, 개구율 및 보유용량을 증가시키기 위해 상부 전극인 주사선을 구비하는 보유용량이 형성되는 것을 특징으로 한다.
본 발명의 양호한 실시예에 따라, 패터닝 공정을 통해 섬형상으로 형성된 게이트 전극은 제 2 절연막에 형성되는 콘택트 홀을 통해 상기 제 2 절연막 위에 형성된 주사선에 연결된다.
본 발명에서, 보유용량은 하부 전극인 반도체막, 유전체인 제 1 절연막(게이트 절연막), 및 상부 전극인 용량 배선으로 구성된다. 소스 영역 또는 드레인 영역과 유사하게, 상기 제 1 절연막을 통해 용량 배선과 중첩되는 영역은 낮은 저항으로 구성되는 것이 바람직하다. 또한, 상기 보유용량은 상기 용량 배선과 접촉하고 그 위에서 중첩되는 상기 제 1 절연막의 일부 두께를 부분적으로 얇게 형성하여 확장될 수도 있다.
또한, 본 발명에 따라, 도 1에 도시된 바와 같이, 주사선(107)은 게이트 전극(104) 위에 상부층으로 형성됨으로써, 유전체인 상기 게이트 전극과 접촉하는 제 2 절연막(106)을 구비한 용량이 형성된다. 그 용량은 상기 하부 전극인 용량 배선(105), 상기 유전체인 상기 제 2 절연막(106), 및 상기 상부 전극인 상기 주사선(107)으로 구성된다.
본 발명은, 상기 용량 배선(105)이 도 3A에 도시된 바와 같이 신호선(109, 111)과 평행하도록 배열된다는 점에서 (상기 용량 배선이 상기 주사선과 평행하게 배열되는) 종래 기술과는 다르다. 따라서, 비록, 상기 구동 방법하에서 각각의 주사선에 대응하는 상기 화소들에 대해 연속적인 화상 신호의 기입 동작이 수행되더라도 각 화소가 각각의 독립된 용량 배선에 연결됨으로 인해, 인접 화소의 기입 전류로 인한 상기 용량 배선의 전위 요동을 방지할 수 있기 때문에 양호한 표시 화상을 얻을 수 있다.
또한, 상기 이유와 동일한 이유로 인해 용량 배선 저항에 요구되는 성능 요건이 완화되었고, 그에 따라, 상기 용량 배선의 배치 구조, 크기, 및 막 두께를 설계함에 있어 자유도가 증가된다. 더욱이, 상기 용량 배선을 위한 재료의 선택 범위가 넓어짐에 따라, 설계 및 제작시의 복잡도가 완화됨으로써, 보다 높은 제작 수율을 달성할 수 있다.
전술한 특징들로 구성되는 본 발명과 관련하여, 이하에서 예시되는 실시예들을 통해 상세한 설명이 서술될 것이다.
[실시예 1]
이하에서, 프로젝터 타입의 액정표시장치의 점 순차 구동을 한 예로서 본 발명의 실시예들이 설명될 것이다.
TFT를 그 스위칭 소자로 이용하는 액티브 매트릭스형 액정표시장치는, 매트릭스 형태로 배열되는 화소 전극들을 구비한 기판(TFT 기판)과, 액정층을 통해 상기 TFT 기판과 마주 보며 배열되고 표면상에 대향 전극이 형성되는 대향 기판으로 구성된다. 상기 두개의 기판사이의 간격은 스페이서 등을 통해 소정 간격으로 조절되고, 상기 액정층을 밀폐하기 위해 표시 영역의 외부 주변부 근방에서 밀봉 물질이 사용된다.
도 1은 본 실시예에 따른 액정표시장치를 개략적으로 도시한 종단면도이다. 도 1에서, 부호 101은 기판(TFT 기판)을 나타내고, 102는 반도체막을 나타내고, 103은 게이트 절연막(제 1 절연막)을 나타내고, 104는 게이트 전극을 나타내고, 105는 용량 배선을 나타내고, 106은 제 2 절연막을 나타내며, 107은 주사선을 나타내고, 108은 제 3 절연막을 나타내고, 109 및 111은 신호선 및 상기 신호선으로부터 분기된 전극을 나타낸다. 부호 110은 상기 화소 전극에 연결되는 전극을 나타낸다.
본 명세서 전반에 걸쳐 사용되는 용어, 즉 전극은 상기 배선의 일부이고, 다른 배선과 전기적으로 연결되는 장소 및 반도체층과 교차하는 장소를 나타낸다는 것에 유념해야 한다. 따라서, 사용되는 용어, 즉 배선 및 전극은 설명의 편의를 위해 사용되고, 상기 배선은 전극의 의미속에 항상 포함된다.
부호 102로 표시되는 부분은 본 명세서를 통해 TFT(스위칭 소자)로서 정의됨을 유념해야 한다. 또한, 부호 109 및 110은 배선으로부터 분기된 전극 또는 배선일 수도 있다.
더욱이, 부호 112는 상기 TFT를 덮는 제 4 절연막을 나타내고, 113은 빛의 저하로부터 상기 TFT를 방지하기 위한 차광막을 나타내며, 115는 화소 전극을 나타내고, 116은 액정층(117)을 배향하기 위한 배향막을 나타낸다.
또한, 도 1에서, 대향 전극(119) 및 배향막(118)은 대향 기판(120)위에 형성되고, 필요시, 차광막 및 컬러 필터가 형성될 수도 있다. 비록, 도면에는 도시 생략되었지만, 구동 회로의 박막트랜지스터를 화소의 박막트랜지스터로서 동시에 제작하는 것이 유리하다.
도 2에 도시된 바와 같이, 상기 기판(TFT 기판)(101)은 표시 영역(201)과, 상기 표시 영역 주변에 형성되는, 주사선 구동 회로(202) 및 신호선 구동 회로(203)를 포함한다.
상기 주사선 구동 회로(202)는 주로 주사 신호들을 순차적으로 송신하기 위한 시프트 레지스터로 구성된다. 상기 신호선 구동 회로(203)는 주로 시프트 레지스터 및 상기 시프트 레지스터의 출력에 기초하여 입력되는 화상 신호를 샘플링한 후, 상기 화상 신호를 유지하고 신호선을 구동하기 위한 샘플 홀드 회로로 구성된다.
상기 표시 영역(201)에는, 상기 주사선 구동 회로(202)에 연결되고 소정 간격으로 서로 평행하게 배열되는 다수의 주사선(게이트 배선)(207)과, 상기 신호선 구동 회로(203)에 연결되고 소정 간격으로 서로 평행하게 배열되는 다수의 신호선(208)이 서로 교차되게 배치된다. 각각의 교차 지점에 TFT가 함께 배열되면서, 상기 주사선 및 신호선에 의해 구분되는 각각의 영역에 화소 전극들이 배열된다. 따라서, 각 화소 전극은 상기한 구조로 부터 매트릭스 형태로 배열된다. 또한, GND(접지) 또는 고정 전위에 연결되는 다수의 용량 배선(209)은 상기 신호선(208)에 평행하게 형성된다. 또한, 도시의 단순화를 위해, 도 2에서는, 상기 신호선, 상기 주사선, 및 상기 용량 배선의 일부 선들만 도시된다는 점을 유념해야 한다.
이하에서는, 도 3A 및 도 3B와, 도 4도를 참조하여 도 1에 도시된 단순화된 반도체장치 제작 방법이 설명된다.
우선, 상기 기판(101)으로서 유리 기판이외에, 석영 기판 및 플라스틱 기판이 사용될 수 있다. 유리 기판을 사용하는 경우, 유리 변형점보다 약 10-20℃ 낮은 온도에서 열 처리 공정이 미리 수행될 수도 있다. 더욱이, 상기 기판(101)으로 부터 불순물의 확산을 방지하기 위해 상기 TFT가 형성될 상기 기판(101)의 표면위에 하지막(下地膜)이 형성된다. 상기 하지막은 산화 규소막, 질화 규소막, 또는 질산화 규소막과 같은 절연막으로 구성된다.
상기 반도체막(102)은 플라즈마 CVD법 또는 스퍼터링법과 같은 공지의 방법에 의해 거의 25-80 ㎚(30-60 ㎚이 바람직함)의 두께로 형성된 다음, 패터닝 공정을 거쳐 원하는 형태로 구성된다. 본 실시예에서는, 플라즈마 CVD법에 의해 비정질 규소막이 약 50 ㎚의 두께로 형성된다. 공지의 결정화 방법을 통해, 결정화 공정이 수행되어 비정질 규소막으로부터 결정성 규소막(poly-Si)이 형성된다. 그 다음, 상기 결정성 규소막에 대해 패터닝 공정이 수행되어 상기 결정성 규소막을 패터닝하여 섬형상으로 만든다. 비록, 본 실시예에서는, 결정성 규소막(poly-Si)이 사용되지만, 그것이 반도체막인 경우 라면, 특별한 제한이 요구되는 것은 아니다.
본 명세서 전반에 걸쳐 사용되는 용어, 즉 반도체막은 단결정 반도체막, (poly-Si와 같은) 결정성 반도체막, (a-Si와 같은) 비정질 반도체막, 또는 미(微)결정 반도체막을 의미한다. 또한, 실리콘 게르마늄막과 같은 복합 반도체막 역시 상기 반도체막으로서 포함된다.
플라즈마 CVD법 또는 스퍼터링법과 같은 방법에 의해 형성된 실리콘 함유 절연막, 또는 열적으로 산화된 (Si막과 같은) 반도체막으로 형성된 산화막은 상기 제 1 절연막(게이트 절연막)(103)을 형성하는데 사용된다. 상기 제 1 절연막(103)은 필요시, 2개 또는 3개 층과 같은 다수의 층으로 구성된 적층 구조일 수도 있다.
상기 제 1 절연막 위에는 도전막이 형성된다. 그 다음, 패터닝 공정이 수행되어 상기 게이트 전극(104) 및 용량 배선(105)이 형성된다. 상기 게이트 전극(104) 및 용량 배선(105)은, 도전형을 부여하는 불순물 원소로 도핑된 poly-Si와 같은 도전 물질, Wsix(x= 2.0-2.8), Al, Ta, W, Cr, 및 Mo로 약 300 ㎚의 두께로 그리고 적층 구조로 형성된다. 또한, 상기 게이트 전극(104) 및 용량 배선(105)을 위해 단일 층이 형성될 수도 있지만, 필요시에는, 2개 또는 3개 층과 같은 다수의 층으로 구성된 적층 구조물이 형성될 수도 있다.
그 다음, 화상 신호 기입 스위치의 기능을 수행하는 TFT를 구성하기 위해, 각각의 섬 형상의 반도체막(104)을 이용하여, 공지의 기술이 사용됨으로써, 상기 섬 형상의 반도체막(104)속에 p형 또는 n형 전도도를 부여하는 불순물 원소(인 또는 붕소)가 선택적으로 도핑되어, 낮은 저항의 소스 영역 및 드레인 영역이 형성되고, 추가로 낮은 저항의 영역이 형성된다. 이러한 낮은 저항의 영역은, 불순물 원소(전형적으로는, 인 또는 붕소)로 도핑되고 낮은 저항으로 구성된 반도체막의 일부라는 점에서, 상기 드레인 영역과 유사하다. 상기 불순물 원소를 선택적으로 도핑하는 공정의 순서는 특별히 제한되는 것이 아니라는 것을 유념해야 한다. 예컨대, 상기 불순물 원소는 상기 제 1 절연막 및 상기 게이트 전극의 형성 이전에, 또는 상기 게이트 전극의 형성 이후에 도핑될 수도 있다. 또한, LDD 영역 또는 오프셋 영역은 상기 회로 구조에 응답하여 형성될 수도 있다. 상기 각각의 영역들은 도시의 단순화를 위해 도면에는 도시되지 않음을 유념해야 한다.
따라서, 상기 반도체막(102)의 소스 영역과 드레인 영역사이에는 채널 형성 영역이 형성된다. 상기 섬 형상의 게이트 전극(104)은 상기 제 1 절연막(103)을 통해 각 화소의 상기 채널 형성 영역위에 배열된다. 또한, 상기 용량 배선은 낮은 저항 영역위에 배열된다. 또한, 상기 용량 배선은 상기 신호선 방향으로 각 화소에 연속적으로 배열되고 상기 표시 영역밖에서 상기 접지 또는 상기 고정 전위에 전기적으로 연결된다. 상기 보유용량은 상기 용량 배선이 상기 제 1 절연막(102)과 중첩되는 영역의 막 두께를 부분적으로 얇게 형성하는 공정을 추가함으로써, 확장될 수도 있다.
상기 제 2 절연막(106)은 상기 게이트 전극 및 상기 용량 배선을 덮는 방식으로 형성된다. 플라즈마 CVD법 또는 스퍼터링법과 같은 방법에 의해 형성된 실리콘 함유 절연막은 상기 제 2 절연막(106)을 위해 사용된다. 또한, 상기 제 2 절연막(106)은 산화 규소막, 질산화 규소막, 질화 규소막, 또는 이들 규소막의 조합으로된 적층막으로 형성될 수도 있다.
다음으로, 상기 제 2 절연막(106)에 대해 선택적인 에칭 공정이 수행되어 상기 섬 형상의 게이트 전극에 도달하기 위한 상기 제 1 콘택트 홀이 형성된다.
다음으로, 상기 제 2 절연막(106)위에 도전막이 형성된 다음, 패터닝 공정이 수행되어 상기 주사선(107)이 형성된다. 상기 주사선(107)은, 상기 제 2 절연막(106)위에 형성되는 제 1 콘택트 홀을 통해 각각의 섬 형상의 게이트 전극에 연결되고, 채널 형성 영역의 주변부가 빛으로부터 차단되도록 배열된다. 상기 주사선(107)은 WSix, W, Cr, Al 등과 같은 차광 특성을 갖는 도전 물질, 또는 100 ㎚ 두께의 WSix/poly-Si의 적층 구조를 사용하여 형성된다. 상기 주사선(107)은 상기 주사선 구동 회로에 연결된다.
상기 제 3 절연막(108)은 상기 주사선을 덮도록 형성된다. 상기 제 3 절연막(108)은 유기 절연 물질막, 산화 규소막, 질산화 규소막, 질화 규소막, 또는 이들 규소막의 조합으로된 적층막으로 형성될 수도 있다.
다음으로, 상기 제 1 절연막(103), 상기 제 2 절연막(106), 및 상기 제 3 절연막(108)에 대해 선택적인 에칭 공정이 수행되어 상기 반도체막(소스 영역 또는 드레인 영역)에 도달하기 위한 제 2 콘택트 홀이 형성된다.
주 성분으로서 Al, W, Ti 및 TiN을 갖는 막 또는 이들 원소로 구성된 적층 구조물을 갖는 도전막(막 두께: 500 ㎛)이 제 3 절연막(108)위에 바로 형성된다. 그 다음, 패터닝 공정이 수행됨으로써, 상기 신호선(109,111) 및 상기 섬 형상의 전극(110)이 형성되어 나중에 형성될 화소 전극과 연결된다. 상기 신호선(109)은 상기 반도체막에 도달하는 상기 제 2 콘택트 홀을 통해 상기 소스 영역 또는 상기 드레인 영역에 연결된다. 이와 마찬가지로, 상기 섬 형상의 전극(110)은 상기 반도체막에 도달하는 상기 제 2 콘택트 홀을 통해 상기 소스 영역 또는 상기 드레인 영역에 연결된다. 또한, 상기 섬 형상의 전극(110)은 상기 신호선(109,110)으로부터 고립되도록 배치된다. 그러나, 상기 신호선(109) 및 상기 섬 형상의 전극(110)은 상기 소스 영역에 함께 연결되지 않을 것이다. 이와 마찬가지로, 상기 신호선(109) 및 상기 섬 형상의 전극(110)은 상기 드레인 영역에도 함께 연결되지 않을 것이다.
이 공정에서 상기 화소의 평면도는 도 3A에 해당하고, 도 3A의 일점 쇄선 A-A' 및 B-B'를 따라 단면을 절취한 단면 구조의 개략도는 각각 도 4A 및 도 4B에 해당한다. 상기 각 도면에서 동일한 구성 요소는 동일한 부호로 표시된다.
상기 제 4 절연막(112)은 상기 신호선(109)및 상기 섬 형상의 전극을 덮도록형성된다. 상기 제 4 절연막(112)은 유기 절연 물질막, 산화 규소막, 질산화 규소막, 질화 규소막, 또는 이들 규소막의 조합으로된 적층막으로 형성될 수도 있다.
이어서, Ti, Al, W, Cr, 또는 검정색 수지와 같은 물질로 형성된 차광 특성을 갖는 막이 상기 제 4 절연막(112)위에 형성된 다음, 패터닝 공정을 거쳐 원하는 형상을 구성함으로써, 상기 차광막(113)이 형성된다. 상기 차광막(113)은 상기 화소의 개구부를 제외한 다른 영역이 빛으로 부터 차단되도록 망상(mesh)으로 배열된다.
실시예 1에서, 비록, 상기 차광막(113)이 전기적으로 부동(floating)상태가 된다 하더라도, 만약, 낮은 저항의 막이 상기 차광막을 위한 물질로서 선택되면, 상기 차광막을 상기 표시 영역밖의 선택 전위로 조절할 수 있다.
상기 차광막(113)위에는 제 5 절연막(114)이 바로 형성된다. 상기 제 5 절연막(114)은 유기 절연 물질막으로 형성되는 것이 적합하다. 상기 제 5 절연막(114)을 유기 절연 물질막으로 형성함으로써, 표면이 충분히 평평해질 수 있다. 또한, 유기 수지 물질은 일반적으로 유전 상수가 작기 때문에, 기생 용량이 감소될 수 있다. 그러나, 상기 유기 수지 물질은 습기에 대해 흡수성이 있기 때문에, 보호막으로서는 충분치 않다. 따라서, 상기 제 5 절연막(114)은 산화 규소막, 질산화 규소막, 및 질화 규소막의 조합으로된 적층 구조물일 수도 있다.
다음으로, 상기 제 4 절연막(112) 및 상기 제 5 절연막(114)에 대해 선택적인 에칭 공정이 수행됨으로써, 상기 섬 형상의 전극(110)에 도달하기 위한 상기 제 3 콘택트 홀이 형성된다.
그 다음에는, ITO 막과 같은 투명 도전막이 형성된 이후에, 패터닝 공정을 거쳐 상기 화소 전극(115)이 형성된다. 상기 화소 전극(115)은 상기 제 3 콘택트 홀을 통해 상기 섬 형상의 전극(110)에 연결된다. 상기 각각의 화소 전극들은 각 화소의 개구부를 덮기 위해 독립적으로 배열된다.
전술한 제작 공정들을 이용하고, 설계 기준 및 표 1의 화소 기준에 따라 상기 배선, 상기 반도체막, 및 콘택트 홀 등을 배열함으로써, 상기 화소 개구 영역(개구율: 61.5%)의 226.8 ㎛2의 표면적과, 상기 보유용량 영역(301a,301b)의 83.4 ㎛2의 표면적을 얻을 수 있다. 도 3B에는, 상기 화소 전극 및 상기 제 3 콘택트 홀이 도시된다.
상기 TFT부 및 상기 콘택트 영역(302)의 표면적은 종래의 실례와 동일하다. 종래에 주사선/신호선 분리 영역 또는 TFT의 게이트 연결 배선 영역으로서 실용성없게 사용되는 표면적(A 영역)은 상기 구성에서 상기 화소 개구부 및 보유용량부로 변환된다.
따라서, 제한된 화소부를 효과적으로 이용함으로써, 넓은 보유용량 영역과 높은 개구율이 양립될 수 있다.
따라서, 비록, 상기 구동 방법하에서 각각의 주사선에 대응하는 상기 화소들에 대해 연속적인 화상 신호의 기입 동작이 수행되더라도 각 화소가 각각의 독립된 용량 배선으로 형성된 보유용량에 연결됨으로 인해, 인접 화소의 기입 전류로 인한 상기 용량 배선의 전위 변화를 방지할 수 있기 때문에 양호한 화상 표시을 얻을 수 있다.
또한, 상기 이유와 동일한 이유로 인해 상기 용량 배선 저항에 요구되는 성능 요건이 완화되었고, 그에 따라, 상기 용량 배선의 배치 구조, 크기, 및 막 두께를 설계함에 있어 자유도가 증가된다. 더욱이, 상기 용량 배선을 위한 재료의 선택 범위가 넓어짐에 따라, 설계 및 제작시의 복잡도가 완화됨으로써, 보다 높은 제작 수율을 달성할 수 있다.
실시예 1에서는, 비록, 편의상 차광막이 형성되지만, 빛으로 부터 차단될 필요가 있는, 화소의 개구부 또는 섬 형상의 Si막의 채널 형성 영역 이외의 영역은 높은 차광 효과를 갖는 물질을 인가함으로써 상기 주사선 및 상기 신호선에 의해 완전히 빛으로 부터 차단될 수 있기 때문에, 차광막이 없는 구조로서 제작 공정들이 간소화될 수 있다.
[실시예 2]
실시예 2에서, 전술한 실시예 1의 구조의 제 1 절연막 위의 주사선의 형성 공정과 동시에, 각 화소위의 상기 주사선으로부터 분리된 배선을 구비하는 섬 형상의 전극(제 2 전극)이 추가로 형성된다. 도 5A는 실시예 2에 따른 화소의 평면도로서, 도 5A의 점선 C-C'를 따라 절취된 종단면도가 도 5B에 도시된다. 실시예 2는 상기 제 2 전극을 형성한다는 점에서 전술한 실시예 1과 다르고, 따라서, 동일한 도면 참조 부호는 동일한 구성 요소를 지칭하는데 사용된다.
도 5A 및 도 5B에 도시된 바와 같이, 제 2 전극(501)은 상기 제 1 절연막에서 개방된 콘택트 홀을 통해 섬 형상의 Si막(102)에 형성된 소스 영역에 전기적으로 연결된다. 더욱이, 상기 제 2 전극(501)은 용량 배선과 중첩되도록 배열된다.
상기한 구조를 형성하여, 상부 전극인 상기 제 2 전극(501), 유전체인 상기 제 1 절연막, 및 하부 전극인 상기 용량 배선을 구비하는 제 2 보유용량이 형성될 수 있다. 따라서, 화상 신호의 유지 특성이 향상될 수 있다. 또한, 표시 장치를 보다 소형으로 제작하는 기술의 진보가 달성될 수 있다.
또한, 실시예 2에 따라 형성된 상기 제 2 전극(501)과, 상기 용량 배선이 중첩되는 영역은 평평한 면위의 상기 제 1 용량 전극 영역과 중첩된다. 상기 섬 형상의 Si막에 도달하는 상기 콘택트 홀 영역은, 상기 평평한 면위에서 화소 전극선을 상기 소스 영역에 연결하는 콘택트 홀 영역과 중첩되도록 배열되기 때문에, 개구율이 감소되지 않는다.
실시예 1과 유사한 상기한 구조를 통해, 상기 화소 개구 영역(개구율: 61.5%)의 226.8 ㎛2의 면적과, 상기 제 1 보유용량의 83.4 ㎛2의 면적은 실시예 2의 상기 제 2 보유용량의 45.0 ㎛2의 추가 면적과 함께 얻을 수 있다.
[실시예 3]
도 6의 사시도를 참조하여 실시예 1에 예시되는 상기 액티브 매트릭스형 액정표시장치의 구조가 실시예 3에서 설명될 것이다. 동일한 참조 부호는 실시예 1에 대응하는 구성 요소를 나타낸다는 것을 유념해야 한다.
도 6에서, 매트릭스 기판은, 화소부(801), 주사선 구동 회로(802), 신호선 구동 회로(803), 및 기판(101)위에 형성되는 다른 신호 처리 회로들로 구성된다. 화소 TFT(800), 제 1 보유용량(200), 및 제 2 보유용량(201)은 상기 화소 전극(115)에 연결되고, 상기 화소부에 형성되고, 상기 화소부의 주변부에 배치되는 상기 구동 회로들은 CMOS 회로에 기초하여 구성된다.
또한, 상기 용량 배선은 상기 신호선과 평행한 방향으로 배치되고 상기 제 1 보유용량(200)의 상부 전극 또는 상기 제 2 보유용량(201)의 하부 전극역할을 수행한다. 또한, 상기 용량 배선은 접지되거나, 고정 전위에 연결된다.
상기 주사선 구동 회로(802) 및 상기 신호선 구동 회로(803)로부터, 상기 주사선(102) 및 상기 신호선(109)은 각각 상기 화소부로 연장되고 상기 화소 TFT(800)에 연결된다. 또한, FPC(플렉시블 프린트 기판:flexible printed circuit)(804)는 외부 입력 단자(805)에 연결되어 화상 신호와 같은 신호들은 입력하는데 사용된다. 상기 FPC(804)는 강화 수지로 견고하게 고정된다. 이때, 연결 배선(806,807)이 상기 각각의 구동 회로에 연결된다. 도면에는 도시되지 않았지만, 차광막 및 투명 전극이 대향 기판(808)위에 배치된다.
또한, 실시예 3의 구조는 실시예 2의 구조와 결합될 수 있다.
[실시예 4]
본 발명을 구현하여 형성되는 상기 CMOS 회로 및 상기 화소 매트릭스 회로는 다양한 전기광학장치(액티브 매트릭스형 액정표시장치, 액티브 매트릭스형 EL 표시장치, 및 액티브 매트릭스형 EC 표시장치)에 사용될 수 있다.
즉, 본 발명은 표시부로서 상기 전기광학장치들을 포함하는 모든 전자 장치에서 구현될 수 있다.
다음은 상기한 전자 장치의 실례를 든 것이다: 비디오 카메라, 디지털 카메라, 프로젝터(후방 타입 또는 전방 타입), 헤드 장착 표시 장치(고글 타입의 표시 장치), 자동차 항법 시스템, 개인용 컴퓨터, 휴대용 정보 단말기(휴대용 컴퓨터, 셀룰러 폰, 및 전자 책)등. 이들 실례중 일부는 도 7A 내지 도 7F, 및 도 8A 및 도 8D에 도시된다.
도 7A는 주 본체(2001), 화상 입력부(2002), 표시부(2003), 및 키보드(2004)로 구성되는 개인용 노트북 컴퓨터를 도시한 사시도이다. 본 발명은 상기 표시부(2003)에 적용될 수 있다.
도 7B는 주 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 배터리(2105), 및 수상부(受像部)(2106)로 구성되는 비디오 카메라를 도시한 도면이다. 본 발명은 상기 표시부(2102)에 적용될 수 있다.
도 7C는 주 본체(2201), 카메라부(2202), 수상부(2203), 조작 스위치(2204), 및 표시부(2205)로 구성되는 휴대용 컴퓨터를 도시한 도면이다. 본 발명은 상기 표시부(2205)에 적용될 수 있다.
도 7E는 프로그램이 저장되는 기록 매체를 사용하고, 주 본체(2401), 표시부(2402), 스피커부(2403), 기록 매체(2404), 및 조작 스위치(2405)로 구성되는 플레이어를 도시한 도면이다. 상기 기록 매체로서 DVD(디지털 비디오 디스크), 컴팩트 디스크(CD)등이 사용되어 상기 플레이어가 음악 및 영화를 감상할 수 있고, 비디오 게임 또는 인터넷을 즐길 수 있다. 본 발명은 상기 표시부(2402)에 적용될 수 있다.
도 7F는 주 본체(2501), 표시부(2502), 접안부(接眼部)(2503), 조작 스위치(2504), 및 수상부(도시생략)로 구성되는 디지털 카메라를 도시한 도면이다. 본 발명은 상기 표시부(2502)에 적용될 수 있다.
도 8A는 투사 장치(projection unit)(2601), 스크린(2602)등으로 구성되는 전방 타입의 프로젝터를 도시한 도면이다. 본 발명은 상기 투사 장치를 구성하는 부품인 액정표시장치에 적용될 수 있다.
도 8B는 주 본체(2701), 투사 장치(2702), 미러(2703), 스크린(2704)등으로 구성되는 후방 타입의 프로젝터를 도시한 도면이다. 본 발명은 상기 투사 장치를 구성하는 부품인 액정표시장치에 적용될 수 있다.
도 8C에는 도 8A 및 도 8B에 도시된 상기 투사 장치(2601,2702)의 구조의 실례가 도시된다.
상기 각 투사 장치(2601,2702)는 광원 광학계(2801), 미러(2802 및 2804 내지 2806), 2색 미러(2803), 프리즘(2807), 액정표시장치(2808), 위상차 판(phase difference plates)(2809), 및 투사 광학계(2810)등으로 구성된다. 상기 투사 광학계(2810)는 투사 렌즈를 포함하는 광학계로 구성된다. 3판계(three plate system)의 한 예가 도 4에 도시되지만, 특별히 이에 제한되는 것은 아니다. 예컨대, 단일 판계(single plate system)로 구성된 광학계가 허용될 수 있다. 또한, 조작자는 광학 렌즈, 편광막, 상기 위상차의 조절막, IR막과 같은 광학계를 도 8C에서 화살표로 표시된 광학 경로내에 적절히 설정할 수도 있다.
또한, 도 8D는 도 8C의 광원 광학계의 구조의 한 예를 도시한 도면이다. 본 실시예에서, 상기 광원 광학계(2801)는 반사기(2811), 광원(2812,2813 및 2814), 편광 변환 소자(2815), 및 집광 렌즈(2816)로 구성된다. 도 8D에 도시된 광원 광학계는 일례에 불과한 것이고, 상기 예시된 구조에 제한되는 것이 아니라는 것을 유념해야 한다. 예컨대, 조작자는 광학 렌즈, 편광막, 위상차를 조절하기 위한 막, 및 IR 막과 같은 광학계를 적절히 설정할 수도 있다.
따라서, 본 발명을 위한 적용 범위는 매우 넓고, 본 발명은 모든 분야의 전자 장비에 적용될 수 있다. 또한, 본 실시예의 상기 전자 장비는 실시예 1 내지 실시예 3의 조합을 이용한 구성으로 실현될 수 있다.
전술한 바와 같이, 본 발명의 적용 범위는 매우 넓고, 본 발명은 모든 분야의 전자 장비에 적용될 수 있다. 또한, 실시예 4의 상기 전자 장비는 실시예 1 내지 실시예 3의 조합을 이용한 구성으로 실현될 수 있다.
본 발명에 따르면, 종래에 상기 주사선 및 주사선/용량 배선 분리 영역내에서 배선 영역으로 사용된 영역(도 10의 A 영역에 해당하는 영역)은 상기 보유용량 영역으로 사용될 수 있다. 또한, 각 화소 및 인접 화소에 대해 신호 기입 동작이 연속적으로 또는 동시에 수행되는 경우, 상기 다수의 화소가 상기 각 주사선에 연결되어 별개로 독립된 용량 배선에 연결되는 구조로 인해, 각 화소는 상기 인접 화소의 기입 전류의 영향을 받지 않게 된다. 또한, 상기 각 용량 배선의 전기 부하가 시기 적절한 방식으로 분산됨으로써, 유효 부하를 감소시킬 수 있다. 따라서, 상기 용량 배선 저항에 대한 요구요건이 완화된다.
결국, 본 발명을 이용한 액정표시장치에 따르면, 높은 개구율 및 충분한 표시 신호 전위를 유지하는 보유용량을 갖는 각 화소를 구비하는 액정표시장치가 얻어진다. 따라서, 만족스런 표시 화상이 달성되는 한편, 소형의 절전형 반도체장치를 달성할 수 있다.

Claims (27)

  1. 절연 표면위에 형성되는 반도체막과;
    상기 반도체막위에 형성되는 제 1 절연막(게이트 절연막)과;
    상기 제 1 절연막위에 형성되는 게이트 전극 및 제 1 배선(용량 배선)과;
    상기 게이트 전극 및 제 1 배선위에 형성되는 제 2 절연막과;
    상기 제 2 절연막위에 형성되고 상기 게이트 전극에 연결되는 제 2 배선(주사선); 및
    상기 제 2 배선위에 형성되는 제 3 절연막을 포함하고,
    상기 제 1 배선 및 상기 제 2 배선은 그 사이의 상기 제 2 절연막을 통해 중첩되는 것을 특징으로 하는 반도체장치.
  2. 절연 표면위에 형성되는 반도체막과;
    상기 반도체막위에 형성되는 제 1 절연막과;
    상기 제 1 절연막위에 형성되는 게이트 전극 및 제 1 배선과;
    상기 게이트 전극 및 제 1 배선위에 형성되는 제 2 절연막과;
    상기 제 2 절연막위에 형성되고 상기 게이트 전극에 연결되는 제 2 배선; 및
    상기 제 2 배선위에 형성되는 제 3 절연막을 포함하고,
    상기 제 1 배선과 상기 반도체막은 그 사이의 상기 제 1 절연막을 통해 중첩되는 것을 특징으로 하는 반도체장치.
  3. 제 2 항에 있어서, 상기 제 1 배선과 상기 반도체막의 중첩부에 보유용량이 형성되고, 상기 제 1 절연막은 상기 보유용량의 유전막으로서 상기 제 1 배선과 상기 반도체막사이에 삽입 배치되는 것을 특징으로 하는 반도체장치.
  4. 제 2 항에 있어서, 상기 제 1 배선 및 상기 제 2 배선은 그 사이에 삽입 배치된 상기 제 2 절연막을 통해 중첩되는 것을 특징으로 하는 반도체장치.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 제 1 배선과 상기 제 2 배선의 중첩부에 보유용량이 형성되고, 상기 제 2 절연막은 상기 보유용량의 유전체층으로서 삽입 배치되는 것을 특징으로 하는 반도체장치.
  6. 제 2 항에 있어서, 상기 제 1 배선과 중첩되는 상기 반도체막의 일부는 도전형을 부여받도록 하기 위해 불순물로 도핑되는 것을 특징으로 하는 반도체장치.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 배선은 상기 제 2 배선에 대해 직교방향으로 연장되는 것을 특징으로 하는 반도체장치.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 제 3 절연막위에 형성되되 상기 반도체막에 연결되는 제 3 배선을 추가로 포함하는 것을 특징으로 하는 반도체장치.
  9. 제 8 항에 있어서, 상기 제 3 배선은 상기 반도체막의 소스 영역 또는 드레인 영역과 접촉하는 것을 특징으로 하는 반도체장치.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 반도체막에 전기적으로 연결되는 화소 전극을 추가로 포함하는 것을 특징으로 하는 반도체장치.
  11. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 배선은 상기 제 3 배선에 평행한 방향으로 연장되는 것을 특징으로 하는 반도체장치.
  12. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 배선은 용량 배선인 것을 특징으로 하는 반도체장치.
  13. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 배선은 주사선인 것을 특징으로 하는 반도체장치.
  14. 제 1 항 또는 제 2 항에 있어서, 상기 제 3 배선은 신호선인 것을 특징으로 하는 반도체장치.
  15. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 절연막은 게이트 절연막인 것을 특징으로 하는 반도체장치.
  16. 제 1 항 또는 제 2 항에 있어서, 상기 반도체장치는 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  17. 제 1 항 또는 제 2 항에 있어서, 상기 반도체막이 섬 형상으로 패터닝되는 것을 특징으로 하는 반도체장치.
  18. 섬형상의 반도체막을 기판위에 형성하는 공정;
    상기 섬형상의 반도체막위에 제 1 절연막을 형성하는 공정;
    섬형상의 게이트 전극 및 용량 배선을 형성하는 공정;
    상기 게이트 전극 및 용량 배선을 덮는 제 2 절연막을 형성하는 공정;
    상기 제 2 절연막을 선택적으로 에칭하여 상기 게이트 전극에 도달하기 위한 제 1 콘택트 홀을 형성하는 공정;
    상기 제 2 절연막위에 상기 게이트 전극에 연결되는 주사선을 형성하는 공정;
    상기 주사선위에 제 3 절연막을 형성하는 공정;
    상기 제 3 절연막을 선택적으로 에칭하여 상기 반도체막에 도달하기 위한 제 2 콘택트 홀을 형성하는 공정; 및
    상기 반도체막에 전기적으로 연결되는 신호선을 형성하는 공정를 포함하는 것을 특징으로 하는 반도체장치 제작 방법.
  19. 제 18 항에 있어서, 상기 주사선과 중첩되는 상기 제 2 절연막은, 상기 제 1 절연막을 상기 반도체막위에 형성한 다음, 부분적으로 그 두께가 얇게 형성되는 것을 특징으로 하는 반도체장치 제작 방법.
  20. 제 18 항에 있어서, 상기 제 1 절연막은 게이트 절연막인 것을 특징으로 하는 반도체장치 제작 방법.
  21. 제 1 항 또는 제 2 항에 있어서, 상기 반도체장치는 액티브 매트릭스형 전자 발광 표시 장치인 것을 특징으로 하는 반도체장치.
  22. 제 1 항 또는 제 2 항에 따른 반도체장치를 구비한 전자장치로서, 비디오 카메라, 디지털 카메라, 프로젝터, 헤드 장착 표시 장치, 자동차 항법 시스템, 개인용 컴퓨터, 및 휴대용 정보 단말기로 구성되는 전자 기기군으로부터 선택되는 것을 특징으로 하는 전자장치.
  23. 기판위에 형성되는 다수의 주사선과;
    상기 기판위에 형성되되 상기 다수의 주사선에 대해 직교 관계로 연장되는 다수의 신호선과;
    상기 주사선과 상기 신호선의 교차점에 배치되고, 채널 형성 영역 및 상기 채널 형성 영역위에 형성되는 게이트 전극을 구비하며 상기 채널 형성 영역과 상기 게이트 전극사이에 게이트 절연막이 삽입 배치되는 반도체층을 각각 구비하는 다수의 박막트랜지스터와;
    상기 게이트 절연막이 삽입 배치되는 반도체층위에 형성되는 다수의 용량 배선과;
    상기 다수의 박막트랜지스터 및 상기 용량 배선위에 형성되는 제 1 중간층 절연막과;
    상기 주사선위에 형성되는 제 2 중간층 절연막과;
    상기 제 2 중간층 절연막위에 형성되는 다수의 화소 전극을 포함하고,
    상기 주사선은, 상기 제 1 중간층 절연막위에 형성되고 상기 제 1 중간층 절연막의 콘택트 홀을 통해 상기 박막트랜지스터에 전기적으로 연결되며 사이에 상기 제 1 중간층 절연막이 삽입 배치되는 상기 용량 배선과 중첩되어 그 사이에 다수의 보유용량이 형성되는 것을 특징으로 하는 반도체장치.
  24. 기판위에 형성되는 다수의 주사선과;
    상기 기판위에 형성되되 상기 다수의 주사선에 대해 직교 관계로 연장되는 다수의 신호선과;
    상기 주사선과 상기 신호선의 교차점에 배치되고, 채널 형성 영역 및 상기 채널 형성 영역위에 형성되는 게이트 전극을 구비하며 상기 채널 형성 영역과 상기 게이트 전극사이에 게이트 절연막이 삽입 배치되는 반도체층을 각각 구비하는 다수의 박막트랜지스터와;
    상기 게이트 절연막이 삽입 배치되는 상기 반도체층위에 형성되는 다수의 용량 배선과;
    상기 기판위에 형성되고 상기 다수의 박막트랜지스터에 동작 가능하게 연결되는 다수의 화소 전극을 포함하고,
    상기 주사선은, 상기 신호선과 평행한 방향으로 연장되는 것을 특징으로 하는 반도체장치.
  25. 제 23 항 또는 제 24 항에 있어서, 상기 반도체장치는 액티브 매트릭스형 전자 발광 표시 장치인 것을 특징으로 하는 반도체장치.
  26. 제 23 항 또는 제 24 항에 있어서, 상기 반도체장치는 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  27. 제 23 항 또는 제 24 항에 따른 반도체장치를 구비한 전자장치로서, 비디오 카메라, 디지털 카메라, 프로젝터, 헤드 장착 표시 장치, 자동차 항법 시스템, 개인용 컴퓨터, 및 휴대용 정보 단말기로 구성되는 전자 기기군으로부터 선택되는 것을 특징으로 하는 전자장치.
KR1020000056358A 1999-09-27 2000-09-26 반도체장치 및 그의 제작방법 KR100663879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27258399A JP4700156B2 (ja) 1999-09-27 1999-09-27 半導体装置
JP11-272583 1999-09-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089201A Division KR100661850B1 (ko) 1999-09-27 2005-09-26 반도체장치 제작방법

Publications (2)

Publication Number Publication Date
KR20010039920A true KR20010039920A (ko) 2001-05-15
KR100663879B1 KR100663879B1 (ko) 2007-01-03

Family

ID=17515952

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000056358A KR100663879B1 (ko) 1999-09-27 2000-09-26 반도체장치 및 그의 제작방법
KR1020050089201A KR100661850B1 (ko) 1999-09-27 2005-09-26 반도체장치 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050089201A KR100661850B1 (ko) 1999-09-27 2005-09-26 반도체장치 제작방법

Country Status (6)

Country Link
US (5) US6392255B1 (ko)
EP (1) EP1087438B1 (ko)
JP (1) JP4700156B2 (ko)
KR (2) KR100663879B1 (ko)
CN (3) CN1276468C (ko)
DE (1) DE60045755D1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2001177103A (ja) * 1999-12-20 2001-06-29 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP3767305B2 (ja) * 2000-03-01 2006-04-19 ソニー株式会社 表示装置およびその製造方法
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7456911B2 (en) * 2000-08-14 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4210041B2 (ja) * 2001-03-30 2009-01-14 東京エレクトロン株式会社 熱処理装置
JP2002319679A (ja) 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP3445585B2 (ja) 2001-08-31 2003-09-08 沖電気工業株式会社 半導体装置の製造方法
JP4798907B2 (ja) 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
KR100840318B1 (ko) 2001-12-10 2008-06-20 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
JP2005506575A (ja) 2001-09-26 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 薄膜トランジスタ基板及びその製造方法と液晶表示装置
JP4202012B2 (ja) * 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
US7148508B2 (en) * 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
WO2004063799A1 (en) * 2002-12-03 2004-07-29 Quanta Display Inc. Method for manufacturing the thin film transistor array
JP2005045017A (ja) * 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
JP4099672B2 (ja) * 2004-12-21 2008-06-11 セイコーエプソン株式会社 半導体装置
KR101251993B1 (ko) * 2005-02-25 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US8305507B2 (en) * 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4301259B2 (ja) 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
CN100485470C (zh) * 2005-09-13 2009-05-06 爱普生映像元器件有限公司 液晶显示器及其制造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
CN101140938B (zh) * 2006-09-07 2010-05-12 中华映管股份有限公司 薄膜晶体管阵列基板及其制造方法
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
JP5258277B2 (ja) * 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
KR101318753B1 (ko) * 2008-06-05 2013-10-16 엘지디스플레이 주식회사 유기전계발광표시장치
US8022621B2 (en) * 2008-07-31 2011-09-20 Lg Display Co., Ltd. Organic light emitting display device
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103582952B (zh) * 2011-11-30 2016-08-03 株式会社日本有机雷特显示器 半导体器件和显示装置
JP2012142571A (ja) * 2011-12-26 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体装置
CN103268878B (zh) * 2012-11-07 2016-02-24 厦门天马微电子有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
US8928829B2 (en) * 2013-05-31 2015-01-06 Innolux Corporation Display device
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
KR102433316B1 (ko) * 2015-08-06 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
JP6977561B2 (ja) * 2015-11-18 2021-12-08 ソニーグループ株式会社 半導体装置および投射型表示装置
JP6068767B2 (ja) * 2016-02-03 2017-01-25 株式会社半導体エネルギー研究所 半導体装置
JP6154976B1 (ja) * 2017-03-10 2017-06-28 株式会社半導体エネルギー研究所 半導体装置
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121876A (ja) 1982-12-28 1984-07-14 Toshiba Corp 薄膜デバイス用ガラス基板
US5283566A (en) * 1988-04-06 1994-02-01 Hitachi, Ltd. Plane display
JPH02234128A (ja) 1989-03-08 1990-09-17 Hitachi Ltd 液晶表示装置の製造方法
JP2906470B2 (ja) 1989-08-23 1999-06-21 セイコーエプソン株式会社 アクティブマトリックス基板
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH0824193B2 (ja) 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JP3024661B2 (ja) 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
JP2998255B2 (ja) 1991-04-04 2000-01-11 セイコーエプソン株式会社 薄膜トランジスタ装置及びその製造方法
JPH05273592A (ja) * 1992-01-31 1993-10-22 Canon Inc アクティブマトリクス型液晶表示素子及びその製造方法
JPH06167722A (ja) * 1992-11-30 1994-06-14 Sharp Corp アクティブマトリクス基板及びその製造方法
JPH0728093A (ja) 1993-07-13 1995-01-31 Sony Corp 表示用アクティブマトリクス基板
JP3109967B2 (ja) 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
CN100477247C (zh) 1994-06-02 2009-04-08 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3137839B2 (ja) * 1994-07-30 2001-02-26 株式会社半導体エネルギー研究所 アクティブマトリクス回路
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544572B2 (ja) * 1995-02-01 2004-07-21 株式会社日立製作所 液晶パネルおよび液晶表示装置
CN2237857Y (zh) * 1995-05-16 1996-10-16 南亚塑胶工业股份有限公司 一种薄膜电晶体液晶显示器的储存电容结构
JP3307181B2 (ja) 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JP3490216B2 (ja) * 1996-04-24 2004-01-26 シャープ株式会社 スイッチング素子基板の製造方法
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
KR100205373B1 (ko) * 1996-06-11 1999-07-01 구자홍 액정표시소자의 제조방법
KR100209620B1 (ko) * 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
EP1465257A1 (en) 1996-09-26 2004-10-06 Seiko Epson Corporation Display apparatus
JP3468003B2 (ja) * 1996-12-20 2003-11-17 ソニー株式会社 表示用薄膜半導体装置
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP3141860B2 (ja) 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4700156B2 (ja) 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US7282737B2 (en) 2007-10-16
US6998299B2 (en) 2006-02-14
US20080036935A1 (en) 2008-02-14
US20020132399A1 (en) 2002-09-19
CN1290039A (zh) 2001-04-04
EP1087438A2 (en) 2001-03-28
US6392255B1 (en) 2002-05-21
JP4700156B2 (ja) 2011-06-15
DE60045755D1 (de) 2011-05-05
KR100661850B1 (ko) 2006-12-28
CN1540716A (zh) 2004-10-27
US7541618B2 (en) 2009-06-02
CN1163968C (zh) 2004-08-25
US20040058483A1 (en) 2004-03-25
KR100663879B1 (ko) 2007-01-03
EP1087438A3 (en) 2007-05-23
KR20050105113A (ko) 2005-11-03
US6624012B2 (en) 2003-09-23
CN100426489C (zh) 2008-10-15
US20060194375A1 (en) 2006-08-31
CN1901167A (zh) 2007-01-24
CN1276468C (zh) 2006-09-20
EP1087438B1 (en) 2011-03-23
JP2001094112A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100661850B1 (ko) 반도체장치 제작방법
KR100666150B1 (ko) 표시장치 및 프로젝터
JP4994491B2 (ja) プロジェクタ
JP5298156B2 (ja) フロント型プロジェクタ、及び半導体装置
JP5685613B2 (ja) 表示装置
JP6488328B2 (ja) 表示装置
KR100720069B1 (ko) 반도체장치
JP5593435B2 (ja) 液晶表示装置
JP5526187B2 (ja) 表示装置
JP2019168695A (ja) 表示装置
JP2016012152A (ja) 表示装置
JP2014078033A (ja) 表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 14