KR20050086901A

KR20050086901A - 능동 매트릭스 디스플레이 장치

Info

Publication number: KR20050086901A
Application number: KR1020057010116A
Authority: KR
Inventors: 제이슨 알 헥터; 스티븐 씨 디안
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-12-04
Filing date: 2003-11-19
Publication date: 2005-08-30
Also published as: WO2004051355A1; AU2003276611A1; EP1570311A1; ATE360230T1; EP1570311B1; DE60313358D1; GB0228269D0; TW200500978A; CN1720479A; DE60313358T2; JP2006509231A; US20060072061A1

Abstract

능동 매트릭스 디스플레이 장치, 특히 AMLCD는 기판(10) 상에 탑재된 화소 전극(16)과, 관련 스위치(22) 및 어드레스 라인(18,20)을 포함하는 화소 어레이(8)와, 제 2 기판(12) 상에 탑재되는 공통 전극(26)과, 공통 전극(26)이 접속되어 있는 적어도 하나의 도전체 라인(96)을 포함하여 공통 전극(26)에 구동 전압을 인가하는 제 1 기판(10) 상에 탑재된 구동 회로(40,80)를 포함하는데, 제 2 기판 상의 공통 전극(26)은 제 1 기판(10) 상에 탑재된 하나의 도전체 라인(96)과 적어도 하나의 다른 회로 소자(37) 사이의 전기적 접속을 제공하는데 사용된다. 이러한 식으로 공통 전극을 사용하게 되면 제 1 기판 상에 형성되는 접속 저항으로 인한 문제를 피하는 것을 원조한다. 저장 캐패시터 라인(36,37)에 대한 접속은 특히 유리할 수 있다. 공통 전극(26)은 두 개의 기판 사이의 갭을 가로질러 연장하는 콘택트 물질(92,100)을 통해 제 1 기판 상의 회로 소자에 접속될 수 있다.

Description

능동 매트릭스 디스플레이 장치{ACTIVE MATRIX DISPLAY DEVICES}

본 발명은 능동 매트릭스 디스플레이 장치에 관한 것으로, 이 디스플레이 장치는, 제 1 및 제 2 기판과, 이 제 1 및 제 2 기판 사이에 배치된 전자-광학 물질과, 제 1 기판 상에서 어드레스 도전체 세트와 함께 탑재된 화소 전극 및 관련 스위치를 포함하는 디스플레이 화소 어레이와, 제 2 기판 상에 탑재된 공통 전극, 및 어드레스 도전체 세트에 접속되어 화소 어레이에 구동 신호를 인가하는 구동을 수단을 포함하되, 각 화소 전극은 공통 전극과 이들 사이의 전자-광학 물질의 중첩 부분과 함께 화소를 정의한다.

이러한 형태의 일반적 디스플레이 장치는 AMLCD(active matrix liquid crystal display)이다. 이에 대한 전형적인 예는 US-A-5130829 호에 개시되어 있으며, 그 내용은 본 명세서에서 참조로서 인용된다. 이 장치에 있어서, 디스플레이 화소 어레이는 행 및 열로 배열되며, 각 화소는, 화소 전극과 모든 화소에 대해 공통이며 화소 전극과 짝을 이루는 전극 부분 사이에 배치되는 LC 물질로 형성되며 화소를 구성하는 전자-광학 셀, 및 연관된 박막 트랜지스터(TFT)를 포함한다.

이러한 유형의 디스플레이 장치는 보통 예를 들어 모니터, TV, 랩탑 컴퓨터, PDA 및 이동 전화기에 사용된다.

화소를 구성하는 TFT는 전형적으로 보통 유리로 구성된 장치의 일 기판 상에서, 잘 알려져 있는 박막 프로세싱 기술을 사용하여 화소 전극과 어드레스 도전체 세트와 함께 형성된 비정질 실리콘(a-Si) 유형의 TFT, 또는 다정질 또는 미정질 실리콘 유형의 TFT를 포함하며, 이러한 잘 알려져 있는 박막 프로세싱 기술은 전형적으로 예를 들어 CVD 및 포토리쏘그래픽 기법을 사용한 다양한 도전, 절연 및 반도전 층의 증착 및 패터닝을 포함한다. a-Si TFT를 이용하는 장치의 경우에, 구동 회로 예를 들어 행 어드레스 도전체 세트에 선택(스캐닝) 신호를 제공하는 행 구동기 회로는 통상적으로 하나 이상의 실리콘 IC 형태로 제공된다. 이들은 디스플레이 장치 기판과는 별개이며, 예를 들어 IC의 출력을 제각기의 어드레스 도전체에 접속하는데 사용되는 호일(foil)을 갖춘 PCB 상에 제공될 수 있다. 구동기 IC를 어드레스 도전체에 접속된 가요성 호일 상에 탑재하는 것도 알려져 있다. 이것은 비용 절감을 가져올 수 있지만, PCB는 보통 여전히 낮은 저항 전력 라인 및 IC 사이의 상호접속을 제공하는데 이용된다. 구동기 IC는 대신 예를 들어 COG(Chip On Glass) 기법을 사용하여 장치의 일 기판 상에서 화소 어레이의 하나 이상의 모서리를 따라 직접 탑재될 수 있다. 화소용으로 다정질 또는 미정질 실리콘의 TFT를 사용하는 경우, 구동기 회로는 하나 이상의 모서리에 능동 매트릭스 회로를 탑재하는 장치의 기판 상에, 박막 회로 소자로부터 회로를 형성하고 이들 소자를 공통 증착 층으로부터 TFT 및 화소 어레이의 다른 구성요소와 함께 동시에 제조함으로써 쉽게 집적될 수 있다. 그러나, 이들 두 개의 후자의 접근방식에 있어서, 구동 회로가 장치의 기판 상에 제공되는 경우, PCB 상에 형성되는 것과 비교해 유리 기판 상에서는 보다 높은 접속 저항이 발생하므로 문제가 발생할 수 있다. 이들 문제는 비교적 넓은 영역, 예를 들어 대각선이 20인치 이상인 AMLCD에서 특히 두드러지게 나타날 수 있다. 화소 어레이 내의 소정의 구성요소에 인가된 전압은 적합하게 정의될 필요가 있고 그렇지 않은 경우 안정된 품질의 화상은 저하될 수 있다. 접속 저항은 이러한 전압에, 특히 보다 큰 전류를 도통시키는 라인에 영향을 미칠 수 있으며, 디스플레이 화상에 가시적인 아티팩트를 유발할 수 있다. 예를 들어, 수직 혼선 영향, 또는 보다 큰 범위의 불균일 문제, 예를 들어 디스플레이 화상 내에 깜빡임을 야기하는 화소의 어드레스 TFT에 대한 게이트 전압 변화가 야기될 수 있다. 또한, 어레이에 걸쳐 발생하는 기준 전압 레벨의 변동은 디스플레이 화상의 상단에서 하단까지 어둡고 밝은 줄무늬 결과를 야기할 수 있다.

원치 않는 디스플레이 아티팩트를 야기하는 이러한 방식에서 심각하게 영향을 받을 수 있는 하나의 특징부는 화소 저장 캐패시터 라인에 대한 접속부이다. 저장 캐패시터는 일반적으로 AMLCD의 화소에 사용되어 화소 양단의 원하는 전압을 유지하는 것을 원조함으로써, 다음 어드레싱이 이루어질 때까지 이어지는 일반적으로 프레임 기간에 대응하는 어드레싱 기간 동안 디스플레이 출력은 유지된다. 화소의 저장 캐패시터는 일 측면에서 TFT 드레인과 화소 전극 사이의 노드에 접속되고 다른 측면에서는 화소의 인접(이전 또는 이후) 행과 연관된 행 어드레스 도전체(게이트 라인)일 수 있는 기준 전위에, 또는 그와 달리 행 방향으로 연장하고 동일한 행 내의 모든 화소가 공유하는 보조 도전체에 접속된다. 이들 보조 도전체는 서로 상호접속되고 캐패시터 라인을 구성한다. 이 캐패시터 라인의 접속부에 예를 들어 5 내지 10 옴과 같이 낮은 저항을 도입하면 디스플레이 화상에 가시적인 아티팩트를 제공할 수 있다. 유리 기판 상에 형성된 전기적 접속부는 전형적으로 최대 100 옴까지의 저항을 야기할 수 있고, 따라서 수용불가능할 수 있다.

도 1은 본 발명에 따른 AMLCD의 실시예의 일부분을 나타내는 매우 간략화된 단면도,

도 2는 도 1의 AMLCD의 등가의 전기적 회로도,

도 3은 소정 구성요소의 알려져 있는 배열을 예시하는 예시적인 AMLCD의 평면도,

도 4는 장치에 대한 소정의 피쳐 및 구성요소를 도시하는 도 1의 AMLCD의 실시예의 평면도,

본 발명에 따르면, 제 1 및 제 2 기판과, 이 제 1 및 제 2 기판 사이에 배치된 전자-광학 물질과, 제 1 기판 상에 어드레스 라인세트와 함께 탑재되는 화소 전극 및 관련 스위치를 포함하는 디스플레이 화소 어레이와, 제 2 기판 상에 탑재된 공통 전극과, 어드레스 도전체 세트에 접속되어 상기 화소 어레이에 구동 신호를 인가하는 구동을 수단을 포함하되, 각 화소 전극은 공통 전극과 이들 사이의 전자-광학 물질의 중첩 부분과 함께 화소를 정의하고, 상기 구동 수단은 제 1 기판 상에 탑재되고 도전체 라인을 포함하는 구동 회로와, 공통 전극에 구동 전압을 제공하는 제 1 기판 상의 적어도 하나의 도전체 라인에 전기적으로 접속되어 있는 제 2 기판 상의 공통 전극, 및 하나의 도전체 라인과 제 1 기판 상에 탑재된 적어도 하나의 다른 회로 소자 사이의 전기적 접속을 제공하는데 사용되는 제 2 기판 상의 공통 전극을 포함한다.

구동 회로는 하나 이상의 IC 형태를 가지며 제 1 기판 상에서 화소 어레이 영역의 외측의 주변 모서리 영역에 탑재되며, 또는 제 1 기판 상에서 또 다시 주변 모서리 영역에 집적되고, 알려져 있는 방식으로 화소와 연관된 능동 매트릭스 회로와 동시에 또한 공통 증착된 박막 층으로부터 제조된 박막 회로를 포함할 수 있다. 이와 달리, 구동 회로는 기판 상에 직접 탑재된 회로에 접속되어 있는 도전성 트랙 또는 라인을 갖는 제 1 기판에 부착되고 또한 그에 의해 지탱되는 호일 접속기 상에 탑재된 하나 이상의 IC를 포함할 수 있다. 이것은 결함있는 IC를 대체할 수 있다는 장점을 갖고 있다.

이러한 방식으로 전기적 접속 목적을 위한 공통 전극의 사용은 앞서 언급한 접속 저항 문제를 피하는데 유리하다. 보통 ITO와 같이 투명하고 전기적으로 도전성의 물질을 포함하는 공통 전극은 비교적 낮은 표면 저항을 갖는다. 전형적으로, 이 표면 저항은 ITO 층이 금속성의 블랙 마스크 그리드에 의해 뒷받침되고 그와 전기적으로 접촉하는 경우 몇 옴 정도의 낮은 저항을 가질 수 있다. 이러한 그리드는 공통 전극 기판 상의 대부분의 AMLCD에 제공되지만, 그것의 주요 기능은 개개의 화소 주위에 광이 통과하지 못하는 경계를 제공하여 광학적 혼선을 방지하거나, 또는 일부 경우에서는 화소 TFT를 광으로부터 차단하는 기능을 한다.

AMLCD에서, 일 기판 상의 공통 전극은 통상적으로 예를 들어 실버 페이스트에 의해 형성되는 소위 전달 콘택트로 지칭되는 하나 이상의 접속 수단에 의해, 또는 디스플레이 영역의 바깥쪽, 예를 들어 일 기판의 모서리에서의 두 개의 기판 사이의 갭을 교락(bridging)시킴으로써 다른 기판 상의 전압 바이어스 소스에 접속된다. 본 발명의 바람직한 실시예에서, 제 2 기판 상의 공통 전극과 제 1 기판 상의 도전체 라인 사이와, 공통 전극과 제 1 기판 상의 다른 회로 소자와 연관된 제 1 기판 상의 전기적 콘택트 영역 사이의 전기적 접속은 유사한 방식, 즉 두 개의 기판 사이의 갭을 교락시키는 실버 페이스트와 같은 전기적으로 도전성 물질을 사용함으로써 제공된다. 바람직하게, 두 개의 기판 사이의 다수의 이격된 교락 접속이 제공되는데, 예를 들어 제 2 기판의 마주보는 모서리를 따라 배열된다.

특정 실시예에서, 다른 회로 소자는 저장 캐패시터 라인, 이 경우에는 캐패시터 접속 라인을 포함하는데, 이 캐패시터 접속 라인은 제 1 기판 상에서 어레이의 일 측면, 예를 들어 제 2 기판의 인접 모서리에 제공된, 또는 어레이의 두 개의 마주보는 측면 각각에 제공된 화소 행의 개개의 저장 캐패시터 행 라인 부분을 서로 연결하고, 또한 이 접속 라인은 교락 접속부에 콘택트 영역을 제공한다. 공통 전극을 통해 상호접속을 하는 기법이 사용되어 대응 전압 레벨을 필요로 하는 능동 플레이트 상에 다른 회로 소자를 공급하는 것을 용이하게 한다.

AMLCD를 특정하게 언급하고 있지만, 이 장치는 액정 물질 이외에 전자-광학 물질, 예를 들어, 전기 연동 물질 또는 일렉트로크로믹 물질을 사용할 수 있다.

본 발명에 따른 능동 매트릭스 디스플레이 장치, 특히 AMLCD의 실시예가 첨부한 도면을 참조하여 설명될 것이다.

도면은 단지 개략적으로만 도시되어 있고 본래대로 도시되어 있지는 않는다. 동일 또는 유사한 부분을 나타내기 위해 도면에 걸쳐 동일한 참조 번호가 사용된다.

도 1을 참조하면, AMLCD는 일반적으로 디스플레이 화소(8)의 매트릭스 어레이를 갖는 종래의 구조이며, 전형적으로 유리로 구성된 제 1 및 제 2의 이격된 기판(10 및 12)을 포함하되, 그 이격된 기판 사이에 액정 물질(14) 층이 배치된다. 이 구조의 비교적 일부만이 도면에 도시되어 있다. 보통 능동 플레이트로 지칭되는 기판(10)에는 행 및 열 어드레스 도전체(18 및 20) 세트를 교차하는 제각기의 인접 교차부에 위치한 개개의 화소 전극(16)의 행 및 열 어레이가 탑재되고, 열 어드레스 도전체(20)만이 도면에 도시되어 있다. 각 화소 전극(16)은 TFT(박막 트랜지스터)(22)(도 1에는 도시되어 있지 않음)의 형태를 갖는 제각기의 스위칭 장치에 접속되는데, 상기 TFT는 비정질 실리콘 또는 다정질 실리콘 유형의 TFT를 포함한다. 능동 매트릭스 회로는 기판(10) 상에 전극(16)과, 어드레스 도전체(18,20) 및 TFT(22)를 포함하며 LC(액정) 배향 층(24)에 의해 커버된다.

보통 수동 플레이트로 지칭되는 다른 기판(12)에는 공통 전극(26)이 탑재되는데, 이 공통 전극(26)은 ITO와 같이 투명하며 전기적으로 도전성인 물질로 구성되고 연속적이고, 또한 화소 전극(16) 어레이와 짝을 이루며 공존하고 LC 배향 층(28)에 의해 액정 층(14)으로부터 분리된다. 공통 전극(26)은 전극(16) 어레이의 제각기의 전극(16)과 정렬되는 적색, 녹색 청색의 필터 소자(30)의 어레이와 광이 통과하지 못하는 블랙 마스크 층(31)을 포함하는 구조체 위에 배치되며, 이 마스크 층(31) 부분은 알려져 있는 방식으로 컬러 필터 소자(30) 사이에서 연장하며 이들을 분리한다.

공통 전극(26)의 제각기의 오버레이 부분과, 제각기의 컬러 필터 소자(30) 및 그들 사이의 LC 물질과 함께 각 화소 전극(16)은 관련 TFT(22)와 함께 디스플레이 화소(8)를 구성하는 화소를 정의한다.

두 개의 기판(10 및 12)은 스페이서 소자(도시되어 있지 않음)에 의해 원하는 만큼 분리되어 유지되며 LC 물질을 포함하기 위해 화소 어레이의 주변에서는 화소 어레이의 경계를 또한 정의하는 시일(seal)(32)에 의해 함께 시일링된다.

이제 디스플레이 장치의 등가 회로를 도시하는 도 2를 참조하면, 각 화소 전극(16)은 관련 TFT(22)의 드레인에 접속된다. 동일한 행 내의 모든 화소(8)의 TFT(22)의 게이트는 제각기의 행 어드레스 도전체(18)에 접속된다. 동일한 열 내의 모든 화소(8)의 TFT(22)의 소스는 제각기의 열 어드레스 도전체(20)에 접속된다. 각 디스플레이 화소(8)는 알려져 있는 방식으로, 저장 캐패시터(35)를 포함하는데, 이 캐패시터는 일 측면에서는 화소 전극(16)과 TFT(22) 사이의 노드에 접속되고 그것의 다른 측면에서는 동일한 행 내의 모든 화소가 공유하고 또한 행 방향으로 연장하는 보조 행 도전체의 형태로 제공되는 캐패시터 라인(36)에 접속된다. 모든 화소 행과 연관된 캐패시터 행 라인(36)은 어레이의 마주보는 측면을 따라 연장하는 캐패시터 접속 라인(37)에 의해 화소 어레이 영역의 바깥측의 양 끝에서 함께 접속된다. 적절한 기준 전위 소스는 장치의 동작시 이들 라인에 접속되어 저장 캐패시터에 원하는 동작 전압 바이어스를 제공한다.

장치는 일반적으로 종래의 방식으로 동작한다. 간단히 말하면, 행 및 열 어드레스 도전체(18 및 20) 세트는 제각각 그들의 종단에서 행 및 열 구동기 회로(40 및 42)에 접속된다. 화소 어레이는 예를 들어 디지털 시프트 레지스터 회로를 포함하는 행 구동기 회로(40)에 의해, 제각기의 행 어드레스 기간 동안 각 행의 화소(8)의 TFT(22)를 순서대로 턴온하기 위해 선택(게이팅) 펄스 신호로 행 어드레스 도전체(18)를 순차적으로 스캐닝함으로써 행 상에서 시간을 기초로 구동된다. 열 구동기 회로(42)는 화소의 각 행에 대한 열 어드레스 도전체(20)에 데이터(비디오) 신호를 적절한 순서로 또한 행 선택 신호와 동기를 이루며 인가함으로써 각 행의 화소는 인가된 데이터 신호의 레벨에 따라 구동된다. 시간 어드레싱에서 하나의 행을 사용하여, 어드레싱된 행의 모든 TFT(22)는 관련 행 도전체(18) 상의 선택 신호에 의해 이 신호의 지속기간에 대응하는 기간 동안 스위치온되며, 이 기간 동안 데이터 신호는 열 도전체(20)로부터 전달되어 화소 전극(16) 및 그들의 관련 저장 캐패시터(35)를 충전한다. 선택 신호의 종료시, 화소의 행의 TFT는 턴오프되어 화소를 열 도전체(20)로부터 절연시키고 인가된 전하가 화소 및 저장 캐패시터에 저장되는 것을 화소에 대한 다음 어드레싱이 이루어질 때까지 보장한다. 화소의 모든 행은 프레임 기간 동안 이러한 방식으로 순서대로 어드레싱되어 완전한 디스플레이 화상을 생성하며 연속적인 프레임 기간 동안 유사한 방식으로 반복적으로 어드레싱된다. 각 화소는 전송 특성을 결정하는 인가된 데이터 신호에 따라 화소를 통과하는 광을 변조하는 역할을 한다. 장치는 화소 전극(16) 및 공통 전극(26)이 모드 투과성이며 도전성의 물질로 형성되는 전송 모드, 또는 공통 전극 또는 화소 전극(16) 중 하나는 광 반사 물질로 형성되는 반사 모드에서 동작할 수 있다.

행 구동기 회로(40)의 시기 적절한 동작은 열 구동기 회로(42)의 동작의 타이밍도 제어하는 타이밍 및 제어 회로(44)에 의해 제어된다. 열 구동기 회로(42)는 임의의 종래의 종류이며 아날로그 또는 디지털 유형일 수 있다. 전자의 경우에서, 열 구동기 회로(42)는 예를 들어 하나 이상의 시프트 레지스터/샘플을 포함할 수 있고 타이밍 및 제어 회로(44)와 함께 행 스캐닝과 동시에 비디오 신호 및 타이밍 펄스를 자신에 제공하여 적절한 직렬-병렬 변환을 제공하는 회로를 보유한다.

장치의 동작 동안, 공통 전극(26) 및 캐패시터 접속 라인(37)은 일정한 기준 전위, 예를 들어 접지로 유지된다. 이와 달리, 또한 알려져 있는 구동 기법에 따르면, 전극(26) 상의 전압은 열 구동기 회로(42)로부터 필요한 데이터 신호 전압 범위를 줄이기 위해 변조될 수 있으며, 캐패시터 접속 라인(37)의 전압은 대응되는 방식으로 변경된다. 이 경우, 행 어드레스 도전체(18)에 인가된 파형은 비선택, 게이트 오프 레벨이 대응되는 양만큼 유사하게 변조되어, 화소의 어드레스 TFT(22)가 선택 사이의 간격에서 완전히 오프된 상태로 유지되도록 보장하고 또한 원치 않는 용량성 결합 결과를 피하도록 변조된다.

앞선 설명으로부터, 장치의 일반적 구성 및 동작 측면이 알려져 있는 관례를 따르고 따라서 자세히 설명되지 않았다는 것을 이해할 것이다. 이들 관점에 대한 보다 상세한 내용은 예를 들어 US-A-5130829 호로부터 얻을 수 있다.

도 3은 행 및 열 구동기 회로(40 및 42)가 제공될 수 있는 알려져 있는 방식을 예시한다. 이 경우에, 각각의 회로는 칩 출력의 제각각과 접촉하는 도전성 트랙이 탑재된 가요성 박막을 포함하는 제각기의 호일 접속기(82) 상에 장착된 개별 실리콘 IC, 또는 칩(80,90) 세트를 포함한다. 기판(12)은 기판(10)보다 물리적으로 더 작고 기판(10)의 주변 모서리 영역이 노출되도록 하며 기판(10)에 장착된다. 호일 접속기(82)는 그들의 일 측면에서 트랙이 어드레스 도전체(18,20)의 제각기의 연장부를 접속시키는 기판(10)의 모서리 영역에 접속되고, 다른 측면에서 행 구동기 칩(80) 세트 및 열 구동기 칩(90) 세트에 대한 제각기의 PCB(인쇄 회로 보드)(84,86)에 접속된다. PCB(84,86)에는 각각 칩 세트와 연관된 낮은 저항의 도전체 라인, 예를 들어 전류가 흐르는 경우 전압 강하를 피하기 위해 저항이 낮을 필요가 있는 전압 분배용 전력 레일 및 타이밍 신호 라인이 탑재된다. 기판(10)에서 기판(12) 상에 탑재된 공통 전극(26)으로의 전기적 접속은 시일 라인 바깥측의 두 개의 기판 사이에서 연장하고, 또한 기판(12)의 모서리에 인접한 하나 이상의 전달 콘택트에 의해 달성되며, 이는 도 1의 참조 번호(92)에 도시되어 있다. 도 3의 배열에서, 기판(12)의 인접 코너에 두 개의 전달 콘택트(92)가 제공된다. 전달 콘택트는 전형적으로 기판(12) 상에서 공통 전극의 연장부와 접촉하고 기판(10) 상에서는 공통 전극용 기준 전위를 전달하는 도전성 트랙과 접촉하는 실버 페이스트 물질을 포함한다. 이러한 종류의 배열의 단점은 구현하는데 고가의 비용이 들 수 있다는 것이다. 또한, 주변 호일 접속기 및 PCB의 사용의 관점에서 컴팩트 디스플레이 장치를 생산하는데는 특히 적절하지 않다.

또 다른 알려져 있는 배열에서, 행 구동기 회로를 구성하는 칩(80)이 대신 예를 들어 COG 기법을 사용하여 또한 기판(10) 상에 형성된 도전체 트랙을 이용하여 기판(10)의 모서리 영역 상에 직접 장착되어 PCB(84)의 상호접속 기능을 제공함으로써, 이 PCB의 필요성을 제거한다. 열 구동기 회로를 구성하는 칩(90)은 유사한 방식으로 기판(10)의 모서리 상에 장착될 수 있다.

도 4는 본 발명에 따른 AMLCD의 실시예의 개략적인 평면도이다. 여기서, 특정 예의 비정질 실리콘 유형의 TFT가 디스플레이 화소에 사용되고 행 및 열 구동기 회로(40 및 42)는 각각 한 라인 내에 서로 이격되며 정렬된 다수의 칩(IC)(80,90)을 포함한다. 칩(80 및 90)은 화소 어레이 영역 및 시일 라인 바깥측에서 또한 화소 어레이의 제각기의 인접 측면을 따라 기판(10)의 제각기의 모서리 영역 상에 탑재된다. 칩은 알려져 있는 임의의 적절한 기법, 예를 들어 COG를 사용하여 기판 상에 탑재되는데, 이 칩의 개개의 출력 단자는 행 및 열 어드레스 도전체(18 및 20) 세트의 제각기의 연장부와 알려져 있는 방식으로 전기적으로 접촉한다. 칩을 상호접속시키는 전기적 도전성 라인은 모서리 영역을 따라 연장하며 기판(10)의 표면 상에 형성되고 전력 및 타이밍 신호를 제공하고 또한 열 구동기 칩(90)에 비디오 데이터 신호를 제공하는 전술한 알려져 있는 배열의 PCB 트랙과 동일한 일반적 기능을 수행한다. 간략함을 위해 도 4에는 참조번호(95)로 표시되는 하나의 트랙만이 도시되어 있고, 이 트랙(95)은 행 구동기 칩(80)의 라인을 따라 연장한다. 전달 콘택트(92)는 기판(12)의 각 인접 코너에 제공되어 네 개의 각 코너의 공통 전극(26)을 기판(10) 상에 또한 탑재되어 있는 구동 전압 공급 트랙(96)에 접속시키는데, 각 전달 콘택트(92)는 이러한 공급 트랙의 제각기의 콘택트 영역 위에 놓이며 이와 접촉한다.

전달 콘택트(92)와 유사한 방식으로 기판(12)의 모서리에서 두 개의 기판(10 및 12) 사이에서 연장하는 부가적인 교락 접속부(100)가 또한 기판(12)의 두 개의 마주보는 모서리를 따라 이격된 간격으로 배열되는데, 예시되어 있는 예에서 기판(12)의 마주보는 모서리에서 각 측면 상에 세 개의 부가적인 직렬 콘택트(100)가 제공되어 있지만, 이러한 콘택트의 수는 달라질 수 있다. 전달 콘택트(92)와 유사하게 예를 들어 실버 페이스트로 형성된 이들 교락 접속부(100)는 기판(10 및 12) 사이의 접속 지점을 정의한다. 기판(12)에서, 이들은 공통 전극(26), 또는 바깥쪽으로 투사되는 공통 전극의 연장부와 접촉하고, 기판(10)에서는 캐패시터 접속 라인(37) 부분 위에 놓이거나 이와 전기적으로 접촉하도록 배열되며 이러한 목적을 위해 접속 라인(37)은 기판(12)의 마주보는 모서리에 평행하게, 또한 대략 그 아래에서 기판(10)의 제각기의 모서리 영역을 따라 연장하며 배열된다. 예시되어 있는 실시예에서, 동일한 도전성 트랙이 사용되어 캐패시터 접속 라인(37) 및 트랙(96)을 구성하여 구동 전압을 어레이의 각 측면 상의 전달 콘택트(92)에 인가한다. 트랙(96/97)은 호일 접속기(82)를 거쳐서 공통 전극 구동 전압 발생 회로가 탑재된 열 구동기 PCB(86')에 접속된다. 예를 들어 전력 공급, 비디오 신호 등을 제공하는 외부 회로로의 접속은 참조 번호(102)로 도시한 바와 같이 PCB(86')로부터 구축된다.

이러한 방식으로, 공통 전극(26)은 어레이의 화소의 제 2 전극으로서 역할을 하는 보통의 기능 이외에, 기판(10) 상의 능동 매트릭스 회로의 소자에 대한 공급 기능, 이 예에서는 필요한 전위를 캐패시터 라인(36)에 제공하고 기판(10) 상에 마련된 접속 라인(37)을 보충하는 기능을 제공하는데 사용된다. 이것은 라인(37) 및 그들의 고유 저항의 특성으로 인해 사용시에 야기될 수 있는 문제를 피하게 된다. 유리 상에 박막의 도전성 물질로부터 형성되는 경우, 이들 라인은 예를 들어 비교적 두꺼운 두께의 PCB의 도전성 트랙과 비교해 필연적으로 낮은 도전성을 갖는다. 앞서 설명한 바와 같이, 저장 캐패시터(35)의 기준 전압을 적합하게 정의하고 안정적이게 함으로써 고품질의 디스플레이 화상을 생성하는 것이 특히 중요하다. 캐패시터 라인에 예를 들어 5 옴만큼 낮은 저항을 도입하면 매우 가시적인 원치 않는 디스플레이 아티팩트가 야기될 수 있고 유리 기판(10) 상의 접속은 접속 저항을 100옴까지 쉽게 야기할 수 있다. 공통 전극(26)은 전형적으로 효과적인 저 표면저항, 예를 들어 공통 전극(26)의 ITO 물질과의 직접적인 전기적 접촉을 갖는 금속 블랙 마스크 층(31)이 사용되는 경우 대략 몇 옴 정도를 갖는다. 공통 전극(26)이 전달 콘택트(92)를 통해 전압 바이어스 소스에 접속되기 때문에, 다수의 부가적인 교락 접속부(100)를 통해 낮은 저항 경로로 기판(10) 상의 저장 캐패시터 라인(36)에 필요한 전압 바이어스를 제공할 수 있다.

공통 전극(26)의 표면 저항 및 저장 캐패시터 라인(26)에 대한 접속 저항의 최소화를 조장하기 위해, 블랙 마스크 층(31)은 바람직하게 낮은 저항 합금, 예를 들어, 알루미늄, 구리 또는 은 합금으로 이루어진다.

캐패시터 라인에 낮은 저항의 상호접속을 제공하는 위에서 설명한 동일한 원리가 공통 전극의 것과 등가인 바이어스 전위가 필요한 기판(10) 상의 회로의 다른 구성요소에 대해 사용될 수 있다. 예를 들어, 이러한 부가적인 상호접속은 열 구동기 회로 전압 레벨의 참조 목적에 사용될 수 있고, 또는 행 구동기 회로(40)에 의해 행 어드레스 도전체(18')에 인가된 적절한, 대응 레벨의 파형을 제공하는데 사용될 수 있다.

이러한 방식으로 공통 전극(26)을 사용하게 되면 도 3의 참조번호(84)로 도시된, 행 구동기 회로와 연관된 별개의 PCB를 제공할 필요가 없게 될 수 있다. 이 기법은 또한 간단하고, 물리적으로 보다 작은, 도 4에서 참조번호(86')로 도시된, 열 구동기 회로와 연관된 PCB를 야기할 수 있으며, 공통 전극(26)은 PCB 도전체 트랙을 사용하여 달성된 앞서 설명한 소정의 접속 기능을 수행하는데 또한 사용될 수 있다. 이것은 기판(12)의 상측 모서리를 따라 이것의 종단까지 기판(10 및 12) 사이에서 사용되는, 콘택트(100)와 유사한 또 다른 부가적인 교락 접속부(100') 세트에 의해 달성된다.

부가적인 교락 접속부(100,100')는 편리하게 동일한 방식으로 형성되고 또한 전달 콘택트를 형성하는 임의의 적절한 알려져 있는 기법을 사용하여 전달 콘택트(92)와 동시에 형성되는데, 이러한 기법은 예를 들어 US-A-5625476 호에 개시되어 있으며, 그 내용은 본 명세서에서 참조로서 인용된다.

구동기 회로 IC는 기판(10)의 표면 상에 직접 탑재될 필요는 없다는 것이 관측된다. 이와 달리, 구동기 IC, 예를 들어 칩(80)은 각각 주변 영역에서 기판(10) 상에 탑재되고 그에 의해 지탱되는 호일 상에 장치되는데, 호일의 도전성 트랙은 기판 상의 회로에 접속된다. 이것은 결함이 발생하는 경우 IC를 쉽게 교체할 수 있게 해준다.

위에서 설명한 실시예에서, 실리콘 IC는 구동기 회로용으로 사용되지만, 대신 이들 회로는 화소(8)에 대해 다정질 또는 미정질 실리콘 TFT를 사용하는 경우, TFT, 캐패시터 및 상호접속부를 포함하는 박막 구성요소 회로를 사용하여 기판(10) 상에 완전히 집적될 수 있다. 잘 알려져 있는 바와 같이, 행 및/또는 열 구동기 회로는 능동 매트릭스 회로를 생성하는데 사용되는 것과 유사한 박막 기법을 사용하여 쉽게 제조될 수 있다. 공통 증착된 박막 층으로부터 능동 매트릭스 회로와 동시에 구동기 회로를 제조하게 되면 상당한 비용 절감을 유발하게 된다.

본 개시물을 살펴보면, 당업자에게는 다른 수정이 분명할 것이다. 이러한 수정은 능동 매트릭스 디스플레이 장치 및 이들의 부품의 분야에 이미 알려져 있는 또한 본 명세서에서 이미 설명한 특징 대신에 또는 그에 덧붙여 사용될 수 있는 다른 특징을 포함할 수 있다.

Claims

제 1 및 제 2 기판(10,12)과,

상기 제 1 및 제 2 기판 사이에 배치된 전자-광학 물질(14)과,

상기 제 1 기판(10) 상에 어드레스 라인(18,20) 세트와 함께 탑재된 화소 전극(16) 및 관련 스위치(22)를 포함하는 화소 어레이(8)와,

상기 제 2 기판(12) 상에 탑재되는 공통 전극(26)과,

상기 어드레스 도전체 세트에 접속되어 상기 화소 어레이에 구동 신호를 인가하는 구동 수단(40,42,80,90)

을 포함하되,

상기 각 화소 전극은 상기 공통 전극과 그 사이의 상기 전자-광학 물질의 중첩 부분과 함께 화소를 정의하고, 상기 구동 수단은 상기 제 1 기판(10) 상에 탑재되고 도전체 라인(95,96)을 포함하는 구동 회로(40,80)를 포함하고, 상기 제 2 기판(12) 상의 상기 공통 전극(26)은 상기 공통 전극에 구동 전압을 제공하는 상기 제 1 기판 상에 적어도 하나의 도전체 라인에 전기적으로 접속되고(92), 상기 제 2 기판 상의 상기 공통 전극(26)은 상기 하나의 도전체 라인(96)과 상기 제 1 기판 상에 탑재된 적어도 하나의 다른 회로 소자(37) 사이에 전기적 접속을 제공하는

능동 매트릭스 디스플레이 장치.
제 1 항에 있어서,

상기 구동 회로는 상기 제 1 기판 상에 탑재된 적어도 하나의 집적 회로(80,90)를 포함하는 장치.
제 1 항에 있어서,

상기 구동 회로는 상기 제 1 기판 상에 집적된 박막 회로 소자를 포함하는 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 공통 전극(26)은 상기 제 2 기판의 모서리에 인접한 상기 제 1 및 제 2 기판 사이에서 연장하는 적어도 하나의 접속 소자(100)를 통해 상기 적어도 하나의 다른 회로 소자(37)에 접속되는 장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

상기 디스플레이 화소는 상기 제 1 기판(10) 상에 탑재된 캐패시터 접속 라인(36,37)에 한 측면이 접속된 저장 캐패시터(35)를 포함하고, 상기 공통 전극은 상기 하나의 도전체 라인(96)과 상기 캐패시터 접속 라인 사이의 전기적 접속을 제공하는데 사용되는 장치.
제 5 항에 있어서,

상기 캐패시터 접속 라인(37)은 상기 제 2 기판의 하나의 모서리에 인접한 상기 제 1 기판(10) 상에서 연장하고 상기 어레이의 한 측면에서 다수의 캐패시터 접속 라인의 행 부분(36)을 함께 연결하되, 각각의 행 부분은 제각기의 행 화소(8)의 저장 캐패시터(35)에 접속되고, 상기 공통 전극은 상기 제 2 기판의 모서리를 따라 이격된 위치에서 상기 캐패시터 접속 라인과 전기적으로 접속되는 장치.
제 6 항에 있어서,

상기 캐패시터 접속 라인(37)도 상기 제 2 기판의 반대편 모서리에 인접한 상기 제 1 기판(10) 상에서 연장하고 상기 어레이의 반대 측면에서 상기 다수의 캐패시터 접속 행 부분(36)을 함께 접속시키고, 상기 공통 전극은 상기 제 2 기판의 맞은편 모서리를 따라 이격된 위치에 상기 캐패시터 접속 라인에 접속되는 장치.
제 6 항 또는 제 7 항에 있어서,

상기 공통 전극은 상기 제 1 및 제 2 기판 사이에서 연장하는 교락(bridging) 접속부(100)를 통해 상기 캐패시터 접속 라인(37)에 접속되고 상기 제 2 기판의 상기 모서리의 길이의 실질적인 부분을 따라 배열되는 장치.
제 8 항에 있어서,

상기 교락 접속부는 상기 제 2 기판의 상기 모서리에 인접한 상기 두 개의 기판 사이에 배치되는 도전성 물질을 포함하는 장치.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,

상기 공통 전극은 상기 제 2 기판의 모서리에 인접한 상기 두 개의 기판 사이에 배치된 도전성 물질을 포함하는 적어도 하나의 교락 접속부를 통해 상기 제 1 기판 상의 상기 적어도 하나의 도전성 라인(96)에 접속되는 장치.
제 10 항에 있어서,

상기 공통 전극은 상기 제 2 기판의 코너에 인접하여 배열된 다수의 교락 접속부를 통해 상기 적어도 하나의 도전성 라인에 접속되는 장치.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,

상기 공통 전극(26)에 인접하고 또한 그와 전기적으로 접촉하는 금속 블랙 마스크 층(31)이 상기 제 2 기판 내에 탑재되는 장치.
제 1 항 내지 제 12 항 중 어느 한 항에 있어서,

상기 전자-광학 물질은 액정 물질을 포함하는 장치.