JP2006509231A - アクティブ・マトリックス表示装置 - Google Patents

Abstract

表示ピクセル（８）のアレイを備え、第１の基板（１０）上に積載された、ピクセル電極（１６）および関連するスイッチ（２２）と、アドレス線（１８、２０）と、第２の基板（１２）上に積載された共通電極（２６）と、第１の基板（１０）上に積載された駆動回路（４０、８０）とを含み、この駆動回路が共通電極（２６）に駆動電圧を供給する少なくとも１本の導線（９６）を有し、そこに共通電極（２６）が接続される（９２）、アクティブ・マトリックス表示装置、特にＡＭＬＣＤにおいて、第２の基板上の共通電極（２６）を利用して、第１の基板（１０）上に積載された１本の導線（９６）と、少なくとも１つの他の回路素子（３７）との間の電気接続も実現される。共通電極をこのように使用することで、第１の基板上で形成される接続部の抵抗のために生じる問題を回避する助けとなる。蓄積容量線（３７、３６）への接続は、特に利点となり得る。共通電極（２６）は、２つの基板間の間隙全体にわたって延びる接点材料（９２、１００）を介して、第１の基板上の回路素子に接続することができる。

Description

本発明は、第１および第２の基板と、第１の基板と第２の基板の間に配設された電気光学材料と、表示ピクセル・アレイであって、第１の基板上に、アドレス導体の組とともに積載された画素電極および関連するスイッチと第２の基板上に積載された共通電極とを含み、各画素電極が、共通電極のその上を覆う部分およびそれらの間の電気光学材料とともに１ピクセルを画定する表示ピクセル・アレイと、アドレス導体の組に接続され、ピクセル・アレイに駆動信号を印加する駆動手段とを備える、アクティブ・マトリックス表示装置に関する。

この形態の一般的表示装置に、ＡＭＬＣＤ（アクティブ・マトリックス液晶表示装置）がある。そのような装置の典型的な例が米国特許第５１３０８２９号に記載されており、その内容は、参照資料として本明細書に組み込まれる。この装置には、行および列に配置された表示ピクセル・アレイが設けられており、各ピクセルは、画素電極とすべてのピクセルに共通の対向電極の一部との間にはさまれたＬＣ材料と、関連する薄膜トランジスタ（ＴＦＴ）とで形成された画素を構成する電気光学セルを含む。

このタイプの表示装置は、一般に、例えばモニタ、テレビ、ラップトップ・コンピュータ、ＰＤＡ、および携帯電話に用いられる。

ピクセルのＴＦＴは、典型的には、装置の一方の、通常はガラス製の基板上に、画素電極とアドレス導体の組とともに、周知の薄膜加工技術、典型的には、例えばＣＶＤ技術およびフォトリソグラフィ技術を用いて、様々な導体層、絶縁層、および半導体層を堆積させるとともにパターニングする技術を用いて形成された非晶質シリコン（ａ−Ｓｉ）型ＴＦＴ、または多結晶もしくは微結晶シリコン型ＴＦＴを含む。ａ−Ｓｉ ＴＦＴを使用した装置の場合、通常、駆動回路、例えば行アドレス導体の組に選択（走査）信号を供給する行ドライバ回路が、１つまたは複数のシリコンＩＣの形で設けられている。これらＩＣは、表示装置基板とは別のＰＣＢ上に設けて、例えば、フォイル・コネクタを用いて、各ＩＣの出力をそれぞれのアドレス導体に接続することができる。ドライバＩＣを、アドレス導体に接続された可撓性フォイル上に装着することも周知である。これによってコストが削減され得るが、それでもやはり、低抵抗の電源線およびＩＣ間での低抵抗の相互接続を実現するのに、ＰＣＢが通常利用されている。それとは違って、ドライバＩＣを、ピクセル・アレイの１つまたは複数の縁部に沿って、例えばＣＯＧ（チップ・オン・グラス）技術を用いて、装置の一方の基板上に直接装着することもできる。ピクセルに多結晶または微結晶シリコンＴＦＴを用いると、ドライバ回路を薄膜回路素子から形成し、かつこれらの素子を、共通の堆積層から、ピクセル・アレイのＴＦＴおよび他の構成要素と同時に製造して、アクティブ・マトリックス回路を積載している装置の基板上の１つまたは複数の縁部で集積することができるので好都合である。しかし、ドライバ回路を装置の基板上に設ける、後者２つの手法では、ＰＣＢ上に形成する場合に比べて、ガラス基板上での接続抵抗が高くなるため、いくつかの問題が生じる場合がある。これらの問題は、比較的大面積、例えば対角２０インチ以上のＡＭＬＣＤでは、特に顕著になり得る。ピクセル・アレイ内の特定の構成要素に供給される電圧は、明確に規定され、かつ安定している必要があり、そうでなければ生成される画質が劣化する恐れがある。接続抵抗は、特により大きな電流を搬送する線では、そのような電圧に影響を与える場合があり、表示画像に目に見えるアーチファクトを生じる恐れがある。例えば、垂直方向のクロストーク効果、またはより長い範囲におよぶ不均質性の問題、例えばピクセル内のアドレシングされたＴＦＴへのゲート電圧の変動の結果、画像にフリッカが生じるという問題が起こり得る。また、アレイ全体にわたる基準電圧レベルの変動によって、表示画像の上から下にかけて明暗のバンディング効果が生じる場合がある。

このようにして重大な影響を受ける結果、望ましくない表示上のアーチファクトを生じ得る１つの特定のフィーチャに、ピクセル蓄積容量線への接続がある。一般に画素の両端間で所望の電圧を維持する助けとなるように、蓄積コンデンサがＡＭＬＣＤのピクセル内で用いられ、したがって、その表示出力は、アドレシングされてから次のアドレシングが行われるまでの期間で、一般に１フレーム期間に相当することになる。ピクセルの蓄積コンデンサは、その一方の側で、ＴＦＴドレインと画素電極との間のノードに接続され、その他方の側で、（先行あるいは後続の）隣接するピクセル行に関連する行アドレス導体（ゲート線）とすることができる基準電位に接続されるか、あるいは、行方向に延びて同一の行内のすべてのピクセルによって共用される、補助導体に接続される。これらの補助導体は、互いに相互接続されて容量線を構成する。この容量線の接続部に、例えば５から１０オーム程度の低い抵抗を導入するだけでも、画像に識別可能なアーチファクトが生じる場合がある。ガラス基板上に形成される電気接続部は、典型的には最高１００オームまでの抵抗を生じることもあり、したがって許容できないものである。

本発明によれば、第１および第２の基板と、第１の基板と第２の基板の間に配設された電気光学材料と、表示ピクセル・アレイであって、第１の基板上に、アドレス線の組とともに積載された画素電極および関連するスイッチと、第２の基板上に積載された共通電極とを含み、各画素電極が、共通電極のその上を覆う部分とそれらの間の電気光学材料とともに１ピクセルを画定する表示ピクセル・アレイと、アドレス導体の組に接続され、ピクセル・アレイに駆動信号を印加する駆動手段とを備える、アクティブ・マトリックス表示装置であって、駆動手段が、第１の基板上に積載され、かつ導線を含む駆動回路を含み、第２の基板上の共通電極が、第１の基板上の、共通電極に駆動電圧を供給する少なくとも１本の導線に電気的に接続され、第２の基板上の共通電極を利用して、第１の基板上に積載された１本の導線と、少なくとも１つの他の回路素子との間の電気接続が実現される、アクティブ・マトリックス表示装置が提供される。

駆動回路は、第１の基板上のピクセル・アレイ領域の外側の周縁部領域で装着される１つまたは複数のＩＣの形とすることができ、または、第１の基板上の、やはり周縁部領域で集積される薄膜回路を含むこともでき、この薄膜回路は、ピクセルに関連するアクティブ・マトリックス回路と同時に、共通の堆積薄膜層から周知の方法で製造することができる。他の代替形態として、駆動回路は、第１の基板に取り付けられるとともに、その基板によって支持されるフォイル・コネクタ上に装着された１つまたは複数のＩＣを含むこともでき、その導電トラックまたは導線は、基板上に直接積載された回路に接続される。このようにすると、欠陥のあるＩＣを交換することが可能になるので有利である。

このようにして、電気接続に共通電極を利用することは、上述の接続抵抗の問題を回避するのに有益である。共通電極は、通常ＩＴＯ等の透明導電材料を含み、比較的低いシート抵抗を有する。ＩＴＯ層が金属黒色マスク・グリッドを背面に有するとともにそれと電気的に接触している場合、典型的には、シート抵抗はわずか数オーム程度の低さとなる。このようなグリッドは、ほとんどのＡＭＬＣＤ内の共通電極基板上に存在するものであり、その主な機能は、個々の画素の周りで光不透過境界を設けて、光学的クロストークを防止するだけでなく、場合によっては、光からピクセルＴＦＴを遮蔽するものでもある。

ＡＭＬＣＤでは、一方の基板上の共通電極は、通常、例えば銀ペーストによって形成されるとともに、表示領域の外側、例えば一方の基板の縁部で、それら２つの基板間の間隙をブリッジする１つまたは複数の接続部、いわゆるトランスファ接点によって他方の基板上の電圧バイアス源に接続されている。本発明の好ましい実施形態では、第２の基板上の共通電極と、第１の基板上の導線との間の電気接続、ならびに共通電極と、第１の基板上の他の回路素子に関連する第１の基板上の電気接触領域との間の電気接続は、同様にして、すなわち、それら２つの基板間の間隙をブリッジする銀ペースト等の導電材料を用いて実現される。好ましくは、２つの基板間のブリッジ接続部が複数、間隔を置いて設けられ、例えば、第２の基板の両縁部に沿って配置される。

ある特定の実施形態では、他の回路素子は、蓄積容量線を含み、この場合では、各ピクセル行の、個々の蓄積容量行線部分を互いに接続する容量接続線が、第１の基板上のアレイの一方の側で、例えば第２の基板の縁部に隣接して、またはアレイの両側のそれぞれで設けられ、この接続線によって、ブリッジ接続部の接触領域が設けられることになる。共通電極を介して相互接続を行うこの機構は、同等の電圧レベルを必要とするアクティブ・プレート上の他の回路素子に電圧を供給するのにも有利に用いることができる。

ＡＭＬＣＤを具体的に取り上げたが、この装置は、液晶材料ではなく、例えば電気泳動材料やエレクトロクロミック材料等の電気光学材料を使用することもできる。

次に、本発明によるアクティブ・マトリックスの表示装置、具体的にはＡＭＬＣＤの実施形態を、添付の概略図面を参照して、例示によって説明する。

図面は単に概略的なものであって、原寸に比例して描かれてはいないことを理解されたい。図面を通して、同じまたは類似の部品は同じ参照番号で示す。

図１を参照すると、このＡＭＬＣＤは、表示ピクセル８のマトリックス・アレイを備える、一般的な従来構造のものであり、間隔を置いて配置された、典型的にはガラス製の第１の基板１０と第２の基板１２とを含み、それらの間には液晶材料層１４が配設されている。その構造の比較的小さい部分だけを図に示している。一般にアクティブ・プレートと呼ばれる基板１０は、行アドレス導体１８の組と列アドレス導体２０の組とが交差するそれぞれの交点に隣接して配置された、個々の画素電極１６の行アレイと列アレイとを積載している。この図では、列アドレス導体２０だけが見えている。各画素電極１６は、非晶質シリコン型または多結晶シリコン型ＦＥＴを含むＴＦＴ（薄膜トランジスタ）２２の形をとる、それぞれのスイッチング・デバイス（図１に示さず）に接続されている。電極１６と、アドレス導体１８、２０と、ＴＦＴ２２とを基板１０上に備えるこのアクティブ・マトリックス回路は、ＬＣ（液晶）配向層２４で覆われている。

一般にパッシブ・プレートと呼ばれる他方の基板１２は、ＩＴＯ等の透明導電材料製の、連続する共通電極すなわち対向電極２６を積載しており、この電極は、画素電極１６のアレイと同一の広がりを有し（ｃｏ−ｅｘｔｅｎｓｉｖｅ）、ＬＣ配向層２８によって液晶層１４から分離されている。共通電極２６は、電極１６のアレイのそれぞれの電極１６と位置合わせされた赤、緑、および青色フィルタ素子３０のアレイと、それらの間の部分に延びるとともに個々の色フィルタ素子３０を分離する、グリッドの形の光不透過黒色マスク層３１とを含む構造体の上を周知の様式で覆っている。

各画素電極１６は、共通電極２６のそれぞれの上を覆う部分、それぞれの色フィルタ素子３０およびそれらの間のＬＣ材料とともに１画素を画定しており、これとその関連するＴＦＴ２２とで、表示ピクセル８を構成している。

２つの基板１０と１２とは、スペーサ素子（図示せず）によって所望の分離間隔で維持されるとともに、ピクセル・アレイの周縁部周りで、シール３２によって互いに封止されて、ＬＣ材料が閉じ込められており（ｃｏｎｔａｉｎ）、このシールもやはり、ピクセル・アレイの境界を画定している。

次に図２を参照すると、前記の表示装置と同等の回路が示され、各画素電極１６が、その関連するＴＦＴ２２のドレインに接続されている。同じ行にあるピクセル８すべてのＴＦＴ２２のゲートは、それぞれの行アドレス導体１８に接続されている。同じ列にあるピクセル８すべてのＴＦＴ２２のソースは、それぞれの列アドレス導体２０に接続されている。各表示ピクセル８はさらに、周知の様式で、一方の側でその表示画素の画素電極１６とＴＦＴ２２との間のノードに接続され、他方の側で、行方向に延びる補助行導体の形で設けられた、同じ行のすべてのピクセルによって共用される容量線３６に接続されている、蓄積コンデンサ３５を含む。すべてのピクセル行に関連する各容量行線３６の両端は、ピクセル・アレイ領域の外側で、アレイの両側に沿って延びる容量接続線３７によって互いに接続されている。この装置の動作に際しては、適切な基準電位源がこれらの線に接続されて、各蓄積コンデンサに所望の動作電圧バイアスが供給されることになる。

この装置は、一般的な従来の方式で動作する。簡単に述べると、行アドレス導体１８および列アドレス導体２０の各組が、それらの端部で行ドライバ回路４０および列ドライバ回路４２に、それぞれ接続される。ピクセル・アレイは、例えばデジタル・シフト・レジスタ回路を含む行ドライバ回路４０によって、一時に１行ごとに駆動され、その結果行アドレス導体１８が選択（ゲーティング）パルス信号で順次走査されて、それぞれの行アドレシング期間内で、各行のピクセル８のＴＦＴ２２が順にオンになる。列ドライバ回路４２は、各ピクセル行向けのデータ（ビデオ）信号を、列アドレス導体２０に適宜、行選択信号と同期して順に供給し、それによって、各行内の画素は、印加されたデータ信号のレベルに従って駆動することになる。１回のアドレシングで１つの行を使用することで、アドレシングされた行にあるすべてのＴＦＴ２２は、関連する行導体１８上の選択信号によって、その信号が継続する時間に相当する期間、すなわち、データ信号が列導体２０から転送されて、画素電極１６およびそれらに関連する蓄積コンデンサ３５が充電される間、スイッチがオンになるようになる。選択信号が終了すると、ピクセル行の各ＴＦＴはオフになって、各画素が列導体２０から絶縁され、その結果、印加された電荷は、それらピクセルが次にアドレシングされるまで、画素および蓄積コンデンサ内に確実に蓄積されることになる。１フレーム期間で、このようにしてすべてのピクセル行が順にアドレシングされて、完全な表示画像が生成され、また、後続のフレーム期間でも同様にして繰り返しアドレシングが行われる。各画素は、その画素の透過特性を決定する、印加されたデータ信号に従って、画素を透過する光を変調する働きをする。この装置は、透過モード、すなわち画素電極１６と共通電極２６とがすべて、透明導電材料で形成されている場合でも、反射モード、すなわち共通電極と画素電極のいずれかが光反射材料で形成されている場合でも、動作可能である。

行ドライバ回路４０の時限動作（ｔｉｍｅｄ ｏｐｅｒａｔｉｏｎ）は、タイミング／制御回路４４によって制御され、この制御回路はまた、列ドライバ回路４２の動作タイミングを制御する働きも有する。列ドライバ回路４２は、従来のどんな種類のものでもよく、アナログ式のものでもデジタル式のものでもよい。例えば前者の場合、列ドライバ回路は、１つまたは複数のシフト・レジスタ回路／サンプル・アンド・ホールド回路を含み、タイミング／制御回路４４を用いて、行走査と同期して、そこにビデオ信号およびタイミング・パルスを供給することで、適切な直並列変換が行われる。

この装置の動作中、共通電極２６および容量接続線３７は、例えば接地されて、一定の基準電位に保持される。あるいは、周知の駆動方式によれば、列ドライバ回路４２から必要なデータ信号電圧範囲を低減させるために、電極２６上での電圧を変調させることもでき、容量接続線３７の電圧も同様にして変化させることができる。この場合、行アドレス導体１８に印加される波形は、非選択、すなわちゲート・オフ・レベルでも同様に相当量だけ変調されるように改変され、その結果、ピクセルのアドレシングされるＴＦＴ２２が、選択から次の選択までの合間で、確実に完全にオフに保たれて、望ましくない容量結合の影響が回避されることになる。

以上からわかるように、この装置の概括的な構造上および動作上の態様は、周知の慣行にならうものであり、したがって、詳細には記述されていないことを理解されたい。これらの点に関するさらなる詳細については、例えば米国特許第５１３０８２９号から得られる。

図３に、行ドライバ回路４０と列ドライバ回路４２とが設けられる周知の方式を示す。ここでは、これらの各回路は、それぞれのフォイル・コネクタ８２上に装着された個々のシリコンＩＣ、すなわちチップ８０、９０の組を備え、このフォイル・コネクタ８２は、チップ出力のそれぞれと接触する導電トラックを積載する可撓性フィルムを含む。基板１２は、基板１０よりも物理的に小さく、基板１０の周縁領域が露出するように基板１０に装着されている。各フォイル・コネクタ８２は、その一方の側で、基板１０のそれらの縁部領域に結合され、ここで各トラックが、アドレス導体１８、２０のそれぞれの延長部と電気的に接続されることになり、また、その他方の側で、行ドライバ・チップ８０の組用のＰＣＢ（プリント回路板）８４と、列ドライバ・チップ９０の組用のＰＣＢ８６とにそれぞれ結合されている。ＰＣＢ８４および８６はそれぞれ、各チップの組に関連する、電力レール等の、その中を電流が流れる際に電圧が降下するのを回避するために低抵抗であることが必要な電圧分配用の低抵抗導線と、タイミング信号線とを積載している。基板１０から、第２の基板１２上に積載されている共通電極２６への電気接続は、図１の９２で示すように、シール線の外側で、２つの基板間に延びるとともに、基板１２の縁部に隣接する、１つまたは複数のトランスファ接点によって実現される。図３の構成では、２つのトランスファ接点９２が、基板１２の隅部に隣接して設けられている。トランスファ接点は、典型的には、基板１２上で共通電極の延長部と接触し、基板１０上で共通電極向けの基準電位を搬送する導電トラックと接触する、銀ペースト材料を含む。この種の構成の欠点は、実装するのにコストが高くなり得ることである。さらに、周縁にフォイル・コネクタとＰＣＢとを使用することを考えると、特にコンパクトな表示装置を製造するのには適していない。

代替の周知の構成では、行ドライバ回路を構成するチップ８０は、それとは違って、例えば、ＣＯＧ技術を利用して基板１０の縁部領域上に直接装着され、基板１０上に形成された導電トラックを用いてＰＣＢ８４の相互接続機能が実現されるので、それによってＰＣＢそのものが不要となる。列ドライバ回路を構成するチップ９０も同様にして基板１０の縁部上に装着することができる。

図４に、本発明によるＡＭＬＣＤの実施形態の平面概略図を示す。この特定の例では、表示ピクセルに非晶質シリコン型ＴＦＴが用いられ、かつ、行ドライバ回路４０および列ドライバ回路４２のそれぞれが、互いに間隔を置いて一列に配置された複数のチップ（ＩＣ）８０、９０を備えている。チップ８０および９０は、基板１０のそれぞれの縁部領域上の、ピクセル・アレイ領域およびシール線の外側で、ピクセル・アレイのそれぞれの隣接する側に沿って装着されている。それらのチップは、例えばＣＯＧ等の適切な周知の任意の技術を用いて基板上に装着されており、チップの個々の出力端子は、周知の方式で、行アドレス導体１８の組および列アドレス導体２０の組のそれぞれの延長部（図示せず）に電気的に接触している。それらのチップを相互接続する電気導線が、基板１０の表面上で、その縁部領域に沿って延びて形成され、これが、電力およびタイミング信号を供給し、列ドライバ・チップ９０にはビデオ・データ信号を供給するのに、上述の周知の構成におけるＰＣＢのトラックと同じ汎用機能を果たす。分かりやすくするために、図４では、そのようなトラックが１本だけ、９５で示されている。このトラック９５は、行ドライバ・チップ８０の列に沿って延びている。トランスファ接点９２が基板１２の各隅部に隣接して設けられ、それによって、その四隅のそれぞれで、共通電極２６が、やはり基板１０に積載されている駆動電圧供給トラック９６に接続されることになり、各トランスファ接点９２は、そのような供給トラックのそれぞれの接触領域の上を覆うとともに、それらと電気的に接触している。

また、トランスファ接点９２と同様に、基板１２の縁部で２つの基板１０と１２との間に延びる、追加のブリッジ接続部１００が、基板１２の両縁部に沿って間隔を置いて配置されており、ここに示す例では、３つの追加の接点１００の組（ｓｅｒｉｅｓ）が、基板１２の両縁部のそれぞれの側で設けられているが、このような接点の数は、変えることができる。これらのブリッジ接続部１００は、トランスファ接点９２と同様に、例えば銀ペーストで形成され、基板１０と１２の間の接続点を画定する。それらの接続部は、基板１２で、共通電極２６、または外側に突き出したその延長部に接触し、基板１０で、容量接続線３７の一部分の上を覆うとともに、それと電気的に接触するように配置されており、この容量接続線３７は、このために、基板１２の両縁部に平行してそのほぼ真下で、基板１０のそれぞれの縁部領域に沿って延びて配置されている。例示の実施形態では、アレイの各側上にあるトランスファ接点９２に駆動電圧を供給する容量接続線３７およびトラック９６は、同じ導電トラックを用いて構成されている。トラック９６／３７は、フォイル・コネクタ８２を介して、共通電極駆動電圧生成回路を積載した列ドライバＰＣＢ８６’に接続されている。例えば電源、ビデオ信号等を供給する外部の回路への接続は、１０２で示すように、ＰＣＢ８６’から行われる。

このように、共通電極２６を利用して、アレイの画素の第２電極として働くその通常の機能に加えて、基板１０上のアクティブ・マトリックス回路の素子への供給機能、この場合では、容量線３６に必要な電位を供給するとともに、基板１０上に設けられた接続線３７を補完する機能をも実現している。これによって、使用中に線３７の性質およびそれらの固有抵抗のために生じ得る問題が回避される。ガラス上の薄膜導電材料から形成されているので、これらの線は、例えば、ＰＣＢ上の相対的にはるかに厚い導電トラックに比べて、必然的に低い導電率を有することになる。前述のように、高品質の表示画像を生成するには、蓄積コンデンサ３５の基準電位が明確に規定され、かつ安定していることが特に重要である。容量線に、例えば５オーム程度の低い抵抗を導入するだけでも、極めて識別可能な望ましくない表示上のアーチファクトが生じる場合があり、また、ガラス基板１０上での接続は、容易に最高１００オームまでの接続抵抗を生じ得る。共通電極２６は、共通電極２６のＩＴＯ材料に直接電気接触している、金属黒色マスク層３１が用いられる場合には、典型的には有効な低シート抵抗、例えばほんの数オーム程度のシート抵抗を有する。共通電極２６がトランスファ接点９２を介して電圧バイアス源に接続され、複数の追加のブリッジ接続部１００が存在するので、基板１０上の蓄積容量線３６に必要な電圧バイアスを供給する低抵抗経路が可能となる。

共通電極２６のシート抵抗と、蓄積容量線２６への接続抵抗とを最小限に抑えるのを助けるには、黒色マスク層３１は、好ましくは、アルミニウム、銅または銀の合金等の低抵抗合金で製造される。

容量線間の低抵抗相互接続を実現する上述と同じ原理は、共通電極と同等のバイアス電位が必要とされる、基板１０上の回路の他の構成要素にも用いることができる。例えば、このような追加の相互接続部を用いて、列ドライバ回路の基準電圧レベルを設定することができ、または、行ドライバ回路４０によって各行アドレス導体１８’に印加される波形を適切な対応レベルにすることもできる。

共通電極２６をこのように利用することで、図３の８４で示す、行ドライバ回路に関連する別置のＰＣＢを設ける必要がなくなる。また、この技術によって、図４の８６’で示すように、簡略化された、物理的により小型の、列ドライバ回路に関連するＰＣＢが実現される。ここでも共通電極２６を利用して、これまではＰＣＢの導電トラックを用いて実施されてきた特定の接続機能が実行される。これは、接点１００と同様の、さらに追加のブリッジ接続部１００’の組を、この目的で基板１２の上側縁部に沿って、基板１０と１２との間で用いることで実現される。

追加のブリッジ接続部１００および１００’は、好都合には、そのようなトランスファ接点を形成する適切な周知の任意の技術、例えば米国特許第５６２５４７６号に記載の技術を用いて、同様に、しかも、トランスファ接点９２を形成するのと同時に形成することができる。前記特許の内容を参照資料として本明細書に組み込む。

ドライバ回路ＩＣは、必ずしも基板１０の表面上に直接装着される必要はないことが想定される。代替形態として、ドライバＩＣ、例えばチップ８０は、基板１０の周縁領域で、その基板上に積載されるとともにその基板によって支持されるフォイル上にそれぞれ装着することもでき、そのフォイルの導電トラックは、基板上の回路に接続される。これによって、万一欠陥が生じた場合にも、そのＩＣを簡単に取り替えることができるようになる。

上述の実施形態では、ドライバ回路にシリコンＩＣが用いられているが、ピクセル８に多結晶または微結晶シリコンＴＦＴが用いられている場合には、これらの回路は、それとは違って、ＴＦＴ、コンデンサ、および相互接続部を含む薄膜構成要素回路を用いて、基板１０上に完全に集積することもできる。周知のように、行および／または列ドライバ回路は、アクティブ・マトリックス回路を製造するのに用いられるのと同様の薄膜技術を用いて容易に製造することができる。共通の堆積薄膜層から、アクティブ・マトリックス回路と同時に、ドライバ回路を製造することで、大幅なコスト削減が実現されることになる。

本発明の開示を読めば、当業者には他の変更形態は明らかであろう。そのような変更形態には、アクティブ・マトリックス表示装置およびその構成部品の分野で既に周知の他の特徴も含まれ、それらを本明細書で記載した特徴の代わりに、またはそれに加えて使用することもできる。

本発明によるＡＭＬＣＤの実施形態の極めて簡略化した部分断面図である。 図１のＡＭＬＣＤと同等の電気回路を示す図である。 特定の構成要素の周知の構成を示す、ＡＭＬＣＤの一例の平面図である。 装置の特定の特徴および構成要素を示す、図１のＡＭＬＣＤの実施形態の平面図である。

Claims (13)

1. 第１および第２の基板と、前記第１の基板と第２の基板の間に配設された電気光学材料と、表示ピクセル・アレイであって、前記第１の基板上に、アドレス線の組とともに積載された画素電極および関連するスイッチと、前記第２の基板上に積載された共通電極とを含み、各画素電極が、前記共通電極のその上を覆う部分およびそれらの間の前記電気光学材料とともに１ピクセルを画定する表示ピクセル・アレイと、前記アドレス導体の組に接続され、前記ピクセル・アレイに駆動信号を印加する駆動手段とを備える、アクティブ・マトリックス表示装置であって、前記駆動手段が、前記第１の基板上に積載されかつ導線を含む駆動回路を含み、前記第２の基板上の前記共通電極が、前記第１の基板上の、前記共通電極に駆動電圧を供給する少なくとも１本の導線に電気的に接続され、前記第２の基板上の前記共通電極を利用して、前記第１の基板上に積載された前記１本の導線と、少なくとも１つの他の回路素子との間の電気接続が実現される、アクティブ・マトリックス表示装置。
2. 前記駆動回路が、前記第１の基板上に装着された少なくとも１つの集積回路を含む、請求項１に記載の装置。
3. 前記駆動回路が、前記第１の基板上に集積された薄膜回路素子を含む、請求項１に記載の装置。
4. 前記共通電極が、前記第２の基板の縁部に隣接して、前記第１の基板と第２の基板の間に延びる、少なくとも１つの接続素子を介して、前記少なくとも１つの他の回路素子に接続される、請求項１から３のいずれか一項に記載の装置。
5. 前記表示ピクセルが、一方の側で、前記第１の基板上に積載された容量接続線に接続された蓄積コンデンサを含み、前記共通電極を利用して、前記１本の導線と前記容量接続線との間の電気接続が実現される、請求項１から４のいずれか一項に記載の装置。
6. 前記容量接続線が、前記第２の基板の一方の縁部に隣接して前記第１の基板上を延びるとともに、前記アレイの一方の側で複数の容量接続線の行部分を互いに接続し、各行部分が、ピクセルのそれぞれの行の前記蓄積コンデンサに接続され、前記共通電極が、前記第２の基板のその縁部に沿って間隔を置いた位置で、前記容量線と電気的に接続される、請求項５に記載の装置。
7. 前記容量接続線がまた、前記第２の基板の反対側の縁部に隣接して前記第１の基板上を延びるとともに、前記アレイの反対側で前記複数の容量接続部の行部分を互いに接続し、前記共通電極が、前記第２の基板の前記反対側の縁部に沿って間隔を置いた位置で、前記容量線と接続される、請求項６に記載の装置。
8. 前記共通電極が、前記第１の基板と第２の基板の間に延び、前記第２の基板の前記縁部の長さの実質的な部分に沿って配置されるブリッジ接続部を介して、前記容量接続線に接続される、請求項６または７に記載の装置。
9. 前記ブリッジ接続部が、前記第２の基板の前記縁部に隣接して前記２つの基板間に配設される導電材料を含む、請求項８に記載の装置。
10. 前記共通電極が、前記第２の基板の縁部に隣接して前記２つの基板間に配設される導電材料を含む、少なくとも１つのブリッジ接続部を介して、前記第１の基板上の前記少なくとも１本の導線に接続される、前記請求項のいずれか一項に記載の装置。
11. 前記共通電極が、前記第２の基板の各隅部に隣接して配置される複数のブリッジ接続部を介して、前記少なくとも１本の導線に接続される、請求項１０に記載の装置。
12. 前記第２の基板が、前記共通電極に隣接するとともに電気接触する、金属黒色マスク層を積載する、前記請求項のいずれか一項に記載の装置。
13. 前記電気光学材料が、液晶材料を含む、前記請求項のいずれか一項に記載の装置。

Images