KR100326880B1

KR100326880B1 - 액정표시소자

Info

Publication number: KR100326880B1
Application number: KR1019990040815A
Authority: KR
Inventors: 송병찬; 박광균
Original assignee: 구본준, 론 위라하디락사; 엘지.필립스 엘시디 주식회사
Priority date: 1999-09-21
Filing date: 1999-09-21
Publication date: 2002-03-13
Also published as: US6567064B1; KR20010028536A

Abstract

본 발명은 플리커를 방지하도록 구성된 액정표시소자에 관한 것이다.

본 발명의 액정표시소자는 상부기판 상에 형성된 공통전극과, 하부기판의 가장자리에 형성되는 다수의 은도트들과, 다수의 은도트들에 공통전압을 공급하기 위한 공통전압 발생부와, 대향하는 두 개의 은도트들 사이에 전기적으로 접속되며 저항값이 각각 다르게 설정되는 다수의 링크패턴과, 링크패턴들 사이에 접속됨과 아울러 공통전극에 각각 접속되어 서로 다른 전압레벨을 가지는 공통전압을 공통전극에 공급하기 위한 다수의 링크포인터들을 구비한다.

이에따라, 본 발명의 액정표시소자는 플리커를 방지하여 화질을 향상시키게 된다.

Description

액정표시소자{Liquid Crystal Display Device}

본 발명은 액정표시소자에 관한 것으로, 특히 플리커를 제거하도록 구성된 액정표시소자에 관한 것이다.

통상적으로, 액정표시소자(Liquid Crystal Display Device; 이하 'LCD'라 한다)는 액정패널과 이 액정패널을 구동하기 위한 구동회로부로 구성된다. 액정패널의 하부기판에는 액정셀들에 공급되는 신호를 각각 절환하기 위한 스위치소자로써 박막트랜지스터(이하, 'TFT'라 한다)가 구성되어 있다. TFT의 게이트단자는 게이트라인에 접속되며, 소스단자는 게이트라인과 직교되는 데이터라인에 접속된다. 또한, TFT의 드레인단자는 화소전극에 접속되어 있다. 이 TFT와 화소전극이 형성되는 하부기판과, 공통전극과 컬러필터 및 블랙매트릭스 등이 형성된 상부기판 사이에는 액정이 주입된다. 액정셀은 TFT의 절환에 의해 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압이 공급될 때의 전계에 응답하여 유전이방성에 의해 광량을 조절하게 된다.게이트 구동회로는 스캐닝신호를 각각의 게이트라인에 순차적으로 인가하게 된다. 소스 구동회로는 영상신호를 데이터라인에 인가하게 된다. 스캐닝신호에 의해 턴-온된 TFT에 영상신호가 인가되면 영상신호는 소스단자, 드레인단자를 경유하여 화소전극으로 이동하게 된다.이하, 도 1 및 도 2를 결부하여 종래의 액정표시소자에 대하여 살펴보기로 한다.

도 1을 참조하면, 종래의 액정표시소자는 도시하지 않은 상부기판 상에 형성되어 공통전압(Vcom)이 인가되는 인듐틴옥사이드(Indium Tin Oxide : 이하, 'ITO'라 한다)막(20)과, 하부기판(10)상에 형성되어 ITO막(20)에 공통전압을 전달하는 Ag도트(12)와, Ag도트들(12) 사이에 스트라이프 형태로 형성된 도전패턴(14)을 구비한다.두 개의 Ag도트들(12)과 하나의 도전패턴(14)을 포함한 공통전압라인은 하부기판 상에 적어도 둘 이상 형성된다. Ag도트(12)는 구(Sphere)형상으로 형성되어 전도성을 가지게 되며, 하부기판(10)상의 A,B,C,D 지점에 위치하게 된다. A 지점과 C 지점의 Ag도트들(12)에는 공통전압 발생부(30)로부터 공통전압이 공급된다. 이러한 Ag도트들(12)은 상부전극에 형성된 ITO막에 전기적으로 접속된다. 따라서, Ag 도트들(12)에 공급된 공통전압은 상부기판의 ITO막(20)에 전달되어 액정을 구동하게 된다.

하부기판(10) 상의 C-D를 X축이라 할 때, X축에 인가되는 공통전압(Vcom)의 레벨은 도 2의 (a)와 같다. 하부기판(10) 상의 A-B를 Y축이라 할 때, Y축에 인가되는 공통전압(Vcom)의 레벨은 도 2의 (b)와 같다.도 2의 (a) 및 (b)에서 알 수 있는 바, 공통전압 발생부(30)에서 하부기판(10)의 X축 및 Y축에 인가되는 공통전압은 동일한 레벨을 가지게 된다. 이러한 공통전압이 ITO막(20)에 인가되면 X축과 Y축에서 ITO막(20)에 균일한 공통전압이 공급되어야 한다.X축과 Y축에서 두 개의 Ag도트들(12)을 연결하는 도전패턴(14)의 재료, 길이, 폭 및 두께 등과 같은 저항인자에 의해 도전패턴(14)이 일정한 저항값을 가지기 때문에 도 2와 같이 공통전압이 X축과 Y축에 공급될 때 공통전압의 감쇄가 발생한다. 이 때문에, ITO막(20)에는 X축과 Y축에서 균일한 공통전압이 공급되지 않고 B 지점과 D 지점으로 갈 수록 공통전압의 크기가 작아지게 된다.한편, 게이트 구동회로로부터 게이트라인에 공급되는 스캔신호와 소스 구동회로로부터 데이터라인에 공급되는 비디오 데이터전압은 게이트라인과 데이터라인의 배선저항과 기생용량에 의해 지연된다. 또한, TFT의 기생 용량값에 의해 액정셀에 공급되는 데이터전압이 변하게 된다.그 결과, 종래의 액정패널은 도전패턴(14)과 게이트라인 및 데이터라인의 배선저항과 용량값에 의한 신호지연과 TFT의 기생용량에 의해 X축과 Y축에서 액정셀에 충전되는 전하량이 달라지게 되므로 플리커(Flicker)가 발생하게 된다.또한, 액정패널 상의 서로 다른 위치에서 액정셀의 충방전특성을 고려하지 않았기 때문에 종래와 같이 동일한 전압레벨을 갖는 공통전압(Vcom)이 인가되면 액정패널 상의 서로 다른 위치에서 플리커의 크기가 달라지게 된다.

따라서, 본 발명의 목적은 플리커를 방지하도록 구성된 액정표시소자를 제공 하는데 있다.

도 1은 종래의 액정표시소자에서 공통전압이 전달되는 과정을 설명하기위해 도시한 도면.

도 2는 종래의 액정패널에 인가되는 공통전압의 파형을 도시한 도면.

도 3은 본 발명의 제1 실시예에 따른 액정표시소자를 도시한 도면.

도 4는 도 3의 A-B라인에서의 공통전압의 파형을 도시한 도면.

도 5는 본 발명에 따른 Y축 공통전압 발생부를 나타내는 회로도.

도 6은 도 3의 C-D라인에서의 공통전압의 파형을 도시한 도면.

도 7은 본 발명에 따른 X축 공통전압 발생부를 나타내는 회로도.

도 8은 본 발명의 제2 실시예에 따른 액정표시소자를 도시한 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 하부기판 12,42 : Ag도트

14 : 도전패턴 20,50 : 투명전극층

30 : 공통전압 발생부 40 : 상부기판

44 : 링크패턴 46 : 링크 포인터48 : ITO 패턴 60,62 : 전압 폴로우64 : 절환부 70 : 슬롯패턴

상기 목적을 달성하기 위하여, 본 발명의 액정표시소자는 상부기판 상에 형성된 공통전극과, 하부기판의 가장자리에 형성되는 다수의 은도트들과, 다수의 은도트들에 공통전압을 공급하기 위한 공통전압 발생부와, 대향하는 두 개의 은도트들 사이에 전기적으로 접속되며 저항값이 각각 다르게 설정되는 다수의 링크패턴과, 링크패턴들 사이에 접속됨과 아울러 공통전극에 각각 접속되어 서로 다른 전압레벨을 가지는 공통전압을 공통전극에 공급하기 위한 다수의 링크포인터들을 구비한다.

본 발명의 액정표시소자는 상부기판 상에 형성된 공통전극과, 하부기판의 가장자리에 형성되어 공통전극 각각에 전기적으로 접속된 다수의 은도트들과, 다수의 은도트들에 공통전압을 공급하기 위한 공통전압 발생부와, 대향하는 두 개의 은도트들 사이에서 소정 간격으로 이격되도록 상기 공통전극 상에 형성되는 다수의 슬롯패턴들을 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

도 3 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.

도 3을 참조하면, 본 발명의 액정표시소자는 Ag도트(42), 링크포인터(46) 및 링크패턴(44)이 형성된 하부기판(40)을 구비한다. 액정을 사이에 두고 상기 하부기판(40)과 대향하는 상부기판에는 ITO막(50)이 형성된다.Ag도트들(42)은 하부기판(40)의 가장자리에서 X축 방향과 Y축 방향의 끝단 즉, A, B, C, D 지점 각각에서 구형 형태로 형성된다. 이 Ag도트들(42)은 도시하지 않은 공통전압 발생부로부터 공급되는 공통전압(Vcom)을 자신과 전기적으로 접속된 링크패턴(44)에 전달하게 된다. 링크패턴들(44)과 링크 포인터들(46)은 전기적으로 접속되도록 교번적으로 직렬 배열된다. 링크패턴들(44) 각각은 링크 포인터들(46)에 서로 다른 전압이 공급될 수 있도록 저항값이 각각 다르게 설정된다. 링크포인터들(46) 각각은 ITO막(50)의 가장자리에서 신장되는 ITO 패턴(48)에 전기적으로 접속되어, 이 ITO 패턴(48)을 경유하여 ITO막(50)에 공통전압을 공급하게 된다.Ag도트들(42)에 인가된 공통전압은 링크패턴들(44)에 의해 전압강하되고, 이렇게 전압강하된 전압은 링크 포인터(46)를 경유하여 상부기판 상에 형성된 ITO막(50)에 인가된다. 여기서, 각 링크패턴(44)의 저항값이 각각 다르게 되어 있으므로, 링크포인터들(46)을 경유하여 ITO 막에 인가되는 공통전압은 X축 방향과 Y축 방향에서 그 전압레벨이 상이하게 된다. 그 결과, 액정패널 상의 X축과 Y축 방향에서 액정에 인가되는 공통전압의 전압레벨이 상이하게 나타난다.

액정패널의 Y축과 X축 각각에 공급되는 공통전압은 각각 도 4 및 도 5와 같다.

도 4는 액정패널의 Y축 방향에서의 공통전압 레벨이 도시되어 있다. Y축 방향 즉, A지점 및 B지점 사이에는 적어도 2개 이상의 링크패턴(44)과 링크포인터(46)가 전기적으로 직렬 접속되어 각 링크포인터(46) 상의 전압레벨은 링크패턴(44)의 저항값에 따라 달라지게 된다. A지점의 Ag도트(42)에 인가된 공통전압(1')은 아래로 전달될수록 링크패턴들(44)의 저항값에 의해 전압강하되어 전압레벨이 작아지게 된다. 이와 마찬가지로, B지점의 Ag도트(42)에 인가된 공통전압(3')은 위로 전달될수록 링크패턴들(44)의 저항값에 의해 전압강하되어 전압레벨이 작아지게 된다. 이를 위하여, Y축 방향의 A 지점과 B 지점에 각각 인가되는 공통전압이 위로 또는 아래로 전달될수록 점진적으로 전압강하되도록 링크패턴들(44) 각각의 저항값이 결정된다. Y축의 중간지점 즉, A지점과 B지점의 1/2 위치에서의 공통전압은 도 4에서 점선으로 나타낸 공통전압(Vcom)의 전위로 나타나게 된다.

도 5는 Y축 공통전압 발생부를 상세히 나타내는 회로도이다.도 5를 참고하면, Y축 공통전압 발생부는 공통전압공급원(VDD)과 기저전압원 사이에 접속된 분압저항들(R1,VR,R2)과, 가변저항(VR)의 양단 노드의 전압을 절환부(64)에 공급하기 위한 전압팔로우어(Voltage Follower)(60,62)를 구비한다. 제1 저항(R1)과 가변저항(VR)에 의해 분압된 전압은 제1 전압팔로우어(60)를 경유하여 절환부(64)의 제1 입력단자에 공급된다. 제2 저항(R2)과 가변저항(VR)에 의해 분압된 전압은 제2 전압팔로우어(62)를 경유하여 절환부(64)의 제2 입력단자에 공급된다. 절환부(64)는 매 수직동기신호(Vsync)마다 제1 및 제2 전압팔로우어(60,62)의 출력전압을 A 지점의 Ag도트(42)와 B 지점의 Ag도트(42)에 교번하여 공급하게 된다. 따라서, A 지점과 B 지점 각각에 인가되는 공통전압은 매 프레임마다 전압레벨이 도 4와 같이 변하게 되어 Y축에서의 전압강하를 보상하게 된다.

도 6은 액정패널의 X축 방향에서의 공통전압 레벨이 도시되어 있다. X축 방향 즉, C지점 및 D지점 사이에는 적어도 2개 이상의 링크패턴(44)과 링크포인터(46)가 전기적으로 직렬 접속되어 각 링크포인터(46) 상의 전압레벨은 링크패턴(44)의 저항값에 따라 달라지게 된다. C지점의 Ag도트(42)에 인가된 공통전압(7')은 우측으로 전달될수록 링크패턴들(44)의 저항값에 의해 전압강하되어 그 전압레벨이 점진적으로 작아지게 되며, D지점의 Ag도트(42)에 인가된 공통전압(5')은 좌측으로 전달될 수록 링크패턴들(44)의 저항값에 의해 전압강하되어 그 전압레벨이 점진적으로 작아지게 된다. 이를 위하여, X축 방향의 C 지점과 D 지점에 각각 인가되는 공통전압이 우측 또는 좌측으로 전달될수록 점진적으로 전압강하되도록 링크패턴들(44) 각각의 저항값이 결정된다. X축의 중간지점 즉, C지점과 D지점의 1/2 위치에서의 공통전압은 도 6에서 점선으로 나타낸 공통전압(Vcom)의 전위로 나타나게 된다.도 7은 X축 공통전압 발생부를 상세히 나타내는 회로도이다.도 7을 참고하면, X축 공통전압 발생부는 도 5에 도시된 그 것과 실질적으로 동일한 구성을 가진다. X축 공통전압 발생부에 있어서, 절환부(64)는 매 수직동기신호(Vsync)마다 제1 및 제2 전압팔로우어(60,62)의 출력전압을 C 지점의 Ag도트(42)와 D 지점의 Ag도트(42)에 교번하여 공급하게 된다. 따라서, C 지점과 D 지점 각각에 인가되는 공통전압은 매 프레임마다 전압레벨이 도 6과 같이 변하게 되어 X축에서의 전압강하를 보상하게 된다.도 8을 참조하면, 본 발명의 제2 실시예에 따른 액정표시소자는 하부기판(40) 상에 구형으로 형성되어 공통전압(Vcom)을 전달하는 Ag도트(42)와, X축 방향과 Y축 방향에서 소정 간격으로 이격되도록 ITO막(50) 상에 형성되는 다수의 'T'자형 슬롯패턴들(Slot Pattern)(60)을 구비한다. Ag도트들(42)은 Y축 방향(A와 B 사이), X축 방향(C와 D 사이)의 양끝단에서 상부기판 상에 형성된 ITO막(50)에 전기적으로 접속된다. ITO막(50)에 형성된 슬롯패턴들(60)은 Ag도트들(42) 사이에서 전달되는 공통전압에 대하여 저항 역할을 하게 된다. 즉, 슬롯패턴들(60)은 도 3에 도시된 링크패턴(44)과 실질적으로 동일한 기능을 가지게 된다. 이러한 슬롯패턴들(60)은 ITO막(50) 상에 형성되기 때문에 도 3에 도시된 링크(44)와 링크패턴(46)의 구조에 비하여 제조공정이 단순하여 별도의 공정이 추가되지 않고 공정수율이 높게 된다.

상술한 바와 같이 본 발명의 실시예들에 따른 액정표시소자는 액정패널상의 각 지점에 전압강하에 대응하는 공통전압을 인가하여 플리커를 방지하게 되어 화질을 향상시키게 된다.

상술한 바와같이, 본 발명의 액정표시소자는 플리커를 방지하여 화질을 향상시킬수 있는 장점이 있다.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

상부기판 상에 형성된 공통전극과,

하부기판의 가장자리에 형성되는 다수의 은도트들과,

상기 다수의 은도트들에 공통전압을 공급하기 위한 공통전압 발생부와,

대향하는 두 개의 은도트들 사이에 전기적으로 접속되며 저항값이 각각 다르게 설정되는 다수의 링크패턴과,

상기 링크패턴들 사이에 접속됨과 아울러 상기 공통전극에 각각 접속되어 상기 링크패턴에 의해 전압강하된 공통전압을 상기 공통전극에 공급하기 위한 다수의 링크포인터들을 구비하는 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 링크포인터와 공통전극에 공통으로 접속되어 상기 링크포인터로부터의 전압을 상기 공통전극에 전달하기 위한 다수의 투명전극패턴이 형성된 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서,

상기 링크포인터와 상기 링크패턴은 상기 하부기판에 형성된 것을 특징으로 하는 액정표시소자.
상부기판 상에 형성된 공통전극과,

하부기판의 가장자리에 형성되어 상기 공통전극 각각에 전기적으로 접속된 다수의 은도트들과,

상기 다수의 은도트들에 공통전압을 공급하기 위한 공통전압 발생부와,

대향하는 두 개의 상기 은도트들 사이에서 소정 간격으로 이격되도록 상기 공통전극 상에 형성되는 다수의 슬롯패턴들을 구비하는 것을 특징으로 하는 액정표시소자.
제 1 항 또는 제 4 항에 있어서,

상기 공통전압 발생부는 상기 대향하는 두 개의 은도트들에 서로 다른 공통전압을 매 프레임마다 교번적으로 공급하는 것을 특징으로 하는 액정표시소자.
삭제
삭제