KR100271092B1 - 서로 다른 공통 전압을 가지는 액정 표시 장치 - Google Patents

서로 다른 공통 전압을 가지는 액정 표시 장치 Download PDF

Info

Publication number
KR100271092B1
KR100271092B1 KR1019980028547A KR19980028547A KR100271092B1 KR 100271092 B1 KR100271092 B1 KR 100271092B1 KR 1019980028547 A KR1019980028547 A KR 1019980028547A KR 19980028547 A KR19980028547 A KR 19980028547A KR 100271092 B1 KR100271092 B1 KR 100271092B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
common
data
substrate
Prior art date
Application number
KR1019980028547A
Other languages
English (en)
Other versions
KR19990013875A (ko
Inventor
김완배
이승준
유봉현
나일구
최민성
서정원
김동규
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970034423A external-priority patent/KR19990011354A/ko
Priority claimed from KR1019970080208A external-priority patent/KR19990059990A/ko
Priority claimed from KR1019970080207A external-priority patent/KR19990059989A/ko
Priority claimed from KR1019980014678A external-priority patent/KR19990081016A/ko
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980028547A priority Critical patent/KR100271092B1/ko
Priority to US09/120,949 priority patent/US6229510B1/en
Priority to TW087112043A priority patent/TW505814B/zh
Priority to JP20783898A priority patent/JP3656940B2/ja
Publication of KR19990013875A publication Critical patent/KR19990013875A/ko
Application granted granted Critical
Publication of KR100271092B1 publication Critical patent/KR100271092B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 게이트선의 양 끝이나 데이터선의 양 끝부분에 대응하는 공통 전극에 서로 다른 공통 전압을 인가한다. 이 때, 인가되는 공통 전압은 데이터 구동부와 게이트 구동부 양쪽 모두에서 가장 가까운 공통 전극점, 데이터 구동부에는 멀고 게이트 구동부에는 가까운 공통 전극점, 데이터 구동부에는 가깝고 게이트 구동부에는 먼 공통 전극점, 데이터 구동부와 상기 게이트 구동부 양쪽 모두에서 가장 먼 공통 전극점 순으로 높게 인가된다.

Description

서로 다른 공통 전압을 가지는 액정 표시 장치
본 발명은 액정 표시 장치(liquid crystal display; 이하 'LCD'라 함)에 관한 것으로서, 보다 상세하게는 서로 다른 공통 전압을 가지는 박막 트랜지스터(thin film transistor; 이하 'TFT'라 함) 액정 표시 장치에 관한 것이다.
TFT-LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.
이러한 TFT-LCD의 기판 위에는 서로 평행한 복수의 게이트선과 이 게이트선에 절연되어 교차하는 복수의 데이터선이 형성되며, 이들 게이트선과 데이터선에 의해 둘러싸인 영역은 하나의 화소를 규정한다. 각 화소의 게이트선과 데이터선이 교차하는 부분에는 TFT가 형성된다.
도1은 일반적인 TFT-LCD에서 단위 화소에 대한 등가회로를 나타낸다.
도1에 도시한 바와 같이, TFT(10)의 게이트 전극(g), 소스 전극(s), 드레인 전극(d)은 각각 게이트선(Gn), 데이터선(Dm), 화소 전극(P)에 연결된다. 화소 전극(P)과 공통 전극(Com)사이에는 액정 물질이 형성되는데 이를 등가적으로 액정용량(Clc)으로 나타내었다. 그리고, 화소 전극과 전단 게이트선(Gn-1)사이에는 축적 용량(Cst)이 형성되며, 게이트 전극과 드레인 전극 사이에는 오정렬(misalignment)등에 기인한 기생 용량(Cgd)이 생긴다. 액정 용량(Ccl)과 축적 용량(Cst)은 TFT-LCD가 구동해야 하는 부하로서 작용한다.
이와 같은 TFT-LCD의 동작을 설명하면 다음과 같다.
먼저, 표시하고자 하는 게이트선(Gn)에 연결된 게이트 전극에 게이트 온 전압을 인가하여 TFT(10)를 도통시킨 후에, 화상 신호를 나타내는 데이터 전압을 소스 전극(s)에 인가하여 이 데이터 전압을 드레인 전극(d)에 인가하도록 한다. 그러면, 상기 데이터 전압은 화소 전극(P)을 통해 각각 액정 용량(Clc)과 축적 용량(Cst)에 인가되고, 화소 전극(Cp)과 공통 전극(Com)의 전위차에 의해 전계가 형성된다. 이 때, 액정 물질에 같은 방향의 전계가 계속해서 인가되면 액정이 열화되기 때문에, LCD 패널에서는 액정의 열화를 방지하기 위해 화상 신호를 공통 전극에 대해 양, 음 반복되도록 구동하며, 이와 같은 구동 방식을 반전 구동 방식이라 한다.
한편, TFT가 온 상태로 된 경우에 액정 용량(Clc) 및 축적 용량(Cst)에 인가된 전압은 TFT가 오프 상태로 된 후에도 계속 지속되어야 하나, 게이트 전극과 드레인 전극 사이에 있는 기생 용량(Cgd) 때문에, 화소 전극에 인가된 전압은 왜곡이 생기게 된다. 이와 같이 왜곡된 전압을 킥백 전압(kick-back)전압이라 하는데, 이 킥백 전압(ΔV)은 다음의 수학식 1로 구해진다.
여기서, ΔVg는 게이트 전압의 변화량을 의미한다.
이 전압 왜곡은 데이터 전압의 극성에 관계없이 항상 화소 전극의 전압을 끌어내리는 방향으로 작용하게 되며, 이를 도2에 도시하였다.
도2에서, Vg, Vd, Vp는 각각 게이트 전압, 데이터 전압, 화소 전극의 전압을 나타내며, Vcom, ΔV는 각각 공통 전극 전압(공통 전압)과 킥백 전압을 나타낸다. 도2에 점선으로 도시한 바와 같이, 이상적인 TFT-LCD에서는 게이트 전압 Vg이 온일 때 데이터 전압(Vd)이 화소 전극에 인가되어 게이트 전압이 오프로 되는 경우에도 상기 데이터 전압을 유지하나, 실제 TFT-LCD에서는 도2의 실선으로 도시한 바와 같이, 게이트 전압이 바뀌는 부분에서는 킥백 전압(ΔV)의 영향으로 화소전압이 킥백 전압 만큼 아래쪽으로 내려가게 된다.
한편, 액정에 인가되는 전압의 실효치는 화소 전압(Vd)과 공통 전압(Vcom) 사이의 면적으로 정해지는데, 액정표시장치를 반전구동방식으로 구동하는 경우에는 공통전압을 중심으로 한 화소전압의 면적이 대칭이 되도록 공통 전압 레벨을 조절할 필요가 있으며, 이를 위해 종래에는 화소 전압의 면적이 대칭이 되는 일정한 공통 전압을 공통 전극에 인가하였다.
이는 공통 전압(Vcom)을 중심으로 한 화소 전압(Vp)의 면적이 대칭이 되지 않을 경우에는 각 화소에 충전되는 화소 전압의 양이 프레임마다 차이가 발생하여, 화소 전압이 반전될 때 화면이 깜박이는 플리커(flicker) 현상이 발생하기 때문이다.
그러나, 플리커 현상을 방지하기 위해 종래와 같이 일정한 공통 전압을 공통 전극에 인가하는 경우에도 다음과 같은 이유로 플리커 현상이 여전히 발생하게 된다.
일반적으로 게이트선과 데이터선에는 저항과 기생 용량이 존재하며, 이를 도3에 도시하였다.
도3에서, 액정표시장치 패널(20)상에는 다수의 게이트선과 데이터선이 형성되어 있는데, 도3에서는 설명의 편의상 하나의 게이트선(Gi)과 데이터선(Dm)만을 도시하였다.
게이트선(Gi)과 데이터선(Dm)은 각각 저항 성분(Rg, Rd)과 기생용량 성분(Cg, Cd)을 가지고 있기 때문에, 이 두 값의 곱에 의해 결정되는 시정수 만큼의 게이트 전압과 데이터 전압의 지연이 생기게 되며, 이 신호 지연은 액정 패널의 크기가 커질수록 더욱 커지게 된다.
도4는 게이트 라인의 길이에 따라 지연되는 게이트 전압 Vg의 측정값을 정성적으로 나타낸 도면이며, Vg1과 Vg2는 각각 게이트 전압의 입력단에서 가까운 곳(A)과 먼 곳(B)의 게이트 선에서 측정되는 게이트 전압을 나타낸다.
도4에 도시한 바와 같이, 게이트 전압의 입력단에서 멀수록, 즉 게이트 신호의 지연이 클수록 게이트 전압의 변화량(수학식1의 ΔVg)은 작게되며, 이에 따라 수학식 1로부터 알 수 있듯이 킥백 전압(ΔV)은 작게 된다.
따라서, 공통 전압을 일정하게 인가할 경우 이 전압이 화소 전압의 중심값으로 유지되지 않기 때문에 프레임 단위로 화소에 충전되는 전압의 값이 달라져서 플리커 현상이 발생하게 된다. 이러한 현상은 액정표시장치의 화면이 대형화되어 게이트선이 길어짐에 따라 더욱 더 문제로 된다.
한편, 게이트 전압과 마찬가지로 데이터 전압도 데이터선의 저항(Rd)과 기생 용량(Cd)에 의해 신호 지연이 생기기 때문에 화소 전극에 인가되는 데이터 전압의 파형이 왜곡되고, 이에 따라 데이터 전압의 입력단에서 가까운 곳(C)과 먼 곳(D)의 화소 전압 충전량이 차이가 생기게 된다.
도5는 이와 같은 데이터 신호의 지연에 의한 화소 전압 충전량의 차이를 나타내는 도면이다.
도5에 도시한 바와 같이, 데이터선(Dn)에 데이터 전압이 인가되는 경우에, 데이터 전압의 입력단에서 가까운 곳(C)의 전압(Vd1)은 거의 신호지연 없이 데이터 전압(Vd)으로 되나, 입력단에서 먼 곳(D)의 전압(Vd2)은 시정수(τ) 만큼이 지연후에야 데이터 전압(Vd)으로 된다. 따라서, 도5에 빗금으로 도시하였듯이, D 위치에 있는 화소는 C 위치에 있는 화소보다 ΔVd 만큼 부족한 데이터전압이 충전되게 된다.
이러한 충전량의 차이는 화상의 휘도에 영향을 미쳐 화질의 균일성을 떨어뜨린다는 문제점이 있으며, 이러한 점은 액정표시장치 패널이 대형화 될수록 더욱큰 문제로 되고 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 게이트 전압의 신호 지연에 의해 생기는 플리커 현상을 방지하고 데이터 전압의 신호 지연에 의해 생기는 화질의 불균일성을 극복하기 위한 것이다.
도1은 일반적인 박막 트랜지스터 액정표시장치의 단위 화소에 대한 등가회로를 나타내는 도면이다.
도2는 킥백 전압에 의한 전압 왜곡을 나타내는 도면이다.
도3은 액정표시장치 패널 상에서 저항과 기생 저항을 가지는 데이터선과 게이트선을 개략적으로 나타내는 도면이다.
도4는 게이트선의 신호지연에 따라 지연되는 게이트전압의 측정값을 정성적으로 나타내는 도면이다.
도5는 데이터 신호의 지연에 의한 화소 전압 충전량의 차이를 나타내는 도면이다.
도6은 본 발명을 개략적으로 나타낸 도면이다.
도7은 도6의 E 지점과 F 지점에서의 데이터 전압과 공통 전압의 파형을 나타내는 도면이다.
도8은 본 발명의 제1 실시예에 따른 액정표시장치 구조를 개략적으로 나타내는 도면이다.
도9는 본 발명의 제2 실시예에 따른 액정표시장치 구조를 개략적으로 나타내
는 도면이다.
도10은 본 발명의 제3 실시예에 따른 액정표시장치 구조를 개략적으로 나타내는 도면이다.
도11은 본 발명의 제1 실시예에 따른 액정표시장치용 구동회로를 나타내는 도면이다.
도12는 도11의 비교지연부를 상세하게 나타내는 도면이다.
도13은 도11의 공통 전압 발생부를 상세하게 나타내는 도면이다.
도14는 본 발명의 제2 실시예에 따른 액정표시장치용 구동회로를 나타내는 도면이다.
이와 같은 목적을 달성하기 위해, 본 발명은 게이트선의 양 끝이나 데이터선의 양 끝부분에 대응하는 공통 전극에 서로 다른 공통 전압을 인가한다.
이 때, 게이트 구동부에 가까운 곳의 공통 전극에는 먼 곳의 공통 전극보다 고 더 작은 공통전압이 인가되도록 하여, 게이트전압의 지연에 의한 플리커를 방지한다.
그리고, 데이터 전압이 공통 전압보다 큰 경우에는 데이터 구동부에 가까운 곳의 공통 전극 보다 먼 곳의 공통 전극에 더 작은 공통 전압이 인가되도록 하고, 데이터 전압이 공통 전압보다 작은 경우에는 데이터 구동부에 가까운 곳의 공통 전극 보다 먼 곳의 공통 전극에 더 큰 공통 전압이 인가되도록 하여, 데이터 전압의 지연에 의한 화상의 불균일을 방지한다
한편, 본 발명의 하나의 특징에 따른 액정 표시 장치는
다수의 게이트선, 다수의 데이터선, 다수의 박막 트랜지스터와 화소 전극이 형성되어 있으며 제1 내지 제4 모서리로 이루어진 직사각형의 제1 기판과; 상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과; 상기 제1 기판의 제1 모서리 및 제2 모서리에 각각 형성되어 있으며 상기 게이트선 및 상기 데이터선에 각각 연결되어 있는 게이트 패드 및 데이터 패드와; 상기 제1 기판과 상기 제2 기판을 부착하기 위한 것이며 상기 제1 기판의 제3 모서리 부분에 액정 물질을 주입하기 위한 액정 주입구를 가지는 제1 봉인재와; 상기 액정 주입구에 형성되어 있으며 상기 액정 물질을 주입한 후 상기 액정 물질을 봉인하는 제2 봉인재와; 상기 제2 기판의 상기 공통 전극의 네 모서리에 형성되어 있으며 공통 전압이 인가되는 제1, 제2, 제3, 제4 공통 전극점과; 상기 제1, 제2, 제3 공통 전극점에 각각 연결되어 있으며 서로 다른 공통 전압을 인가받는 더미 패드와; 상기 제2 기판의 상기 제3 모서리 위에 형성되어 있는 제3, 제4 공통 전극점을 연결하기 위한 공통 연결선을 포함하여 이루어진다.
여기서, 상기 공통 연결선은 상기 제2 봉인재를 노출시키도록 형성되어 있는 것이 바람직하다. 또한, 상기 제1 기판의 제3 모서리에 형성되어 있는 제1 봉인재는 상기 공통 연결선을 따라 형성되는 것이 바람직하며, 상기 공통 연결선 중 상기 액정 주입구에 대응하는 부분은 다른 부분 보다 좁은 폭으로 형성되어 있는 것이 바람직하다.
한편, 본 발명의 다른 특징에 따른 액정표시장치는
다수의 게이트선, 다수의 데이터선, 다수의 박막 트랜지스터와 화소 전극이 형성되어 있는 제1 기판과; 상기 제1 기판에 형성되어 있으며 상기 게이트선에 연결되어 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가받는 게이트 패드부와; 상기 제1 기판에 형성되어 있으며 상기 데이터선에 연결되어 화상 신호를 나타내는 데이터 전압을 인가받는 데이터 패드부와; 상기 화상 신호를 표시하는 영역이며 상기 제1 기판에 형성되어 있는 상기 데이터선과 상기 게이트선의 교차 부분으로 정의되는 행렬 형태의 단위 화소의 집합으로 이루어지는 표시 영역과; 상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과; 상기 표시 영역의 네 귀퉁이에 인접하여 형성되어 있으며 상기 공통 전극과 전기적으로 접촉되어 있는 네 개의 접촉점과; 상기 네 개의 공통 접촉점에 각각 다른 전압을 인가하는 공통 전압 발생기와; 상기 네 개의 접촉점과 상기 공통 전압 발생기를 각각 연결하는 네 개의 연결선을 포함하여 이루어진다.
여기서, 상기 네 개의 연결선 중 상기 게이트 패드부와 상기 데이터 패드부 양쪽 모두에서 가장 멀리 위치한 접촉점과 상기 공통 전압 발생기를 연결하는 연결선에는 연산 증폭기가 더 포함되어 있는 것이 바람직하다.
그리고, 상기 공통 전압 발생기가 상기 네 개의 접촉점에 인가하는 전압은
상기 데이터 패드부와 상기 게이트 패드부 양쪽 모두에서 가장 먼 접촉점에서 가장 높고, 상기 데이터 패드부에는 가깝고 상기 게이트 패드부에는 먼 접촉점에서 두 번째로 높으며, 상기 데이터 패드부에는 멀고 상기 게이트 패드부에는 가까운 접촉점에서 세 번째로 높으며, 상기 데이터 패드부와 상기 게이트 패드부 양쪽 모두에서 가장 가까운 접촉점에서 가장 낮은 값을 가지는 것이 바람직하다.
한편, 본 발명의 다른 특징에 따른 액정표시장치는
다수의 게이트선, 다수의 데이터선, 다수의 박막 트랜지스터와 화소 전극이 형성되어 있는 제1 기판과; 상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 신호를 인가하기 위한 게이트 구동부와; 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부와; 상기 공통 전극에 서로 다른 공통 전압을 인가하기 위한 전압 발생부를 포함하여 이루어진다.
여기서, 상기 전압 발생부는
상기 게이트선으로부터 상기 게이트 신호의 지연 전압을 검출하는 신호 지연 검출부와, 상기 신호 지연 검출부로부터 검출된 지연 전압을 입력 받아 디지털 신호로 변환하는 지연 비교부와, 상기 지연 비교부로부터 입력된 디지털 신호에 따라 상기 지연 전압을 보상한 공통 전압을 발생하는 공통 전압 발생부를 포함하는 것이 바람직하다.
또한, 상기 전압 발생부는
전원 전압과, 상기 전원 전압에 한쪽이 연결되는 제1 저항과, 상기 제1 저항의 다른 쪽에 상기 게이트선의 전단 부분에 대응하는 상기 제2 기판의 제1 지점에 연결되는 제1 단자와, 상기 게이트선의 후단 부분에 대응하는 상기 제2 기판의 제2 지점에 연결되는 제2 단자와, 상기 제2 단자에 한쪽이 연결되며 접지점에 다른 쪽이 연결되는 제2 저항을 포함하는 것이 바람직하다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 이 발명의 실시예를 상세하게 설명한다.
도6은 본 발명을 개략적으로 나타내기 위한 도면이다.
도6에 도시한 바와 같이, 본 발명의 제1 실시예에서는 데이터선의 양쪽 끝(E, F)에 다른 공통 전압(Vcom1, Vcom2)을 인가하고, 게이트선의 양쪽 끝(G, H)에 다른 공통 전압(Vom3, Vcom4)을 인가한다.
즉, 데이터선의 신호 지연에 의한 화질의 불균일성을 감소시키기 위해 액정 패널(100)의 E점과 F점에 각각 서로 다른 공통 전압 Vcom1, Vcom2를 인가하고, 게이트선의 신호지연에 의한 플리커를 감소시키기 위해 패널의 G점과 H점에 각각 서로 다른 공통 전압 Vcom3, Vcom4을 인가한다.
도7은 도6의 E 지점에 인가되는 데이터 전압(Vd(E)) 및 공통 전압(Vcom1)의 파형과 F 지점에 위치하는 데이터 전압(Vd(F)) 및 공통 전압(Vcom2)의 파형을 나타내는 도면이다.
도7에 도시된 바와 같이, 데이터 전압의 왜곡이 발생하는 패널의 F 지점에서는, 왜곡된 데이터 전압분(ΔV)을 보상하기 위해 ΔV' 만큼이 보상된 공통 전압(Vcom2)을 인가하여 E 지점과 F 지점의 화소 데이터 전압 충전량을 동일하게 한다. 즉, 공통 전압(Vcom2)을 조절하여 도7의 ΔV'가 ΔV와 동일하도록 함으로써, 화소 전극에 충전되는 전하량을 동일하게 할 수 있다.
이때, 공통 전압(Vcom1) 보다 큰 데이터 전압(Vd(E))('양'의 전압)이 인가되는 경우 공통 전압(Vcom2)은 상기 공통 전압(Vcom1) 보다 ΔV' 만큼 낮은 전압이 인가되고, 반대로 공통 전압(Vcom1) 보다 작은 데이터 전압(Vd(E))('음'의 전압)이 인가되는 경우 공통 전압(Vcom2)은 상기 공통 전압(Vcom1) 보다 ΔV' 만큼 높은 전압이 인가된다.
이와 같이 화질의 균일성을 구현하기 위한 데이터 전압 보상 방법은 패널의 상측과 하측에서 데이터 전압을 인가하는 대형 액정 표시 장치 패널에서도 적용할 수 있는데, 이 경우에는 패널의 중앙 부근에서 데이터 전압의 왜곡이 가장 심하므로 보상용 공통 전압을 패널의 중앙에서 공급하면 된다.
한편, 본 발명의 제1 실시예에서는 게이트선의 신호지연에 의한 플리커를 감소시키기 위해 패널의 G점과 H점에 각각 서로 다른 공통 전압 Vcom3, Vcom4을 인가한다.
즉, 본 발명의 실시예에서는 게이트선에 의한 신호 전압에 의해 H점에서의 킥백 전압이 G점에서의 킥백 전압보다 작아 생긴 플리커 현상을 방지하기 위해 패널의 H 지점에 인가된 공통 전압(Vcom4)을 G 지점에 인가된 공통 전압(Vcom3)보다 크게 하였다. 이와 같이 하면, 각각의 공통 전압(Vcom3, Vcom4)이 양, 음 교대로 인가되는 화소 전압의 중심점에 위치하도록 할 수 있어 게이트선의 신호 지연에 의한 플리커 현상을 방지할 수 있다.
도8은 본 발명의 제1 실시예에 따른 액정표시장치 구조를 개략적으로 나타내는 도면이다.
도8에 도시된 바와 같이, 제1 실시예에 따른 액정 표시 장치는제1 기판(110), 제1 기판과 마주보는 제2 기판(120)으로 구성되어 있다. 여기서, 통상적으로 제1 기판(110)은 박막 트랜지스터 및 화소 전극이 형성되어 있으며, 박막 트랜지스터 기판이라고도 불린다. 또한, 제2 기판(120)은 컬러 필터 및 공통 전극이 형성되어 있으며, 대향 기판이라고 불린다.
두 기판(110, 120)의 중앙에는 화상 신호를 표시하는 다수의 화소로 이루어진 표시영역(130)이 있다. 노출된 제1 기판(110)의 상부는 다수의 데이터선(도시하지 않음)과 연결되어 있으며, 외부로부터 데이터 전압을 전달하는 데이터 패드(140)가 군집되어 있다. 또한, 노출된 제1 기판의 좌측은 다수의 게이트선(도시하지 않음)과 연결되어 있으며 외부로부터 게이트 전압을 전달하기 위한 게이트 패드(150)가 군집되어 형성되어 있다. 표시영역(130)과 패드(140, 150)들 사이에는 게이트선 및 데이터선과 각각의 패드(140,150)를 연결하는 연결부(141, 151)가 각각 형성되어 있다.
표시영역(130) 밖의 귀퉁이에는 4개의 공통 전극 접촉점(161, 162, 163, 164)이 분포되어 있으며, 접촉점(161, 162, 163, 164)은 패드(140, 150)의 옆에 여분으로 형성되어 있는 더미 패드(171, 172, 173)를 통하여 외부로부터 공통전압을 인가받는다. 또한 두 기판(110, 120)의 우측에 형성되어 있는 두 접촉점(163, 164)은 공통 연결선(180)으로 연결되는 데, 이 공통 연결선(180)은 두 접촉점(163, 164) 사이의 저항으로 인하여 발생하는 전압 강하를 최소화하기 위하여 저저항 금속막의 배선을 다수로 형성한다.
여기서, 공통 전극 접촉점(161, 162), (163, 164)에는 각각 서로 다른 공통 전압(Vcom3, Vcom4)이 인가되어 게이트선의 신호 지연에 의한 플리커 현상을 방지한다.
그러나, 도8에 도시한 본 발명의 제1 실시예에서는 두 기판(110, 120) 사이에 액정 물질을 주입하고, 봉인재로 두 기판사이를 봉지하는 경우 다음과 같은 문제점이 발생할 수 있다.
일반적으로 액정 표시 장치 패널을 제조하는 마지막 공정에서는, 두 기판 사이에 액정 물질을 주입한 후에 봉인재(도시하지 않음)로 액정 주입구(도시하지 않음)를 봉지할 때, 자외선을 조사하여 봉인재를 경화시킨다. 이 경우 도8에 도시한 본 발명의 실시예에서는 불투명 금속막으로 형성된 공통 전극선(180)이 액정 주입구에 대응하는 부분에 형성되기 때문에 봉인재를 경화시키기 위해 조사되는 자외선을 차단하여 봉인재가 경화되는 것을 더디게 한다. 이에 따라 완전히 경화되지 않은 봉인재가 표시 영역(130)까지 침투하는 문제점이 발생할 수 있다.
도9는 본 발명의 제1 실시예에 따른 액정 표시 장치 구조를 개량한 제2 실시예를 나타내는 도면이다.
도9에서, 도8에 설명한 내용과 동일한 부분은 동일한 도면 부호를 붙였으며, 이에 대한 중복 설명은 생략한다.
도9에서, 표시 영역(130)의 모서리의 둘레에는 제1 봉인재(190)가 형성되어 있으며, 제1 봉인재 중 표시 영역(130)의 우변에 인접한 일부에는 개구부로서 액정 물질을 주입하기 위한 액정 주입구(196)가 형성되어 있으며, 액정 주입구(196)에는 액정 물질을 주입한 후에 봉인하는 제2 봉인재(195)가 형성되어 있다.
공통 연결선(185)은 도8에 도시한 제1 실시예와는 다르게 형성되어 있다. 즉, 제2 봉인재(196)에 대응하는 부분에는 불투명한 금속막이 형성되어 있지 않으며, 액정 주입구(195)에 대응하는 부분 중 제2 봉인재가 위치하지 않는 부분에는 하나의 배선(181)으로 형성되어 있다.
이때, 공통 연결선(181)을 하나의 선으로 형성하는 경우에는 제2 봉인재(196)에 대응하는 부분에는 제2 봉인재를 경화시키기 위해 조사하는 자외선을 가리지 않도록 다른 부분보다 좁은 폭으로 형성하는 것이 바람직하다.
또한, 제1 봉인재(190)를 공통 연결선(185)과 중첩되도록 형성하는 것이 바람직하다. 왜냐하면 두 기판(110, 120)의 간격을 조절함에 있어서, 제1 봉인재가 형성되는 제1 기판(110) 둘레에 형성되어 있는 패턴의 높이와 밀도가 균일하도록 하는 것이 좋기 때문이다. 즉 기판(110, 120)의 상부 및 좌측 가장 자리에서 제1 봉인재(190)가 지나가는 부분에는 게이트 패드 연결부(151) 및 데이터 패드 연결부(152)가 형성되어 있으므로, 액정 패널의 우측 및 하부 가장 자리 부분에도 이와 비슷한 높이와 밀도를 가지도록 하기 위해서 제1 봉인재(190)는 공통 연결선(185)을 지나도록 형성하는 것이 바람직하다.
한편, 도8 및 도9에 도시한 본 발명의 실시예는 게이트선의 양쪽 끝의 공통 전압을 다르게 하여 인가함으로써 게이트선의 신호 지연에 의한 플리커는 방지할 수 있으나, 데이터선의 신호 지연에 의한 화질의 불균일성은 방지하지 못하였다.
다음에는 게이트선의 신호 지연 및 데이터선의 신호 지연에 의한 플리커 현상 및 화질의 불균일성을 방지하기 위한 본 발명의 제3 실시예에 따른 액정 표시 장치 구조를 도10을 참조하여 설명한다.
도10에서, 기판(210)의 상측에는 데이터 전압을 인가하기 위한 데이터 구동부(280)가 인쇄 회로 기판(printed circuit board; 이하 'PCB')(272)과 연결되어 있고, 기판(210)의 좌측에는 게이트 전압을 인가하기 위한 게이트 구동부(290)가 PCB 기판(271)에 연결되어 있다. 이 게이트 구동부(290)와 데이터 구동부(280)는 각각 게이트 패드(도시하지 않음) 및 데이터 패드(도시하지 않음)를 통해 게이트선과 데이터선에 연결된다.
기판(210)의 중앙에는 화상 신호를 표시하는 다수의 화소 전극이 형성되는 표시 영역(220)이 있으며, 기판(210)의 네 귀퉁이에는 제1 내지 제4 접촉점(231, 232, 233, 234)이 형성되어 있다. 이들 네 개의 접촉점(231, 232, 233, 234)은 각각 제1 내지 제4 도선(261, 262, 263, 264)을 통해 공통 전압 발생기(250)에 연결되어 있다. 이 공통 전압 발생기(250)는 각 도선(261, 262, 263, 264)에 각각 다른 전압을 인가할 수 있도록 되어 있다. 각 도선(261, 262, 263, 264)들은 PCB 기판(271, 272)을 거쳐 구동부(280, 290)에 더미로 형성되어 있는 더미 핀(도시하지 않음)을 통해 각 접촉점에 연결되어 있다.
여기서, 우측 하부에 있는 접촉핀(234)에 연결되어 있는 도선(264)은 기판(210) 위에서는 데이터선의 단선이나 단락시 이를 수리하기 위한 수리선(repair line)을 이용하여 형성한다. 또한 도선(264)에는 연산 증폭기(240)를 연결하여, 도선의 길이가 길기 때문에 생기는 부족한 구동 능력을 보상해 주어 우측 하부에 형성되어 있는 접촉점(234)에 일정한 전압이 인가되도록 한다.
이와 같은 기판(210)에 상부 기판(도시하지 않음)을 결합하면 접촉점 (231, 232, 233, 234)이 상부 기판에 형성되어 있는 공통 전극(도시하지 않음)의 네 귀퉁이에 접촉하여 공통 전압 발생기(250)가 인가하는 서로 다른 공통 전압을 공통 전극에 전달한다. 이때, 도7을 참조하여 앞에서 설명한 바와 같이 데이터선의 신호 지연에 의한 화상의 불균일 현상을 방지하기 위해서는 데이터 전압이 공통 전압보다 큰 경우와 작은 경우에 각각 데이터선의 양끝에 다른 전압의 크기를 인가하는 것이 가장 효과적이나, 이 경우에는 공통 전압 발생기에서 인가되는 공통 전압의 크기를 매번 바꿔야 하는 불편함이 있다.
따라서, 본 발명의 제3 실시예에 따른 액정 표시 장치에서는 데이터 구동부(280)에 가까운 쪽에 있는 접촉점보다 먼 쪽의 접촉점에 더 큰 공통 전압을 인가하였으며, 구체적으로 공통 전압 발생기(250)로부터 인가되는 전압을 제1 접촉점(231), 제2 접촉점(232), 제3 접촉점(233), 제4 접촉점(234)의 순으로 점점 높아지도록 조정하였다.
이 경우 ITO(indium tin oxide)로 형성되는 공통 전극은 내부 저항을 가지므로, 일체로 형성되어 있는 공통 전극의 각 지점에 서로 다른 전압이 인가되면, 전압이 높은 지점에서 낮은 지점을 향해 오옴(ohm)의 법칙에 따라 전류가 흐르면서 전압 강하가 일어나고, 결국 공통 전압은 높은 지점에서 낮은 지점에 걸쳐 일정한 기울기를 가지고 변하게 된다.
여기서, 제1 내지 제4 접촉점의 전위차는 공통 전극과 화소 전극 사이의 전압차를 화면 전체에 걸쳐 일정하도록 하고, 공통 전압을 기준으로 하여 상하로 반전되는 화소 전압이 상하 대칭을 이루도록 조정한다.
다음에는 본 발명의 실시예에 따른 액정 표시 장치용 구동회로를 설명한다.
도11은 본 발명의 제1 실시예에 따른 액정 표시 장치용 구동회로를 나타내는 도면이다.
도11에 도시한 바와 같이, 제어부(320)는 액정에 인가할 화상 신호 Vs를 신호원(도시하지 않음)으로부터 받고, 입력된 화상 신호를 처리하여 데이터 신호를 만들어 데이터 구동부(330)로 보내고, 구동회로에 필요한 각종 타이밍 신호를 만든다. 데이터 구동부(330)는 제어부(320)에서 입력된 데이터 신호에 따라 액정 패널(350)의 각 화소에 인가할 데이터 전압(계조 전압)을 인가하고, 게이트 구동부(340)는 화소에 데이터 전압이 인가될 수 있도록 각 화소의 TFT(370)를 온시키는 주사 신호인 게이트 전압을 출력한다.
액정 패널(350)에는 데이터 구동부(330)로부터 데이터 전압을 전달하는 데이터선(360)과 게이트 구동부(340)로부터 게이트 전압을 전달하는 게이트선(370)이 서로 교차되어 형성되며, 각 화소의 TFT의 소스전극과 게이트 전극에 연결된다. 설명의 편의상, 도11에서는 액정 패널(350)에 한 개의 화소에 대한 등가회로만을 도시하였으며, 여기서 화소 전극에 충전되는 전압은 Vp로 축적 용량 전극에 충전되는 전압은 Vst로 표시하였다. 공통 전압 가변 발생기(380)는 게이트선 상의 게이트 전압을 측정하여 게이트선에 기인한 게이트 전압의 지연 레벨을 검출하고, 검출된 값에 따라 공통 전압을 설정하여 패널(350)의 공통 전극(도시하지 않음)에 인가한다.
이러한 공통 전압 가변 발생기(380)는 신호 지연 검출부(390)과 지연 정도 비교부(392) 및 공통 전압 발생부(394)로 이루어진다.
신호 지연 검출부(390)는 게이트선의 전단과 후단에서의 각각 게이트 전압 Vg1과 Vg2를 측정한다. 이전에도 설명한 바와 같이, 게이트 전압 Vg1, Vg2는 게이트선에 기인하는 신호 지연에 따라 특정 시점에서 전압 차를 가지게 되며, 신호 지연 검출부(390)는 이 전압차를 검출하여 검출된 값인 게이트 신호 지연값 Vgd를 지연 비교부(392)로 보낸다.
지연 비교부(392)는 입력된 신호 지연값 Vgd를 디지털화하기 위한 것으로서, 도12에 지연 비교부(392)의 상세 회로도를 도시하였다.
도12에 도시한 바와 같이, 지연 비교부(392)는 직렬로 연결된 다수의 저항(R1, R2, R3, R4)과 비교기(391a, 391b, 391c)로 이루어진다. 전원 전압 Vdd는 저항(R1, R2, R3, R4)에 의해 전압 강하되어 저항 값에 비례하는 기준 전압(Vr1, Vr2, Vr3)으로 되고, 이들 기준 전압은 각각의 비교기(391a, 391b, 391c)의 기준 값으로 된다. 각 비교기(391a, 391b, 391c)는 상기 기준 전압(Vr1, Vr2, Vr3)과 지연 값(Vgd)을 비교하여 상위 또는 하위 레벨의 로직 신호를 출력단(Vo1, Vo2, Vo3)으로 출력한다. 이때 지연값이 가장 큰 경우 출력 Vo1, Vo2, Vo3은 모두 상위 레벨을 갖게 되고, 지연 값이 가장 작은 경우는 모두 하위 레벨을 갖게 된다. 이 출력 Vo1, Vo2, Vo3은 공통 전압 발생부(394)로 인가된다.
도13은 공통 전압 발생부(394)의 상세 회로도를 나타내는 도면이다.
공통 전압 발생부(394)는 스위치(SW1, SW2, SW3)와 저항(R5, R6, R7, R8)으로 이루어지며 각 스위치의 온 또는 오프 상태에 따라 Vdd의 분압인 Vcom'이 결정된다. 이들 스위치는 지연 비교부(392)의 출력 레벨에 따라 온, 오프되어 Vcom'이 결정된다.
도11의 액정 패널(350)에서 게이트 신호 지연이 발생하는 게이트선의 후단부에 대응하는 공통 전극판의 한 지점에 공통 전압 Vcom'을 인가한다, 이와 같이 게이트 신호 지연에 따라 공통 전압 Vcom 및 Vcom'을 공통 전극판에 적절한 위치에 인가함으로써 킥백 전압을 보상한 공통 전압을 화소에 인가할 수 있다.
본 발명의 제1 실시예에 따른 액정 표시 장치 구동회로에서는 게이트선의 신호 지연에 의한 전압차를 측정하고, 이를 이용하여 공통 전압을 가변시키는 것에 대하여 설명하였지만, 이와 같은 기술이 데이터선에도 적용될 수 있음은 물론이며, 그 상세한 내용은 이 분야의 전문가라면 상기한 설명으로부터 쉽게 구성할 수 있기 때문에 설명은 생략한다.
도14는 본 발명의 제2 실시예에 따른 액정 표시 장치 구동회로를 나타내는 도면이다.
도14에 도시한 본 발명의 제2 실시예는 도11의 공통 전압 가변 발생기(380)를 공통 전압 생성부(420)로 대체한 것이며, 도14에서는 공통 전압 생성부를 주로 도시하였다.
도14에서, 공통 전극 기판(400)의 I, J 부분에는 각각 서로 다른 공통 전압 Vcom5와 Vcom6이 공통 전압 생성부(420)를 통해 인가된다. 이때, 본 발명의 제2 실시예에 따르면 공통 전압 생성부(420)는 ITO 막에 생기는 내부 저항(Rin)을 이용하여 게이트선의 양쪽에 서로 다른 공통전압을 인가한다.
이를 위한 공통 전압 생성부(420)는 도14에 도시한 바와 같이, 한쪽에 전원 전압(AVDD)이 연결되고 다른 쪽에 A 단자가 연결된 저항(R30), 한쪽에 B 단자가 연결되고 다른쪽에 접지점이 연결되는 저항(R40)으로 이루어진다. 여기서, 단자 A와 B는 각각 I 지점과 J 지점에 연결되어 있다.
이와 같이 하면, 단자 A와 B 사이에 패널의 내부 저항(Rin)이 연결되게 되어, 결국 전원 전압(ADD)에 저항 R30, Rin, R40이 직렬로 연결된 것으로 된다.
따라서, A 단자와 B 단자에는 각각 전원 전압을 저항으로 분배한 전압이 생기게 되고, 이들 전압은 각각 공통 전압(Vcom5, Vcom6)으로서 I, J 지점에 인가된다. 이때, 인가되는 공통전압(Vcom5, Vcom6)은 다음의 수학식 2와 같다.
이와 같이 패널의 내부저항을 이용하여 공통전압을 발생시키는 것은, 패널 저항을 이용하지 않고 전압을 분배하여 공통전압을 발생시키는 것 보다 적은 전력을 소모하며, 패널 저항의 변경에 따른 변화량을 줄일 수 있다는 장점이 있다. . 이상에서 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에 한정되는 것은 아니며, 그 외의 다양한 변형이나 변경이 가능한 것은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 게이트라인이 양쪽 끝에 서로 다른 공통 전압을 인가함으로써, 게이트 전압의 신호 지연에 의해 생기는 플리커 현상을 방지할 수 있으며, 데이터 라인의 양쪽 끝에 서로 다른 공통 전압을 인가함으로써, 데이터 전압의 신호 지연에 의해 생기는 화질의 불균일성을 극복할 수 있다.

Claims (21)

  1. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있는 제1 기판과;
    상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과;
    상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부와;
    상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함하며,
    상기 공통 전극은 위치에 따라 서로 다른 공통 전압이 인가되는 액정 표시 장치.
  2. 제1항에서,
    상기 게이트선의 양쪽 끝 부분에 대응하는 공통 전극의 위치에 서로 다른 공통 전압이 인가되는 액정 표시 장치.
  3. 제2항에서,
    상기 게이트 구동부에 가까운 부분의 공통 전극이 먼 곳의 공통 전극보다 더 작은 공통전압이 인가되는 액정 표시 장치.
  4. 제1항에서,
    상기 데이터선의 양쪽 끝 부분에 대응하는 공통 전극의 위치에 서로 다른 공통 전압이 인가되는 액정 표시 장치.
  5. 제3항에서,
    상기 데이터 전압이 상기 공통 전압보다 큰 경우에는 상기 데이터 구동부에 가까운 곳의 공통 전극 보다 먼 곳의 공통 전극에 더 작은 공통 전압이 인가되며,
    상기 데이터 전압이 상기 공통 전압보다 작은 경우에는 상기 데이터 구동부에 가까운 곳의 공통 전극 보다 먼 곳의 공통 전극에 더 큰 공통 전압이 인가되는 액정 표시 장치.
  6. 제1항에서,
    상기 공통 전극의 네 귀퉁이에 서로 다른 공통 전압이 인가되는 액정 표시 장치.
  7. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있으며, 제1 내지 제4 모서리로 이루어진 직사각형의 제1 기판과;
    상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과;
    상기 제1 기판의 제1 모서리 및 제2 모서리에 각각 형성되어 있으며, 상기 게이트선 및 상기 데이터선에 각각 연결되어 있는 게이트 패드 및 데이터 패드와;
    상기 제1 기판과 상기 제2 기판을 부착하기 위한 것이며, 상기 제1 기판의 제3 모서리 부분에 액정 물질을 주입하기 위한 액정 주입구를 가지는 제1 봉인재와;
    상기 액정 주입구에 형성되어 있으며, 상기 액정 물질을 주입한 후 상기 액정 물질을 봉인하는 제2 봉인재와;
    상기 제2 기판의 상기 공통 전극의 네 귀퉁이에 형성되어 있으며, 공통 전압이 인가되는 제1, 제2, 제3, 제4 공통 전극점과;
    상기 제1, 제2, 제3 공통 전극점에 각각 연결되어 있으며, 서로 다른 공통 전압을 인가받는 더미 패드와;
    상기 제2 기판의 상기 제3 모서리 위에 형성되어 있는 제3, 제4 공통 전극점을 연결하기 위한 공통 연결선을 포함하는 액정 표시 장치.
  8. 제7항에서,
    상기 공통 연결선은 상기 제2 봉인재를 노출시키도록 형성되어 있는 액정 표시 장치.
  9. 제8항에서,
    상기 제1 모서리와 상기 제3 모서리는 서로 마주하며, 상기 제3 면에 형성되어 있는 상기 공통 접촉점에는 제1 공통 전압이 인가되며, 상기 제1 면에 형성되어 있는 공통 접촉점에는 제2 공통 전압이 인가되는 액정 표시 장치.
  10. 제9항에서,
    상기 제1 공통 전압은 상기 제2 공통 전압보다 큰 액정 표시 장치.
  11. 제7항에서,
    상기 제1 기판의 제3 모서리에 형성되어 있는 제1 봉인재는 상기 공통 연결선을 따라 형성되어 있는 액정 표시 장치.
  12. 제11항에 있어서,
    상기 공통 연결선 중 상기 액정 주입구에 대응하는 부분은 다른 부분 보다 좁은 폭으로 형성되어 있는 액정 표시 장치.
  13. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있는 제1 기판과;
    상기 제1 기판에 형성되어 있으며, 상기 게이트선에 연결되어 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가받는 게이트 패드부와;
    상기 제1 기판에 형성되어 있으며, 상기 데이터선에 연결되어 화상 신호를 나타내는 데이터 전압을 인가받는 데이터 패드부와;
    상기 화상 신호를 표시하는 영역이며, 상기 제1 기판에 형성되어 있는 상기 데이터선과 상기 게이트선의 교차 부분으로 정의되는 행렬 형태의 단위 화소의 집합으로 이루어지는 표시 영역과;
    상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과;
    상기 표시 영역의 네 귀퉁이에 인접하여 형성되어 있으며, 상기 공통 전극과 전기적으로 접촉되어 있는 네 개의 접촉점과;
    상기 네 개의 공통 접촉점에 각각 다른 전압을 인가하는 공통 전압 발생기와;
    상기 네 개의 접촉점과 상기 공통 전압 발생기를 각각 연결하는 네 개의 연결선을 포함하는 액정 표시 장치.
  14. 제13항에서,
    상기 네 개의 연결선 중 상기 게이트 패드부와 상기 데이터 패드부 양쪽 모두에서 가장 멀리 위치한 접촉점과 상기 공통 전압 발생기를 연결하는 연결선에는 연산 증폭기가 더 포함되어 있는 액정 표시 장치.
  15. 제13항 또는 제14항에서,
    상기 공통 전압 발생기가 상기 네 개의 접촉점에 인가하는 전압은
    상기 데이터 패드부와 상기 게이트 패드부 양쪽 모두에서 가장 가까운 접촉점에서 가장 낮으며, 상기 데이터 패드부에는 멀고 상기 게이트 패드부에는 가까운 접촉점에서 두 번째로 낮으며, 상기 데이터 패드부에는 가깝고 상기 게이트 패드부에는 먼 접촉점에서 세 번째로 낮으며, 상기 데이터 패드부와 상기 게이트 패드부 양쪽 모두에서 가장 먼 접촉점에서 가장 높은 값을 가지는 액정 표시 장치,
  16. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있는 제1 기판과;
    상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과;
    상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 신호를 인가하기 위한 게이트 구동부와;
    상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부와;
    상기 공통 전극에 서로 다른 공통 전압을 인가하기 위한 전압 발생부를 포함하는 액정 표시 장치.
  17. 제16항에서,
    상기 전압 발생부는
    상기 게이트선으로부터 상기 게이트 신호의 지연 전압을 검출하는 신호 지연 검출부와;
    상기 신호 지연 검출부로부터 검출된 지연 전압을 입력 받아 디지털 신호로 변환하는 지연 비교부와;
    상기 지연 비교부로부터 입력된 디지털 신호에 따라 상기 지연 전압을 보상한 공통 전압을 발생하는 공통 전압 발생부를 포함하는 액정 표시 장치,
  18. 제17항에서,
    상기 신호 지연 검출부는
    상기 게이트선의 전단과 후단에서 게이트 신호를 측정하고, 측정된 두 신호의 전압차를 검출하는 액정 표시 장치.
  19. 제18항에서,
    상기 지연 비교부는
    각각 서로 다른 기준 전압을 발생시키는 저항 회로와;
    상기 지연 전압과 상기 기준 전압을 입력받아 두 값을 비교하여 그 결과를 디지털 신호로 출력하는 다수의 비교기를 포함하는 액정 표시 장치.
  20. 제19항에서,
    상기 공통 전압 발생부는
    상기 다수의 비교기에서 출력된 디지털 신호를 입력받아 동작하는 다수의 스위칭 소자와;
    상기 스위칭 소자의 구동에 따라 선택적으로 단락되어 기 설정된 다수의 공통 전압을 선택하는 저항회로를 포함하며,
    상기 선택된 공통 전압을 상기 게이트선의 후단 부분에 대응하는 상기 공통 전극의 한 지점에 인가하는 액정 표시 장치.
  21. 제16항에서,
    상기 전압 발생부는
    전원 전압과;
    상기 전원 전압에 한쪽이 연결되는 제1 저항과,
    상기 제1 저항의 다른 쪽에 상기 게이트선의 전단 부분에 대응하는 상기 제2 기판의 제1 지점에 연결되는 제1 단자와,
    상기 게이트선의 후단 부분에 대응하는 상기 제2 기판의 제2 지점에 연결되는 제2 단자와,
    상기 제2 단자에 한쪽이 연결되며, 접지점에 다른 쪽이 연결되는 제2 저항을 포함하는 액정 표시 장치.
KR1019980028547A 1997-07-23 1998-07-15 서로 다른 공통 전압을 가지는 액정 표시 장치 KR100271092B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980028547A KR100271092B1 (ko) 1997-07-23 1998-07-15 서로 다른 공통 전압을 가지는 액정 표시 장치
US09/120,949 US6229510B1 (en) 1997-07-23 1998-07-22 Liquid crystal display having different common voltages
TW087112043A TW505814B (en) 1997-07-23 1998-07-23 A liquid crystal display having different common voltage
JP20783898A JP3656940B2 (ja) 1997-07-23 1998-07-23 液晶表示装置

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
KR1019970034423 1997-07-23
KR1997-34423 1997-07-23
KR1019970034423A KR19990011354A (ko) 1997-07-23 1997-07-23 공통 전극 전압의 보상 기능을 갖는 액정 표시 장치용 구동 회로
KR1997-80207 1997-12-31
KR1019970080208 1997-12-31
KR1019970080207 1997-12-31
KR1019970080208A KR19990059990A (ko) 1997-12-31 1997-12-31 액정 표시 장치
KR1019970080207A KR19990059989A (ko) 1997-12-31 1997-12-31 액정 표시 장치
KR1997-80208 1997-12-31
KR1019980014678 1998-04-24
KR1019980014678A KR19990081016A (ko) 1998-04-24 1998-04-24 액정 표시 장치
KR1998-14678 1998-04-24
KR1019980028547A KR100271092B1 (ko) 1997-07-23 1998-07-15 서로 다른 공통 전압을 가지는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR19990013875A KR19990013875A (ko) 1999-02-25
KR100271092B1 true KR100271092B1 (ko) 2000-11-01

Family

ID=27532238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028547A KR100271092B1 (ko) 1997-07-23 1998-07-15 서로 다른 공통 전압을 가지는 액정 표시 장치

Country Status (4)

Country Link
US (1) US6229510B1 (ko)
JP (1) JP3656940B2 (ko)
KR (1) KR100271092B1 (ko)
TW (1) TW505814B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168886B1 (ko) * 2005-12-12 2012-07-30 엘지디스플레이 주식회사 공통신호의 지연을 방지할 수 있는 액정표시장치

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670936B1 (en) * 1998-01-09 2003-12-30 Hitachi, Ltd. Liquid crystal display
JP2000081606A (ja) * 1998-06-29 2000-03-21 Sanyo Electric Co Ltd 液晶表示素子の駆動方法
KR100590746B1 (ko) * 1998-11-06 2006-10-04 삼성전자주식회사 서로다른공통전압을가지는액정표시장치
JP3573984B2 (ja) * 1998-12-15 2004-10-06 三洋電機株式会社 液晶駆動集積回路
JP3264270B2 (ja) * 1999-07-26 2002-03-11 日本電気株式会社 液晶表示装置
US6721029B2 (en) * 1999-08-23 2004-04-13 Agilent Technologies, Inc. Electro-optical material-based display device
US6693684B2 (en) * 1999-09-15 2004-02-17 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
KR100326880B1 (ko) * 1999-09-21 2002-03-13 구본준, 론 위라하디락사 액정표시소자
KR100666119B1 (ko) * 1999-11-18 2007-01-09 삼성전자주식회사 액정표시장치
KR100709701B1 (ko) * 1999-12-01 2007-04-19 삼성전자주식회사 서로 다른 공통 전압을 가지는 액정 표시 장치
US20030184703A1 (en) * 2000-01-21 2003-10-02 Greene Raymond G. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
US7088322B2 (en) 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20020071995A (ko) * 2001-03-08 2002-09-14 삼성전자 주식회사 킥백 전압을 보상하는 액정 표시 장치
JP3845551B2 (ja) 2001-04-19 2006-11-15 セイコーエプソン株式会社 電極駆動装置及び電子機器
KR100729769B1 (ko) * 2001-06-18 2007-06-20 삼성전자주식회사 액정 표시 장치
JP4550334B2 (ja) * 2001-09-27 2010-09-22 株式会社日立製作所 液晶表示装置および液晶表示装置の製造方法
TWI267050B (en) * 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
JP2003162262A (ja) * 2001-11-27 2003-06-06 Fujitsu Display Technologies Corp 液晶パネル駆動回路及び液晶表示装置
KR100831301B1 (ko) * 2001-12-22 2008-05-22 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
KR20030058117A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정표시장치의 보호 회로
KR100498542B1 (ko) * 2002-09-06 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치의 신호구동회로 및 구동방법
JP3980462B2 (ja) * 2002-10-30 2007-09-26 株式会社 日立ディスプレイズ 画像表示装置
GB0229692D0 (en) * 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Active matrix display device
KR100917008B1 (ko) * 2003-06-10 2009-09-10 삼성전자주식회사 액정표시장치
GB0316481D0 (en) * 2003-07-15 2003-08-20 Koninkl Philips Electronics Nv Active matrix display
US7050027B1 (en) 2004-01-16 2006-05-23 Maxim Integrated Products, Inc. Single wire interface for LCD calibrator
JP2005234241A (ja) * 2004-02-19 2005-09-02 Sharp Corp 液晶表示装置
KR101127847B1 (ko) * 2005-06-28 2012-03-21 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치
TW200725536A (en) * 2005-12-23 2007-07-01 Innolux Display Corp Liquid crystal display device and method for compensating feed through voltage
KR101225317B1 (ko) * 2005-12-28 2013-01-22 엘지디스플레이 주식회사 액정표시소자의 구동 장치 및 방법
JP4975322B2 (ja) * 2005-12-28 2012-07-11 ティーピーオー、ホンコン、ホールディング、リミテッド アクティブマトリクス型液晶表示装置およびその制御方法
KR101177593B1 (ko) * 2005-12-29 2012-08-27 엘지디스플레이 주식회사 액정표시장치
US20070195251A1 (en) * 2006-02-22 2007-08-23 Toppoly Optoelectronics Corp. Systems for displaying images involving alignment liquid crystal displays
JP5026738B2 (ja) * 2006-05-31 2012-09-19 株式会社ジャパンディスプレイイースト 表示装置
JP4400605B2 (ja) * 2006-09-25 2010-01-20 カシオ計算機株式会社 表示駆動装置及び表示装置
JP2008261931A (ja) * 2007-04-10 2008-10-30 Hitachi Displays Ltd 液晶表示装置
TWI354977B (en) * 2007-04-18 2011-12-21 Au Optronics Corp Display panel and opto-electronic apparatus
CN101311781B (zh) * 2007-05-25 2012-02-08 群康科技(深圳)有限公司 液晶显示器及其公共电压驱动方法
CN101398584B (zh) * 2007-09-27 2010-08-11 北京京东方光电科技有限公司 液晶显示装置驱动方法
CN101408684B (zh) * 2007-10-12 2010-08-25 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
TWI386901B (zh) * 2008-03-14 2013-02-21 Chimei Innolux Corp 液晶顯示器及其驅動方法
TWI408653B (zh) * 2008-11-05 2013-09-11 Himax Display Inc 液晶顯示裝置之共同電壓之設定方法及其設定系統
CN101847376B (zh) * 2009-03-25 2013-10-30 北京京东方光电科技有限公司 公共电极驱动电路和液晶显示器
GB0920684D0 (en) 2009-11-26 2010-01-13 Plastic Logic Ltd Display systems
KR101832338B1 (ko) * 2011-03-24 2018-02-27 삼성디스플레이 주식회사 표시 장치 및 그 동작 방법
GB201106350D0 (en) * 2011-04-14 2011-06-01 Plastic Logic Ltd Display systems
TWI440011B (zh) * 2011-10-05 2014-06-01 Au Optronics Corp 具適應性脈波削角控制機制之液晶顯示裝置
JP2013235128A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置用基板
KR101994971B1 (ko) * 2012-05-16 2019-07-02 삼성디스플레이 주식회사 표시 장치
FR3005754B1 (fr) * 2013-05-17 2019-04-05 Thales Dispositif electrooptique a matrice de pixels de grande dimension
KR102222195B1 (ko) * 2014-12-24 2021-03-05 엘지디스플레이 주식회사 표시장치 및 게이트신호 센싱회로, 데이터 구동부
KR102257762B1 (ko) * 2015-01-07 2021-05-28 삼성디스플레이 주식회사 표시 장치
CN104777942B (zh) * 2015-05-08 2018-02-06 厦门天马微电子有限公司 触控显示面板、驱动方法及触控显示装置
CN108198540B (zh) * 2018-02-26 2019-12-13 惠科股份有限公司 一种显示装置的驱动方法及系统
CN114660859B (zh) * 2022-03-16 2023-07-04 Tcl华星光电技术有限公司 显示面板与显示装置
CN115236906B (zh) * 2022-06-30 2023-08-22 苏州华星光电技术有限公司 显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341732A (ja) 1992-06-05 1993-12-24 Fujitsu Ltd アクティブマトリィクス型液晶表示装置
JP3325311B2 (ja) 1992-11-26 2002-09-17 京セラ株式会社 液晶表示装置の駆動方法
JP3106078B2 (ja) * 1994-12-28 2000-11-06 シャープ株式会社 液晶駆動用電源
US5774099A (en) * 1995-04-25 1998-06-30 Hitachi, Ltd. Liquid crystal device with wide viewing angle characteristics
KR0172881B1 (ko) * 1995-07-12 1999-03-20 구자홍 액정표시장치의 구조 및 구동방법
KR100219116B1 (ko) * 1996-03-30 1999-09-01 구자홍 티에프티 엘시디 디스플레이의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168886B1 (ko) * 2005-12-12 2012-07-30 엘지디스플레이 주식회사 공통신호의 지연을 방지할 수 있는 액정표시장치

Also Published As

Publication number Publication date
JPH11133379A (ja) 1999-05-21
US6229510B1 (en) 2001-05-08
KR19990013875A (ko) 1999-02-25
TW505814B (en) 2002-10-11
JP3656940B2 (ja) 2005-06-08

Similar Documents

Publication Publication Date Title
KR100271092B1 (ko) 서로 다른 공통 전압을 가지는 액정 표시 장치
KR101154491B1 (ko) 공통 전극 구동 회로와 액정 디스플레이
KR100590746B1 (ko) 서로다른공통전압을가지는액정표시장치
US6714182B2 (en) Method and system of compensating kickback voltage for a liquid crystal display device
KR101657217B1 (ko) 액정 표시 장치 및 그 구동 방법
US8619014B2 (en) Liquid crystal display device
US7427739B2 (en) Electro-optical device and electronic apparatus
KR100709701B1 (ko) 서로 다른 공통 전압을 가지는 액정 표시 장치
KR100629131B1 (ko) 액정표시장치의 구동방법
KR20070056405A (ko) 액정표시장치 및 그의 구동 방법
KR100521270B1 (ko) 공통 전압을 독립적으로 조절할 수 있는 액정표시장치의 구동 회로
KR100590747B1 (ko) 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치
KR101135947B1 (ko) 액정표시장치
KR20030049264A (ko) 액정표시장치의 공통전압 구동회로
KR20020071995A (ko) 킥백 전압을 보상하는 액정 표시 장치
KR101036687B1 (ko) 액정 표시장치 및 그 구동방법
KR100928210B1 (ko) 액정표시장치 및 그 구동방법
JP3361265B2 (ja) 表示装置
KR100675925B1 (ko) 게이트 구동 신호의 딜레이를 조절하여 플리커를 감소시키기 위한 액정 표시 장치
KR100309924B1 (ko) 액정표시장치및액정표시장치의구동방법
US20230126793A1 (en) Liquid crystal display device and operation method thereof
JP2011185963A (ja) 液晶表示装置
KR19990008937A (ko) 박막 트랜지스터형 액정 표시 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 17

EXPY Expiration of term