KR100219116B1 - 티에프티 엘시디 디스플레이의 구동방법 - Google Patents

티에프티 엘시디 디스플레이의 구동방법 Download PDF

Info

Publication number
KR100219116B1
KR100219116B1 KR1019960009546A KR19960009546A KR100219116B1 KR 100219116 B1 KR100219116 B1 KR 100219116B1 KR 1019960009546 A KR1019960009546 A KR 1019960009546A KR 19960009546 A KR19960009546 A KR 19960009546A KR 100219116 B1 KR100219116 B1 KR 100219116B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
tft
field
low level
Prior art date
Application number
KR1019960009546A
Other languages
English (en)
Other versions
KR970067073A (ko
Inventor
윤상영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960009546A priority Critical patent/KR100219116B1/ko
Priority to US08/740,662 priority patent/US6005542A/en
Publication of KR970067073A publication Critical patent/KR970067073A/ko
Application granted granted Critical
Publication of KR100219116B1 publication Critical patent/KR100219116B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 종래의 라인 인버전 방식의 티에프티 엘시디 디스플레이 판넬 구동방법이 가진 깜박임 현상을 해소하기 위하여, TFT의 게이트-소오스 전압 Vgs를 포지티브 필드와 네거티브 필드에서 거의 일치하도록 하려는 것이며, 게이트 로우 레벨 전압을 포지티브 필드와 네거티브 필드에서 각기 다르게 하여 공급하는 방법이다. 즉 포지티브 필드에서의 게이트 로우 레벨 전압과 네거티브 필드에서의 게이트 로우 레벨을 서로 다르게 하는데, 그 크기는 대략 공통 전압의 하이 레벨과 로우 레벨의 차이만큼 차이가 나도록 하여 구동하는 것이다.

Description

티에프티 엘시디 디스플레이의 구동방법
제1a도와 b도는 TFT LCD 패널의 하나의 픽셀에 대한 등가 회로도이다.
제2도는 TFT LCD 패널을 구동하는 라인 인버전 방식의 게이트 구동 펄스의 파형과 타이밍 도이다.
제3도는 TFT LCD 패널을 구동하는 플로팅 게이트 방식의 게이트 구동 펄스의 파형과 타이밍 도이다.
제4a도와 b도는 라인 인버전 방식으로 동작시킬 때의 하나의 픽셀에 대한 각 노드의 동작 전압 레벨을 표시한 회로도이다.
제5a도와 b도는 플로팅게이트 방식으로 동작시킬 때의 하나의 픽셀에 대한 각 노드의 동작 전압 레벨을 표시한 회로도이다.
제6도는 TFT의 누설전류 특성을 도시한 그래프이다.
제7도는 종래의 라인 인버전 구동 방식에서 플리커 현상이 발생되는 것을 설명하기 위한 도면이다.
제8도는 본 발명에서의 라인 인버전 구동 방식에서 플리커 현상을 감소시키는 원리를 설명하기 위한 도면이다.
제9도는 본 발명에서의 라인 인버전 구동 방식으로 구동시킬 때의 하나의 픽셀에 대한 각 노드의 동작전압 레벨을 표시한 회로도이다.
제10도는 본 발명에서의 라인 인버전 구동 방식에서 게이트 구동 펄스 파형을 보인 파형도이다.
본 발명은 티에프티 엘시디 디스플레이의 깜빡임(Flicker) 감소시키는 구동방법에 관한 것이다. 특히 라인 인버전(Line Inversion) 방식의 티에프티 엘시디 디스플레이(TFT LCD Display) 판넬을 구동하는 방법으로서, 포지티브 필드(positive field)와 네거티브 필드(negative field)에서의 TFT 누선 전류의 차이를 감소시키므로서 30Hz 깜박임을 줄일 수 있도록 한 회로에 관한 것이다.
TFT LCD 패널은 다수의 픽셀들로 이루어진 픽셀 어레이를 가지고 있는데, 이러한 픽셀 하나에 대한 전기적인 모델링을 하면 제1a도와 b도 같이 표시할 수가 있다.
픽셀 어레이는 주사선과 데이터 라인이 서로 가로 및 세로 방향으로 배열되고 그 각각의 교차점에 픽셀이 연결된다.
제1a도는 전압 유지용 보조 캐패시터 Cs를 공통 전극과는 별도로 다음단 또는 전단의 게이트 위에 형성한 스토리지 온 게이트(Storage on gate) 타입의 등가 회로도이고, 제1b도는 화소전극과 보조 캐패시터를 모두 공통 전극에 연결한 구조의 등가 회로도이다.
제1a도에서 보인 바와 같이, 게이트라인(주사선, 또는 워드라인)은 TFT의 게이트에 연결되어 구동 전압 Vgn을 게이트에 인가하고, 화상 데이터 신호인 Vsig가 TFT의 드레인에 연결되며, 그 소오스에는 화소전극인 픽셀일렉트로드 CLC의 일단이 연결되고, 이 화소전극의 타측(즉 픽셀일렉트로드가 만드는 캐패시터의 다른 쪽 전극)에는 공통 전압 Vcom이 연결되며, 이 픽셀 전극과 병렬로 전압 유지용 보조 캐패시터 Cs의 일단이 연결되고, 이 보조 캐패시터의 타단에는 다음 줄의 주사선이 연결되어 그 신호 전압인 Vgn-1이 인가된다.
또 다른 구성의 예는 제1b도에 도시된 바와 같이, TFT의 게이트에는 주사선 구동 전압 Vgn이 인가되고, 화상 데이터 신호 Vsig가 TFT의 드레인에 연결되며, 소오스에는 화소전극인 픽셀일렉트로드 CLC의 일단과 전압 유지용 보조 캐패시터 Cs의 일단이 연결되고, 화소전극의 타단과 보조 캐패시터의 타단에는 공통전압 Vcom이 연결되는 구조로 되어 있다.
이러한 픽셀 어레이를 구동시키는 방법에는 픽셀의 액정에 한 쪽 방향으로만 전압이 인가되면 액정의 열화가 촉진되므로, 액정에 인가되는 화상 데이터 전압을 주기적으로 반대 극성으로 인가하는 방법이 사용되고 있다. 데이터 전압을 정방 향과 반대 방향으로 바꾸어서 인가하는 주기는 보통 한 필드마다 바꾸어 주는데, 패널의 픽셀 모두에게 한 필드마다 함께 전압 극성을 바꾸는 즉 인버전 시키는 필드 인버전 방법과, 한 주사선에 연결된 픽셀 라인마다 구분하여 라인마다 교대로 인버전 시키는 라인 인버전 방법이 있다. 어느 경우에서나 인버전 시킬 때는 픽셀 전압(TFT의 드레인에서 픽셀 전극에 인가된 전압)이 공통 전압에 대하여 정의 방향이거나 부의 방향이 되도록 교대로 변화시킨다.
픽셀에 데이터 전압을 인가하기 위하여는 TFT의 게이트에 구동 전압을 인가하여 TFT를 턴온 시켜야 된다. TFT의 게이트에 인가되는 게이트 전압, 드레인에 이가되는 데이터 전압, 및 com 노드에 인가되는 공통 전압을 구동하는 방식에는, 제2도에서 보인 바와 같이, 게이트 전압을 두 가지 레벨의 전압만을 사용하는 방법도 있고, 제3도에서 보인 바와 같이 스토리지 온 게이트 타입의 셀 어레이에서 사용되는 게이트 구동 전압을 공통 전압과 항상 일정한 위상 차이를 가지게 하면서 플로팅 시키는 플로팅게이트 구동방법도 있다.
라인 인버전(line Inversion) 방식의 TFT LCD 구동 방식에서는, 각 라인마다 Vsig 신호의 Vcom에 대한 극성이 서로 반대도 되게 한다.
이것을 한 픽셀(pixel)의 기준에서 보면 한 필드(field)가 바뀔 때마다 Vsig과 Vcom의 극성이 교차되어 나타나는 것으로 보이는데, 제2도의 게이트 펄스 구동방식을 사용할 경우, 타이밍 (a)에서는 픽셀 전압 Vp이 Vcom 보다 높고, 타이밍 (d)에서는 픽셀 전압 Vp이 Vcom 보다 낮기 때문에 게이트 전압의 로우 레벨(low level)이 일정 전압을 유지한다고 하면, 포지티브 필드(positive field : 타이밍 (a)에서와 같이 화소전극이 Vcom 보다 포지티브 전압으로 충전되는 상태)와 네거티브 필드(negative field : 타이밍 (d)에서와 같이 화소전극이 Vcom 보다 네거티브 전압으로 충전되는 상태)의 시간 영역에서 TFT의 게이트-소오스간 전압 Vgs 및 드레인과 소오스 사이 전압 Vds의 값이 서로 달라지게 된다.
또한 제3도의 게이트 펄스 구동 방식에서도 타이밍 (a)에서는 픽셀 전압 Vp이 Vcom보다 높고, 타이밍 (d)에서는 픽셀 전압 Vp이 Vcom 보다 낮기 때문에 게이트 전압의 로우 레벨(low level)이 플로팅 된다고 하여도, 포지티브 필드와 네거티브 필드의 시간 영역에서 TFT의 드레인 소오스간 전압 Vds이 달라지게 된다.
제2도의 게이트 펄스를 사용할 경우의 각 시간 영역에 대한 TFT 각 노드의 전압의 일 예를 제4도에 기재하였다. 제4도 및 제5도의 (a), (b), (c), (d), (e), (f)의 기호는 제2도 및 제3도에서의 타이밍 영역을 가리키며, 따라서 Vp 0.5V(c)는 (c)타이밍에서의 픽셀 전압을 가리킨다.
TFT의 게이트-소오스간 전압 및 소오스-드레인간 전압이 달라지게 되는 경우의 실 예를 제2도의 게이트 펄스를 사용할 경우에 대하여 살펴보면, 픽셀이 연결되어 있는 주사선이 선택된 다음 번의 라인이 선택되는 타이밍 (b) 및 그 다음 라인이 선택되는 타이밍 (c)의 경우에, 포지티브 필드와 네거티브 필드의 Vgs의 차이가 매우 크지는 것을 알 수 있다.
즉, 화면 전체를 일정한 밝기의 색상으로 표시하기 위하여 각 픽셀에 동일한 색상과 밝기를 얻기 위하여 게이트 구동 펄스의 로우 레벨이 -15V 하이 레벨이 +10V인 구형파, 데이터 신호 Vsig이 로우 -2.8V에서 하이 0.8V 범위의 구형파, 공통 전압 Vcom이 로우 -3.8V에서 하이 1.2V인 구형파인 경우를 사용하는 경우를 예로 들어 설명한다.
어떤 픽셀에 표지티브 필드가 인가되는 경우에는 제4a도에 도시된 바와 같이, -15V로 되어 있던 게이트에 (a) 타이밍이 되면 +10V 정도의 전압이 인가되어 TFT가 턴온 되고, 드레인에 데이터 전압이 +0.8V가 인가되면 TFT에서 0.3V 정도 드롭이 된 다음 +0.5V가 픽셀 전극에 인가된다. 그러면 Vcom에는 -3.8V가 가하여지고 있으므로 픽셀 전극(픽셀 전극과 공통 전극과의 사이에 형성되는 캐패시터)에는 4.3V의 전압 차가 충전되게 된다.
다음 번의 주사선이 선택되는 타이밍 (b)가 되면, 게이트 구동 펄스의 로우 레벨이 -15V로 되고, 데이터 신호 Vsig가 로우 -2.8V되며, 공통 전압 Vcom이 하이 1.2V로 된다. 그러면 픽셀 전극의 Vp는 Vcom 보다 +4.3V가 높게 충전되어 있으므로 4.3+1.2=5.5가 되어 하이 상태 +5.5V로 된다.
그리고, 그 픽셀이 연결되어 있는 주사선의 다음다음 번째 주사선이 선택되는 타이밍 (c)의 경우에는, 게이트 구동 펄스의 로우 레벨은 -15V 그대로 이고, 데이터 신호 Vsig이 하이 0.8V이 되고, 공통 전압 Vcom은 로우 -3.8V로 되는데, 이때는 픽셀 전극의 Vp는 Vcom이 다시 -3.8V로 되기 때문에 로우 상태 +0.5로 된다.
그리고 그 픽셀에 그 다음 번의 필드가 주사되는 기간인 네거티브 필드인 경우에는 제4b도에 도시된 바와 같이, -15V로 되어 있던 게이트에 (d) 타이밍이 되면 +10V 정도의 전압이 인가되어 TFT가 턴온 되고, 드레인에 데이터 전압이 -2.8V가 인가되고 TFT에서 0.3V 정도 드롭이 된 다음 -3.1V가 픽셀 전극에 인가된다. 그러면 Vcom에는 +1.2V가가하여지고 있으므로 픽셀 전극에는 포지티브 필드의 경우와 마찬가지로 4.3V의 전압 차로 충전되지만 이번에는 픽셀 전극이 Vcom 노드보다 네거티브 전압으로 충전되게 된다.
그 다음에, 이 픽셀에 연결되어 있는 주사선이 선택된 다음 번의 라인이 선택되는 타이밍인 (e)의 경우에, 게이트 구동 펄스의 로우 레벨은 -15V 로되고, 데이터 신호 Vsig가 하이 +0.8V, 공통 전압 Vcom이 로우 -3.8V로 된다. 그러면 픽셀 전극의 Vp가 (-3.8V)+(-4.3V)=-8.1V가 되어 로우 상태 -8.1V로 된다. 그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍(f)의 경우에, 게이트에는 구동 펄스의 로우 레벨인 -15V 전압이 그대로 인가되고, 데이터 신호 Vsig이 로우 -2.8V이 되고, 공통 전압 Vcom은 하이 +1.2V로 되며, 따라서 픽셀 전극의 Vp는 하이 상태 -3.1V로 된다.
이렇게 동작되는 경우에 제4a도에 도시된 포지티브 필드의 타이밍인 (b)의 경우의 TFT의 각 단자간 전압을 계산하여 보면, 게이트와 소오스간 전압 Vgs는 [-15-5.5]=-20.5V, 드레인과 소오스간 전압 Vds는 [-2.8-5.5]=-8.V, 게이트와 드레인 사이 전압 Vgd는 [-15-(-2.8)]=-12.2V로 된다.
그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (c)의 경우에는, 게이트와 소오스간 전압 Vgs는 [-15-0.5]=-15.5V, 드레인과 소오스간 전압 Vds는 [-0.8-(-0.8)]=8.9V, 게이트와 드레인 사이 전압 Vgd는 [-15-0.8]=-15.8V로 된다.
다음에는 제4b도에 도시된 네거티브 필드의 타이밍 (e)의 경우의 TFT의 단자간 전압을 계산하여 보면, 게이트와 소오스간 전압 Vgs는 [-15 - (-8.1)] = -6.9V, 드레인과 소오스간 전압 Vds는 [0.8 - (-8.1)] = 8.9V, 게이트와 드레인 사이 전압 Vgd는 [-15 - 0.8] = -15.8V로 된다.
그리고 그 픽셀에 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (f)의 경우에는, 게이트와 소오스간 전압 Vgs는 [-15-(-3.1)]=-11.9V, 드레인과 소오스간 전압 Vds는 [-2.8-(-3.1)]=0.3V, 게이트와 드레인 사이 전압 Vgd는 [-15-(-2.8)]=-12.2V로 된다.
위에서 구체적인 수치를 예로 들어 살펴본 바와 같이, 포지티브 필드를 주사하는 경우와 네거티브 필드를 주사하는 경우에 TFT의 노드간 전압이 달라지는 것을 알 수 있다. 즉 포지티브 필드의 타이밍 (b)의 경우에는 Vgs가 -20.5V 이든 것이 네거티브 필드의 타이밍 (e)의 경우에는 TFT의 Vgs가 -6.9V로 변환된다. Vgs 뿐만 아니라 Vds는 -8.3V에서 -8.9V로 변하고, Vgd는 -12.2V에서 -15.8V로 변한다.
또 포지티브 필드의 타이밍 (c)의 경우에는 Vgs가 -15.5V 이든 것이 네거티브 필드의 타이밍 (f)의 경우에는 TFT의 Vgs가 -11.9V로 변화된다. Vgs 뿐만 아니라 Vds는 -8.9V에서 0.3V로 변하고, Vgd는 -15.8V에서 -12.2V로 변한다.
이러한 전압의 변화는 TFT의 누설 전류를 변화시키고, 이것이 포지티브 필드와 네거티브 필드를 주사할 때마다 주기적으로 발생되므로, 필드 주사 수인 30Hz의 플리커 형상을 초래하는 주요한 원인이 된다.
제5도에서는 제3도에서 보인 바와 같은 플로팅게이트 방식으로 게이트를 구동하는 경우의 TFT의 각 노드 전압을 나타내었는데, 포지티브 필드와 네거티브 필드의 Vgs의 차이는 줄었지만, 여전히 Vds 값의 차이는 큰 것을 알 수 있다. 이 플로팅게이트 방식에는 포지티브 필드인 경우에 픽셀이 연결되어 있는 주사선이 선택된 다음 번의 라인이 선택되는 타이밍 (b) 때에, 게이트 구동 펄스 레벨이 하이 -10V, 데이터 신호 Vsig이 로우 -2.8V, 공통 전압 Vcom 은 하이 1.2V를 공급하고, 타이밍인 (b) 다음 라인이 선택되는 타이밍인 (c) 때에는, 게이트 구동 펄스의 레벨이 로우 -15V, 데이터 신호 Vsig이 하이+0.8V, 공통 전압 Vcom이 로우 -3.8V를 공급하는 경우를 예로 한다.
이러한 방식에서도 포지티브 필드를 주사하는 경우에는, 제5a도에 도시된 바와 같이, 그 픽셀이 연결되어 있는 주사선이 선택된 다음 번의 라인이 선택되는 타이밍인 (b)의 경우에, 게이트 구동 펄스의 로우 레벨이 -15V, 데이터 신호 Vsig가 로우 -2.8V, 공통 전압 Vcom을 하이 1.2V를 공급하면, 픽셀 전극의 Vp가 하이 5.5V로 된다. 그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍된 (c)의 경우에, 게이트 구동 펄스는 로우 -15V, 데이터 신호 Vsig은 하이 +0.8V, 공통 전압 Vcom은 로우 -3.8V로 되면 픽셀 전극의 Vp는 로우 +0.5V로 된다.
그리고 그 다음 번의 필드가 주사되는 기간인 네거티브 필드인 경우에는 제5b도에 도시된 바와 같이, 그 픽셀이 연결되어 있는 주사선이 선택된 다음 번의 라인이 선택되는 타이밍인 (e)의 경우에, 게이트 구동 펄스의 로우 레벨은 -15V이고, 데이터 신호 Vsig가 하이 +0.8V, 공통 전압 Vcom이 로우 -3.8V가 되고, 픽셀 전극의 Vp가 로우 -8.1V로 된다. 그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (f)의 경우에, 게이트 구동 펄스의 하이 레벨 -10V이고, 데이터 신호 Vsig이 로우 -2.8V이 되고, 공통 전압 Vcom은 하이 +1.2V로 되며 픽셀 전극의 Vp는 하이 -3.1V로 된다.
제5a도에 도시된 포지티브 필드의 타이밍인 (b)의 경우의 TFT의 단자간 전압을 계산하여 보면, 게이트와 소오스간 전압 Vgs는 [-10-5.5]=-15.5V, 드레인과 소오스간 전압 Vds는 [-2.8-5.5]=-8.3V, 게이트와 드레인 사이 전압 Vgd는 [-10-(-2.8)]=-8.2V로 된다.
그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (c)의 경우에는, 게이트와 소오스간 전압 Vgs는 [-15-0.5]=-15.5V, 드레인과 소오스간 전압 Vds는 [0.8-0.5]=0.3V, 게이트와 드레인 사이 전압 Vgd는 [-15-0.8]=-15.8V로 된다.
다음에는 제5b도에 도시된 네거티브 필드의 타이밍인 (e)의 경우의 TFT의 단자간 전압을 계산하여 보면, 게이트와 소오스간 전압 Vgs는 [-15-(-8.1)]=-6.9V, 드레인과 소오스간 전압 Vds는 [0.8-(-8.1)]=8.9V, 게이트와 드레인 사이 전압 Vgd는 [-15-0.8]=-15.8V로 된다.
그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (f)의 경우에는, 게이트와 소오스간 전압 Vgs는 [-10-(-3.1)]=-6.9V, 드레인과 소오스 간 전압 Vds는 [-2.8-(-3.1)]=0.3V, 게이트와 드레인 사이 전압 Vgd는 [-10-(-2.8)]=-7.2V로 된다.
플로팅 게이트 구동 방식에서도, Vgs의 변동은 없어졌지만 Vds는 여전히 Vds(b)-Vds(e)=-8.3-8.9=-17.2V이고, Vgd는 경우도 Vgd(b)-Vgd(e)=-8.2-(-15.8)=7.6V가 변동하는 것을 알 수 있다.
위와 같은 TFT 단자간 전압의 변화는 화면의 깜박임 현상을 초래하는데 그 원인을 살펴보면, 제6도의 TFT의 I-V 특성 곡선에서 그 원인을 찾을 수 있다.
제6 및 7도를 참조하면서 설명하면, TFT 소오스와 드레인과의 사이 전류 Ids는 off 영역에서도 누설 전류가 흐르는데, 이 누설 전류는 Vgs의 절대치가 커질 수록 증가한다. 그러므로 포지티브 필드와 네거티브 필드의 시간 영역에서 Vgs의 차이가 존재한다면 누설 전류의 차이가 생기고 그로인한 포지티브 필드와 네거티브 필드의 실효 전압의 차이에 의해 광투과량이 달라지므로 30Hz(필드 주파수)의 플리커(flicker)가 발생한다.
이를 설명하기 위하여 제7도에 개략적으로 도시하였는데, 포지티브 필드에서의 충전 직후의 액정 양단 전압과(A위치 : 71) 네거티브 필드에서의 충전 직후의 액정 양단 전압(B위치 : 73)의 절대치가 같다고 하더라도 1필드 주기 후의 전압 차이는 TFT의 누설 전류에 픽셀 전극에 충전된 전하가 많이 방전하는 경우와 적게 방전하는 경우가 있어서, 다음 필드가 시작되기 직전의 타이밍인 제7도의 C 위치(72) 및 D위치(74)에서의 전압은 차이가 많아지게 되고, 따라서 두 필드간에 실효전압의 차이가 존재함을 알 수 있고, 그 결과 깜빡임이 발생된다는 것을 알 수 있다.
본 발명은 종래의 라인 인버전 방식의 티에프티 엘시디 디스플레이 판넬 구동방법이 가진 깜박임 현상을 해소하는 것을 목적으로 한다.
본 발명의 게이트 변조(modulation) 구동방법은 전압 유지용 캐패시터(storage capacitance) 구조가 스토리지 온 콤몬[storage on common : 제1b도의]인 경우 및 스토리지 온 게이트(제1a도의) 경우 모두 적용 가능하다.
본 발명은 TFT의 게이트-소오스 전압 Vgs를 포지티브 필드와 네거티브 필드에서 거의 일치하도록 하려면 게이트 로우 레벨 전압을 포지티브 필드와 네거티브 필드에서 각기 다르게 하여 해결하려는 것이다.
본 발명의 라인 인버전 방식의 티에프티 엘시디 디스플레이의 구동방법은 포지티브 필드에서는 하나의 게이트라인에 연결된 TFT를 온 시켜서 소정의 전압으로 픽셀전극을 충전시킨 후부터 다음번 픽셀전극 충전 개시 전까지상기 게이트라인에 제1게이트로우레벨전압을 인가하고, 네거티브 필드에서는 하나의 게이트라인에 연결된 TFT를 온 시켜서 소정의 전압으로 픽셀전극을 충전시킨 후부터 다음번 픽셀전극 충전 개시 전까지 상기 게이트라인에 제2게이트로우레벨 전압을 인가하는 단계를 포함하되, 상기 제1게이트로우레벨전압과 상기 제2게이트로우레벨전압과의 차이는 하이공통전압Vcomhigh와 로우공통전압 Vcomlow와의 차이와 실질적으로 거의 동일하게 하고, 상기 제1게이트로우레벨전압은 포지티브 필드 때에만 TFT를 오프시키기 위하여 게이트에 인가하고, 상기 제2게이트로우레벨전압은 네거티브 필드 때에만 TFT를 오프시키기위하여 게이트에 인가하는 것이 특징으로 한다.
제1게이트로우레벨전압은 포지티브필드가 주사되는 동안 일정하게 유지되고, 상기 제2게이트로우레벨전압은 네거티브 필드가 주사되는 동안 일정하게 유지되는 것이 또 다른 특징이고, 포지티브 필드에서의 제1게이트로우레벨전압과 네거티브 필드에서의 제2게이트로우레벨전압의 값을 서로 다르게 하여 구동하되, 그 레벨의 차이를 조작자가 수동으로 조절할 수 있도록 하여 구동하는 것도 다른 하나의 특징이다.
본 발명의 기본적인 해결 원리를 도해로서 설명하기 위하여 제8도에 어떤 한 픽셀에 대한 게이트 파형을 나타내었다.
제8도에서 보인 바와 같이, 포지티브 필드와 네거티브 필드에서의 로우 상태 게이트 인가 전압 Vgl의 값은 다음과 같이 구할 수 있다.
제2도와 제4도에서 Vsig을 구형파를 가정했지만 실제의 Vsig은 영상 신호에 따른 랜덤(random)한 파형이라 할 수 있다. 그러므로 픽셀에 차징되는 전압은 영상신호에 따라 달라지고 포지티브 필드와 네거티브 필드에서 Vgs의 차도 영상 신호의 함수라고 할 수 있다. 그러나 영상 신호가 랜듬하다고 할 경우 영상 신호의 평균값은 화이트 레벨(white level)과 블랙 레벨(black level)의 중간 신호(TV signal의 경우 50% IRE 신호)라 할 수 있고, Vgl을 정할 때 영상 신호의 평균값이 픽셀에 차징되어 있는 상태에서 영상 신호의 평균값이 Vsig에 입력된다고 가정한 후, 포지티브 필드에서의 Vgs값과 네거티브 필드에서의 Vgs값의 차를Vgl로 하면 가장 좋은 결과를 추출 할 수 있다.
결론적으로 제4도의 경우에는 이Vgl을 대략 5.3V로 하면 된다.
이Vgl의 추출 과정을 설명하기 위하다 TFT의 턴 오프 시키는 게이트 로우 전압 Vgatelow, 데이터 신호 신호의 로우 레벨은 Vsiglow 하이 레벨은 Vsighigh, 공통 전압 Vcom의 로우 레벨은 Vcomlow 하이 레벨은 Vcomhigh라고 하면, Vgs=Vg-Vs가 되는데, 포지티브 필드의 경우 TFT가 턴오프된 후의 Vgsl은, 게이트 전압은 Vatelow가 되고, 소오스 전압 Vs는 Vcomhigh+(Vlc : 픽셀차지 전압)가 되는데, 픽셀 차지 전압 Vlc는 Vsighigh-Vcomlow-Vt가 된다. 여기서Vt는 TFT에서 드롭 되는 전압을 의미한다.
그러나 Vcomhigh+Vlc＞Vsiglow 이므로 실제의 Vgsl는 Vgatelow-Vsiglow가 된다.
네거티브 필드의 경우에는 TFT의 턴오프된 후의 Vgs2 sms, Vgate 는 역시 Vgatelow가 되고, 소오스 전압 Vs는 Vcomlow+(Vlc : 픽셀 차지 전압)가 되는데, 픽셀 차지 전압 Vlc는,가 된다.
그래서된다.
포지티브 필드의 경우 TFT가 턴오프된 후의 Vgs1와 네거티브 필드의 경우에는 TFT의 턴오프된 후의 Vgs2 와의 차이Vgs는,
가 된다.
실제 수지츨 대입하여 보면, -(-2.8)+0.8+0.3=5.3V가 된다.
이렇게 도출된Vgs를 적용하여 포지티브 필드의 게이트 로우 전압을 네거티브 필드의 게이트 로우 전압보다 약 5.3V 를 높게 하였을 때에의 각 노드의 전압 상태를 살펴보면 제4도 및 제9도와 같이 된다.
픽셀에 동일한 색상과 밝기를 얻기 위하여, 게이트 구동 펄스의 전위를 네거티브 필드인 경우Vgs 만큼 높여 주는 경우를 즉, 게이트 구동 펄스의 로우 레벨을 포지티브 필드인 경우 -9.7V, 게이트 구동 펄스의 로우 레벨을 네거티브 필드인 경우 -15V로 하고, 게이트 구동 펄스의 하이 레벨을 포지티브 필드인 경우 +15.3V 네거티브 필드인 경우 +10V인 구형파, 데이터 신호 Vsig이 로우 -2.8V에서 하이 0.8V 범위의 구형파, 공통 전압 Vcom이 로우 -3.8V에서 하이 1.2V인 구형파를 사용하는 경우를 살펴본다.
어떤 픽셀에 포지티브 필드가 인가되는 경우에는 게이트(a) 타이밍이 도면 +15.3V 정도의 전압이 인가되어 TFT가 턴온 되고, 드레인에 데이터 전압 +0.8V가 인가되면 TFT에서 0.3V 정도 드롭이 된 다음 +0.5V가 픽셀 전극에 인가된다. 그러면 Vcom에는 -3.8V가 가하여지고 있으므로 픽셀 전극에는 4.3V의 전압차가 충전되게 된다.
다음 번의 주사선이 선택되는 타이밍 (b)가 되면 제9도에 도시된 바와 같이, 게이트 구동 펄스의 로우 레벨이 -9.7V로 되고, 데이터 신호 Vsig가 로우 -2.8V되며, 공통 전압 Vcom이 하이 1.2V 로 된다. 그러면 픽셀 전극의 Vp는 Vcom 보다 +4.3V가 높게 충전되어 있으므로 4.3+1.2=5.5가 되어 하이 상태 +5.5V로 된다.
그리고, 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍 (c)의 경우에는, 게이트 구동 펄스의 로우 레벨은 -9.7V 그대로 이고, 데이터 신호 Vsig이 하이 0.8V이 되고, 공통 전압 Vcom은 로우 -3.8V 로 되는데, 이때는 픽셀 전극의 Vp는 Vcom이 다시 -3.8V로 되기 때문에 로우 상태 +0.5V로 된다.
그리고 이 픽셀에 그 다음 번의 필드가 주사되는 기간인 네거티브 필드인 경우에는, 제4b도에 도시된 바와 같이, (d) 타이밍이 되면 +10V 정도의 전압이 인가되어 TFT가 턴온 되고, 드레인에 데이터 전압이 -2.8V가 인가되어 TFT에서 0.3V 정도 드롭이 된 다음 -3.1V가 픽셀 전극에 인가된다. 그러면 Vcom에는 +1.2V가 가하여지고 있으므로 픽셀 전극에는 포지티브 필드의 경우와 마찬가지로 4.3V의 전압차로 충전되지만 이번에는 픽셀 전극이 Vcom 노드보다 네거티브 전압으로 충전되게 된다.
그 다음에, 이 픽셀이 연결되어 있는 주사선이 선택된 다음 번의 라인이 선택되는 타이밍인 (e)의 경우에, 게이트 구동 펄스의 로우 레벨은 -15V 로 되고, 데이터 신호 Vsig가 하이 +0.8V, 공통 전압 Vcom이 로우 -3.8V로 된다. 그러면 픽셀 전극의 Vp가 (-3.8V)+(-4.3V)=-8.1V가 되어 로우 상태 -8.1V로 된다. 그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍(f)의 경우에, 게이트에는 구동 펄스의 로우 레벨인 -15V 전압이 그대로 인가되고, 데이터 신호 Vsig이 로우 -2.8V이 되고, 공통 전압 Vcom은 하이 +1.2V 로 되며, 따라서 픽셀 전극의 Vp는 하이 상태 -3.1V로 된다.
이렇게 동작되는 경우의 제9도에 도시된 포지티브 필드의 타이밍인 (b)의 경우의 TFT의 각 단자간 전압을 계산하여 보면, 게이트와 소오스간 전압 Vgs는 [-9.7-5.5]=-15.2V, 드레인과 소오스간 전압 Vds는 [-2.8-5.5]=-8.3V, 게이트와 드레인 사이 전압 Vgd는 [-9.7-(-2.8)]=-6.9V로 된다.
그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (c)의 경우에는, 게이트와 소오스간 전압 Vgs는 [-9.7-0.5]=-9.2V, 드레인과 소오스간 전압 Vds는 [-0.8+0.5]=-0.3V, 게이트와 드레인 사이 전압 Vgd는 [-9.7-0.8]=-10.5V로 된다.
다음에는 제4b도에 도시된 네거티브 필드의 타이밍 (e)의 경우의 TFT의 단자간 전압을 계산하여 보면, 게이트와 소오스간 전압 Vgs는 [-15-(-8.1)]=8.9V, 게이트와 드레인 사이 전압 Vgd는 [-15-0.8]=-15.8V로 된다.
그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (f)의 경우에는, 게이트와 소오스간 전압 Vgs는 [-15-(-3.1)]=-11.9V, 드레인과 소오스간 전압 Vds는 [-15-0.8]=-15.8V로 된다.
그리고 그 픽셀이 연결되어 있는 주사선의 다음 다음 번째 주사선이 선택되는 타이밍인 (f)의 경우에는, 소오스간 전압 Vgs는 [-15-(-3.1)]=-11.9V, 드레인과 소오스간 전압 Vds는 [-28 - (-3.1)] = 0.3V, 게이트와 드레인사이 전압 Vgd는 [-15-(-2.8)]=-12.2V로 된다.
위에서 구체적인 수치를 예로 들어 살펴본 바와 같이, 포지티브 필드를 주사하는 경우와 네거티브 필드를 주사하는 경우에도 TFT의 노드간 전압이 크게 달라지지 아니하는 것을 알 수 있다.
즉 포지티브 필드의 타이밍 (b)의 경우에는 Vgs가 -15.2V이고, 네거티브 필드의 타이밍 (e)의 경우에는 TFT의 Vgs가 -6.9V로 된다. Vds sms -8.3에서 -8.9V로 변하고, Vgd는 -6.9V에서 -15.8V로 된다.
또 포지티브 필드의 타이밍 (c)의 경우에는 Vgs가 -9.2V 이든 것이 네거티브 필드의 타이밍 (f)의 경우에는 TFT의 Vgs가 -11.9V로 된다. Vds는 0.3V에서 그대로 0.3V로 되고, Vgd는 -10.5V에서 -12.2V로 변한다.
이상에서 살펴본 바와 같이 포지티브 필드와 네거티브 필드의 Vgs차가 준 것을 볼 수 있고, 포지티브 필드 (b)상태에서의 Vgd와 네거티브 필드 (e)상태에서의 Vgs가 일치하여 포지티브 필드와 네거티브 필드의 holding ratio가 같게 될 것을 예상할 수 있다.
제8도의Vgl은 실제 신호에 대해서는 계산치와 약간의 오차를 보인다. 판넬의 시뮬레이션 결과 제2도의 파형이 인가될 때 포지티브 필드와 네거티브 필드의 픽셀전압 유지비(holding ratio)의 차이를 가장 적게 하는 Vgl은 계산치와 약간의 오차를 보였으며, 이것은Vgl의 값이 패널에 영향을 받는다는 것을 의미한다. 그러므로 게이트 전압을 변동(modulation)하기 위하여Vgl을 사용자가 조절할 수 있도록 하면 더욱 바람직하다.
제10도는 본 발명에서의 라인 인버전 방식의 게이트 구동 펄스를 도시하여 본 것이다.
즉 어떤 픽셀이 연결된 게이트라인을 구동하는 펄스의 파형이 gn과 같을 때, 이 픽셀이 연결된 게이트라인보다 하나 먼저 위치하는 게이트라인에는 gn-1과 같은 파형이 인가되고, 이 픽셀이 연결된 게이트라인보다 하나 다음에 위치하는 게이트라인에는 gn+1과 같은 파형이 인가된다.
본 발명의 방법을 이용하면 라인 인버전 방식으로 TFT LCD를 구동할 때 포지티브 필드와 네거티브 필드의 TFT누설 전류의 차이로 인해 생기는 30Hz 플리커를 감소시킬 수 있다.

Claims (3)

  1. 라인 인버전 방식의 테이프티 엘시디 디스플레이의 구동방법으로서, 포지티브 필드에서는 하나의 게이트라인에 연결된 TFT를 온 시켜서 소정의 전압으로 픽셀전극을 충전시킨 후부터 다음번 픽셀전극 충전 개시 전까지 상기 게이트라인에 제1게이트로우레벨전압을 인가하고, 네거티브 필드에서의 하나의 게이트라인에 연결된 TFT를 온 시켜서 소정의 전압으로 픽셀전극을 충전시킨 후부터 다음번 픽세전극 충전 개시 전까지 상기 게이트라인에 제2게이트로우레벨 전압을 인가하는 단계를 포함하되, 상기 제1게이트로우레벨전압과 상기 제2게이트로우레벨전압과의 차이는 하이공통전압Vcomhigh와 로우공통전압 Vcomlow와의 차이와 실질적으로 거의 동일하게 하고, 상기 제1게이트로우레벨전압은 포지티브 필드 때에만 TFT를 오프 시키기 위하여 게이트에 인가하고, 상기 제2게이트로우레벨전압을 네거티브 필드 때에만 TFT를 오프 시키기 위하여 게이트에 인가하는 것이 특징인 라인 인버번 방식의 티에프티 엘시디 디스플레이의 구동방법.
  2. 제1항에 있어서, 제1게이트로우레벨전압은 포지티브필드가 주사되는 동안 일정하게 유지되고, 상기 제2게이트로우레벨전압은 네거티브 필드가 주사되는 동안 일정하게 유지되는 것이 특징인 라인 인버전 방식의 티에프티 엘시디 디스플레이의 구동방법
  3. 제1항에 있어서, 포지티브 필드에서의 제1게이트로우레벨전압과 네거티브 필드에서의 제2게이트로우레벨전압의 값을 서로 다르게 하여 구동하되, 그 레벨의 차이를 조작자가 수동으로 조절할 수 있도록 하여 구동하는 것이 특징인 인버전 방식의 티에프티 엘시디 디스플레이의 구동방법.
KR1019960009546A 1996-03-30 1996-03-30 티에프티 엘시디 디스플레이의 구동방법 KR100219116B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960009546A KR100219116B1 (ko) 1996-03-30 1996-03-30 티에프티 엘시디 디스플레이의 구동방법
US08/740,662 US6005542A (en) 1996-03-30 1996-10-31 Method for driving a thin film transistor liquid crystal display device using varied gate low levels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009546A KR100219116B1 (ko) 1996-03-30 1996-03-30 티에프티 엘시디 디스플레이의 구동방법

Publications (2)

Publication Number Publication Date
KR970067073A KR970067073A (ko) 1997-10-13
KR100219116B1 true KR100219116B1 (ko) 1999-09-01

Family

ID=19454665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009546A KR100219116B1 (ko) 1996-03-30 1996-03-30 티에프티 엘시디 디스플레이의 구동방법

Country Status (2)

Country Link
US (1) US6005542A (ko)
KR (1) KR100219116B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933447B1 (ko) * 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정 표시 패널의 게이트 구동 방법 및 장치
KR101002324B1 (ko) * 2003-12-22 2010-12-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959599A (en) * 1995-11-07 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix type liquid-crystal display unit and method of driving the same
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
US6911962B1 (en) * 1996-03-26 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of active matrix display device
KR100271092B1 (ko) * 1997-07-23 2000-11-01 윤종용 서로 다른 공통 전압을 가지는 액정 표시 장치
US6868154B1 (en) * 1999-08-02 2005-03-15 Robert O. Stuart System and method for providing a service to a customer via a communication link
US6317113B1 (en) * 1999-08-27 2001-11-13 Chi Mei Electronics Corp. Method for driving thin film transistor of liquid crystal display
JP2001188217A (ja) * 1999-10-20 2001-07-10 Sharp Corp アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法
JP2001166331A (ja) * 1999-12-03 2001-06-22 Fujitsu Ltd 液晶表示装置
TW573290B (en) * 2000-04-10 2004-01-21 Sharp Kk Driving method of image display apparatus, driving apparatus of image display apparatus, and image display apparatus
JP4330059B2 (ja) * 2000-11-10 2009-09-09 カシオ計算機株式会社 液晶表示装置及びその駆動制御方法
TW567457B (en) * 2001-04-25 2003-12-21 Au Optronics Corp Biased voltage compensation driving method of thin film liquid crystal display
US7602465B2 (en) * 2002-10-31 2009-10-13 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device
KR100857378B1 (ko) * 2002-12-31 2008-09-05 비오이 하이디스 테크놀로지 주식회사 게이트 펄스의 구동방법
JP2004301989A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示パネルの駆動方法及び液晶表示装置
JP4154598B2 (ja) * 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
KR101171188B1 (ko) * 2005-11-22 2012-08-06 삼성전자주식회사 표시 장치 및 그 구동 방법
TWI449009B (zh) * 2005-12-02 2014-08-11 Semiconductor Energy Lab 顯示裝置和使用該顯示裝置的電子裝置
US8633889B2 (en) 2010-04-15 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and electronic appliance
TWI534773B (zh) 2010-04-23 2016-05-21 半導體能源研究所股份有限公司 顯示裝置的驅動方法
US9165518B2 (en) 2011-08-08 2015-10-20 Samsung Display Co., Ltd. Display device and driving method thereof
US9019188B2 (en) 2011-08-08 2015-04-28 Samsung Display Co., Ltd. Display device for varying different scan ratios for displaying moving and still images and a driving method thereof
US9299301B2 (en) 2011-11-04 2016-03-29 Samsung Display Co., Ltd. Display device and method for driving the display device
US9208736B2 (en) 2011-11-28 2015-12-08 Samsung Display Co., Ltd. Display device and driving method thereof
US9129572B2 (en) 2012-02-21 2015-09-08 Samsung Display Co., Ltd. Display device and related method
CN107170405B (zh) * 2017-07-24 2020-08-18 京东方科技集团股份有限公司 电路驱动方法及装置、电子装置、存储介质和显示设备
CN109036315B (zh) * 2018-09-06 2021-12-10 京东方科技集团股份有限公司 显示面板的驱动方法、驱动装置及显示设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256389A (ja) * 1985-05-10 1986-11-13 松下電器産業株式会社 液晶表示装置の駆動回路
EP0287996A3 (en) * 1987-04-20 1989-02-08 Hitachi, Ltd. Liquid crystal display and method of driving the same
JPH02170188A (ja) * 1988-12-23 1990-06-29 Nec Corp Ｅｌパネルの駆動方法
JPH02217894A (ja) * 1989-02-20 1990-08-30 Fujitsu Ltd 液晶表示装置の駆動装置
JP3211270B2 (ja) * 1991-09-05 2001-09-25 カシオ計算機株式会社 液晶表示素子の駆動方法
JP2948682B2 (ja) * 1991-06-10 1999-09-13 シャープ株式会社 表示装置の駆動回路
JPH05134626A (ja) * 1991-11-11 1993-05-28 Sharp Corp 液晶素子とその駆動方法
JP2798540B2 (ja) * 1992-01-21 1998-09-17 シャープ株式会社 アクティブマトリクス基板とその駆動方法
JPH06337400A (ja) * 1993-05-31 1994-12-06 Sharp Corp マトリクス型表示装置及び駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933447B1 (ko) * 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정 표시 패널의 게이트 구동 방법 및 장치
KR101002324B1 (ko) * 2003-12-22 2010-12-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
KR970067073A (ko) 1997-10-13
US6005542A (en) 1999-12-21

Similar Documents

Publication Publication Date Title
KR100219116B1 (ko) 티에프티 엘시디 디스플레이의 구동방법
US6753835B1 (en) Method for driving a liquid crystal display
US5793346A (en) Liquid crystal display devices having active screen clearing circuits therein
KR0123033B1 (ko) 액정 표시 장치 구동 방법
US5945970A (en) Liquid crystal display devices having improved screen clearing capability and methods of operating same
US7369108B2 (en) Liquid crystal display
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
CN101512628B (zh) 有源矩阵基板及具备该有源矩阵基板的显示装置
CN101233556B (zh) 显示装置及其驱动电路与驱动方法
KR100750916B1 (ko) 스윙 공통 전극 전압을 이용한 액정 표시 장치 및 이의구동 방법
US7079101B1 (en) Liquid crystal display device and driving method therefor
JP4290680B2 (ja) 容量性負荷充放電装置およびそれを備えた液晶表示装置
KR940003429B1 (ko) 액정표시장치용 구동회로
KR100218533B1 (ko) 액정 표시 장치의 파워 오프 방전 회로
KR100740931B1 (ko) 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법
KR100483400B1 (ko) 액정표시장치의구동방법
US6501453B1 (en) Driving method for a liquid-crystal-display
US8179385B2 (en) Liquid crystal display
CN112673416A (zh) 控制装置及液晶显示装置
KR100600693B1 (ko) 액정 표시 소자의 구동 방법
KR100229621B1 (ko) 액티브 매트릭스형 액정표시장치의 구동방법
JPS63175890A (ja) アクテイブマトリクス型液晶パネルの駆動方法
JP2516351B2 (ja) アクテイブマトリクス型液晶パネルの駆動方法
KR100640047B1 (ko) 액정표시소자
US11195487B2 (en) Display driving circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140328

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 17