JPH11133379A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11133379A JPH11133379A JP10207838A JP20783898A JPH11133379A JP H11133379 A JPH11133379 A JP H11133379A JP 10207838 A JP10207838 A JP 10207838A JP 20783898 A JP20783898 A JP 20783898A JP H11133379 A JPH11133379 A JP H11133379A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- common
- liquid crystal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Abstract
(57)【要約】
【課題】ゲート電圧の信号遅延によって生ずるフリッカ
現像を防止しデータ電圧の信号遅延によって生ずる画質
の不均一性を克服する。 【解決手段】 第１基板、第２基板、ゲート駆動部及び
データ駆動部を含む。第１基板は、複数のゲート線、複
数のゲート線と絶縁されて交差する複数のデータ線、ゲ
ート線に連結されるゲート電極とデータ線に連結される
ソース電極とを有する複数の薄膜トランジスタ及び薄膜
トランジスタのドレイン電極に連結される画素電極が形
成されている。第２基板は、画素電極に対向している共
通電極が形成されている。ゲート駆動部は、薄膜トラン
ジスタをオン／オフにするためのゲート電圧を前記ゲー
ト線に印加する。データ駆動部は、画像信号を表すデー
タ電圧をデータ線に印加する。共通電極には位置に応じ
て互いに異なる共通電圧が印加される。
現像を防止しデータ電圧の信号遅延によって生ずる画質
の不均一性を克服する。 【解決手段】 第１基板、第２基板、ゲート駆動部及び
データ駆動部を含む。第１基板は、複数のゲート線、複
数のゲート線と絶縁されて交差する複数のデータ線、ゲ
ート線に連結されるゲート電極とデータ線に連結される
ソース電極とを有する複数の薄膜トランジスタ及び薄膜
トランジスタのドレイン電極に連結される画素電極が形
成されている。第２基板は、画素電極に対向している共
通電極が形成されている。ゲート駆動部は、薄膜トラン
ジスタをオン／オフにするためのゲート電圧を前記ゲー
ト線に印加する。データ駆動部は、画像信号を表すデー
タ電圧をデータ線に印加する。共通電極には位置に応じ
て互いに異なる共通電圧が印加される。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置（liqu
id crystal display：以下‘ＬＣＤ'と称する）に関す
る。より詳しくは、互いに異なる共通電圧を有する薄膜
トランジスタ（thin film transistor：以下‘ＴＦＴ'
と称する）液晶表示装置に関する。
id crystal display：以下‘ＬＣＤ'と称する）に関す
る。より詳しくは、互いに異なる共通電圧を有する薄膜
トランジスタ（thin film transistor：以下‘ＴＦＴ'
と称する）液晶表示装置に関する。
【０００２】
【従来の技術】ＴＦＴ−ＬＣＤは、２つの基板の間に注
入されている異方性誘電率を有する液晶物質に電界を印
加し、この電界の強さを調節して基板を透過する光の量
を調節することにより、所望する画像信号を得る表示装
置である。このようなＴＦＴ−ＬＣＤの基板上には、互
いに平行な複数のゲート線とこのゲート線と絶縁されて
交差する複数のデータ線とが形成され、これらゲート線
とデータ線に囲まれた領域は１つの画素を規定する。各
画素のゲート線とデータ線とが交差する部分にはＴＦＴ
が形成される。
入されている異方性誘電率を有する液晶物質に電界を印
加し、この電界の強さを調節して基板を透過する光の量
を調節することにより、所望する画像信号を得る表示装
置である。このようなＴＦＴ−ＬＣＤの基板上には、互
いに平行な複数のゲート線とこのゲート線と絶縁されて
交差する複数のデータ線とが形成され、これらゲート線
とデータ線に囲まれた領域は１つの画素を規定する。各
画素のゲート線とデータ線とが交差する部分にはＴＦＴ
が形成される。
【０００３】図１は一般的なＴＦＴ−ＬＣＤにおける単
位画素に対する等価回路を示す。図１に示されているよ
うに、ＴＦＴ１０のゲート電極ｇ、ソース電極ｓ、ドレ
イン電極ｄはそれぞれゲート線Ｇｎ、データ線Ｄｍ、画
素電極Ｐに連結される。画素電極Ｐと共通電極Ｃｏｍと
の間には液晶物質が形成されるが、これを等価的に液晶
容量Ｃｌｃで示した。又、画素電極と前段ゲート線Ｇｎ
−１との間には蓄積容量Ｃｓｔが形成され、ゲート電極
とドレイン電極との間には誤整列（misalignment）など
に起因した寄生容量Ｃｇｄが生ずる。液晶容量Ｃｃｌと
蓄積容量ＣｓｔはＴＦＴ−ＬＣＤが駆動しなければなら
ない負荷として作用する。
位画素に対する等価回路を示す。図１に示されているよ
うに、ＴＦＴ１０のゲート電極ｇ、ソース電極ｓ、ドレ
イン電極ｄはそれぞれゲート線Ｇｎ、データ線Ｄｍ、画
素電極Ｐに連結される。画素電極Ｐと共通電極Ｃｏｍと
の間には液晶物質が形成されるが、これを等価的に液晶
容量Ｃｌｃで示した。又、画素電極と前段ゲート線Ｇｎ
−１との間には蓄積容量Ｃｓｔが形成され、ゲート電極
とドレイン電極との間には誤整列（misalignment）など
に起因した寄生容量Ｃｇｄが生ずる。液晶容量Ｃｃｌと
蓄積容量ＣｓｔはＴＦＴ−ＬＣＤが駆動しなければなら
ない負荷として作用する。
【０００４】このようなＴＦＴ−ＬＣＤの動作を説明す
ると次のとおりである。まず、表示しようとするゲート
線Ｇｎに連結されたゲート電極にゲートオン電圧を印加
してＴＦＴ１０を導通させた後、画像信号を表すデータ
電圧をソース電極ｓに印加してこのデータ電圧をドレイ
ン電極ｄに印加するようにする。そうすると、前記デー
タ電圧は画素電極Ｐを通して液晶容量Ｃｌｃと蓄積容量
Ｃｓｔにそれぞれ印加され、画素電極Ｐと共通電極Ｃｏ
ｍとの電位差によって電界が形成される。この時、液晶
物質に同一方向の電界が印加し続けられると液晶が劣化
するため、ＬＣＤパネルでは液晶の劣化を防止するため
に画像信号を共通電極に対して陽陰が反復するように駆
動し、このような駆動方式を反転駆動方式という。
ると次のとおりである。まず、表示しようとするゲート
線Ｇｎに連結されたゲート電極にゲートオン電圧を印加
してＴＦＴ１０を導通させた後、画像信号を表すデータ
電圧をソース電極ｓに印加してこのデータ電圧をドレイ
ン電極ｄに印加するようにする。そうすると、前記デー
タ電圧は画素電極Ｐを通して液晶容量Ｃｌｃと蓄積容量
Ｃｓｔにそれぞれ印加され、画素電極Ｐと共通電極Ｃｏ
ｍとの電位差によって電界が形成される。この時、液晶
物質に同一方向の電界が印加し続けられると液晶が劣化
するため、ＬＣＤパネルでは液晶の劣化を防止するため
に画像信号を共通電極に対して陽陰が反復するように駆
動し、このような駆動方式を反転駆動方式という。
【０００５】一方、ＴＦＴがオン状態になった場合に液
晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに印加された電圧はＴ
ＦＴがオフ状態になった後にも持続されなければならな
いが、ゲート電極とドレイン電極との間にある寄生容量
Ｃｇｄのために画素電極に印加された電圧は歪曲が生じ
るようになる。このように歪曲した電圧をキックバック
（kick-back）電圧というが、このキックバック電圧Δ
Ｖは下記式（１）によって求められる。 ΔＶ＝｛Ｃｇｄ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）｝×ΔＶｇ （１） ここで、ΔＶｇはゲート電圧の変化量を意味する。
晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに印加された電圧はＴ
ＦＴがオフ状態になった後にも持続されなければならな
いが、ゲート電極とドレイン電極との間にある寄生容量
Ｃｇｄのために画素電極に印加された電圧は歪曲が生じ
るようになる。このように歪曲した電圧をキックバック
（kick-back）電圧というが、このキックバック電圧Δ
Ｖは下記式（１）によって求められる。 ΔＶ＝｛Ｃｇｄ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）｝×ΔＶｇ （１） ここで、ΔＶｇはゲート電圧の変化量を意味する。
【０００６】この電圧歪曲はデータ電圧の極性に係わら
ず常に画素電極の電圧を引き下げる方向に作用するよう
になり、これを図２に示した。図２において、Ｖｇ、Ｖ
ｄ、Ｖｐはそれぞれゲート電圧、データ電圧、画素電極
の電圧を指し、Ｖｃｏｍ、ΔＶはそれぞれ共通電極の電
圧（共通電圧）とキックバック電圧を指す。図２に点線
で示されているように、理想的なＴＦＴ−ＬＣＤでは、
ゲート電圧Ｖｇがオンである時にデータ電圧Ｖｄが画素
電極に印加されてゲート電圧がオフになる場合にも前記
データ電圧を維持するが、実際のＴＦＴ−ＬＣＤでは、
図２の実線で示されているように、ゲート電圧が切換え
られる部分ではキックバック電圧ΔＶの影響によって画
素電圧がキックバック電圧分だけ下方に下がるようにな
る。
ず常に画素電極の電圧を引き下げる方向に作用するよう
になり、これを図２に示した。図２において、Ｖｇ、Ｖ
ｄ、Ｖｐはそれぞれゲート電圧、データ電圧、画素電極
の電圧を指し、Ｖｃｏｍ、ΔＶはそれぞれ共通電極の電
圧（共通電圧）とキックバック電圧を指す。図２に点線
で示されているように、理想的なＴＦＴ−ＬＣＤでは、
ゲート電圧Ｖｇがオンである時にデータ電圧Ｖｄが画素
電極に印加されてゲート電圧がオフになる場合にも前記
データ電圧を維持するが、実際のＴＦＴ−ＬＣＤでは、
図２の実線で示されているように、ゲート電圧が切換え
られる部分ではキックバック電圧ΔＶの影響によって画
素電圧がキックバック電圧分だけ下方に下がるようにな
る。
【０００７】一方、液晶に印加される電圧の実効値は図
２中の画素電圧Ｖｄと共通電圧Ｖｃｏｍとの間の面積か
ら定められるが、液晶表示装置を反転駆動方式によって
駆動する場合には共通電圧を中心とした画素電圧の面積
が対称になるように共通電圧レベルを調節する必要があ
り、このために従来は画素電圧の面積が対称になる一定
の共通電圧を共通電極に印加した。
２中の画素電圧Ｖｄと共通電圧Ｖｃｏｍとの間の面積か
ら定められるが、液晶表示装置を反転駆動方式によって
駆動する場合には共通電圧を中心とした画素電圧の面積
が対称になるように共通電圧レベルを調節する必要があ
り、このために従来は画素電圧の面積が対称になる一定
の共通電圧を共通電極に印加した。
【０００８】これは、共通電圧Ｖｃｏｍを中心とした画
素電圧Ｖｐの面積が対称にならない場合には各画素に充
電される画素電圧の量にフレームごとの差が発生して、
画素電圧が反転する時に画面が点滅するフリッカ（flic
ker）現象が発生するためである。
素電圧Ｖｐの面積が対称にならない場合には各画素に充
電される画素電圧の量にフレームごとの差が発生して、
画素電圧が反転する時に画面が点滅するフリッカ（flic
ker）現象が発生するためである。
【０００９】
【発明が解決しようとする課題】しかし、フリッカ現象
を防止するために従来のように一定の共通電圧を共通電
極に印加する場合にも次のような理由でフリッカ現象が
依然として発生するようになる。一般に、ゲート線とデ
ータ線には抵抗と寄生容量が存在し、これを図３に示し
た。
を防止するために従来のように一定の共通電圧を共通電
極に印加する場合にも次のような理由でフリッカ現象が
依然として発生するようになる。一般に、ゲート線とデ
ータ線には抵抗と寄生容量が存在し、これを図３に示し
た。
【００１０】液晶表示装置のパネル２０上には多数のゲ
ート線とデータ線が形成されているが、図３には、説明
の便宜上、１つのゲート線Ｇｉとデータ線Ｄｍのみを示
した。ゲート線Ｇｉとデータ線Ｄｍはそれぞれ抵抗成分
Ｒｇ、Ｒｄと寄生容量成分Ｃｇ、Ｃｄを有しているた
め、この２つの値の積によって定められる時定数ほどの
ゲート電圧とデータ電圧の遅延が生ずるようになり、こ
の信号遅延は液晶パネルの大きさが大きくなればなるほ
どより大きくなる。
ート線とデータ線が形成されているが、図３には、説明
の便宜上、１つのゲート線Ｇｉとデータ線Ｄｍのみを示
した。ゲート線Ｇｉとデータ線Ｄｍはそれぞれ抵抗成分
Ｒｇ、Ｒｄと寄生容量成分Ｃｇ、Ｃｄを有しているた
め、この２つの値の積によって定められる時定数ほどの
ゲート電圧とデータ電圧の遅延が生ずるようになり、こ
の信号遅延は液晶パネルの大きさが大きくなればなるほ
どより大きくなる。
【００１１】図４はゲートラインの長さに応じて遅延す
るゲート電圧Ｖｇの測定値を示した図面であり、Ｖｇ１
とＶｇ２はそれぞれゲート電圧の入力端から近いところ
Ａと遠いところＢのゲート線で測定されるゲート電圧を
示す。図４に示されているように、ゲート電圧の入力端
から遠ければ遠いほど、即ち、ゲート信号の遅延が大き
ければ大きいほどゲート電圧の変化量（数式１のΔＶ
ｇ）は小さくなり、これによって数式１からわかるよう
にキックバック電圧ΔＶは小さくなる。
るゲート電圧Ｖｇの測定値を示した図面であり、Ｖｇ１
とＶｇ２はそれぞれゲート電圧の入力端から近いところ
Ａと遠いところＢのゲート線で測定されるゲート電圧を
示す。図４に示されているように、ゲート電圧の入力端
から遠ければ遠いほど、即ち、ゲート信号の遅延が大き
ければ大きいほどゲート電圧の変化量（数式１のΔＶ
ｇ）は小さくなり、これによって数式１からわかるよう
にキックバック電圧ΔＶは小さくなる。
【００１２】従って、共通電圧を一定に印加する場合、
この電圧が画素電圧の中心値として維持されないために
フレーム単位で画素に充電される電圧の値が異なるよう
になってフリッカ現象が発生する。このような現象は液
晶表示装置の画面が大型化してゲート線が長くなること
によってさらに問題になる。一方、ゲート電圧と同様
に、データ電圧においてもデータ線の抵抗Ｒｄと寄生容
量Ｃｄによって信号遅延が生ずるため、画素電極に印加
されるデータ電圧の波形が歪曲し、これによってデータ
電圧の入力端から近いところＣと遠いところＤとの画素
電圧充電量に差が生ずるようになる。
この電圧が画素電圧の中心値として維持されないために
フレーム単位で画素に充電される電圧の値が異なるよう
になってフリッカ現象が発生する。このような現象は液
晶表示装置の画面が大型化してゲート線が長くなること
によってさらに問題になる。一方、ゲート電圧と同様
に、データ電圧においてもデータ線の抵抗Ｒｄと寄生容
量Ｃｄによって信号遅延が生ずるため、画素電極に印加
されるデータ電圧の波形が歪曲し、これによってデータ
電圧の入力端から近いところＣと遠いところＤとの画素
電圧充電量に差が生ずるようになる。
【００１３】図５はこのようなデータ信号の遅延による
画素電圧充電量の差を示す図面である。図５に示されて
いるように、データ線Ｄｎにデータ電圧が印加される場
合に、データ電圧の入力端から近いところＣの電圧Ｖｄ
１はほとんど信号遅延が発生せずにデータ電圧Ｖｄにな
るが、入力端から遠いところＤの電圧Ｖｄ２は時定数τ
分だけ遅延した後にはじめてデータ電圧Ｖｄになる。従
って、図５に斜線で示されているように、Ｄ位置に位置
する画素はＣ位置に位置する画素よりもΔＶｄ分だけ不
足したデータ電圧が充電されるようになる。
画素電圧充電量の差を示す図面である。図５に示されて
いるように、データ線Ｄｎにデータ電圧が印加される場
合に、データ電圧の入力端から近いところＣの電圧Ｖｄ
１はほとんど信号遅延が発生せずにデータ電圧Ｖｄにな
るが、入力端から遠いところＤの電圧Ｖｄ２は時定数τ
分だけ遅延した後にはじめてデータ電圧Ｖｄになる。従
って、図５に斜線で示されているように、Ｄ位置に位置
する画素はＣ位置に位置する画素よりもΔＶｄ分だけ不
足したデータ電圧が充電されるようになる。
【００１４】このような充電量の差は画像の輝度に影響
を及ぼして画質の均一性を低下させるという問題点があ
り、このような問題点は液晶表示装置のパネルが大型化
すればするほどさらに大きな問題になる。本発明はこの
ような問題点を解決するためのものであって、ゲート電
圧の信号遅延によって生ずるフリッカ現像を防止してデ
ータ電圧の信号遅延によって生ずる画質の不均一性を克
服するためのものである。
を及ぼして画質の均一性を低下させるという問題点があ
り、このような問題点は液晶表示装置のパネルが大型化
すればするほどさらに大きな問題になる。本発明はこの
ような問題点を解決するためのものであって、ゲート電
圧の信号遅延によって生ずるフリッカ現像を防止してデ
ータ電圧の信号遅延によって生ずる画質の不均一性を克
服するためのものである。
【００１５】
【課題を解決するための手段】このような目的を達成す
るために、本願第１発明は、第１基板と、第２基板と、
ゲート駆動手段と、データ駆動手段とを含む液晶表示装
置を提供する。第１基板は、複数のゲート線、前記複数
のゲート線と絶縁されて交差する複数のデータ線、前記
ゲート線に連結されるゲート電極と前記データ線に連結
されるソース電極とを有する複数の薄膜トランジスタ及
び前記薄膜トランジスタのドレイン電極に連結される画
素電極が形成されている。第２基板は、画素電極に対向
している共通電極が形成されている。ゲート駆動手段
は、薄膜トランジスタをオン／オフにするためのゲート
電圧を前記ゲート線に印加する。データ駆動手段は、画
像信号を表すデータ電圧をデータ線に印加する。共通電
極には位置に応じて互いに異なる共通電圧が印加され
る。
るために、本願第１発明は、第１基板と、第２基板と、
ゲート駆動手段と、データ駆動手段とを含む液晶表示装
置を提供する。第１基板は、複数のゲート線、前記複数
のゲート線と絶縁されて交差する複数のデータ線、前記
ゲート線に連結されるゲート電極と前記データ線に連結
されるソース電極とを有する複数の薄膜トランジスタ及
び前記薄膜トランジスタのドレイン電極に連結される画
素電極が形成されている。第２基板は、画素電極に対向
している共通電極が形成されている。ゲート駆動手段
は、薄膜トランジスタをオン／オフにするためのゲート
電圧を前記ゲート線に印加する。データ駆動手段は、画
像信号を表すデータ電圧をデータ線に印加する。共通電
極には位置に応じて互いに異なる共通電圧が印加され
る。
【００１６】本願第２発明は、前記第１発明において、
ゲート線の両端部分に対応する共通電極の位置に、互い
に異なる共通電圧が印加される液晶表示装置を提供す
る。本願第３発明は、前記第２発明において、ゲート駆
動手段に近い位置にある共通電極に印加される共通電圧
は、遠い位置にある共通電極に印加される共通電圧に比
して小さい液晶表示装置を提供する。ゲート駆動部に近
いところの共通電極に、遠いところの共通電極よりもよ
り小さい共通電圧を印加し、ゲート電圧の遅延によるフ
リッカを防止する。
ゲート線の両端部分に対応する共通電極の位置に、互い
に異なる共通電圧が印加される液晶表示装置を提供す
る。本願第３発明は、前記第２発明において、ゲート駆
動手段に近い位置にある共通電極に印加される共通電圧
は、遠い位置にある共通電極に印加される共通電圧に比
して小さい液晶表示装置を提供する。ゲート駆動部に近
いところの共通電極に、遠いところの共通電極よりもよ
り小さい共通電圧を印加し、ゲート電圧の遅延によるフ
リッカを防止する。
【００１７】本願第４発明は、前記第１発明において、
データ線の両端部分に対応する共通電極の位置に、互い
に異なる共通電圧が印加される液晶表示装置を提供す
る。本願第５発明は、前記第４発明において、データ電
圧が前記共通電圧よりも大きい場合には、データ駆動手
段に遠い位置に印加される共通電圧は、近い位置にある
共通電極に印加される共通電圧に比して小さく、データ
電圧が共通電圧よりも小さい場合には、データ駆動手段
に遠い位置に印加される共通電圧は、近い位置にある共
通電極に印加される共通電圧に比して大きい液晶表示装
置を提供する。
データ線の両端部分に対応する共通電極の位置に、互い
に異なる共通電圧が印加される液晶表示装置を提供す
る。本願第５発明は、前記第４発明において、データ電
圧が前記共通電圧よりも大きい場合には、データ駆動手
段に遠い位置に印加される共通電圧は、近い位置にある
共通電極に印加される共通電圧に比して小さく、データ
電圧が共通電圧よりも小さい場合には、データ駆動手段
に遠い位置に印加される共通電圧は、近い位置にある共
通電極に印加される共通電圧に比して大きい液晶表示装
置を提供する。
【００１８】データ電圧が共通電圧よりも大きい場合に
は、データ駆動手段に近いところの共通電極よりも遠い
ところの共通電極に、より小さい共通電圧が印加される
ようにし、データ電圧が共通電圧よりも小さい場合に
は、データ駆動手段に近いところの共通電極よりも遠い
ところの共通電極に、より大きな共通電圧が印加される
ようにして、データ電圧の遅延による画像の不均一を防
止する。
は、データ駆動手段に近いところの共通電極よりも遠い
ところの共通電極に、より小さい共通電圧が印加される
ようにし、データ電圧が共通電圧よりも小さい場合に
は、データ駆動手段に近いところの共通電極よりも遠い
ところの共通電極に、より大きな共通電圧が印加される
ようにして、データ電圧の遅延による画像の不均一を防
止する。
【００１９】本願第６発明は、前記第１発明において、
共通電極の４つの角に互いに異なる共通電圧が印加され
る液晶表示装置を提供する。本願第７発明は、矩形の第
１基板と、第２基板と、ゲートパッド及びデータパッド
と、第１封印材と、第２封印材と、第１、第２、第３及
び第４共通電極点と、ダミーパッドと、共通連結線とを
含む液晶表示装置を提供する。
共通電極の４つの角に互いに異なる共通電圧が印加され
る液晶表示装置を提供する。本願第７発明は、矩形の第
１基板と、第２基板と、ゲートパッド及びデータパッド
と、第１封印材と、第２封印材と、第１、第２、第３及
び第４共通電極点と、ダミーパッドと、共通連結線とを
含む液晶表示装置を提供する。
【００２０】矩形の第１基板は、複数のゲート線、前記
複数のゲート線と絶縁されて交差する複数のデータ線、
前記ゲート線に連結されるゲート電極と前記データ線に
連結されるソース電極とを有する複数の薄膜トランジス
タ及び前記薄膜トランジスタのドレイン電極に連結され
る画素電極が形成されており、第１乃至第４角から構成
される。第２基板は、画素電極に対向する共通電極が形
成されている。ゲートパッド及びデータパッドは、第１
基板の第１角及び第２角にそれぞれ形成されており、ゲ
ート線及びデータ線にそれぞれ連結されている。第１封
印材は、第１基板と前記第２基板とを付着するためのも
のであり、前記第１基板の第３角部分に液晶物質を注入
するための液晶注入口を有する。第２封印材は、液晶注
入口に形成されており、液晶物質を注入した後に前記液
晶物質を封印する。第１、第２、第３及び第４共通電極
点は、第２基板の前記共通電極の４つの角に形成されて
おり、共通電圧が印加される。ダミーパッドは、前記第
１、第２、第３共通電極点にそれぞれ連結されており、
互いに異なる共通電圧が印加される。共通連結線は、第
２基板の前記第３角上に形成されている第３、第４共通
電極点を連結する。
複数のゲート線と絶縁されて交差する複数のデータ線、
前記ゲート線に連結されるゲート電極と前記データ線に
連結されるソース電極とを有する複数の薄膜トランジス
タ及び前記薄膜トランジスタのドレイン電極に連結され
る画素電極が形成されており、第１乃至第４角から構成
される。第２基板は、画素電極に対向する共通電極が形
成されている。ゲートパッド及びデータパッドは、第１
基板の第１角及び第２角にそれぞれ形成されており、ゲ
ート線及びデータ線にそれぞれ連結されている。第１封
印材は、第１基板と前記第２基板とを付着するためのも
のであり、前記第１基板の第３角部分に液晶物質を注入
するための液晶注入口を有する。第２封印材は、液晶注
入口に形成されており、液晶物質を注入した後に前記液
晶物質を封印する。第１、第２、第３及び第４共通電極
点は、第２基板の前記共通電極の４つの角に形成されて
おり、共通電圧が印加される。ダミーパッドは、前記第
１、第２、第３共通電極点にそれぞれ連結されており、
互いに異なる共通電圧が印加される。共通連結線は、第
２基板の前記第３角上に形成されている第３、第４共通
電極点を連結する。
【００２１】本願第８発明は、前記第７発明において、
共通連結線は第２封印材を露出させるように形成されて
いる液晶表示装置を提供する。本願第９発明は、前記第
８発明において、第１角と第３角とは互いに対向し、第
３角に形成されている共通電極点には第１共通電圧が印
加され、第１角に形成されている共通電極点には第２共
通電圧が印加される、請求項８に記載の液晶表示装置を
提供する。
共通連結線は第２封印材を露出させるように形成されて
いる液晶表示装置を提供する。本願第９発明は、前記第
８発明において、第１角と第３角とは互いに対向し、第
３角に形成されている共通電極点には第１共通電圧が印
加され、第１角に形成されている共通電極点には第２共
通電圧が印加される、請求項８に記載の液晶表示装置を
提供する。
【００２２】本願第１０発明は、前記第９発明におい
て、第１共通電圧は第２共通電圧に比して大きく調整さ
れている液晶表示装置を提供する。本願第１１発明は、
前記第７発明において、第１基板の第３角に形成されて
いる第１封印材は共通連結線に沿って形成されている液
晶表示装置を提供する。本願第１２発明は、前記第１１
発明において、共通連結線のうちの液晶注入口に対応す
る部分は他の部分よりも狭い幅に形成されている液晶表
示装置を提供する。
て、第１共通電圧は第２共通電圧に比して大きく調整さ
れている液晶表示装置を提供する。本願第１１発明は、
前記第７発明において、第１基板の第３角に形成されて
いる第１封印材は共通連結線に沿って形成されている液
晶表示装置を提供する。本願第１２発明は、前記第１１
発明において、共通連結線のうちの液晶注入口に対応す
る部分は他の部分よりも狭い幅に形成されている液晶表
示装置を提供する。
【００２３】本願第１３発明は、第１基板と、ゲートパ
ッド部と、データパッド部と、表示領域と、第２基板
と、４つの接触点と、共通電圧発生手段と、４つの連結
線とを含む液晶表示装置を提供する。第１基板は、複数
のゲート線、複数のゲート線と絶縁されて交差する複数
のデータ線、ゲート線に連結されるゲート電極とデータ
線に連結されるソース電極とを有する複数の薄膜トラン
ジスタ及び前記薄膜トランジスタのドレイン電極に連結
される画素電極が形成されている。ゲートパッド部は、
第１基板に形成されており、前記ゲート線に連結されて
前記薄膜トランジスタをオン／オフにするためのゲート
電圧が印加される。データパッド部は、第１基板に形成
されており、前記データ線に連結されて画像信号を表す
データ電圧が印加される。表示領域は、画像信号を表示
する領域であり、前記第１基板に形成されている前記デ
ータ線と前記ゲート線との交差部分で定義される行列形
態の単位画素の集合からなる。第２基板は、前記画素電
極に対向している共通電極が形成されている。４つの接
触点は、表示領域の４つの角に隣接して形成されてお
り、前記共通電極と電気的に接触している。共通電圧発
生手段は、４つの接触点にそれぞれ異なる電圧を印加す
る。４つの連結線は、４つの接触点と前記共通電圧発生
手段をそれぞれ連結する。
ッド部と、データパッド部と、表示領域と、第２基板
と、４つの接触点と、共通電圧発生手段と、４つの連結
線とを含む液晶表示装置を提供する。第１基板は、複数
のゲート線、複数のゲート線と絶縁されて交差する複数
のデータ線、ゲート線に連結されるゲート電極とデータ
線に連結されるソース電極とを有する複数の薄膜トラン
ジスタ及び前記薄膜トランジスタのドレイン電極に連結
される画素電極が形成されている。ゲートパッド部は、
第１基板に形成されており、前記ゲート線に連結されて
前記薄膜トランジスタをオン／オフにするためのゲート
電圧が印加される。データパッド部は、第１基板に形成
されており、前記データ線に連結されて画像信号を表す
データ電圧が印加される。表示領域は、画像信号を表示
する領域であり、前記第１基板に形成されている前記デ
ータ線と前記ゲート線との交差部分で定義される行列形
態の単位画素の集合からなる。第２基板は、前記画素電
極に対向している共通電極が形成されている。４つの接
触点は、表示領域の４つの角に隣接して形成されてお
り、前記共通電極と電気的に接触している。共通電圧発
生手段は、４つの接触点にそれぞれ異なる電圧を印加す
る。４つの連結線は、４つの接触点と前記共通電圧発生
手段をそれぞれ連結する。
【００２４】本願第１４発明は、前記第１３発明におい
て、４つの連結線のうちのゲートパッド部とデータパッ
ド部との両方から最も遠くに位置した接触点と、共通電
圧発生手段とを連結する連結線には、演算増幅器がさら
に含まれている液晶表示装置を提供する。本願第１５発
明は、前記第１３または１４発明において、共通電圧発
生手段が４つの接触点に印加する電圧は、データパッド
部とゲートパッド部との両方から最も近い接触点で最低
であり、データパッド部には遠くて前記ゲートパッド部
には近い接触点で２番目に低く、データパッド部には近
くてゲートパッド部には遠い接触点で３番目に低く、デ
ータパッド部とゲートパッド部との両方から最も遠い接
触点で最高値を有するように調整されている液晶表示装
置を提供する。
て、４つの連結線のうちのゲートパッド部とデータパッ
ド部との両方から最も遠くに位置した接触点と、共通電
圧発生手段とを連結する連結線には、演算増幅器がさら
に含まれている液晶表示装置を提供する。本願第１５発
明は、前記第１３または１４発明において、共通電圧発
生手段が４つの接触点に印加する電圧は、データパッド
部とゲートパッド部との両方から最も近い接触点で最低
であり、データパッド部には遠くて前記ゲートパッド部
には近い接触点で２番目に低く、データパッド部には近
くてゲートパッド部には遠い接触点で３番目に低く、デ
ータパッド部とゲートパッド部との両方から最も遠い接
触点で最高値を有するように調整されている液晶表示装
置を提供する。
【００２５】本願第１６発明は、第１基板と、第２基板
と、ゲート駆動手段と、データ駆動手段と、電圧発生手
段とを含む液晶表示装置を提供する。第１基板は、複数
のゲート線、前記複数のゲート線に絶縁されて交差する
複数のデータ線、前記ゲート線に連結されるゲート電極
と前記データ線に連結されるソース電極とを有する複数
の薄膜トランジスタ及び前記薄膜トランジスタのドレイ
ン電極に連結される画素電極が形成されている。第２基
板は、画素電極に対向している共通電極が形成されてい
る。ゲート駆動手段は、ゲート線に前記薄膜トランジス
タをオン／オフにするためのゲート電圧を印加する。デ
ータ駆動手段は、前記データ線に画像信号を表すデータ
電圧を印加する。電圧発生手段は、共通電極に互いに異
なる共通電圧を印加する。
と、ゲート駆動手段と、データ駆動手段と、電圧発生手
段とを含む液晶表示装置を提供する。第１基板は、複数
のゲート線、前記複数のゲート線に絶縁されて交差する
複数のデータ線、前記ゲート線に連結されるゲート電極
と前記データ線に連結されるソース電極とを有する複数
の薄膜トランジスタ及び前記薄膜トランジスタのドレイ
ン電極に連結される画素電極が形成されている。第２基
板は、画素電極に対向している共通電極が形成されてい
る。ゲート駆動手段は、ゲート線に前記薄膜トランジス
タをオン／オフにするためのゲート電圧を印加する。デ
ータ駆動手段は、前記データ線に画像信号を表すデータ
電圧を印加する。電圧発生手段は、共通電極に互いに異
なる共通電圧を印加する。
【００２６】本願第１７発明は、前記第１６発明におい
て、電圧発生手段が、信号遅延検出手段と、遅延比較手
段と、共通電圧発生手段とを含む液晶表示装置を提供す
る。信号遅延検出手段は、ゲート線から遅延したゲート
電圧を検出する。遅延比較手段は、前記信号遅延検出手
段から検出された遅延電圧の入力を受けてデジタル信号
に変換する。共通電圧発生手段は、前記遅延比較手段か
ら入力されたデジタル信号に基づいて、前記遅延電圧を
補償した共通電圧を発生する。
て、電圧発生手段が、信号遅延検出手段と、遅延比較手
段と、共通電圧発生手段とを含む液晶表示装置を提供す
る。信号遅延検出手段は、ゲート線から遅延したゲート
電圧を検出する。遅延比較手段は、前記信号遅延検出手
段から検出された遅延電圧の入力を受けてデジタル信号
に変換する。共通電圧発生手段は、前記遅延比較手段か
ら入力されたデジタル信号に基づいて、前記遅延電圧を
補償した共通電圧を発生する。
【００２７】本願第１８発明は、前記第１７発明におい
て、信号遅延検出手段が、前記ゲート線の前段と後段と
でゲート電圧を測定し、測定された２つの信号の電圧差
を検出する液晶表示装置を提供する。本願第１９発明
は、前記第１８発明において、抵抗回路と、複数の比較
手段とを含む液晶表示装置を提供する。抵抗回路は、前
記遅延比較手段は、それぞれ互いに異なる基準電圧を発
生させる。複数の比較手段は、遅延電圧と基準電圧との
入力を受けてこれら２つの値を比較し、その結果をデジ
タル信号で出力する。
て、信号遅延検出手段が、前記ゲート線の前段と後段と
でゲート電圧を測定し、測定された２つの信号の電圧差
を検出する液晶表示装置を提供する。本願第１９発明
は、前記第１８発明において、抵抗回路と、複数の比較
手段とを含む液晶表示装置を提供する。抵抗回路は、前
記遅延比較手段は、それぞれ互いに異なる基準電圧を発
生させる。複数の比較手段は、遅延電圧と基準電圧との
入力を受けてこれら２つの値を比較し、その結果をデジ
タル信号で出力する。
【００２８】本願第２０発明は、前記第１９発明におい
て、複数のスイッチング手段と、抵抗回路とを含み、選
択された共通電圧をゲート線の後段部分に対応する共通
電極の一地点に印加する液晶表示装置を提供する。複数
のスイッチング手段は、共通電圧発生手段は、前記複数
の比較手段から出力されたデジタル信号の入力を受けて
動作する。抵抗回路は、前記スイッチング手段の駆動に
よって選択的に短絡して予め設定された複数の共通電圧
を選択する。
て、複数のスイッチング手段と、抵抗回路とを含み、選
択された共通電圧をゲート線の後段部分に対応する共通
電極の一地点に印加する液晶表示装置を提供する。複数
のスイッチング手段は、共通電圧発生手段は、前記複数
の比較手段から出力されたデジタル信号の入力を受けて
動作する。抵抗回路は、前記スイッチング手段の駆動に
よって選択的に短絡して予め設定された複数の共通電圧
を選択する。
【００２９】本願第２１発明は、前記第１６発明におい
て、電圧発生手段が、電源電圧と、第１抵抗と、第１端
子と、第２端子と、第２抵抗とを含む液晶表示装置を提
供する。第１抵抗は電源電圧に一端が連結される。第１
端子は、第１抵抗の他端と、ゲート線の前段部分に対応
する第２基板の第１地点とに連結される。第２端子は、
ゲート線の後段部分に対応する前記第２基板の第２地点
に連結される。第２抵抗は、第２端子に一端が連結さ
れ、接地点に他端が連結される。
て、電圧発生手段が、電源電圧と、第１抵抗と、第１端
子と、第２端子と、第２抵抗とを含む液晶表示装置を提
供する。第１抵抗は電源電圧に一端が連結される。第１
端子は、第１抵抗の他端と、ゲート線の前段部分に対応
する第２基板の第１地点とに連結される。第２端子は、
ゲート線の後段部分に対応する前記第２基板の第２地点
に連結される。第２抵抗は、第２端子に一端が連結さ
れ、接地点に他端が連結される。
【００３０】
【発明の実施の形態】以下、本発明が属する技術分野に
おいて通常の知識を有する者が本発明を容易に実施し得
る程度に本発明の実施例を詳細に説明する。図６は本発
明を概略的に示すための図面である。図６に示されてい
るように、本発明の第１実施例ではデータ線の両端Ｅ、
Ｆに異なる共通電圧Ｖｃｏｍ１、Ｖｃｏｍ２を印加し、
ゲート線の両端Ｇ、Ｈに異なる共通電圧Ｖｃｏｍ３、Ｖ
ｃｏｍ４を印加する。
おいて通常の知識を有する者が本発明を容易に実施し得
る程度に本発明の実施例を詳細に説明する。図６は本発
明を概略的に示すための図面である。図６に示されてい
るように、本発明の第１実施例ではデータ線の両端Ｅ、
Ｆに異なる共通電圧Ｖｃｏｍ１、Ｖｃｏｍ２を印加し、
ゲート線の両端Ｇ、Ｈに異なる共通電圧Ｖｃｏｍ３、Ｖ
ｃｏｍ４を印加する。
【００３１】即ち、データ線の信号遅延による画質の不
均一性を減少させるために液晶パネル１００のＥ点とＦ
点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ１、Ｖｃｏ
ｍ２を印加し、ゲート線の信号遅延によるフリッカを減
少させるためにパネルのＧ点とＨ点にそれぞれ互いに異
なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。図７
は図６のＥ地点に印加されるデータ電圧Ｖｄ（Ｅ）及び
共通電圧Ｖｃｏｍ１の波形とＦ地点に位置するデータ電
圧Ｖｄ（Ｆ）及び共通電圧Ｖｃｏｍ２の波形を示す図面
である。
均一性を減少させるために液晶パネル１００のＥ点とＦ
点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ１、Ｖｃｏ
ｍ２を印加し、ゲート線の信号遅延によるフリッカを減
少させるためにパネルのＧ点とＨ点にそれぞれ互いに異
なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。図７
は図６のＥ地点に印加されるデータ電圧Ｖｄ（Ｅ）及び
共通電圧Ｖｃｏｍ１の波形とＦ地点に位置するデータ電
圧Ｖｄ（Ｆ）及び共通電圧Ｖｃｏｍ２の波形を示す図面
である。
【００３２】図７に示されているように、データ電圧の
歪曲が発生するパネルのＦ地点では、歪曲したデータ電
圧分ΔＶを補償するためにΔＶ′分だけが補償された共
通電圧Ｖｃｏｍ２を印加してＥ地点とＦ地点の画素デー
タ電圧充電量を同一にする。即ち、共通電圧Ｖｃｏｍ２
を調節して図７のΔＶ′即ちＶｃｏｍ１とＶｃｏｍ２と
の差がΔＶと同一になるようにすることにより、画素電
極に充電される電荷量を同一にすることができる。
歪曲が発生するパネルのＦ地点では、歪曲したデータ電
圧分ΔＶを補償するためにΔＶ′分だけが補償された共
通電圧Ｖｃｏｍ２を印加してＥ地点とＦ地点の画素デー
タ電圧充電量を同一にする。即ち、共通電圧Ｖｃｏｍ２
を調節して図７のΔＶ′即ちＶｃｏｍ１とＶｃｏｍ２と
の差がΔＶと同一になるようにすることにより、画素電
極に充電される電荷量を同一にすることができる。
【００３３】この時、共通電圧Ｖｃｏｍ１よりも大きい
データ電圧Ｖｄ（Ｅ）（‘陽'の電圧）が印加される場
合、共通電圧Ｖｃｏｍ２は前記共通電圧Ｖｃｏｍ１より
もΔＶ′分だけ低い電圧が印加され、これと反対に、共
通電圧Ｖｃｏｍ１よりも小さいデータ電圧Ｖｄ（Ｅ）
（‘陰'の電圧）が印加される場合、共通電圧Ｖｃｏｍ
２は前記共通電圧Ｖｃｏｍ１よりもΔＶ′分だけ高い電
圧が印加される。
データ電圧Ｖｄ（Ｅ）（‘陽'の電圧）が印加される場
合、共通電圧Ｖｃｏｍ２は前記共通電圧Ｖｃｏｍ１より
もΔＶ′分だけ低い電圧が印加され、これと反対に、共
通電圧Ｖｃｏｍ１よりも小さいデータ電圧Ｖｄ（Ｅ）
（‘陰'の電圧）が印加される場合、共通電圧Ｖｃｏｍ
２は前記共通電圧Ｖｃｏｍ１よりもΔＶ′分だけ高い電
圧が印加される。
【００３４】このように画質の均一性を具現するための
データ電圧補償方法はパネルの上側と下側からデータ電
圧を印加する大型液晶表示装置パネルにも適用すること
ができるが、この場合にはパネルの中央付近でデータ電
圧の歪曲が最も著しいので補償用共通電圧をパネルの中
央から供給するのが好ましい。一方、本発明の第１実施
例では、ゲート線の信号遅延によるフリッカを減少させ
るためにパネルのＧ点とＨ点にそれぞれ互いに異なる共
通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。
データ電圧補償方法はパネルの上側と下側からデータ電
圧を印加する大型液晶表示装置パネルにも適用すること
ができるが、この場合にはパネルの中央付近でデータ電
圧の歪曲が最も著しいので補償用共通電圧をパネルの中
央から供給するのが好ましい。一方、本発明の第１実施
例では、ゲート線の信号遅延によるフリッカを減少させ
るためにパネルのＧ点とＨ点にそれぞれ互いに異なる共
通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。
【００３５】即ち、本発明の実施例では、ゲート線によ
る信号電圧によって、Ｈ点におけるキックバック電圧が
Ｇ点におけるキックバック電圧よりも小さいことにより
発生するフリッカ現象を防止するために、パネルのＨ地
点に印加された共通電圧Ｖｃｏｍ４をＧ地点に印加され
た共通電圧Ｖｃｏｍ３よりも大きくした。こうすると、
それぞれの共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４が陽、陰交
代に印加される画素電圧の中心点に位置するようにでき
るのでゲート線の信号遅延によるフリッカ現象を防止す
ることができる。
る信号電圧によって、Ｈ点におけるキックバック電圧が
Ｇ点におけるキックバック電圧よりも小さいことにより
発生するフリッカ現象を防止するために、パネルのＨ地
点に印加された共通電圧Ｖｃｏｍ４をＧ地点に印加され
た共通電圧Ｖｃｏｍ３よりも大きくした。こうすると、
それぞれの共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４が陽、陰交
代に印加される画素電圧の中心点に位置するようにでき
るのでゲート線の信号遅延によるフリッカ現象を防止す
ることができる。
【００３６】図８は本発明の第１実施例による液晶表示
装置の構造を概略的に示す図面である。図８に示されて
いるように、第１実施例による液晶表示装置は、第１基
板１１０と、第１基板と対向する第２基板１２０とから
構成されている。ここで、通常は第１基板１１０には薄
膜トランジスタ及び画素電極が形成されており、薄膜ト
ランジスタ基板とも称される。又、第２基板１２０には
カラーフィルタ及び共通電極が形成されており、対向基
板とも称される。
装置の構造を概略的に示す図面である。図８に示されて
いるように、第１実施例による液晶表示装置は、第１基
板１１０と、第１基板と対向する第２基板１２０とから
構成されている。ここで、通常は第１基板１１０には薄
膜トランジスタ及び画素電極が形成されており、薄膜ト
ランジスタ基板とも称される。又、第２基板１２０には
カラーフィルタ及び共通電極が形成されており、対向基
板とも称される。
【００３７】両基板１１０、１２０の中央には画像信号
を表示する多数の画素からなる表示領域１３０がある。
露出した第１基板１１０の上部は多数のデータ線（示さ
れていない）と連結されており、外部からデータ電圧を
伝達するためのデータパッド１４０が群集して形成され
ている。又、露出した第１基板の左側は多数のゲート線
（示されていない）と連結されており、外部からゲート
電圧を伝達するためのゲートパッド１５０が群集して形
成されている。表示領域１３０とパッド１４０、１５０
との間にはゲート線及びデータ線とそれぞれのパッド１
４０、１５０を連結する連結部１４１、１５１がそれぞ
れ形成されている。
を表示する多数の画素からなる表示領域１３０がある。
露出した第１基板１１０の上部は多数のデータ線（示さ
れていない）と連結されており、外部からデータ電圧を
伝達するためのデータパッド１４０が群集して形成され
ている。又、露出した第１基板の左側は多数のゲート線
（示されていない）と連結されており、外部からゲート
電圧を伝達するためのゲートパッド１５０が群集して形
成されている。表示領域１３０とパッド１４０、１５０
との間にはゲート線及びデータ線とそれぞれのパッド１
４０、１５０を連結する連結部１４１、１５１がそれぞ
れ形成されている。
【００３８】表示領域１３０の外の角には４つの共通電
極接触点１６１、１６２、１６３、１６４が分布してお
り、前記接触点１６１、１６２、１６３、１６４は前記
パッド１４０、１５０のよこに余分に形成されているダ
ミーパッド１７１、１７２、１７３を通して外部から共
通電圧が印加される。又、両基板１１０、１２０の右側
に形成されている２つの接触点１６３、１６４は共通連
結線１８０によって連結されるが、この共通連結線１８
０は２つの接触点１６３、１６４の間の抵抗によって発
生する電圧降下を最少化するために低抵抗金属膜の配線
を多数形成する。
極接触点１６１、１６２、１６３、１６４が分布してお
り、前記接触点１６１、１６２、１６３、１６４は前記
パッド１４０、１５０のよこに余分に形成されているダ
ミーパッド１７１、１７２、１７３を通して外部から共
通電圧が印加される。又、両基板１１０、１２０の右側
に形成されている２つの接触点１６３、１６４は共通連
結線１８０によって連結されるが、この共通連結線１８
０は２つの接触点１６３、１６４の間の抵抗によって発
生する電圧降下を最少化するために低抵抗金属膜の配線
を多数形成する。
【００３９】ここで、共通電極接触点１６１、１６２、
１６３、１６４にはそれぞれ互いに異なる共通電圧Ｖｃ
ｏｍ３、Ｖｃｏｍ４が印加されてゲート線の信号遅延に
よるフリッカ現象を防止する。しかし、図８に示した本
発明の第１実施例では、両基板１１０、１２０の間に液
晶物質を注入して封印材で両基板の間を封止する場合に
次のような問題点が発生し得る。
１６３、１６４にはそれぞれ互いに異なる共通電圧Ｖｃ
ｏｍ３、Ｖｃｏｍ４が印加されてゲート線の信号遅延に
よるフリッカ現象を防止する。しかし、図８に示した本
発明の第１実施例では、両基板１１０、１２０の間に液
晶物質を注入して封印材で両基板の間を封止する場合に
次のような問題点が発生し得る。
【００４０】一般に、液晶表示装置パネルを製造する最
終工程では、両基板の間に液晶物質を注入した後に封印
材（示されていない）で液晶注入口（示されていない）
を封止する時に紫外線を照射して封印材を硬化させる。
この場合、図８に示した本発明の実施例では、不透明金
属膜で形成された共通電極線１８０が液晶注入口に対応
する部分に形成されるため、封印材を硬化させるために
照射される紫外線を遮断して封印材が硬化するのを遅ら
せる。これによって完全に硬化しなかった封印材が表示
領域１３０にまで浸透する問題点が発生し得る。
終工程では、両基板の間に液晶物質を注入した後に封印
材（示されていない）で液晶注入口（示されていない）
を封止する時に紫外線を照射して封印材を硬化させる。
この場合、図８に示した本発明の実施例では、不透明金
属膜で形成された共通電極線１８０が液晶注入口に対応
する部分に形成されるため、封印材を硬化させるために
照射される紫外線を遮断して封印材が硬化するのを遅ら
せる。これによって完全に硬化しなかった封印材が表示
領域１３０にまで浸透する問題点が発生し得る。
【００４１】図９は本発明の第１実施例による液晶表示
装置の構造を改良した第２実施例を示す図面である。図
９において図８に説明した内容と同一な部分は同一の図
面符号をつけ、これに対する重複説明は省略する。図９
において、表示領域１３０の角の周縁には第１封印材１
９０が形成されており、第１封印材のうちの表示領域１
３０の右辺に隣接した一部には開口部であり液晶物質を
注入するための液晶注入口１９６が形成されており、液
晶注入口１９６には液晶物質を注入した後に封印する第
２封印材１９５が形成されている。
装置の構造を改良した第２実施例を示す図面である。図
９において図８に説明した内容と同一な部分は同一の図
面符号をつけ、これに対する重複説明は省略する。図９
において、表示領域１３０の角の周縁には第１封印材１
９０が形成されており、第１封印材のうちの表示領域１
３０の右辺に隣接した一部には開口部であり液晶物質を
注入するための液晶注入口１９６が形成されており、液
晶注入口１９６には液晶物質を注入した後に封印する第
２封印材１９５が形成されている。
【００４２】共通連結線１８５は図８に示した第１実施
例における共通連結線１８０とは異なって形成されてい
る。即ち、第２封印材１９５に対応する部分には不透明
な金属膜が形成されていなく、液晶注入口１９６に対応
する部分のうちの第２封印材が位置していない部分には
１つの配線１８１が形成されている。この時、共通連結
線１８１を１つの線で形成する場合には第２封印材１９
５に対応する部分は第２封印材１９５を硬化させるため
に照射する紫外線を遮断しないように他の部分よりも狭
い幅に形成するのが好ましい。
例における共通連結線１８０とは異なって形成されてい
る。即ち、第２封印材１９５に対応する部分には不透明
な金属膜が形成されていなく、液晶注入口１９６に対応
する部分のうちの第２封印材が位置していない部分には
１つの配線１８１が形成されている。この時、共通連結
線１８１を１つの線で形成する場合には第２封印材１９
５に対応する部分は第２封印材１９５を硬化させるため
に照射する紫外線を遮断しないように他の部分よりも狭
い幅に形成するのが好ましい。
【００４３】又、第１封印材１９０を共通連結線１８５
と重畳するように形成するのが好ましい。これは、両基
板１１０、１２０の間隔を調節することにおいて、第１
封印材１９０が形成される第１基板１１０の周縁に形成
されているパターンの高さと密度を均一にすることが好
ましいからである。即ち、基板１１０、１２０の上部及
び左側の縁から第１封印材１９０が通る部分にはゲート
パッド連結部１５１及びデータパッド連結部１５２が形
成されているので、液晶パネルの右側及び下部の縁にも
これと同じくらいの高さと密度を有するようにするため
に第１封印材１９０は共通連結線１８５を通るように形
成するのが好ましい。
と重畳するように形成するのが好ましい。これは、両基
板１１０、１２０の間隔を調節することにおいて、第１
封印材１９０が形成される第１基板１１０の周縁に形成
されているパターンの高さと密度を均一にすることが好
ましいからである。即ち、基板１１０、１２０の上部及
び左側の縁から第１封印材１９０が通る部分にはゲート
パッド連結部１５１及びデータパッド連結部１５２が形
成されているので、液晶パネルの右側及び下部の縁にも
これと同じくらいの高さと密度を有するようにするため
に第１封印材１９０は共通連結線１８５を通るように形
成するのが好ましい。
【００４４】一方、図８及び図９に示した本発明の実施
例はゲート線の両端の共通電圧を異にして印加すること
によってゲート線の信号遅延によるフリッカは防止し得
るが、データ線の信号遅延による画質の不均一性は防止
し得なかった。次に、ゲート線の信号遅延及びデータ線
の信号遅延によるフリッカ現象及び画質の不均一性を防
止するための本発明の第３実施例による液晶表示装置の
構造を図１０に基づいて説明する。
例はゲート線の両端の共通電圧を異にして印加すること
によってゲート線の信号遅延によるフリッカは防止し得
るが、データ線の信号遅延による画質の不均一性は防止
し得なかった。次に、ゲート線の信号遅延及びデータ線
の信号遅延によるフリッカ現象及び画質の不均一性を防
止するための本発明の第３実施例による液晶表示装置の
構造を図１０に基づいて説明する。
【００４５】図１０において、基板２１０の上側にはデ
ータ電圧を印加するためのデータ駆動部２８０が印刷回
路基板（printed circuit board：以下‘ＰＣＢ'と称す
る）２７２に連結されており、基板２１０の左側にはゲ
ート電圧を印加するためのゲート駆動部２９０がＰＣＢ
基板２７１に連結されている。このゲート駆動部２９０
とデータ駆動部２８０はそれぞれゲートパッド（示され
ていない）及びデータパッド（示されていない）を通し
てゲート線とデータ線に連結される。
ータ電圧を印加するためのデータ駆動部２８０が印刷回
路基板（printed circuit board：以下‘ＰＣＢ'と称す
る）２７２に連結されており、基板２１０の左側にはゲ
ート電圧を印加するためのゲート駆動部２９０がＰＣＢ
基板２７１に連結されている。このゲート駆動部２９０
とデータ駆動部２８０はそれぞれゲートパッド（示され
ていない）及びデータパッド（示されていない）を通し
てゲート線とデータ線に連結される。
【００４６】前記基板２１０の中央には画像信号を表示
する多数の画素電極が形成される表示領域２２０があ
り、基板２１０の４つの角には第１乃至第４接触点２３
１、２３２、２３３、２３４が形成されている。これら
４つの接触点２３１、２３２、２３３、２３４はそれぞ
れ第１乃至第４導線２６１、２６２、２６３、２６４を
通して共通電圧発生器２５０に連結されている。この共
通電圧発生器２５０は各導線２６１、２６２、２６３、
２６４にそれぞれ異なる電圧を印加し得るようになって
いる。各導線２６１、２６２、２６３、２６４はＰＣＢ
基板２７１、２７２を経て駆動部２８０、２９０にダミ
ーで形成されているダミーピン（示されていない）を通
して各接触点に連結されている。
する多数の画素電極が形成される表示領域２２０があ
り、基板２１０の４つの角には第１乃至第４接触点２３
１、２３２、２３３、２３４が形成されている。これら
４つの接触点２３１、２３２、２３３、２３４はそれぞ
れ第１乃至第４導線２６１、２６２、２６３、２６４を
通して共通電圧発生器２５０に連結されている。この共
通電圧発生器２５０は各導線２６１、２６２、２６３、
２６４にそれぞれ異なる電圧を印加し得るようになって
いる。各導線２６１、２６２、２６３、２６４はＰＣＢ
基板２７１、２７２を経て駆動部２８０、２９０にダミ
ーで形成されているダミーピン（示されていない）を通
して各接触点に連結されている。
【００４７】ここで、右側下部に位置する接触点２３４
に連結されている導線２６４は基板２１０上ではデータ
線の断線又は短絡時にこれを修理するための修理線（re
pairline）を利用して形成する。又、この導線２６４に
は演算増幅器２４０を連結して、導線の長さが長いため
に生ずる不足した駆動能力を補償して右側下部に形成さ
れている接触点２３４に一定の電圧が印加されるように
する。
に連結されている導線２６４は基板２１０上ではデータ
線の断線又は短絡時にこれを修理するための修理線（re
pairline）を利用して形成する。又、この導線２６４に
は演算増幅器２４０を連結して、導線の長さが長いため
に生ずる不足した駆動能力を補償して右側下部に形成さ
れている接触点２３４に一定の電圧が印加されるように
する。
【００４８】このような基板２１０に上部基板（示され
ていない）を結合すると、接触点２３１、２３２、２３
３、２３４が上部基板に形成されている共通電極（示さ
れていない）の４つの角に接触し、共通電圧発生器２５
０が印加する互いに異なる共通電圧を共通電極に伝達す
る。この時、図７に基づいて前述したように、データ線
の信号遅延による画像の不均一現象を防止するために
は、データ電圧が共通電圧よりも大きい場合と小さい場
合にそれぞれデータ線の両端に異なる大きさの電圧を印
加するのが最も効果的であるが、この場合には共通電圧
発生器から印加する共通電圧の大きさを毎度変えなけれ
ばならないという不便さがある。
ていない）を結合すると、接触点２３１、２３２、２３
３、２３４が上部基板に形成されている共通電極（示さ
れていない）の４つの角に接触し、共通電圧発生器２５
０が印加する互いに異なる共通電圧を共通電極に伝達す
る。この時、図７に基づいて前述したように、データ線
の信号遅延による画像の不均一現象を防止するために
は、データ電圧が共通電圧よりも大きい場合と小さい場
合にそれぞれデータ線の両端に異なる大きさの電圧を印
加するのが最も効果的であるが、この場合には共通電圧
発生器から印加する共通電圧の大きさを毎度変えなけれ
ばならないという不便さがある。
【００４９】従って、本発明の第３実施例による液晶表
示装置では、データ駆動部２８０に近いところに位置す
る接触点よりも遠いところの接触点により大きな共通電
圧を印加する。具体的には、共通電圧発生器２５０から
印加される電圧を第１接触点２３１、第２接触点２３
２、第３接触点２３３、第４接触点２３４の順に次第に
高くなるように調整する。
示装置では、データ駆動部２８０に近いところに位置す
る接触点よりも遠いところの接触点により大きな共通電
圧を印加する。具体的には、共通電圧発生器２５０から
印加される電圧を第１接触点２３１、第２接触点２３
２、第３接触点２３３、第４接触点２３４の順に次第に
高くなるように調整する。
【００５０】この場合、ＩＴＯ（indium tin oxide）で
形成される共通電極は内部抵抗を有するので、一体に形
成されている共通電極の各地点に互いに異なる電圧が印
加されると、電圧が高い地点から低い地点に向ってオー
ム（ohm）の法則によって電流が流れると共に電圧降下
が発生し、結局、共通電圧は高い地点から低い地点にか
けて一定の傾きを有して変化するようになる。
形成される共通電極は内部抵抗を有するので、一体に形
成されている共通電極の各地点に互いに異なる電圧が印
加されると、電圧が高い地点から低い地点に向ってオー
ム（ohm）の法則によって電流が流れると共に電圧降下
が発生し、結局、共通電圧は高い地点から低い地点にか
けて一定の傾きを有して変化するようになる。
【００５１】ここで、第１乃至第４接触点の電位差は、
共通電極と画素電極との間の電圧差を画面全体にわたっ
て一定にし、共通電圧を基準にして上下に反転する画素
電圧が上下対称を成すように調整する。次に本発明の実
施例による液晶表示装置用駆動回路を説明する。図１１
は本発明の第１実施例による液晶表示装置用駆動回路を
示す図面である。
共通電極と画素電極との間の電圧差を画面全体にわたっ
て一定にし、共通電圧を基準にして上下に反転する画素
電圧が上下対称を成すように調整する。次に本発明の実
施例による液晶表示装置用駆動回路を説明する。図１１
は本発明の第１実施例による液晶表示装置用駆動回路を
示す図面である。
【００５２】図１１に示されているように、制御部３２
０は液晶に印加する画像信号Ｖｓを信号源（示されてい
ない）から受け、入力された画像信号を処理してデータ
信号をつくってデータ駆動部３３０に送り、駆動回路に
必要な各種タイミング信号をつくる。データ駆動部３３
０は制御部３２０から入力されたデータ信号によって液
晶パネル３５０の各画素に印加するデータ電圧（階調電
圧）を印加し、ゲート駆動部３４０は画素にデータ電圧
が印加され得るように各画素のＴＦＴ３７０をオンにす
る走査信号であるゲート電圧を出力する。
０は液晶に印加する画像信号Ｖｓを信号源（示されてい
ない）から受け、入力された画像信号を処理してデータ
信号をつくってデータ駆動部３３０に送り、駆動回路に
必要な各種タイミング信号をつくる。データ駆動部３３
０は制御部３２０から入力されたデータ信号によって液
晶パネル３５０の各画素に印加するデータ電圧（階調電
圧）を印加し、ゲート駆動部３４０は画素にデータ電圧
が印加され得るように各画素のＴＦＴ３７０をオンにす
る走査信号であるゲート電圧を出力する。
【００５３】前記液晶パネル３５０には、データ駆動部
３３０からデータ電圧を伝達するデータ線３６０とゲー
ト駆動部３４０からゲート電圧を伝達するゲート線３７
０とが互いに交差して形成され、各画素のＴＦＴのソー
ス電極とゲート電極に連結される。説明の便宜上、図１
１には液晶パネル３５０に１つの画素に対する等価回路
のみを示し、ここで画素電極に充電される電圧はＶｐ、
蓄積容量電極に充電される電圧はＶｓｔと表示した。共
通電圧可変発生器３８０はゲート線上のゲート電圧を測
定してゲート線に起因したゲート電圧の遅延レベルを検
出し、検出された値に応じて共通電圧を設定してパネル
３５０の共通電極（示されていない）に印加する。
３３０からデータ電圧を伝達するデータ線３６０とゲー
ト駆動部３４０からゲート電圧を伝達するゲート線３７
０とが互いに交差して形成され、各画素のＴＦＴのソー
ス電極とゲート電極に連結される。説明の便宜上、図１
１には液晶パネル３５０に１つの画素に対する等価回路
のみを示し、ここで画素電極に充電される電圧はＶｐ、
蓄積容量電極に充電される電圧はＶｓｔと表示した。共
通電圧可変発生器３８０はゲート線上のゲート電圧を測
定してゲート線に起因したゲート電圧の遅延レベルを検
出し、検出された値に応じて共通電圧を設定してパネル
３５０の共通電極（示されていない）に印加する。
【００５４】このような共通電圧可変発生器３８０は信
号遅延検出部３９０、遅延比較部３９２及び共通電圧発
生部３９４から構成される。信号遅延検出部３９０はゲ
ート線の前段と後段における各ゲート電圧Ｖｇ１とＶｇ
２を測定する。前述したように、ゲート電圧Ｖｇ１、Ｖ
ｇ２はゲート線に起因する信号遅延によって特定の時点
で電圧差を有するようになり、信号遅延検出部３９０は
この電圧差を検出して検出された値であるゲート信号遅
延値Ｖｇｄを遅延比較部３９２に送る。
号遅延検出部３９０、遅延比較部３９２及び共通電圧発
生部３９４から構成される。信号遅延検出部３９０はゲ
ート線の前段と後段における各ゲート電圧Ｖｇ１とＶｇ
２を測定する。前述したように、ゲート電圧Ｖｇ１、Ｖ
ｇ２はゲート線に起因する信号遅延によって特定の時点
で電圧差を有するようになり、信号遅延検出部３９０は
この電圧差を検出して検出された値であるゲート信号遅
延値Ｖｇｄを遅延比較部３９２に送る。
【００５５】前記遅延比較部３９２は入力された信号遅
延値Ｖｇｄをデジタル化するためのものである。図１２
に遅延比較部３９２の詳細回路図を示す。図１２に示さ
れているように、遅延比較部３９２は直列に連結された
多数の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と比較器３９１ａ、
３９１ｂ、３９１ｃとから構成される。電源電圧Ｖｄｄ
は抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４によって電圧降下されて
抵抗値に比例する基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ３にな
り、これら基準電圧はそれぞれの比較器３９１ａ、３９
１ｂ、３９１ｃの基準値になる。各比較器３９１ａ、３
９１ｂ、３９１ｃは前記基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ
３と遅延値Ｖｇｄとを比較して上位又は下位レベルのロ
ジック信号を出力端Ｖｏ１、Ｖｏ２、Ｖｏ３に出力す
る。この時、遅延値が最大である場合は出力Ｖｏ１、Ｖ
ｏ２、Ｖｏ３はすべて上位レベルを有し、遅延値が最小
である場合はすべて下位レベルを有するようになる。こ
の出力Ｖｏ１、Ｖｏ２、Ｖｏ３は共通電圧発生部３９４
に印加される。
延値Ｖｇｄをデジタル化するためのものである。図１２
に遅延比較部３９２の詳細回路図を示す。図１２に示さ
れているように、遅延比較部３９２は直列に連結された
多数の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と比較器３９１ａ、
３９１ｂ、３９１ｃとから構成される。電源電圧Ｖｄｄ
は抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４によって電圧降下されて
抵抗値に比例する基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ３にな
り、これら基準電圧はそれぞれの比較器３９１ａ、３９
１ｂ、３９１ｃの基準値になる。各比較器３９１ａ、３
９１ｂ、３９１ｃは前記基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ
３と遅延値Ｖｇｄとを比較して上位又は下位レベルのロ
ジック信号を出力端Ｖｏ１、Ｖｏ２、Ｖｏ３に出力す
る。この時、遅延値が最大である場合は出力Ｖｏ１、Ｖ
ｏ２、Ｖｏ３はすべて上位レベルを有し、遅延値が最小
である場合はすべて下位レベルを有するようになる。こ
の出力Ｖｏ１、Ｖｏ２、Ｖｏ３は共通電圧発生部３９４
に印加される。
【００５６】図１３は共通電圧発生部３９４の詳細回路
図を示す図面である。共通電圧発生部３９４はスイッチ
ＳＷ１、ＳＷ２、ＳＷ３と抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８
とから構成され、各スイッチのオン又はオフ状態に応じ
てＶｄｄの分圧であるＶｃｏｍ′が定められる。これら
スイッチは遅延比較部３９２の出力レベルに応じてオ
ン、オフとなってＶｃｏｍ′が定められる。
図を示す図面である。共通電圧発生部３９４はスイッチ
ＳＷ１、ＳＷ２、ＳＷ３と抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８
とから構成され、各スイッチのオン又はオフ状態に応じ
てＶｄｄの分圧であるＶｃｏｍ′が定められる。これら
スイッチは遅延比較部３９２の出力レベルに応じてオ
ン、オフとなってＶｃｏｍ′が定められる。
【００５７】図１１の液晶パネル３５０においてゲート
信号遅延が発生するゲート線の後段部に対応する共通電
極板の一地点に共通電圧Ｖｃｏｍ′を印加する。このよ
うにゲート信号遅延に応じて共通電圧Ｖｃｏｍ及びＶｃ
ｏｍ′を共通電極板の適切な位置に印加することにより
キックバック電圧を補償した共通電圧を画素に印加する
ことができる。
信号遅延が発生するゲート線の後段部に対応する共通電
極板の一地点に共通電圧Ｖｃｏｍ′を印加する。このよ
うにゲート信号遅延に応じて共通電圧Ｖｃｏｍ及びＶｃ
ｏｍ′を共通電極板の適切な位置に印加することにより
キックバック電圧を補償した共通電圧を画素に印加する
ことができる。
【００５８】本発明の第１実施例による液晶表示装置駆
動回路ではゲート線の信号遅延による電圧差を測定し、
これを利用して共通電圧を可変させることについて説明
したが、このような技術がデータ線にも適用され得るの
は勿論であり、その詳細な内容はこの分野の専門家であ
れば前記説明から容易に構成することができるため、そ
の説明は省略する。
動回路ではゲート線の信号遅延による電圧差を測定し、
これを利用して共通電圧を可変させることについて説明
したが、このような技術がデータ線にも適用され得るの
は勿論であり、その詳細な内容はこの分野の専門家であ
れば前記説明から容易に構成することができるため、そ
の説明は省略する。
【００５９】図１４は本発明の第２実施例による液晶表
示装置駆動回路を示す図面である。図１４に示した本発
明の第２実施例は図１１の共通電圧可変発生器３８０の
代わりに共通電圧生成部４２０に置き換えたものであ
り、図１４では共通電圧生成部を主に示した。図１４に
おいて、共通電極基板４００のＩ、Ｊ部分にはそれぞれ
互いに異なる共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６が共通電
圧生成部４２０を通して印加される。この時、本発明の
第２実施例によると、共通電圧生成部４２０はＩＴＯ膜
に生ずる内部抵抗Ｒｉｎを利用してゲート線の両端に互
いに異なる共通電圧を印加する。
示装置駆動回路を示す図面である。図１４に示した本発
明の第２実施例は図１１の共通電圧可変発生器３８０の
代わりに共通電圧生成部４２０に置き換えたものであ
り、図１４では共通電圧生成部を主に示した。図１４に
おいて、共通電極基板４００のＩ、Ｊ部分にはそれぞれ
互いに異なる共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６が共通電
圧生成部４２０を通して印加される。この時、本発明の
第２実施例によると、共通電圧生成部４２０はＩＴＯ膜
に生ずる内部抵抗Ｒｉｎを利用してゲート線の両端に互
いに異なる共通電圧を印加する。
【００６０】このための共通電圧生成部４２０は、図１
４に示されているように、一端に電源電圧ＡＶＤＤが連
結されて他端に端子Ａが連結される抵抗Ｒ３０と、一端
に端子Ｂが連結されて他端に接地点が連結される抵抗Ｒ
４０とから構成される。ここで、端子Ａと端子Ｂはそれ
ぞれＩ地点とＪ地点に連結されている。こうすると、端
子Ａと端子Ｂとの間にパネルの内部抵抗Ｒｉｎが連結さ
れて、結局、電源電圧ＡＶＤＤに抵抗Ｒ３０、Ｒｉｎ、
Ｒ４０が直列に連結される。
４に示されているように、一端に電源電圧ＡＶＤＤが連
結されて他端に端子Ａが連結される抵抗Ｒ３０と、一端
に端子Ｂが連結されて他端に接地点が連結される抵抗Ｒ
４０とから構成される。ここで、端子Ａと端子Ｂはそれ
ぞれＩ地点とＪ地点に連結されている。こうすると、端
子Ａと端子Ｂとの間にパネルの内部抵抗Ｒｉｎが連結さ
れて、結局、電源電圧ＡＶＤＤに抵抗Ｒ３０、Ｒｉｎ、
Ｒ４０が直列に連結される。
【００６１】従って、端子Ａと端子Ｂにはそれぞれ電源
電圧を抵抗で分配した電圧が生ずるようになり、これら
電圧はそれぞれ共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６として
Ｉ、Ｊ地点に印加される。この時、印加される共通電圧
Ｖｃｏｍ５、Ｖｃｏｍ６は下記の式（２）のとおりであ
る。 Ｖｃｏｍ５＝｛（Ｒｉｎ+Ｒ４０）／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ (2) Ｖｃｏｍ６＝｛Ｒ４０／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ このようにパネルの内部抵抗を利用して共通電圧を発生
させることは、パネルの抵抗を利用せずに電圧を分配し
て共通電圧を発生させることよりも消費電力を小さくで
き、パネルの抵抗の変更による変化量を減少させること
ができるという長所がある。
電圧を抵抗で分配した電圧が生ずるようになり、これら
電圧はそれぞれ共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６として
Ｉ、Ｊ地点に印加される。この時、印加される共通電圧
Ｖｃｏｍ５、Ｖｃｏｍ６は下記の式（２）のとおりであ
る。 Ｖｃｏｍ５＝｛（Ｒｉｎ+Ｒ４０）／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ (2) Ｖｃｏｍ６＝｛Ｒ４０／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ このようにパネルの内部抵抗を利用して共通電圧を発生
させることは、パネルの抵抗を利用せずに電圧を分配し
て共通電圧を発生させることよりも消費電力を小さくで
き、パネルの抵抗の変更による変化量を減少させること
ができるという長所がある。
【００６２】以上に本発明の実施例について説明した
が、本発明は前記実施例に限定されるものではなく、こ
の外の多様な変形又は変更ができるのは勿論である。
が、本発明は前記実施例に限定されるものではなく、こ
の外の多様な変形又は変更ができるのは勿論である。
【００６３】
【発明の効果】以上の説明のように、本発明によると、
ゲート線が両端に互いに異なる共通電圧を印加すること
により、ゲート電圧の信号遅延によって生ずるフリッカ
現象を防止することができ、データ線の両端に互いに異
なる共通電圧を印加することにより、データ電圧の信号
遅延によって生ずる画質の不均一性を克服することがで
きる。
ゲート線が両端に互いに異なる共通電圧を印加すること
により、ゲート電圧の信号遅延によって生ずるフリッカ
現象を防止することができ、データ線の両端に互いに異
なる共通電圧を印加することにより、データ電圧の信号
遅延によって生ずる画質の不均一性を克服することがで
きる。
【図１】一般的な薄膜トランジスタ液晶表示装置の単位
画素に対する等価回路を示す図面である。
画素に対する等価回路を示す図面である。
【図２】キックバック電圧による電圧歪曲を示す図面で
ある。
ある。
【図３】液晶表示装置のパネル上における抵抗と寄生抵
抗を有するデータ線とゲート線を概略的に示す図面であ
る。
抗を有するデータ線とゲート線を概略的に示す図面であ
る。
【図４】ゲート線の信号遅延によって遅延するゲート電
圧の測定値を示す図である。
圧の測定値を示す図である。
【図５】データ信号の遅延による画素電圧の充電量の差
を示す図面である。
を示す図面である。
【図６】本発明を概略的に示す図面である。
【図７】図６のＥ地点とＦ地点におけるデータ電圧と共
通電圧の波形を示す図面である。
通電圧の波形を示す図面である。
【図８】本発明の第１実施例による液晶表示装置の構造
を概略的に示す図面である。
を概略的に示す図面である。
【図９】本発明の第２実施例による液晶表示装置の構造
を概略的に示す図面である。
を概略的に示す図面である。
【図１０】本発明の第３実施例による液晶表示装置の構
造を概略的に示す図面である。
造を概略的に示す図面である。
【図１１】本発明の第１実施例による液晶表示装置用駆
動回路を示す図面である。
動回路を示す図面である。
【図１２】図１１の比較遅延部を詳細に示す図面であ
る。
る。
【図１３】図１１の共通電圧発生部を詳細に示す図面で
ある。
ある。
【図１４】本発明の第２実施例による液晶表示装置用駆
動回路を示す図面である。
動回路を示す図面である。
１１０ 第１基板 １２０ 第２基板 １３０ 表示領域 １４０ データパッド １５０ ゲートパッド １５１ ゲートパッド連結部 １５２ データパッド連結部 １６１，１６２，１６３，１６４ 共通電極接触点 １６１，１６２，１６４，１７１、１７２、１７３ ダ
ミーパッド １８０ 共通連結線 １８１ 配線 １８５ 共通連結線 １９０ 第１封印材 １９５ 第２封印材 １９６ 液晶注入口 ２１０ 基板 ２２０ 表示領域 ２３１ 第１接触点 ２３２ 第２接触点 ２３３ 第３接触点 ２３４ 第４接触点 ２４０ 演算増幅器 ２５０ 共通電圧発生器 ２６１ 第１導線 ２６２ 第２導線 ２６３ 第３導線 ２６４ 第４導線 ２７１、２７２ 印刷回路基板 ２８０ データ駆動部 ２９０ ゲート駆動部
ミーパッド １８０ 共通連結線 １８１ 配線 １８５ 共通連結線 １９０ 第１封印材 １９５ 第２封印材 １９６ 液晶注入口 ２１０ 基板 ２２０ 表示領域 ２３１ 第１接触点 ２３２ 第２接触点 ２３３ 第３接触点 ２３４ 第４接触点 ２４０ 演算増幅器 ２５０ 共通電圧発生器 ２６１ 第１導線 ２６２ 第２導線 ２６３ 第３導線 ２６４ 第４導線 ２７１、２７２ 印刷回路基板 ２８０ データ駆動部 ２９０ ゲート駆動部
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 １９９８Ｐ１４６７８ (32)優先日 1998年４月24日 (33)優先権主張国 韓国（ＫＲ） (31)優先権主張番号 １９９８Ｐ２８５４７ (32)優先日 1998年７月15日 (33)優先権主張国 韓国（ＫＲ） (72)発明者 羅 一球 大韓民国京畿道水原市霊通洞サルグゴル現 代アパート728棟602号 (72)発明者 崔 ▲みん▼聖 大韓民国京畿道龍仁市器興邑農書里山７− １常緑樹洞604 (72)発明者 徐 政源 大韓民国京畿道水原市八達区梅灘３洞４団 地411棟507号 (72)発明者 金 東奎 大韓民国京畿道水原市八達区仁渓洞鮮京ア パート302棟801号
Claims (21)
- 【請求項１】複数のゲート線、前記複数のゲート線と絶
縁されて交差する複数のデータ線、前記ゲート線に連結
されるゲート電極と前記データ線に連結されるソース電
極とを有する複数の薄膜トランジスタ及び前記薄膜トラ
ンジスタのドレイン電極に連結される画素電極が形成さ
れている第１基板と、 前記画素電極に対向している共通電極が形成されている
第２基板と、 前記薄膜トランジスタをオン／オフにするためのゲート
電圧を前記ゲート線に印加するゲート駆動手段と、 画像信号を表すデータ電圧を前記データ線に印加するデ
ータ駆動手段とを含み、 前記共通電極は位置に応じて互いに異なる共通電圧が印
加される液晶表示装置。 - 【請求項２】前記ゲート線の両端部分に対応する共通電
極の位置に互いに異なる共通電圧が印加される、請求項
１に記載の液晶表示装置。 - 【請求項３】前記ゲート駆動手段に近い位置にある共通
電極に印加される共通電圧は、遠い位置にある共通電極
に印加される共通電圧に比して小さい、請求項２に記載
の液晶表示装置。 - 【請求項４】前記データ線の両端部分に対応する共通電
極の位置に互いに異なる共通電圧が印加される、請求項
１に記載の液晶表示装置。 - 【請求項５】前記データ電圧が前記共通電圧よりも大き
い場合には、前記データ駆動手段に遠い位置に印加され
る共通電圧は、近い位置にある共通電極に印加される共
通電圧に比して小さく、 前記データ電圧が前記共通電圧よりも小さい場合には、
前記データ駆動手段に遠い位置に印加される共通電圧
は、近い位置にある共通電極に印加される共通電圧に比
して大きい、請求項４に記載の液晶表示装置。 - 【請求項６】前記共通電極の４つの角に互いに異なる共
通電圧が印加される、請求項１に記載の液晶表示装置。 - 【請求項７】複数のゲート線、前記複数のゲート線と絶
縁されて交差する複数のデータ線、前記ゲート線に連結
されるゲート電極と前記データ線に連結されるソース電
極とを有する複数の薄膜トランジスタ及び前記薄膜トラ
ンジスタのドレイン電極に連結される画素電極が形成さ
れており、第１乃至第４角から構成される矩形の第１基
板と、 前記画素電極に対向する共通電極が形成されている第２
基板と、 前記第１基板の第１角及び第２角にそれぞれ形成されて
おり、前記ゲート線及び前記データ線にそれぞれ連結さ
れているゲートパッド及びデータパッドと、 前記第１基板と前記第２基板とを付着するためのもので
あり、前記第１基板の第３角部分に液晶物質を注入する
ための液晶注入口を有する第１封印材と、 前記液晶注入口に形成されており、前記液晶物質を注入
した後に前記液晶物質を封印する第２封印材と、 前記第２基板の前記共通電極の４つの角に形成されてお
り、共通電圧が印加される第１、第２、第３及び第４共
通電極点と、 前記第１、第２、第３共通電極点にそれぞれ連結されて
おり、互いに異なる共通電圧が印加されるダミーパッド
と、 前記第２基板の前記第３角上に形成されている第３、第
４共通電極点を連結するための共通連結線と、を含む液
晶表示装置。 - 【請求項８】前記共通連結線は前記第２封印材を露出さ
せるように形成されている、請求項７に記載の液晶表示
装置。 - 【請求項９】前記第１角と前記第３角とは互いに対向
し、前記第３角に形成されている前記共通電極点には第
１共通電圧が印加され、前記第１角に形成されている共
通電極点には第２共通電圧が印加される、請求項８に記
載の液晶表示装置。 - 【請求項１０】前記第１共通電圧は前記第２共通電圧に
比して大きく調整されている、請求項９に記載の液晶表
示装置。 - 【請求項１１】前記第１基板の第３角に形成されている
第１封印材は前記共通連結線に沿って形成されている、
請求項７に記載の液晶表示装置。 - 【請求項１２】前記共通連結線のうちの前記液晶注入口
に対応する部分は他の部分よりも狭い幅に形成されてい
る、請求項１１に記載の液晶表示装置。 - 【請求項１３】複数のゲート線、前記複数のゲート線と
絶縁されて交差する複数のデータ線、前記ゲート線に連
結されるゲート電極と前記データ線に連結されるソース
電極とを有する複数の薄膜トランジスタ及び前記薄膜ト
ランジスタのドレイン電極に連結される画素電極が形成
されている第１基板と、 前記第１基板に形成されており、前記ゲート線に連結さ
れて前記薄膜トランジスタをオン／オフにするためのゲ
ート電圧が印加されるゲートパッド部と、 前記第１基板に形成されており、前記データ線に連結さ
れて画像信号を表すデータ電圧が印加されるデータパッ
ド部と、 前記画像信号を表示する領域であり、前記第１基板に形
成されている前記データ線と前記ゲート線との交差部分
で定義される行列形態の単位画素の集合からなる表示領
域と、 前記画素電極に対向している共通電極が形成されている
第２基板と、 前記表示領域の４つの角に隣接して形成されており、前
記共通電極と電気的に接触している４つの接触点と、 前記４つの接触点にそれぞれ異なる電圧を印加する共通
電圧発生手段と、 前記４つの接触点と前記共通電圧発生手段をそれぞれ連
結する４つの連結線と、を含む液晶表示装置。 - 【請求項１４】前記４つの連結線のうちの前記ゲートパ
ッド部と前記データパッド部との両方から最も遠くに位
置した接触点と、前記共通電圧発生手段とを連結する連
結線には、演算増幅器がさらに含まれている、請求項１
３に記載の液晶表示装置。 - 【請求項１５】前記共通電圧発生手段が前記４つの接触
点に印加する電圧は、前記データパッド部と前記ゲート
パッド部との両方から最も近い接触点で最低であり、前
記データパッド部には遠くて前記ゲートパッド部には近
い接触点で２番目に低く、前記データパッド部には近く
て前記ゲートパッド部には遠い接触点で３番目に低く、
前記データパッド部と前記ゲートパッド部との両方から
最も遠い接触点で最高値を有するように調整されてい
る、請求項１３又は請求項１４に記載の液晶表示装置。 - 【請求項１６】複数のゲート線、前記複数のゲート線に
絶縁されて交差する複数のデータ線、前記ゲート線に連
結されるゲート電極と前記データ線に連結されるソース
電極とを有する複数の薄膜トランジスタ及び前記薄膜ト
ランジスタのドレイン電極に連結される画素電極が形成
されている第１基板と、 前記画素電極に対向している共通電極が形成されている
第２基板と、 前記ゲート線に前記薄膜トランジスタをオン／オフにす
るためのゲート電圧を印加するためのゲート駆動手段
と、 前記データ線に画像信号を表すデータ電圧を印加するた
めのデータ駆動手段と、 前記共通電極に互いに異なる共通電圧を印加するための
電圧発生手段と、を含む液晶表示装置。 - 【請求項１７】前記電圧発生手段は、前記ゲート線から
遅延したゲート電圧を検出する信号遅延検出手段と、 前記信号遅延検出手段から検出された遅延電圧の入力を
受けてデジタル信号に変換する遅延比較手段と、 前記遅延比較手段から入力されたデジタル信号に基づい
て、前記遅延電圧を補償した共通電圧を発生する共通電
圧発生手段と、を含む請求項１６に記載の液晶表示装
置。 - 【請求項１８】前記信号遅延検出手段は、前記ゲート線
の前段と後段とでゲート電圧を測定し、測定された２つ
の信号の電圧差を検出する、請求項１７に記載の液晶表
示装置。 - 【請求項１９】前記遅延比較手段は、それぞれ互いに異
なる基準電圧を発生させる抵抗回路と、 前記遅延電圧と前記基準電圧との入力を受けてこれら２
つの値を比較し、その結果をデジタル信号で出力する複
数の比較手段と、を含む請求項１８に記載の液晶表示装
置。 - 【請求項２０】前記共通電圧発生手段は、前記複数の比
較手段から出力されたデジタル信号の入力を受けて動作
する複数のスイッチング手段と、 前記スイッチング手段の駆動によって選択的に短絡して
予め設定された複数の共通電圧を選択する抵抗回路とを
含み、 前記選択された共通電圧を前記ゲート線の後段部分に対
応する前記共通電極の一地点に印加する、請求項１９に
記載の液晶表示装置。 - 【請求項２１】前記電圧発生手段は、 電源電圧と、 前記電源電圧に一端が連結される第１抵抗と、 前記第１抵抗の他端と、前記ゲート線の前段部分に対応
する前記第２基板の第１地点とに連結される第１端子
と、 前記ゲート線の後段部分に対応する前記第２基板の第２
地点に連結される第２端子と、 前記第２端子に一端が連結され、接地点に他端が連結さ
れる第２抵抗と、を含む請求項１６に記載の液晶表示装
置。
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034423A KR19990011354A (ko) | 1997-07-23 | 1997-07-23 | 공통 전극 전압의 보상 기능을 갖는 액정 표시 장치용 구동 회로 |
| KR1019970080208A KR19990059990A (ko) | 1997-12-31 | 1997-12-31 | 액정 표시 장치 |
| KR1019970080207A KR19990059989A (ko) | 1997-12-31 | 1997-12-31 | 액정 표시 장치 |
| KR1019980014678A KR19990081016A (ko) | 1998-04-24 | 1998-04-24 | 액정 표시 장치 |
| KR1997P34423 | 1998-07-15 | ||
| KR1998P14678 | 1998-07-15 | ||
| KR1997P80208 | 1998-07-15 | ||
| KR1019980028547A KR100271092B1 (ko) | 1997-07-23 | 1998-07-15 | 서로 다른 공통 전압을 가지는 액정 표시 장치 |
| KR1998P28547 | 1998-07-15 | ||
| KR1997P80207 | 1998-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11133379A true JPH11133379A (ja) | 1999-05-21 |
| JP3656940B2 JP3656940B2 (ja) | 2005-06-08 |
Family
ID=27532238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20783898A Expired - Fee Related JP3656940B2 (ja) | 1997-07-23 | 1998-07-23 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6229510B1 (ja) |
| JP (1) | JP3656940B2 (ja) |
| KR (1) | KR100271092B1 (ja) |
| TW (1) | TW505814B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000147460A (ja) * | 1998-11-06 | 2000-05-26 | Samsung Electronics Co Ltd | 互いに異なる共通電圧を有する液晶表示装置 |
| JP2001125498A (ja) * | 1999-08-23 | 2001-05-11 | Agilent Technol Inc | 表示装置 |
| US7126571B2 (en) | 2001-04-19 | 2006-10-24 | Seiko Epson Corporation | Electrode driving apparatus and electronic equipment |
| JP2007011362A (ja) * | 2005-06-28 | 2007-01-18 | Lg Philips Lcd Co Ltd | ラインオンガラス型液晶表示装置 |
| JP2007178987A (ja) * | 2005-12-28 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示素子の駆動装置及び駆動方法 |
| JP2007178952A (ja) * | 2005-12-28 | 2007-07-12 | Tpo Hong Kong Holding Ltd | アクティブマトリクス型液晶表示装置およびその制御方法 |
| JP2007183537A (ja) * | 2005-12-29 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置 |
| JP2007322580A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Displays Ltd | 表示装置 |
| US7417612B2 (en) * | 2001-06-18 | 2008-08-26 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR100917008B1 (ko) | 2003-06-10 | 2009-09-10 | 삼성전자주식회사 | 액정표시장치 |
| JP2010231205A (ja) * | 2009-03-25 | 2010-10-14 | Beijing Boe Optoelectronics Technology Co Ltd | 共通電極駆動回路と液晶ディスプレイ |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100571032B1 (ko) * | 1998-01-09 | 2006-04-13 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| JP2000081606A (ja) * | 1998-06-29 | 2000-03-21 | Sanyo Electric Co Ltd | 液晶表示素子の駆動方法 |
| JP3573984B2 (ja) * | 1998-12-15 | 2004-10-06 | 三洋電機株式会社 | 液晶駆動集積回路 |
| JP3264270B2 (ja) * | 1999-07-26 | 2002-03-11 | 日本電気株式会社 | 液晶表示装置 |
| US6693684B2 (en) * | 1999-09-15 | 2004-02-17 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
| KR100326880B1 (ko) * | 1999-09-21 | 2002-03-13 | 구본준, 론 위라하디락사 | 액정표시소자 |
| KR100666119B1 (ko) * | 1999-11-18 | 2007-01-09 | 삼성전자주식회사 | 액정표시장치 |
| KR100709701B1 (ko) * | 1999-12-01 | 2007-04-19 | 삼성전자주식회사 | 서로 다른 공통 전압을 가지는 액정 표시 장치 |
| US20030184703A1 (en) * | 2000-01-21 | 2003-10-02 | Greene Raymond G. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
| US7088322B2 (en) * | 2000-05-12 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20020071995A (ko) * | 2001-03-08 | 2002-09-14 | 삼성전자 주식회사 | 킥백 전압을 보상하는 액정 표시 장치 |
| JP4550334B2 (ja) * | 2001-09-27 | 2010-09-22 | 株式会社日立製作所 | 液晶表示装置および液晶表示装置の製造方法 |
| TWI267050B (en) * | 2001-11-26 | 2006-11-21 | Samsung Electronics Co Ltd | Liquid crystal display and driving method thereof |
| JP2003162262A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Display Technologies Corp | 液晶パネル駆動回路及び液晶表示装置 |
| KR100831301B1 (ko) * | 2001-12-22 | 2008-05-22 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
| KR20030058117A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 보호 회로 |
| KR100498542B1 (ko) * | 2002-09-06 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 신호구동회로 및 구동방법 |
| JP3980462B2 (ja) * | 2002-10-30 | 2007-09-26 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| GB0229692D0 (en) * | 2002-12-19 | 2003-01-29 | Koninkl Philips Electronics Nv | Active matrix display device |
| GB0316481D0 (en) * | 2003-07-15 | 2003-08-20 | Koninkl Philips Electronics Nv | Active matrix display |
| US7050027B1 (en) | 2004-01-16 | 2006-05-23 | Maxim Integrated Products, Inc. | Single wire interface for LCD calibrator |
| JP2005234241A (ja) * | 2004-02-19 | 2005-09-02 | Sharp Corp | 液晶表示装置 |
| KR101168886B1 (ko) * | 2005-12-12 | 2012-07-30 | 엘지디스플레이 주식회사 | 공통신호의 지연을 방지할 수 있는 액정표시장치 |
| TW200725536A (en) * | 2005-12-23 | 2007-07-01 | Innolux Display Corp | Liquid crystal display device and method for compensating feed through voltage |
| US20070195251A1 (en) * | 2006-02-22 | 2007-08-23 | Toppoly Optoelectronics Corp. | Systems for displaying images involving alignment liquid crystal displays |
| JP4400605B2 (ja) * | 2006-09-25 | 2010-01-20 | カシオ計算機株式会社 | 表示駆動装置及び表示装置 |
| JP2008261931A (ja) * | 2007-04-10 | 2008-10-30 | Hitachi Displays Ltd | 液晶表示装置 |
| TWI354977B (en) * | 2007-04-18 | 2011-12-21 | Au Optronics Corp | Display panel and opto-electronic apparatus |
| CN101311781B (zh) * | 2007-05-25 | 2012-02-08 | 群康科技(深圳)有限公司 | 液晶显示器及其公共电压驱动方法 |
| CN101398584B (zh) * | 2007-09-27 | 2010-08-11 | 北京京东方光电科技有限公司 | 液晶显示装置驱动方法 |
| CN101408684B (zh) * | 2007-10-12 | 2010-08-25 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| TWI386901B (zh) * | 2008-03-14 | 2013-02-21 | Chimei Innolux Corp | 液晶顯示器及其驅動方法 |
| TWI408653B (zh) * | 2008-11-05 | 2013-09-11 | Himax Display Inc | 液晶顯示裝置之共同電壓之設定方法及其設定系統 |
| GB0920684D0 (en) | 2009-11-26 | 2010-01-13 | Plastic Logic Ltd | Display systems |
| KR101832338B1 (ko) * | 2011-03-24 | 2018-02-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그 동작 방법 |
| GB201106350D0 (en) | 2011-04-14 | 2011-06-01 | Plastic Logic Ltd | Display systems |
| TWI440011B (zh) * | 2011-10-05 | 2014-06-01 | Au Optronics Corp | 具適應性脈波削角控制機制之液晶顯示裝置 |
| JP2013235128A (ja) * | 2012-05-09 | 2013-11-21 | Seiko Epson Corp | 電気光学装置の製造方法、及び電気光学装置用基板 |
| KR101994971B1 (ko) * | 2012-05-16 | 2019-07-02 | 삼성디스플레이 주식회사 | 표시 장치 |
| FR3005754B1 (fr) * | 2013-05-17 | 2019-04-05 | Thales | Dispositif electrooptique a matrice de pixels de grande dimension |
| KR102222195B1 (ko) * | 2014-12-24 | 2021-03-05 | 엘지디스플레이 주식회사 | 표시장치 및 게이트신호 센싱회로, 데이터 구동부 |
| KR102257762B1 (ko) * | 2015-01-07 | 2021-05-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN104777942B (zh) * | 2015-05-08 | 2018-02-06 | 厦门天马微电子有限公司 | 触控显示面板、驱动方法及触控显示装置 |
| CN108198540B (zh) * | 2018-02-26 | 2019-12-13 | 惠科股份有限公司 | 一种显示装置的驱动方法及系统 |
| CN114660859B (zh) * | 2022-03-16 | 2023-07-04 | Tcl华星光电技术有限公司 | 显示面板与显示装置 |
| CN115236906B (zh) * | 2022-06-30 | 2023-08-22 | 苏州华星光电技术有限公司 | 显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05341732A (ja) | 1992-06-05 | 1993-12-24 | Fujitsu Ltd | アクティブマトリィクス型液晶表示装置 |
| JP3325311B2 (ja) | 1992-11-26 | 2002-09-17 | 京セラ株式会社 | 液晶表示装置の駆動方法 |
| JP3106078B2 (ja) * | 1994-12-28 | 2000-11-06 | シャープ株式会社 | 液晶駆動用電源 |
| US5774099A (en) * | 1995-04-25 | 1998-06-30 | Hitachi, Ltd. | Liquid crystal device with wide viewing angle characteristics |
| KR0172881B1 (ko) * | 1995-07-12 | 1999-03-20 | 구자홍 | 액정표시장치의 구조 및 구동방법 |
| KR100219116B1 (ko) * | 1996-03-30 | 1999-09-01 | 구자홍 | 티에프티 엘시디 디스플레이의 구동방법 |
-
1998
- 1998-07-15 KR KR1019980028547A patent/KR100271092B1/ko not_active IP Right Cessation
- 1998-07-22 US US09/120,949 patent/US6229510B1/en not_active Expired - Lifetime
- 1998-07-23 JP JP20783898A patent/JP3656940B2/ja not_active Expired - Fee Related
- 1998-07-23 TW TW087112043A patent/TW505814B/zh not_active IP Right Cessation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000147460A (ja) * | 1998-11-06 | 2000-05-26 | Samsung Electronics Co Ltd | 互いに異なる共通電圧を有する液晶表示装置 |
| JP2001125498A (ja) * | 1999-08-23 | 2001-05-11 | Agilent Technol Inc | 表示装置 |
| US7126571B2 (en) | 2001-04-19 | 2006-10-24 | Seiko Epson Corporation | Electrode driving apparatus and electronic equipment |
| US7417612B2 (en) * | 2001-06-18 | 2008-08-26 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| KR100917008B1 (ko) | 2003-06-10 | 2009-09-10 | 삼성전자주식회사 | 액정표시장치 |
| JP2007011362A (ja) * | 2005-06-28 | 2007-01-18 | Lg Philips Lcd Co Ltd | ラインオンガラス型液晶表示装置 |
| JP4695027B2 (ja) * | 2005-06-28 | 2011-06-08 | エルジー ディスプレイ カンパニー リミテッド | ラインオンガラス型液晶表示装置 |
| KR101127847B1 (ko) * | 2005-06-28 | 2012-03-21 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
| JP2007178952A (ja) * | 2005-12-28 | 2007-07-12 | Tpo Hong Kong Holding Ltd | アクティブマトリクス型液晶表示装置およびその制御方法 |
| JP2007178987A (ja) * | 2005-12-28 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示素子の駆動装置及び駆動方法 |
| JP2007183537A (ja) * | 2005-12-29 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置 |
| US8416164B2 (en) | 2005-12-29 | 2013-04-09 | Lg Display Co., Ltd. | Liquid crystal display device |
| JP2007322580A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Displays Ltd | 表示装置 |
| JP2010231205A (ja) * | 2009-03-25 | 2010-10-14 | Beijing Boe Optoelectronics Technology Co Ltd | 共通電極駆動回路と液晶ディスプレイ |
| US8878829B2 (en) | 2009-03-25 | 2014-11-04 | Beijing Boe Optoelectronics Technology Co., Ltd. | Liquid crystal display and common electrode drive circuit thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3656940B2 (ja) | 2005-06-08 |
| US6229510B1 (en) | 2001-05-08 |
| TW505814B (en) | 2002-10-11 |
| KR19990013875A (ko) | 1999-02-25 |
| KR100271092B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3656940B2 (ja) | 液晶表示装置 | |
| KR101154491B1 (ko) | 공통 전극 구동 회로와 액정 디스플레이 | |
| KR101209039B1 (ko) | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 | |
| KR100590746B1 (ko) | 서로다른공통전압을가지는액정표시장치 | |
| US8537083B2 (en) | Method for controlling common voltage of the liquid crystal display device | |
| US8106869B2 (en) | Liquid crystal display with coupling line for adjusting common voltage and driving method thereof | |
| US20080079703A1 (en) | Method of driving the display device and display device | |
| KR20140126150A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| WO2017152462A1 (zh) | 液晶显示面板驱动方法及液晶显示面板驱动系统 | |
| WO2017152460A1 (zh) | 液晶显示面板驱动方法 | |
| US7427739B2 (en) | Electro-optical device and electronic apparatus | |
| JP4480821B2 (ja) | 液晶表示装置 | |
| JP4127249B2 (ja) | 電気光学装置の調整方法、電気光学装置の調整装置および電子機器 | |
| WO2011048847A1 (ja) | 液晶表示装置 | |
| US7212180B2 (en) | Method of driving liquid crystal display device | |
| JP4326242B2 (ja) | 液晶表示装置 | |
| KR101469041B1 (ko) | 표시 장치 및 그 구동 방법 | |
| KR101135947B1 (ko) | 액정표시장치 | |
| KR20180014337A (ko) | 액정표시장치 | |
| JPS63175890A (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| KR100560018B1 (ko) | 액정표시장치의 구동회로 | |
| KR100438966B1 (ko) | 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법 | |
| KR100309924B1 (ko) | 액정표시장치및액정표시장치의구동방법 | |
| KR100590747B1 (ko) | 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치 | |
| KR20020071995A (ko) | 킥백 전압을 보상하는 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20021002 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20021002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20030828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20030930 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041013 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |