KR100571032B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100571032B1
KR100571032B1 KR1020007007342A KR20007007342A KR100571032B1 KR 100571032 B1 KR100571032 B1 KR 100571032B1 KR 1020007007342 A KR1020007007342 A KR 1020007007342A KR 20007007342 A KR20007007342 A KR 20007007342A KR 100571032 B1 KR100571032 B1 KR 100571032B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
signal line
pixel
signal
Prior art date
Application number
KR1020007007342A
Other languages
English (en)
Other versions
KR20010033795A (ko
Inventor
아키모토하지메
하타노무츠코
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010033795A publication Critical patent/KR20010033795A/ko
Application granted granted Critical
Publication of KR100571032B1 publication Critical patent/KR100571032B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Poly-Si TFT를 사용하여 DA변환기를 포함하는 주변의 드라이버회로를 화소부와 일체 형성한 경우에, DA변환기 및 버퍼회로의 문턱치전압의 편차에 기인하는 고정패턴잡음을 없애는 것을 목적으로 한다.
이를 위해, 화소공통전극을 신호선마다 독립하여 설치하고, 버퍼회로의 출력을 공통전극과 신호선의 쌍방에 대해 스위치를 통해서 접속한다.
이것에 의해, 버퍼회로의 문턱치전압의 편차는 공통전극과 신호선의 사이에서는 캔슬되기 때문에, 상기 고정패턴잡음을 제거할 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은, 액정을 구동하여 화상을 표시하는 액정표시장치에 관한 것으로, 특히 TFT를 사용한 저가격이고 고성능의 액정표시장치에 적용하는 적절한 기술에 관한 것이다.
종래의 화상표시장치의 구성을 도 7에 나타낸다.
TFT스위치(101)와, 그 소스전극에 접속된 화소전극과 공통전극을 가지는 화소용량(102)으로 구성되는 화소가, 매트릭스 모양으로 배치되어 있다. 화소용량(102)에는 소정의 위치에 액정이 설치되어 있고, 화소용량(102)으로의 기록전압에 의해 광학특성이 변조되어, 화상을 표시할 수 있다. TFT스위치(101)의 게이트에는 게이트선(103)이 접속되어 있고, 게이트선(103)의 일단에는 수직 시프트 레지스터(105)가 설치되어 있다. 또 TFT스위치(101)의 드레인에는 신호선(104)이 접속되어 있고, 신호선(104)의 일단에는 DA변환기(106)가 설치되어 있다. 한편 신호 입력선(109)은, 신호래치(107)를 통해서, DA변환기(106)에 입력하고 있다. 신호래치(107)에는 수평 시프트 레지스터(110)가 입력하고 있다. 전체 화소의 공통전극(108)은 하나에 접속되어 일정의 전압이 인가되어 있다.
또한 여기서 도 6에 나타낸 DA변환기(106)등의 각부는, Poly-Si TFT를 사용 하여 구성되어 있다.
이하, 본 종래예의 동작에 관해서 설명한다. 신호입력선(109)에 입력된 디지털 입력신호는, 수평 시프트 레지스터(110)의 주사에 따라서 순차, 신호래치(107)에 래치된다. 래치된 입력신호는, 일괄하여 DA변환기(106)에 입력되며, 아날로그신호로 변환되어 신호선(104)에 인가된다. 이때 수직 시프트 레지스터(105)에 의해 게이트선(103)이 선택된 행(行)의 화소는, 그 TFT스위치(101)가 온(on)상태로 되어 있기 때문에, 신호선(104)에 인가된 아날로그신호가 화소용량(102)에 기록된다. 이 결과, 신호가 기록된 화소의 액정부분에는 입력신호에 대응하는 전계가 입력되기 때문에, 신호에 따른 화상을 표시할 수 있다.
이와 같은 종래의 화상표시장치의 예로서는, 예를 들면 " Society for Information Display International symposium Digest of Technical Papers 96(SID 96), 페이지 21-24 " 등에 자세하게 서술되어 있다.
또, 일본특허공개 평 6-266318호 공보에는, 공통전극을 신호선마다 분할하여 설치하고, 신호선에 공급하는 신호선에 동기하여 신호전압과 반대극성의 전압을 공통전극에 인가하여, 화소중의 전해효과 트랜지스터의 각 노드간 전압을 낮게 억제하는 기술이 기재되어 있다.
상기 종래기술의 전자에 있어서는, DA변환기(106)를 신호선(104)에 직접 접속하고 있기 때문에, DA변환기(106)의 출력 인피던스를 충분히 작게 설계하지 않으면, 신호선(104)의 부하용량에 의해 DA변환기(106)의 출력이 변조된다는 문제점이 있다. DA변환기(106)의 출력 인피던스를 충분히 작게 하려고 하면, DA변환기(106) 의 면적은, 오히려 크게 되어 버린다.
이와 같은 것을 막기 위해서, 단결정 Si 트랜지스터를 사용한 드라이버회로에서는, 일반적으로 DA변환기(106)의 출력과 신호선(104)과의 사이에는 버퍼회로를 설치하는 것이 행해진다. 그러나, Poly-Si TFT를 사용하여 DA변환기를 포함하는 주변의 드라이버회로를 화소부와 일체 형성한 경우에는, 버퍼회로를 설치하는 것은 극히 곤란하다. 왜나하면, Poly-Si TFT는, Si 트랜지스터와 다르고, 본질적으로 문턱치전압의 편차가 매우 크기 때문에, 버퍼회로를 열(列)마다 설치한 경우에는, 열마다 문턱치전압의 편차에 기인하는 큰 고정패턴잡음이, 표시화상에 발생해 버리기 때문이다.
또, 상기, 일본특허공개 평 6-266318호 공보는, 공통전극을 신호선마다 분할하여 설치하고, 신호선에 공급하는 신호선에 동기하여 신호전압과 반대극성의 전압을 공통전극에 인가하는 것은 개시하고 있지만, 버퍼회로등의 신호전압 인가부를 구성하는 소자의 문턱치전압의 편차에 기인하는 고정패턴잡음을 제거하는 구성에 관해서는, 전혀 개시되어 있지 않다.
본 발명의 목적은, 버퍼회로등의 신호전압 인가부를 구성하는 소자의 문턱치전압의 편차에 기인하는 고정패턴잡음을 제거하고, 고화질의 액정표시장치를 제공하는 것이다.
본 발명의 상기 및 그외의 목적과 신규한 특징은 본 명세서의 기술 및 첨부 도면에서 명백하게 된다.
(발명의 개시)
본원에서 개시되는 발명 중 대표적인 것의 개요를 간단하게 설명하면 이하와 같다.
즉, 본 발명은, 상기 목적을 달성하기 위해, 공통전극을 신호선마다 독립하여 설치하고, 버퍼회로등의 신호전압 인가부의 출력을 대응하는 공통전극과 신호선의 쌍방에 대해서 선택적으로 접속 가능하며, 버퍼회로등의 신호전압 인가부에 의해 신호선 및 공통전극의 쌍방에 전압이 인가되도록 한다. 열마다 설치되는 버퍼회로등의 신호전압 인가부의 문턱치전압의 편차는, 신호인가부의 출력에 오프세트 전압의 편차로서 나타나지만, 본 발명에서는 상기의 구성을 채용함으로써, 오프세트 전압은 하나의 열 중에서는 대응하는 신호선과 공통전극의 쌍방에 비슷하게 공급되기 때문에, 액정을 구동하는 화소전극과 공통전극과의 사이에서는 열간의 문턱치전압의 편차가 관측되는 일은 없다. 따라서, 열마다의 신호전압 인가부의 소자의 문턱치의 편차에 기인하는 큰 고정패턴잡음이 표시화상에 발생하는 일없이, 고화질의 액정표시장치를 제공할 수 있다.
도 1은, 본 발명에 의한 액정표시장치의 일실시예의 구성도이다.
도 2는, 전환스위치, 입력 전환스위치, 신호선, 공통전극, 게이트선의 동작설명도이다.
도 3은, 유니티게인(unity-gain) 버퍼의 회로구성의 예를 나타내는 도면이다.
도 4A 및 도 4B는, 본 발명에 의한 액정표시장치의 일실시예의 화소의 평면 구성을 나타내는 도면, 및 단면구조를 나타내는 도면이다.
도 5는, 본 발명에 의한 액정표시장치의 제 2의 실시예의 단면구조를 나타내는 도면이다.
도 6은, 본 발명에 의한 액정표시장치의 제 3의 실시예의 구성도이다.
도 7은, 종래의 화상표시장치의 구성예를 나타내는 도면이다.
(발명을 실시하기 위한 최선의 형태)
이하, 본 발명의 제 1의 실시형태를 도 1에서 도 4를 사용하여 설명한다.
도 1은 본 발명에 의한 화상표시장치의 일실시예의 구성도이다. TFT(Thin Film Transisitor)스위치(1)와, 그 소스전극에 접속된 화소전극과 공통전극을 가지는 화소용량(2)으로 구성되는 화소가, 매트릭스 모양으로 배치되어 있다. 화소용량(2)에는 소정의 위치에 액정이 설치되어 있고, 화소용량(2)으로의 기록전압에 의해 광학특성이 변조되어, 화상을 표시할 수 있다. TFT스위치(1)의 게이트에는 게이트선(3)이 접속되어 있고, 게이트선(3)의 일단에는 수직 시프트 레지스터(5)가 설치되어 있다. 또 TFT스위치(1)의 드레인에는 신호선(4)이 접속되어 있고, 신호선(4)의 일단에는 전환스위치(11)가 설치되어 있다. 공통전극(8)은 신호선(4)과 쌍으로 되어 각 열마다 독립하여 설치되어 있고, 공통전극(8)의 일단도 동일하게 전환스위치(11)에 접속되어 있다. 전환스위치(11)의 타단에는 유니티게인 앰프(14)가 설치되고, 유니티게인 앰프(14)의 입력에는 입력 전환스위치(12)가 접속되어 있다. 여기서, 유니티게인 앰프를 사용한 것은, 앰프의 이득을 일정하게 하기 위해서 이다. 큰 용량의 비율등을 사용하여 앰프의 이득을 충분하게 일정 의 값에 근접시키려면, 임의의 게인을 가지는 앰프를 사용해도 관계없다. 입력 전환스위치(12)의 타단은, 한쪽에는 DA변환기(6)가 설치되며, 다른쪽에는 기준전압선(13)이 설치되어 있다. 한편 신호입력선(9)은, 신호래치(7)를 통해서, DA변환기(6)에 입력하고 있다. 신호래치(7)에는 수평 시프트 레지스터(10)가 입력하고 있다.
또한 여기서, DA변환기(6), 유니티게인 버퍼(14) 등의 도 1에 나타낸 각부는, Poly-Si(다결정 실리콘) TFT를 사용하여 구성되어 있다. 이와 같이, Poly-Si TFT회로를 사용하는 것에 의해, 단결정 Si의 LSI를 사용하는 경우와 같은 실장상의 코스트를 저감할 수 있다.
또, 여기서, 수평 시프트 레지스터(10), 수직 시프트 레지스터(5), 래치(7), DA변환기(6)의 상세는 도시하고 있지 않지만, 전게(前揭) " Society for Information Display International symposium Digest of Technical Paper 96(SID 96), 페이지 21-24 " 에 기재되어 있는 회로등의 이미 공지의 회로를 적용할 수 있다.
이하, 본 실시예의 동작에 관해서 설명한다.
신호입력선(9)에 입력된 디지털 입력신호는, 수평 시프트 레지스터(10)의 주사에 따라 순차, 신호래치(7)에 래치된다. 래치된 입력신호는, 일괄하여 DA변환기(6)에 입력되어, 아날로그신호로 변환된다.
이때의 유니티게인 버퍼(14)의 입력인 입력 전환스위치(12)와, 출력인 전환스위치(11)의 동작을, 이하 도 2를 사용하여 설명한다.
도 2는 전환스위치(11), 입력 전환스위치(12), 신호선(4), 공통전극(8), 게이트선(3)의 동작 설명도이다. 여기서 특히 전환스위치(11), 입력 전환스위치(12), 게이트선(3)에 관해서는, 위쪽을 온(on), 아래쪽을 오프(off)로 표현하고 있다. 또 11 - 1은 전환스위치(11)의 공통전극(8)측, 11 - 2는 전환스위치(11)의 신호선(4)측, 12 - 1은 입력 전환스위치(12)의 기준전압선(13)측, 12 - 2는 DA변환기(6)측을 표시한다.
처음에 입력 전환스위치(12 - 1)가 온하고, 12 - 2가 오프하면, 유니티게인 버퍼(14)의 입력에는 기준전압선(13)에서 기준전압이 입력된다. 이 기준전압은, 예를 들면 접지전압이다. 이때 동시에 전환스위치(11 - 1)가 온하고, 11 - 2가 오프하기 때문에, 유니티게인 버퍼(14)의 출력은 공통전극(8)에 출력된다. 이와 같이 하여 공통전극(8)에는, 기준전압 입력에 대한 유니티게인 버퍼(14)의 출력(V0)이 인가된다. 즉 공통전극(8)은, 리크전류등에 의한 전압 시프트 값에서 V0로 리세트된다. 이때 공통전극(8)의 용량은 큰 것이 바람직하고, 별도 부가용량을 추가해도 된다. 이어서 입력 전환스위치(12 - 1)가 오프하고, 12 - 2가 온하면, 유니티게인 버퍼(14)의 입력에는 DA변환기(6)에서 아날로그 신호전압이 입력된다. 이때 동시에 전환스위치(11 - 1)가 오프하고, 11 - 2가 온하기 때문에, 유니티게인 버퍼(14)의 출력은 신호선(4)에 출력된다. 이와 같이 하여, 신호선(4)에는, 신호전압에 대한 유니티게인 버퍼(14)의 출력(Vn)(n은 게이트선의 번호로 한다)이 인가된다. 여기서 유니티게인 버퍼(14)는 Poly-Si TFT를 사용하여 구성하고 있기 때문에, 그 출력에는 TFT의 문턱치전압 편차에 기인하는 오프세트 전압(V0)이 가해지고 있지만, 이 오프세트 전압(V0)은 신호선(4)뿐만 아니라 공통전극(8)에도 가해지기 때문에, 공통전극(8)과 신호선(4)의 사이에서는, 오프세트 전압(V0)은 캔슬(cancel)된다. 여기서 수직 시프트 레지스터(5)에 의해 소정의 게이트선(3 - a)이 선택되어, TFT스위치(1)를 통해서 이 게이트선에 대응하는 행의 화소전극(2)은 신호전압이 기록되지만, 화소전극에 인가되는 신호전압(Vn - V0)에는, 유니티게인 버퍼(14)의 오프세트 편차가 발생하는 일은 없다. 이 결과, 신호가 기록된 화소의 액정부분에 TFT의 문턱치 편차에 기인하는 고정패턴잡음이 입력되지 않고, 입력신호에 따른 화상을 표시할 수 있다.
즉, 본 실시예에서는, 공통전극은 화소열마다 전기적으로 분리되며, 화소마다 전기적으로 분리된 공통전극에 대해서도, 화소열 사이에 일정치 않은 오프세트 전압을 공급하는 것에 의해, 화소열 사이에 발생하는 표시화상상의 고정패턴잡음을 제거하는 것이다.
여기서 입력 전환스위치(12), 전환스위치(11)가 온, 오프하는 각각의 기간은, 예를 들면 1행분의 화소에 신호를 입력하는 기간(수평주사기간)의 절반씩으로 하면 동작 마진을 크게 확보할 수 있다.
또 입력 전환스위치(12), 전환스위치(11)는 TFT를 사용한 CMOS스위치로 구성되어 있다.
다음에, 도 3을 사용하여 유니티게인 버퍼(14)의 회로구성을 설명한다.
도 3은, 유니티게인 버퍼(14)의 회로구성도이다. 유니티게인 버퍼(14)는 Poly-Si TFT를 사용한 차동증폭기로 이루어져 있다. 입력신호는 입력부(27)에서 pMOS TFT(22)를 부하로 한 nMOS TFT(23)의 게이트에 입력되며, 출력은 출력부(28)에서 출력되고, pMOS TFT(21)를 부하로 한 nMOS TFT(24)의 게이트에 부(負)귀환된다. 또한 nMOS TFT(25)는, 버이어스선(26)에 의해 제어되는 정(定)전류원으로서 동작한다. 이와 같이 유니티게인 버퍼(14)는, 고이득 차동증폭기에 부귀환을 거는 것에 의해 구성되어 있다.
다음에, 화소구조에 관해서 도 4A 및 도 4B를 사용하여 설명한다.
도 4A는 화소의 평면구조도이며, 도 4B는 도 4A중에 나타낸 B - B´의 위치의 단면구조를 나타낸 도면이다. 여기서는, 설명의 간략화를 위해, 2 ×2화소를 나타내고 있다. 유리기판(31)의 위에, 게이트선(3)으로 구성된 게이트를 가지는 TFT스위치(1)가 설치되어 있고, 이 TFT스위치(1)의 드레인은 신호선(4)에 접속되어 있다. 또한, TFT스위치(1)의 소스는 소스전극(32)을 통해서, 공통전극(8)과의 사이에 화소용량(2)을 구성한다. 도 4A에서는, 도면의 간략화를 위해 신호선(4)과 상기 드레인과의 콘택트, 소스전극(32)과 상기 소스와의 콘택트는 생략하고 있다.
여기서, 신호선(4)과 공통전극(8)과는 평행하게 배치되어 있고, 동시에 게이트선(3)에 대해 수직이다.
소스전극(32)은 공통전극(8)과의 사이에 화소용량(2)을 형성하지만, 화소용량(2)에는 액정분자(33)가 배치되며, 화소용량(2)의 인가전압에 의해 분자의 방향이 수평으로 회전하여, 광학특성을 변조한다. 상면에는 편광막이 실린 유리(34)가 설치되어 있다. 35는 절연막이다.
이와 같은 액정의 수평면내 스위칭 모드는, 일반적으로 IPS(In-Plane Switching)라고 불려지고 있지만, IPS방식을 사용함으로써, 공통전극(8)을 소스전극(32)이나 TFT 혹은 전환스위치(11)가 실리는 유리기판(31)상에 구성하는 것이 가능하게 되므로, 전환스위치(11)의 출력을 유리(34)측에 접속할 필요가 없어지게 되며, 제조 프로세스를 보다 용이하게 할 수 있다.
또, 말할 필요도 없이, 본 발명을 종래의 종(縱)전계 액정모드를 채용하는 액정표시장치에 적용하는 것도 가능하다. 단, 이 경우는, 공통전극(8)은, 소스전극(32)이나 TFT 혹은 전환스위치(11)와 다르며, 유리(34)상에 구성하는 것이 필요하게 되므로, 전환스위치(11)의 출력을 유리(34)에 접속할 필요가 발생한다. 즉, 유리기판(31)과 유리(34)와의 사이에 화소 열수와 동수의 배선 접속이 필요하게 된다.
또한, 이상의 실시예에서는 특히 서술하지 않았지만, 공통전극(8)이나 소스전극(32)을 ITO등의 도전성 투명막을 사용한 투명전극으로 구성하면, 개구율의 증가를 도모할 수 있다는 것은 말할 필요도 없다.
이상의 실시예에서는, DA변환기(6)의 구성에 관해서는 특별한 제한은 없다. DA변환기(6)는 상기의 종래예와 같이, 용량을 사용하여 전압 가산방식으로 구성하는 것이 가능하며, 일반적인 Si 트랜지스터를 사용한 드라이버와 같이 저항 분압방식이나 그 변형을 사용하는 것에 의해, 계조(階調)의 균일성이 좋은 구성을 취하는 것도 가능하다.
이하, 본 발명의 제 2의 실시형태를 도 5를 사용하여 설명한다.
본 실시예의 기본구성 및 동작은 상기 제 1의 실시예와 동일하므로, 그 설명 은 생략한다. 여기서는 본 실시예 특유의 구조 및 그 효과를 이하에 설명한다.
도 5는 본 발명의 제 2의 실시형태의, 화소의 단면구소를 나타내는 도면이다. 도 5의 각 부호는, 도 4B중의 대응하는 화소와 같은 부호에 "A"를 붙여 나타내고 있다. TFT스위치(1A)의 게이트는 게이트선(3A)으로 구성되며, 드레인은 신호선(4A)에 접속되어 있다. 소스전극(32A)은 공통전극(40)과의 사이에 화소용량(2A)을 구성한다. 화소용량(2A)의 전극 사이에는 액정분자(33)가 배치되며, 화소용량(2A)의 인가전압에 의해 분자의 방향이 수평으로 회전하여, 광학특성을 변조한다.
전체는 유리기판(31A)상에 설치되며, 상면에는 편광막이 실린 유리(34)가 설치되어 있다. 35A는 절연막이다. 액정의 스위칭 모드가 IPS모드인 것은, 제 1의 실시예와 같다.
또한, 본 실시예에서는, 공통전극(40)은 공통전극 배선(8A)으로 배선되어 있다. 여기서 공통전극배선(8A)과 신호선(4A)과는 평행하기 때문에 겹치지 않는 레이아웃이 가능하다. 그래서 본 실시예에서는, 공통전극배선(8A)과 신호선(4A)과는 동일의 금속배선층(예를 들면 Al, Cr 등의 금속층)으로 형성한다. 유리기판(31A)에 평행한 주 평면상에서, 공통전극배선(8A)과 신호선(4A)과는 평행하게 레이아웃되어, 프로세스상 동일의 공정으로 형성된다. 이것에 의해, 프로세스 공정의 간략화가 가능하게 된다.
한편, 게이트선(3A)은, 이들과는 다른 배선층으로 형성하고 있지만, 화상신호를 전달하는 신호선(4A)과 공통전극배선(8A)쪽이, 보다 저저항의 배선으로 되어 있다. 이것에 의해, 화소로의 보다 고속인 신호입력이 가능하게 되어 있다.
또한, 공통전극배선(8A)과 신호선(4A)을 비교하면, 공통전극배선(8A)쪽의 폭을 크게 하여, 단위 길이당 저항을 보다 작게 되도록 하고 있다. 이것은, 공통전극배선(8A)에는 화소 1열분의 화소용량(2A)을 부가하기 위해 신호선(4A)보다도 큰 용량이 붙으므로, 공통전극배선(8A)과 신호선(4A)의 시정수를 가깝게 하는 것을 목적으로서 행한 것이다.
각 화소에서, 소스전극(32A)과 공통전극(40)은 화소용량(2A)을 구성하지만, 인접하는 화소간에 있어서도 소스전극(32A)과 공통전극(40) 사이에는 기생용량이 존재한다. 화소용량(2A)은, 입력신호에 따라 액정을 구동하기 위한 용량이지만, 상기 기생용량은 액정을 오동작시키는 용량이기 때문에, 도 5중에 「간격 1」로 나타낸 간격은 크고, 「간격 2」로 나타낸 간격은 작게 잡는다. 또한, 차광막이 실린 유리(34)에는 컬러필터(42) 및 차광층(41)이 설치되어 있지만, 이 차광층(41)은 「간격 2」를 덮어, 액정의 오동작이 시각특성에 영향이 미치는 것을 방지하고 있다.
이하, 본 발명의 제 3실시형태를 도 6을 사용하여 설명한다.
도 6은, 본 발명에 의한 액정표시장치의 다른 실시예의 구성도이다. 본 실시예의 구성은, 기본적으로는 상술의 제 1의 실시예와 동일하지만, 유니티게인 앰프(14)의 입력이 DA변환기(6)에 직접 연결되어 있는 점, 및 DA변환기(6)에는 리세트 펄스 입력선(40)으로부터의 입력이 접속되어 있는 점에서 다르다.
제 1의 실시예에서는 입력 전환스위치(12) 및 전환스위치(11)를 온 오프시키는 것에 의해, 유니티게인 앰프(14)의 출력을 기준전압 입력에 대한 오프세트 출력(V0)과 신호출력(Vn)으로 전환했지만, 본 실시예에 있어서는 리세트 펄스 입력선(40)을 통한 DA변환기(6)로의 리세트신호의 유무에 의해, 유니티게인 앰프(14)의 출력을 리세트 입력에 대한 오프세트 출력(V0)과 신호출력으로 전환한다. 여기서 리세트 입력이 입력하면, DA변환기(6)는 출력 범위중의 기준레벨의 아날로그 신호를 출력한다.
본 실시예의 경우에는 특히, 유니티게인 앰프(14)뿐만 아니라, DA변환기(6)의 오프세트 레벨의 편차도 제거할 수 있는 장점이 있다.
여기까지 서술한 본 발명의 예에 의하면, 버퍼회로의 문턱치전압의 편차에 기인하는 고정패턴잡음을 제거할 수 있기 때문에, 고정패턴잡음을 발생시키는 일없이 버퍼회로를 사용하여 DA변환기의 면적을 작게 하는 것이 가능하다.
이상, 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 구체적으로 설명했지만, 본 발명은 그것에 한정되지 않고 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 말할 필요도 없다.

Claims (22)

  1. 화소전극에 반도체 스위치를 통해서 접속되는 복수의 신호선과, 상기 신호선에 전압을 인가하는 전압 인가수단을 가지는 액정표시장치에 있어서,
    상기 화소전극에 대향하는 제 2의 전극을 복수의 신호선의 각각에 대응하여 설치하여, 상기 신호선과 상기 제 2의 전극을 선택적으로 상기 전압 인가수단에 접속하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 신호선과 상기 제 2의 전극을 선택적으로 상기 전압 인가수단에 접속하는 스위칭소자를 가지는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 전압 인가수단은, 상기 신호선과 상기 제 2의 전극에 교대로 전압을 인가하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 전압 인가수단은, 버퍼회로를 가지는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 전압 인가수단은, 다결정 실리콘을 사용한 트랜지스터로 구성되는 것을 특징으로 하는 액정표시장치.
  6. 화소전극과, 상기 화소전극에 반도체 스위치를 통해서 접속되는 복수의 신호선과, 상기 화소전극에 대향하는 제 2의 전극과, 이들의 전극 사이에 배치된 액정을 구비하고, 전극 사이에 발생하는 전압으로 액정을 구동하는 액정표시장치에 있어서,
    상기 화소전극에 대향하는 제 2의 전극을 상기 신호선의 각각에 대응하여 설치하고,
    상기 신호선에 전압을 인가하는 버퍼회로에, 상기 제 2의 전극을 스위치를 이용해서 접속 가능하게 한 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 버퍼회로는, 폴리실리콘 TFT에 의해 구성되는 것을 특징으로 하는 액정표시장치.
  8. 매트릭스 모양으로 배치된 복수의 화소와, 복수 열의 신호선과, 복수 행의 게이트선을 가지고, 상기 게이트선의 신호에 의해 선택된 행의 복수의 화소의 화소전극에 상기 복수 열의 신호선에 의해 신호전압을 공급하는 것으로 화상의 표시를 행하는 액정표시장치에 있어서,
    상기 신호선은 신호선마다 대응하여 설치된 복수의 버퍼회로에 접속되며, 화소의 공통전극은, 상기 버퍼회로마다 대응하여 설치되고, 상기 버퍼회로는 대응하는 공통전극에 스위치를 이용해서 전압을 인가하는 액정표시장치.
  9. 복수 열의 신호선과,
    복수 행의 게이트선과,
    상기 신호선과 상기 게이트선과의 교점에 설치되며, 드레인을 상기 신호선에 접속하여 게이트를 상기 게이트선에 접속한 트랜지스터와,
    상기 트랜지스터의 소스에 접속된 화소전극과,
    상기 화소전극에 대향하는 대향전극과,
    상기 화소전극과 대향전극 사이에 배치된 액정과,
    상기 신호선의 각각에 대응하여 설치되며, 상기 대향전극에 접속되는 복수의 배선과,
    상기 신호선 및 상기 배선에 스위치를 통해서 선택적으로 접속되는 전압 공급회로를 구비한 것을 특징으로 하는 액정표시장치.
  10. 신호선과 상기 신호선에 전압을 공급하는 버퍼회로를 화소마다 구비한 액정표시장치에 있어서, 상기 버퍼회로마다 고유의 값을 가지는 오프세트 전압이, 하나의 화소열 내에서는 신호선과 공통전극의 쌍방에 스위치를 이용해서 공급되는 것을 특징으로 하는 액정표시장치.
  11. 반도체 스위치와 액정에 전계를 인가하기 위한 화소전극을 가지고, 매트릭스 모양으로 배열된 화소와,
    상기 화소전극과의 사이에 상기 액정을 구동하기 위해 설치된 공통전극과,
    상기 화소를 소정의 순서로 선택하기 위한 화소선택수단과,
    선택된 화소의 화소전극에 신호전압을 입력하기 위해 행방향으로 배열된 신호선과,
    상기 신호선에 신호전압을 인가하기 위해, 각 신호선에 설치된 신호전압 인가수단을 가지는 액정표시장치에 있어서,
    상기 공통전극은 상기 신호선마다 독립하여 설치되어 있고,
    상기 신호전압 인가수단의 출력은 대응하는 상기 공통전극과 상기 신호선의 쌍방에 대해서 스위치를 통해서 접속되어 있는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 신호전압 인가수단은, DA변환기와 이것에 접속된 전압이득 1의 버퍼회로로 이루어지는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 전압이득 1의 버퍼회로는, 다결정 TFT를 사용하여 구성되며, 출력이 부(負)입력에 접속된 차동증폭기인 것을 특징으로 하는 액정표시장치.
  14. 제 11 항에 있어서,
    상기 신호전압 인가수단이 다결정 TFT를 사용하여 구성되어 있는 것을 특징으로 하는 액정표시장치.
  15. 제 11 항에 있어서,
    상기 액정은 IPS 모드로 구동되는 것을 특징으로 하는 액정표시장치.
  16. 제 11 항에 있어서,
    상기 화소전극과 공통전극과는, 적어도 그 한쪽이 투명전극으로 구성되어 있는 것을 특징으로 하는 액정표시장치.
  17. 제 11 항에 있어서,
    상기 공통전극에는 정(定)전위와의 사이에 부가용량이 설치되어 있는 것을 특징으로 하는 액정표시장치.
  18. 제 11 항에 있어서,
    상기 신호전압 인가수단은, 실질적으로 비슷한 시간적 비율로, 대응하는 공통전극과 신호선의 쌍방에 대해서 교대로 전압을 인가하는 것을 특징으로 하는 액정표시장치.
  19. 제 11 항에 있어서,
    상기 공통전극과 상기 신호선과는 동일의 배선 재료인 것을 특징으로 하는 액정표시장치.
  20. 제 11 항에 있어서,
    상기 공통전극의 배선의 단위 길이당의 저항은, 상기 신호선의 단위 길이당의 저항보다 작은 것을 특징으로 하는 액정표시장치.
  21. 제 11 항에 있어서,
    각 화소내에서의 상기 화소전극과 상기 공통전극과의 전극 사이의 간격은, 인접하는 각 화소 사이에서의 상기 화소전극과 상기 공통전극과의 전극 사이의 간격보다도 넓은 것을 특징으로 하는 액정표시장치.
  22. 제 21 항에 있어서,
    상기 각 화소 사이에서의 상기 화소전극과 상기 공통전극과의 전극 사이의 상부에, 차광막을 설치한 것을 특징으로 하는 액정표시장치.
KR1020007007342A 1998-01-09 1998-01-09 액정표시장치 KR100571032B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/000056 WO1999035521A1 (fr) 1998-01-09 1998-01-09 Affichage a cristaux liquides

Publications (2)

Publication Number Publication Date
KR20010033795A KR20010033795A (ko) 2001-04-25
KR100571032B1 true KR100571032B1 (ko) 2006-04-13

Family

ID=14207372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007342A KR100571032B1 (ko) 1998-01-09 1998-01-09 액정표시장치

Country Status (5)

Country Link
US (1) US6670936B1 (ko)
JP (1) JP3646650B2 (ko)
KR (1) KR100571032B1 (ko)
TW (1) TW539892B (ko)
WO (1) WO1999035521A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667587B2 (ja) * 2000-12-01 2011-04-13 株式会社日立製作所 液晶表示装置
KR100934973B1 (ko) * 2002-12-14 2010-01-06 삼성전자주식회사 액정표시장치
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
WO2004114267A1 (en) * 2003-06-26 2004-12-29 Philips Intellectual Property & Standards Gmbh Integrated display unit
JP4651926B2 (ja) * 2003-10-03 2011-03-16 株式会社 日立ディスプレイズ 画像表示装置
EP3407577B1 (en) * 2016-05-02 2020-04-01 Samsung Electronics Co., Ltd. Screen display method and electronic device supporting same
KR102482059B1 (ko) * 2016-05-02 2022-12-29 삼성전자주식회사 화면 표시 방법 및 이를 지원하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266318A (ja) * 1993-03-17 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> アクティブマトリクス形液晶装置の駆動方法
KR960035398A (ko) * 1995-03-31 1996-10-24 쯔지 하루오 액정 표시 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583626B2 (ja) * 1977-08-12 1983-01-22 日本ビクター株式会社 同期分離回路におけるノイズ消去回路
US4873516A (en) * 1987-06-01 1989-10-10 General Electric Company Method and system for eliminating cross-talk in thin film transistor matrix addressed liquid crystal displays
US5581274A (en) * 1991-04-05 1996-12-03 Sharp Kabushiki Kaisha Display-integrated type tablet device
US5589847A (en) * 1991-09-23 1996-12-31 Xerox Corporation Switched capacitor analog circuits using polysilicon thin film technology
DE69221434T2 (de) * 1991-11-15 1997-12-11 Asahi Glass Co Ltd Bildanzeigevorrichtung und Verfahren zu ihrer Steuerung
JPH0792504A (ja) * 1993-09-20 1995-04-07 Toshiba Corp 液晶表示装置
JPH07159807A (ja) 1993-12-06 1995-06-23 Hitachi Ltd アクティブマトリクス型液晶表示装置
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
JPH07253594A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 表示装置
JPH07264491A (ja) * 1994-03-24 1995-10-13 Sharp Corp 固体撮像装置の出力回路
US5774099A (en) * 1995-04-25 1998-06-30 Hitachi, Ltd. Liquid crystal device with wide viewing angle characteristics
US5953060A (en) * 1995-10-31 1999-09-14 Imec Vzw Method for reducing fixed pattern noise in solid state imaging devices
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
US6469740B1 (en) * 1997-02-04 2002-10-22 Matsushita Electric Industrial Co., Ltd. Physical quantity distribution sensor and method for driving the same
US6157360A (en) * 1997-03-11 2000-12-05 Silicon Image, Inc. System and method for driving columns of an active matrix display
US6118438A (en) * 1997-03-18 2000-09-12 Ati Technologies, Inc. Low comment mode impedence differential driver and applications thereof
JP2993461B2 (ja) * 1997-04-28 1999-12-20 日本電気株式会社 液晶表示装置の駆動回路
JP3176565B2 (ja) * 1997-07-14 2001-06-18 三菱電機株式会社 液晶表示装置
KR100271092B1 (ko) * 1997-07-23 2000-11-01 윤종용 서로 다른 공통 전압을 가지는 액정 표시 장치
US6323851B1 (en) * 1997-09-30 2001-11-27 Casio Computer Co., Ltd. Circuit and method for driving display device
JP3406508B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
JP3291249B2 (ja) * 1998-07-16 2002-06-10 アルプス電気株式会社 アクティブマトリクス型液晶表示装置およびそれに用いる基板
JP4069991B2 (ja) * 1998-08-10 2008-04-02 株式会社 日立ディスプレイズ 液晶表示装置
KR100590746B1 (ko) * 1998-11-06 2006-10-04 삼성전자주식회사 서로다른공통전압을가지는액정표시장치
KR100354204B1 (ko) * 1999-10-21 2002-09-27 세이코 엡슨 가부시키가이샤 전압 공급 장치 및 그것을 사용한 반도체 장치, 전기 광학장치 및 전자 기기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266318A (ja) * 1993-03-17 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> アクティブマトリクス形液晶装置の駆動方法
KR960035398A (ko) * 1995-03-31 1996-10-24 쯔지 하루오 액정 표시 장치

Also Published As

Publication number Publication date
WO1999035521A8 (fr) 1999-09-16
KR20010033795A (ko) 2001-04-25
US6670936B1 (en) 2003-12-30
TW539892B (en) 2003-07-01
WO1999035521A1 (fr) 1999-07-15
JP3646650B2 (ja) 2005-05-11

Similar Documents

Publication Publication Date Title
US6011532A (en) High quality active matrix-type display device
US5946068A (en) Liquid crystal display with dummy data driving to produce edge column compensation
JP2000035589A (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
US6873378B2 (en) Liquid crystal display panel
KR100268818B1 (ko) 액티브매트릭스액정디스플레이
KR101540072B1 (ko) 액정표시장치
JP3520131B2 (ja) 液晶表示装置
JP2002006331A (ja) 液晶表示装置
KR100531388B1 (ko) 표시 장치
KR20090069218A (ko) 액티브 매트릭스 디스플레이용 화소 설계
KR100571032B1 (ko) 액정표시장치
KR100655773B1 (ko) 능동 매트릭스 액정 디스플레이 장치
KR100447231B1 (ko) 액정표시장치
JP2000029441A (ja) 液晶表示装置
JP4760812B2 (ja) 液晶表示装置
JP4641693B2 (ja) アクティブマトリクス液晶表示装置
JP4449320B2 (ja) 信号分配装置及び表示装置
KR19990052286A (ko) 액정 표시 장치
KR100719994B1 (ko) 평면 표시 장치용 어레이 기판
JP3481349B2 (ja) 画像表示装置
JP3405432B2 (ja) 液晶表示装置
JP2004037905A (ja) 液晶表示装置
JP4133499B2 (ja) 液晶表示装置
KR100831304B1 (ko) 액정표시장치
JPH1090718A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee