JP2000035589A - アクティブマトリクス型液晶表示装置およびそれに用いる基板 - Google Patents

アクティブマトリクス型液晶表示装置およびそれに用いる基板

Info

Publication number
JP2000035589A
JP2000035589A JP10202292A JP20229298A JP2000035589A JP 2000035589 A JP2000035589 A JP 2000035589A JP 10202292 A JP10202292 A JP 10202292A JP 20229298 A JP20229298 A JP 20229298A JP 2000035589 A JP2000035589 A JP 2000035589A
Authority
JP
Japan
Prior art keywords
gate
liquid crystal
active matrix
dot
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10202292A
Other languages
English (en)
Other versions
JP3291249B2 (ja
Inventor
Hiroyuki Hebiguchi
広行 蛇口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Frontec Inc
Original Assignee
Frontec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Frontec Inc filed Critical Frontec Inc
Priority to JP20229298A priority Critical patent/JP3291249B2/ja
Priority to TW088110584A priority patent/TW487825B/zh
Priority to KR1019990025635A priority patent/KR100316491B1/ko
Priority to US09/350,630 priority patent/US6292237B1/en
Publication of JP2000035589A publication Critical patent/JP2000035589A/ja
Application granted granted Critical
Publication of JP3291249B2 publication Critical patent/JP3291249B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ２倍走査線方式のアクティブマトリクス型液
晶表示装置を構成するアクティブマトリクス基板におい
て、開口率の低下やゲート配線抵抗の増大といった問題
が生じることのない蓄積容量の構成を提供する。 【解決手段】 本発明のアクティブマトリクス基板で
は、各データ線７の両側にＴＦＴ１、２および画素電極
１１が設けられている。また、データ線７の両側の各ド
ットＤ１、Ｄ２をこれらドットを挟んで配した対のゲー
ト線４、４のいずれかのゲート線からの信号により制御
するようにゲート線が配設されている。そして、隣接す
るデータ線７、７間の隣接する各ドットＤ１、Ｄ２に対
応する蓄積容量１５が、容量電極１３とそのドットの制
御側のゲート線４と対になる他方のゲート線４との重な
り部分からなり、その蓄積容量１５が当該ドット側から
隣接する他方のドット側へはみ出すように延在してい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置とそれに用いる基板に関し、特に２
倍走査線方式のアクティブマトリクス型液晶表示装置用
基板における蓄積容量の構成に関するものである。
【０００２】
【従来の技術】従来一般のアクティブマトリクス型液晶
表示装置は、ドット配列の各列毎にデータ線を有してい
るため、１行当たりの画素数が多い場合には、それに応
じてデータドライバを多数使用する必要が生じる。しか
しながら、このデータドライバは比較的高価な部品であ
るため、これを多数使用したのでは装置全体が高価なも
のとなってしまう。また、上述した従来の技術は、表示
エリアの小さい液晶表示パネルを構成することが困難で
あるという問題を抱えていた。すなわち、表示エリアの
小さな液晶表示パネルではデータ線の端子部も小型化す
る必要があるが、従来技術による液晶表示パネルはデー
タ線の本数が多いため、データ配線端子間の狭ピッチ化
の要求が極めて厳しいものになる。このため、データ配
線端子部の製作が難しくなり、歩留りの低下等の問題を
引き起こす。
【０００３】そこで、本出願人は、従来より少ない本数
のデータ線を用いて各ドットを駆動し得るアクティブマ
トリクス型液晶表示装置を別途特許出願した。その例を
図１１および図１２に示す。図１１および図１２は、デ
ータ線の本数を従来の半分としたアクティブマトリクス
型液晶表示装置用基板の等価回路の２つの例であり、各
ドットを１点鎖線で示した。これは、例えば１本のデー
タ線Ｄｊを間に挟んで配置された２列のドットＰＸ
（ｉ，ｊ）、ＰＸ（ｉ，ｊ＋１）（ともにｉ＝１〜ｍ）
でそのデータ線Ｄｊを共有するものであり、この構成に
よってデータ線の本数が半減し、データドライバの数を
低減できるというものである。
【０００４】また、各行において１本のデータ線Ｄｊに
接続された隣接する２つのドット、例えばドットＰＸ
（ｉ，ｊ）、ＰＸ（ｉ，ｊ＋１）は別々のゲート線ＧＡ
ｉ、ＧＢｉによって駆動する必要がある。そのため、ゲ
ート線の本数は従来の２倍となる（この点からこの配線
方式を２倍走査線方式と呼ぶ）が、データドライバに比
べて充分に安価なゲートドライバの増加はそれ程問題と
ならない。なお、図１１および図１２は、ともに隣接す
るデータ線間の隣接するドットがそれぞれ異なるゲート
線で制御されるものであり、図１１は１本のデータ線の
片側の列のドット全てがＧＡまたはＧＢのいずれか一方
のゲート線に接続された例、図１２は１本のデータ線の
片側の列のドットが１ドットおきにＧＡまたはＧＢのい
ずれか一方のゲート線に接続された例、である。
【０００５】図１３は、上記アクティブマトリクス型液
晶表示装置用基板において、隣接する２本のデータ線と
隣接する２本のゲート線とに囲まれた領域内の２つのド
ットの具体的な構成を示すものである。図１３に示すよ
うに、２つのドットＤ５、Ｄ６のうち、右側のドットＤ
５では右上に薄膜トランジスタ５１（Thin Film Transi
stor, 以下、ＴＦＴと記す）が形成される一方、左側の
ドットＤ６では左下にＴＦＴ５１が形成されており、こ
れら２つのドットＤ５、Ｄ６ではドット内の各部が点対
称の位置に配置されている。この構成においては、ゲー
ト線５２の幅がＴＦＴ５１の部分で広くなり、この部分
がそのままＴＦＴ５１のゲート電極となっており、この
ゲート電極上に半導体能動膜５３が形成されている。そ
して、半導体能動膜５３上にはデータ線５４から延びる
ソース電極５５とドレイン電極５６が離間して設けられ
ており、ドレイン電極５６はコンタクトホール５７を通
じて画素電極５８と電気的に接続されている。
【０００６】アクティブマトリクス型液晶表示装置用基
板においては、各ドットに供給された信号を１走査期間
中保持するための蓄積容量を各ドットに設ける必要があ
る。この例では、各ドットＤ５、Ｄ６のＴＦＴ５１が設
けられた側と反対側の端部において、隣接するゲート線
５２の幅が極めて広くなっており、コンタクトホール５
９を通じて画素電極５８と電気的に接続された容量電極
６０が、ゲート線５２の幅広部５２ａの上に重なるよう
に設けられている。そこで、絶縁膜を挟んで対向する容
量電極６０とゲート線５２の幅広部５２ａとによって蓄
積容量６１が構成されている。なお、図１３中１点鎖線
で示した矩形６２は、図示しない対向基板側に設けられ
たブラックマトリクスの開口部である。
【０００７】
【発明が解決しようとする課題】上記従来のアクティブ
マトリクス型液晶表示装置用基板の構成において、所望
の蓄積容量値を得るためにはある程度の面積を持つ蓄積
容量が必要となり、そのため、ゲート線の一部に幅広部
を設けることにした。逆に言えば、ゲート線の一部に蓄
積容量形成用の幅広部を設けたことによって、そのゲー
ト線上で隣接するドット側に幅の狭い部分が生じること
になった。この幅狭部は、図１３中の符号５２ｂで示す
箇所であって、他の電極と重なっておらず、蓄積容量に
寄与しない部分であるため、その分だけ容量値は幅広部
５２ａの部分で稼がなければならない。したがって、図
１３中の１点鎖線で示したブラックマトリクスの開口部
６２の面積を見てもわかるように、このゲート線５２の
大きな幅広部５２ａは開口率が低下する要因となってい
た。さらに、ゲート線５２の幅狭部５２ｂは幅広部５２
ａに対して幅が大きく絞られた形となっているため、ゲ
ート配線抵抗が増大してしまうという問題も生じてい
た。
【０００８】本発明は、上記の課題を解決するためにな
されたものであって、２倍走査線方式で各ドットに蓄積
容量を備えたアクティブマトリクス型液晶表示装置用基
板において、開口率の低下やゲート配線抵抗の増大とい
った問題が生じることのないアクティブマトリクス型液
晶表示装置用基板、およびそれを用いたアクティブマト
リクス型液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のアクティブマトリクス型液晶表示装置用
基板は、基板上にマトリクス状に複数のデータ線と複数
のゲート線とを設け、前記それぞれのデータ線の両側に
薄膜トランジスタおよび該薄膜トランジスタに接続する
画素電極を前記複数のゲート線のそれぞれに対応させて
設け、前記データ線の両側の画素電極をこれら画素電極
を挟んで配した対のゲート線のいずれか対応するゲート
線からの信号により制御するように前記複数のゲート線
を配設し、前記隣接データ線間の隣接する画素電極のそ
れぞれの画素電極に対応する蓄積容量を、前記制御側の
ゲート線と対になる他方のゲート線上に所望の容量値と
なるよう該画素電極側から前記隣接する他方の画素電極
側へ延在させたことを特徴とするものである。
【００１０】従来のアクティブマトリクス型液晶表示装
置用基板の場合、各ドットに設ける蓄積容量はあくまで
もそのドット領域内に形成するという考え方であったた
め、所望の容量値を得るためにゲート線上に面積の大き
な幅広部が必要となり、開口率の低下やゲート配線抵抗
の増大の原因となっていた。これに対して、本発明の上
記特徴点を言い換えると、各ドットに設ける蓄積容量の
形成箇所を従来のようにそのドット領域内に留めるので
はなく、隣接するデータ線間でそのドットに隣接する他
方のドット側にはみ出すように配置したことである。こ
のような構成により、ゲート線を蓄積容量としてより有
効に活用できるため、従来のようにゲート線上に極端に
幅が大きい幅広部を設ける必要がなくなり、開口率の向
上が図れると同時に、逆に幅を大きく絞った幅狭部も必
要ないため、ゲート配線抵抗を低く抑えることが可能に
なる。
【００１１】本発明において、蓄積容量の具体的構成と
しては、例えば、任意のドットにおいてそのドットを制
御するゲート線と反対側のゲート線の一部に、幅広部と
この幅広部に対して従来ほどには幅を絞らない幅狭部と
を設け、そのドットの画素電極と電気的に接続した容量
電極をゲート線の幅広部と重なるように設ける。そし
て、その容量電極をそのドットから隣接する他方のドッ
ト側にはみ出すように幅狭部上に延在させ、この容量電
極とゲート線との全ての重なり部分を蓄積容量とすれば
よい。あるいは、容量電極を用いずに、画素電極自体を
制御側ゲート線と反対側のゲート線上でそのドット側か
ら隣接する他方のドット側へ延在させ、画素電極とゲー
ト線とで蓄積容量を構成してもよい。なお、隣接する他
方のドット側にはみ出す形の蓄積容量を設けるようにし
た結果、ゲート線に幅広部を設けなくても所望の容量値
が得られるのであれば、幅広部を設けずに一定幅のゲー
ト線を設ければよいことは勿論である。
【００１２】また、本発明のアクティブマトリクス型液
晶表示装置は、対向配置した一対の基板対の間に液晶を
挟持するアクティブマトリクス型液晶表示装置におい
て、前記基板対の一方の基板が上記本発明の基板である
ことを特徴とするものである。各ドットの蓄積容量を隣
接するデータ線間でそのドットに隣接する他方のドット
側にはみ出すように配置する上記本発明の基板が適用で
きるのは、隣接するデータ線間の２つのドットが点対称
の位置に配置されたものである。つまり、２倍走査線方
式のアクティブマトリクス型液晶表示装置にはいくつか
の配線の形態が考えられるが、上記本発明が適用できる
のは、図１１および図１２に示した配線形態のアクティ
ブマトリクス型液晶表示装置である。
【００１３】本発明のアクティブマトリクス型液晶表示
装置としては、一方の基板に画素電極を、他方の基板に
共通電極を設け、これら電極間に生じる基板面に垂直な
方向の電界によって液晶を駆動するタイプの液晶表示装
置に適用が可能である。さらに、各画素電極と協働して
液晶に対して一方の基板面に沿う方向に横電界を印加す
るとともに、蓄積容量をゲート線とともに構成するコモ
ン電極を設けた形態、いわゆるＩＰＳ（In-Plane Swich
ing 、横電界駆動）方式の液晶表示装置にも適用するこ
とができる。一般にＩＰＳ方式の液晶表示装置は広視野
角化を図ったものであるが、中でも特に、本発明者が別
途提案したゲート線−絶縁層−画素電極−絶縁層−コモ
ン電極の積層構造からなる蓄積容量を有するＩＰＳ方式
の液晶表示装置用基板（発明の実施の形態の項で詳述す
る）の場合、ゲート線上の蓄積容量はいわば２階建ての
構造となっているので、本発明による蓄積容量をより効
率的に形成することができ、開口率向上の効果もより大
きくなる。
【００１４】
【発明の実施の形態】［第１の実施の形態］以下、本発
明の第１の実施の形態を図１および図２を参照して説明
する。図１は本実施の形態のアクティブマトリクス型液
晶表示装置用基板（以下、単にアクティブマトリクス基
板と記す）の構成を示す平面図であり、前述した図１３
と同様、隣接する２本のデータ線７、７と隣接する２本
のゲート線４、４とに囲まれた領域内の２つのドットの
構成を示すものである。図２は図１のII−II線（ゲート
線４に沿って一方のドットＤ２のＴＦＴ２と他方のドッ
トＤ１の蓄積容量１５を貫通する線）に沿う断面図であ
る。
【００１５】本実施の形態のアクティブマトリクス基板
の構成は、図１に示すように、２つのドットＤ１、Ｄ２
のうち、右側のドットＤ１では右上にＴＦＴ１が形成さ
れる一方、左側のドットＤ２では左下にＴＦＴ２が形成
されており、これら２つのドットＤ１、Ｄ２ではドット
内の各部が点対称の位置に配置されている。つまり、ア
クティブマトリクス基板全体の配線構成で言えば、図１
１または図１２に示した２倍走査線方式のものである。
【００１６】図２に示すように、ガラス基板３上にゲー
ト線４が形成されている。１本のゲート線４は、図１に
示すように、一方のドットのＴＦＴ側で幅が狭く、他方
のドットの蓄積容量側で幅が広くなっているが、これら
幅狭部４ａと幅広部４ｂとの幅の差は図１３の従来構造
における差よりも充分小さい。ＴＦＴ１、２の箇所では
ゲート線４がそのままゲート電極となっており、図２に
示すように、ゲート電極上にゲート絶縁膜５を介して半
導体能動膜６が形成されている。また、図１に示すよう
に、半導体能動膜６上にはデータ線７に接続されたソー
ス電極８と略Ｌ字状のドレイン電極９が離間して設けら
れている。Ｌ字状のドレイン電極９のうち、ゲート線４
に沿って延在する部分は、隣接するドットＤ１、Ｄ２間
でのディスクリネーションによる光漏れを覆い隠す役目
を果たしている。
【００１７】図１に示すように、ドレイン電極９はコン
タクトホール１０を通じて画素電極１１と電気的に接続
されている。その一方、このコンタクトホール１０と反
対側の画素電極１１の端部にもコンタクトホール１２が
設けられ、このコンタクトホール１２を通じて容量電極
１３が画素電極１１と電気的に接続されている。容量電
極１３は、図２に示すように、ソース電極８（データ線
７）およびドレイン電極９と同一の層で形成されてお
り、容量電極１３上に絶縁膜１４を介して画素電極１１
が配置されている。
【００１８】本発明の特徴として、図１に示すように、
容量電極１３は、その容量電極１３が設けられたドット
Ｄ１、Ｄ２を制御するゲート線４とは反対側のゲート線
４に設けられた幅広部４ｂに重なるように設けられ、そ
のドットＤ１、Ｄ２から隣接する他方のドットＤ２、Ｄ
１側にはみ出すようにゲート線４の幅狭部４ａに沿って
延在している。したがって、この場合、そのドットＤ
１、Ｄ２内の容量電極１３とゲート線４の幅広部４ｂと
の重なり部分と、隣接するドットＤ２、Ｄ１側にはみ出
した部分の容量電極１３とゲート線４の幅狭部４ａとの
重なり部分とを合わせたものが蓄積容量１５を構成する
ことになる。
【００１９】本実施の形態のアクティブマトリクス基板
においては、蓄積容量１５の形成箇所を従来の構造のよ
うに１つのドットの領域内に留めるのではなく、隣接す
るドットＤ１、Ｄ２側にはみ出すように配置したことに
より、ゲート線４を蓄積容量１５としてより有効に活用
することができる。そのため、従来のようにゲート線に
幅狭部に比べて極端に幅が大きい幅広部を設ける必要が
なくなり、開口率の向上を図ることができる。例えば、
図１３に示した従来の構造と同一のデザインルールを用
いて図１に示す本実施の形態のマトリクス基板を設計
し、蓄積容量値が等しくなるようにした場合、開口率は
従来の約３２％から約３６％に向上する。さらに、幅広
部４ｂから幅狭部４ａの間で従来ほどゲート線４を細く
絞る必要がないため、ゲート配線抵抗の増大を従来より
も低く抑えることが可能になる。
【００２０】また、本実施の形態の場合、ソース電極８
およびドレイン電極９と同一の層からなる容量電極１３
を設け、この容量電極１３とゲート線４とで蓄積容量１
５を構成しているが、この構成によれば、画素電極１１
とゲート線４で蓄積容量１５を構成する場合と比べて、
介在する誘電膜が薄くなる分（ゲート絶縁膜５のみ）だ
け単位面積当たりの容量値が大きくなり、所望の蓄積容
量値を得るのに要する面積を小さくすることができる。
その結果、開口率の向上に寄与することができる。
【００２１】［第２の実施の形態］以下、本発明の第２
の実施の形態を図３ないし図６を参照して説明する。図
３および図４は本実施の形態のアクティブマトリクス基
板の構成を示す平面図であり、図３はコモン電極を省略
した図、図４はコモン電極を含めた図、図５は図４のＶ
−Ｖ線（ＴＦＴと蓄積容量を通り、ゲート線を長手方向
に貫通する線）に沿う断面図、図６は図４のVI−VI線
（ドットの中央部をゲート線に平行な方向に貫通する
線）に沿う断面図、である。本実施の形態では、本発明
の蓄積容量の構成をＩＰＳ方式の液晶表示装置に適用し
た例について説明する。
【００２２】図３および図５に示すように、ガラス基板
２１上にゲート線２２が形成され、ＴＦＴ２３の箇所で
はゲート線２２がそのままゲート電極となり、ゲート電
極上にゲート絶縁膜２４を介して半導体能動膜２５が形
成されている。そして、半導体能動膜２５上にはデータ
線２６から延びるソース電極２７とドレイン電極２８が
離間して設けられている。このドレイン電極２８は、図
３に示すように、ゲート線２２および半導体能動膜２５
を横断している。また、ドレイン電極２８は、ドットＤ
３、Ｄ４のそれぞれの中央を縦に貫通するように延在し
てＩＰＳの画素電極２９となり、そのドットＤ３、Ｄ４
を制御するゲート線２２と反対側のゲート線２２上にこ
のゲート線２２に沿って延在して容量電極３０となり、
さらに、この容量電極３０が隣接するドットＤ４、Ｄ３
との間で縦方向に延在している。ここで本発明の特徴と
して、容量電極３０のうち、ゲート線２２上に延在する
部分３０ａは、１つのドットＤ３、Ｄ４から隣接する他
方のドットＤ４、Ｄ３側にはみ出すように設けられてい
る。
【００２３】図４ないし図６に示すように、コモン電極
３１が、データ線２６、ソース電極２７、ドレイン電極
２８およびゲート線２２上に絶縁膜３２を介して形成さ
れている。図４において実線の矩形で示したように、コ
モン電極３１は、各ドットＤ３、Ｄ４の中央に開口する
窓を有し、各ドットＤ３、Ｄ４の周辺部を覆う枠状に形
成されている。すなわち、コモン電極３１は、隣接する
ドットＤ３、Ｄ４間の容量電極３０ｂ上にこの容量電極
３０ｂに沿って延在する電極部と、データ線２６上およ
びＴＦＴ２３を含むゲート線２２上を覆う遮蔽部とを有
している。容量電極３０のうち、ゲート線２２上に延在
する部分３０ａでは、図５に示すように、ゲート線２２
と容量電極３０とからなる容量と、容量電極３０とコモ
ン電極３１とからなる容量とが積層された２階建て構造
の蓄積容量３３となっている。また、ドットＤ３、Ｄ４
間に延在する部分３０ｂでは、図６に示すように、容量
電極３０とコモン電極３１とからなる容量の１階建て構
造の蓄積容量３４となっている。したがって、ドット全
体の蓄積容量は、２階建て構造の蓄積容量３３と１階建
て構造の蓄積容量３４との和になる。
【００２４】このようなＩＰＳ構造のアクティブマトリ
クス基板を用いた液晶表示装置においては、図６に示す
ように、画素電極２９とコモン電極３１との間に電圧を
印加すると、この基板の面に沿った図５中に１点鎖線で
示した方向に横電界Ｅが生じるため、この横電界Ｅによ
り液晶の配向制御を行って液晶表示装置を駆動すること
ができる。
【００２５】本実施の形態のアクティブマトリクス基板
においても、蓄積容量３３の形成箇所を隣接するドット
側にはみ出すように配置したことによって、開口率の向
上を図ることができるという第１の実施の形態と同様の
効果を奏することができる。特に、本実施の形態のよう
な２階建ての蓄積容量３３を持つＩＰＳ構造のアクティ
ブマトリクス基板では、本発明による蓄積容量をより効
率的に形成することができ、開口率向上の効果もより大
きくなる。また、本実施の形態の場合、ゲート線２２を
幅狭に絞る必要もなく一定幅のゲート線でよいため、ゲ
ート配線抵抗が増大することもない。
【００２６】さらに、本実施の形態の場合、ＴＦＴ２３
のドレイン電極２８がゲート線２２および半導体能動層
２５を横断しているが、この構造を採ったことにより、
フォトリソグラフィー工程においてゲート線２２または
半導体能動層２５に対するドレイン電極２８の合わせズ
レが生じたとしても、隣接するドットＤ３、Ｄ４のＴＦ
Ｔ２３におけるゲート−ドレイン間寄生容量は等しくな
り、フィードスルー電圧も等しくなるため、フリッカや
輝度むらの発生を抑制することができる。
【００２７】［第３の実施の形態］上記第１および第２
の実施の形態ではアクティブマトリクス基板について説
明したが、本実施の形態ではこれらアクティブマトリク
ス基板を含む液晶表示装置全体の構成について説明す
る。図７（Ａ）および（Ｂ）は本実施の形態のアクティ
ブマトリクス型液晶表示装置の構成を示すものであり、
図７（Ａ）は同装置の平面図、図７（Ｂ）は図７（Ａ）
のVII−VII線視断面図である。これらの各図において、
符号４０はアクティブマトリクス基板であり、画素電
極、ＴＦＴ、蓄積容量、データ線およびゲート線からな
るＴＦＴマトリクス部４１が形成されている。なお、こ
のＴＦＴマトリクス部４１については、既に第１および
第２の実施の形態として説明したものと同様の構成のも
のを採用すればよい。したがって、ここでの説明は省略
する。また、４２は対向基板であり、第１の実施の形態
のアクティブマトリクス基板を用いた場合、各画素電極
と対向する共通電極が形成されている。これらアクティ
ブマトリクス基板４０および対向基板４２は一定の間隙
を隔てて対向しており、その間隙には液晶４７が封入さ
れている。また、４３、４３はゲートドライバ、４４、
４４、…はデータドライバであり、各々２４０本の出力
端子を有している。
【００２８】このアクティブマトリクス型液晶表示装置
は、列方向の画素数が１９２０、行方向の画素数が４８
０であるＶＧＡ対応の液晶表示パネルである。したがっ
て、第１の実施の形態のアクティブマトリクス基板を採
用した場合、ＴＦＴマトリクス部４１は９６０本のデー
タ線と９６０本のゲート線とを有している。これら９６
０本のデータ線と接続するため、ＴＦＴ基板４０には４
個のデータドライバ４４が外付けされている。一方、ゲ
ート線は９６０本あるため、本来ならば４個のゲートド
ライバ４３が必要とされるところであるが、本実施の形
態ではＴＦＴ基板４０上にデマルチプレクサ部４５を設
けることでゲートドライバ４３の個数を半分の２個にし
ている。このデマルチプレクサ部４５は、ＴＦＴ基板４
０上にＴＦＴおよび信号配線を形成してなるものであ
る。
【００２９】図８はデマルチプレクサ部４５の回路構成
を示すものである。図８に示すように、デマルチプレク
サ部４５は、インバータ１２０と４８０個のデマルチプ
レクサＤＭＰＸ１〜ＤＭＰＸ４８０とにより構成されて
いる。各デマルチプレクサは、各々ＴＦＴによる４個の
トランスファゲート１２１〜１２４を有している。トラ
ンスファーゲート１２１および１２４の各ゲートには、
図示しない制御回路から切換信号Ｖｓｅｌｅｃｔが供給
される。また、トランスファーゲート１２２および１２
３の各ゲートには、切換信号Ｖｓｅｌｅｃｔをインバー
タ１２０によって反転した信号が供給される。
【００３０】次に、本実施の形態の動作を説明する。各
フィールド周期において、デマルチプレクサＤＭＰＸ１
〜ＤＭＰＸ４８０の各入力端子には、図７（Ａ）、
（Ｂ）における２個のゲートドライバ４３から得られる
４８０個の出力信号ＳＲ１〜ＳＲ４８０が順次供給され
る。また、フィールド周期が切り換わる毎に切換信号Ｖ
ｓｅｌｅｃｔのレベルが反転される。この結果、デマル
チプレクサ部４５では以下の動作が行われる。なお、以
下の例では各トランスファーゲート１２１〜１２４はｎ
チャネルのＴＦＴにより構成されているものとする。
【００３１】まず、例えば奇数フィールド周期において
切換信号Ｖｓｅｌｅｃｔがハイレベルとなったとする
と、各デマルチプレクサＤＭＰＸ１〜ＤＭＰＸ４８０で
は、トランスファーゲート１２１および１２４がオン状
態、トランスファーゲート１２２および１２３がオフ状
態となる。したがって、この奇数フィールド周期におい
てゲートドライバから順次出力される出力信号ＳＲ１〜
ＳＲ４８０は、デマルチプレクサＤＭＰＸ１〜ＤＭＰＸ
４８０の各トランスファーゲート１２１を介し、４８０
本の第１のゲート線Ｇ１ａ〜Ｇ４８０ａに順次印加され
る。この間、第２のゲート線Ｇ１ｂ〜Ｇ４８０ｂに対し
ては、デマルチプレクサＤＭＰＸ１〜ＤＭＰＸ４８０の
各トランスファーゲート１２４を介し、ローレベルの基
準電圧Ｖｇ−ｌｏｗが印加される。したがって、この
間、ＴＦＴマトリクス部４１において第２のゲート線に
接続された全てのＴＦＴはオフ状態とされる。
【００３２】次に、偶数フィールド周期に切り換わり、
各切換信号Ｖｓｅｌｅｃｔがローレベルとなったとする
と、各デマルチプレクサＤＭＰＸ１〜ＤＭＰＸ４８０で
は、トランスファーゲート１２２および１２３がオン状
態、トランスファーゲート１２１および１２４がオフ状
態となる。したがって、この偶数フィールド周期におい
てゲートドライバから順次出力される出力信号ＳＲ１〜
ＳＲ４８０は、デマルチプレクサＤＭＰＸ１〜ＤＭＰＸ
４８０の各トランスファーゲート１２３を介し、第２の
ゲート線Ｇ１ｂ〜Ｇ４８０ｂに順次印加される。この
間、第１のゲート線Ｇ１ａ〜Ｇ４８０ａに対しては、デ
マルチプレクサＤＭＰＸ１〜ＤＭＰＸ４８０の各トラン
スファーゲート１２２を介し、ローレベルの基準電圧Ｖ
ｇ−ｌｏｗが印加される。
【００３３】このように、デマルチプレクサ部４５を設
けた場合、奇数フィールド周期においては第１のゲート
線、偶数フィールド周期においては第２のゲート線とい
う具合に、ゲートドライバの出力信号の供給先を各フィ
ールド周期間で切り換えるインターレース駆動が行われ
るため、ゲートドライバの個数を半分に減らすことがで
きる。
【００３４】［第４の実施の形態］図９（Ａ）および
（Ｂ）は本実施の形態のアクティブマトリクス型液晶表
示装置の構成を示すものであり、図９（Ａ）は同装置の
平面図、図９（Ｂ）は図９（Ａ）のIX−IX線視断面図で
ある。上記の第３の実施の形態では、ＴＦＴ基板４０上
にデマルチプレクサ部４５を形成することで、ゲートド
ライバ４３の個数の半減化を図った。本実施の形態で
は、このデマルチプレクサ部４５に代えて、シフトレジ
スタ部４６をＴＦＴ基板４０上に形成することで、外付
けのゲートドライバ４３を一切不要にした。
【００３５】シフトレジスタ部４６の回路構成を図１０
に示す。図１０に示すように、シフトレジスタ部４６
は、４８０個のレジスタ部ＲＥＧ１〜ＲＥＧ４８０をカ
スケード接続してなるものである。これらのレジスタ部
は、各々、トランスファーゲート１３１Ａ、インバータ
１３２Ａ、トランスファーゲート１３３Ａおよびインバ
ータ１３４Ａからなる第１のフリップフロップと、トラ
ンスファーゲート１３１Ｂ、インバータ１３２Ｂ、トラ
ンスファーゲート１３３Ｂおよびインバータ１３４Ｂか
らなる第２のフリップフロップにより構成されている。
各レジスタ部ＲＥＧ１〜ＲＥＧ４８０の第１のフリップ
フロップの出力端（すなわち、インバータ１３４Ａの出
力端）は、ＴＦＴマトリクス部４１の第１のゲート線Ｇ
１ａ〜Ｇ４８０ａに各々接続されている。一方、各レジ
スタ部ＲＥＧ１〜ＲＥＧ４８０の第２のフリップフロッ
プの出力端（すなわち、インバータ１３４Ｂの出力端）
は、ＴＦＴマトリクス部４１の第２のゲート線Ｇ１ｂ〜
Ｇ４８０ｂに各々接続されている。
【００３６】次に、本実施の形態の動作を説明する。こ
のシフトレジスタ部４６には、２相のクロックＣＫ１お
よびＣＫ２が供給される。これらのうち第１相のクロッ
クＣＫ１は、各レジスタ部のトランスファーゲート１３
１Ａおよび１３１Ｂに供給され、第２相のクロックＣＫ
２は、各レジスタ部のトランスファーゲート１３３Ａお
よび１３３Ｂに供給される。
【００３７】また、奇数フィールド周期では、その開始
時点において第１段目のレジスタ部ＲＥＧ１の第１のフ
リップフロップにスタートパルスＳＰＡが供給される。
このため、奇数フィールド周期では、カスケード接続さ
れた各レジスタ部の第１のフリップフロップ間をスター
トパルスＳＰＡが順次シフトしてゆく。この結果、各レ
ジスタ部の第１のフリップフロップの出力端（すなわ
ち、各レジスタ部のインバータ１３４Ａの出力端）から
スタートパルスＳＰＡに相当するゲート電圧が順次出力
され、第１のゲート線Ｇ１ａ〜Ｇ４８０ａに順次印加さ
れる。なお、奇数フィールド周期では、各レジスタ部の
第２のフリップフロップ間でもシフト動作が行われる
が、第１段目のレジスタ部ＲＥＧ１の第２のフリップフ
ロップにはローレベルの信号が与えられる。したがっ
て、奇数フィールド周期では、第２のゲート線Ｇ１ｂ〜
Ｇ４８０ｂはローレベルに固定される。
【００３８】次に、偶数フィールド周期では、その開始
時点において第１段目のレジスタ部ＲＥＧ１の第２のフ
リップフロップにスタートパルスＳＰＢが供給される。
このため、偶数フィールド周期では、各レジスタ部の第
２のフリップフロップ間をスタートパルスＳＰＢが順次
シフトしてゆく。この結果、各レジスタ部の第２のフリ
ップフロップの出力端（すなわち、各レジスタ部のイン
バータ１３４Ｂの出力端）からスタートパルスＳＰＢに
相当するゲート電圧が順次出力され、第２のゲート線Ｇ
１ｂ〜Ｇ４８０ｂに順次印加される。なお、偶数フィー
ルド周期では、各レジスタ部の第１のフリップフロップ
間でもシフト動作が行われるが、第１段目のレジスタ部
ＲＥＧ１の第１のフリップフロップにはローレベルの信
号が与えられるため、第１のゲート線Ｇ１ａ〜Ｇ４８０
ａはローレベルに固定される。
【００３９】このように、本実施の形態によれば、ＴＦ
Ｔ基板４０上に形成したシフトレジスタ部４６により、
ＴＦＴマトリクス部４１の第１および第２のゲート線の
インターレース駆動が行われるため、ゲートドライバを
外付けする必要がなく、部品点数を減らし、装置の小型
化および低価格化を図ることができる。
【００４０】なお、以上のような構成のシフトレジスタ
部４６を設ける代わりに、４８０段のシフトレジスタと
上記第３の実施の形態におけるデマルチプレクサ部４５
を組み合せたものをＴＦＴ基板４０上に形成してもよ
い。この場合においても、上記第３の実施の形態と同様
な効果が得られる。
【００４１】本発明の技術範囲は上記実施の形態に限定
されるものではなく、本発明の趣旨を逸脱しない範囲に
おいて種々の変更を加えることが可能である。例えば、
第１の実施の形態においては、画素電極と電気的に接続
した容量電極を蓄積容量の一方の電極としたが、容量電
極を用いる代わりに、画素電極自体をそのドットの制御
側ゲート線と反対側のゲート線上でそのドット側から隣
接する他方のドット側へ延在させ、画素電極とゲート線
とで蓄積容量を構成してもよい。また、各パターンの具
体的な形状、寸法等に関しては、適宜設計変更が可能な
ことは勿論である。
【００４２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、データ線本数の低減によりコスト削減を図った
２倍走査線方式の液晶表示装置において、蓄積容量の形
成箇所を従来のように各ドットの領域内に留めるのでは
なく、隣接するデータ線間でそのドットに隣接する他方
のドット側にはみ出すように配置したことにより、ゲー
ト線を蓄積容量としてより有効に活用できるようになっ
た。その結果、従来構造のように蓄積容量を作り込むた
めにゲート線を極端に幅広にする必要がなくなるため、
開口率の向上が図れるとともに、逆に極端な幅狭部も必
要ないため、ゲート配線抵抗の増大を抑えることが可能
になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態であるアクティブ
マトリクス基板の構成を示す平面図である。
【図２】 同、アクティブマトリクス基板の構成を示す
図であり、図１のII−II線に沿う断面図である。
【図３】 本発明の第２の実施の形態であるアクティブ
マトリクス基板の構成を示す平面図であり、コモン電極
を省略した図である。
【図４】 同、平面図であり、コモン電極を含めて図示
した図である。
【図５】 同、アクティブマトリクス基板の構成を示す
図であり、図４のＶ−Ｖ線に沿う断面図である。
【図６】 同、図４のVI−VI線に沿う断面図である。
【図７】 本発明の第３の実施の形態であるアクティブ
マトリクス型液晶表示装置の構成を示す図であり、図７
（Ａ）は同装置の平面図、図７（Ｂ）は図７（Ａ）のVI
I−VII線視断面図である。
【図８】 同実施の形態におけるデマルチプレクサ部の
構成を示す回路図である。
【図９】 本発明の第４の実施の形態であるアクティブ
マトリクス型液晶表示装置の構成を示す図であり、図９
（Ａ）は同装置の平面図、図９（Ｂ）は図９（Ａ）のIX
−IX線視断面図である。
【図１０】 同実施の形態におけるシフトレジスタ部の
構成を示す回路図である。
【図１１】 ２倍走査線方式のアクティブマトリクス基
板の等価回路の一例を示す図である。
【図１２】 ２倍走査線方式のアクティブマトリクス基
板の等価回路の他の例を示す図である。
【図１３】 図１１および図１２に等価回路を示したア
クティブマトリクス基板の構成を示す平面図である。
【符号の説明】
１，２，２３ 薄膜トランジスタ（ＴＦＴ） ３，２１ ガラス基板（基板） ４，２２ ゲート線 ４ａ （ゲート線の）幅狭部 ４ｂ （ゲート線の）幅広部 ７，２６ データ線 ８，２７ ソース電極 ９，２８ ドレイン電極 １１，２９ 画素電極 １３，３０ 容量電極 １５，３３，３４ 蓄積容量 ３１ コモン電極 Ｄ１，Ｄ２，Ｄ３，Ｄ４ ドット Ｅ 横電界

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上にマトリクス状に複数のデータ線
    と複数のゲート線とを設け、前記それぞれのデータ線の
    両側に薄膜トランジスタおよび該薄膜トランジスタに接
    続する画素電極を前記複数のゲート線のそれぞれに対応
    させて設け、前記データ線の両側の画素電極をこれら画
    素電極を挟んで配した対のゲート線のいずれか対応する
    ゲート線からの信号により制御するように前記複数のゲ
    ート線を配設し、前記隣接データ線間の隣接する画素電
    極のそれぞれの画素電極に対応する蓄積容量を、前記制
    御側のゲート線と対になる他方のゲート線上に所望の容
    量値となるよう該画素電極側から前記隣接する他方の画
    素電極側へ延在させたことを特徴とするアクティブマト
    リクス型液晶表示装置用基板。
  2. 【請求項２】 対向配置した一対の基板対の間に液晶を
    挟持するアクティブマトリクス型液晶表示装置におい
    て、前記基板対の一方の基板が請求項１の基板であるこ
    とを特徴とするアクティブマトリクス型液晶表示装置。
  3. 【請求項３】 前記各画素電極と協働して前記液晶に対
    して前記一方の基板面に沿った方向に横電界を印加する
    とともに、前記蓄積容量を前記ゲート線とともに構成す
    るコモン電極を設けたことを特徴とする請求項２記載の
    アクティブマトリクス型液晶表示装置。
JP20229298A 1998-07-16 1998-07-16 アクティブマトリクス型液晶表示装置およびそれに用いる基板 Expired - Lifetime JP3291249B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20229298A JP3291249B2 (ja) 1998-07-16 1998-07-16 アクティブマトリクス型液晶表示装置およびそれに用いる基板
TW088110584A TW487825B (en) 1998-07-16 1999-06-23 Active-matrix liquid-crystal display device and substrate therefor
KR1019990025635A KR100316491B1 (ko) 1998-07-16 1999-06-30 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판
US09/350,630 US6292237B1 (en) 1998-07-16 1999-07-09 Active-matrix liquid-crystal display device and substrate therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20229298A JP3291249B2 (ja) 1998-07-16 1998-07-16 アクティブマトリクス型液晶表示装置およびそれに用いる基板

Publications (2)

Publication Number Publication Date
JP2000035589A true JP2000035589A (ja) 2000-02-02
JP3291249B2 JP3291249B2 (ja) 2002-06-10

Family

ID=16455135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20229298A Expired - Lifetime JP3291249B2 (ja) 1998-07-16 1998-07-16 アクティブマトリクス型液晶表示装置およびそれに用いる基板

Country Status (4)

Country Link
US (1) US6292237B1 (ja)
JP (1) JP3291249B2 (ja)
KR (1) KR100316491B1 (ja)
TW (1) TW487825B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021892A (ja) * 1999-06-08 2001-01-26 Robert Bosch Gmbh 液晶表示器
EP1180716A2 (en) * 2000-08-10 2002-02-20 Sony Corporation Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
JP2005308951A (ja) * 2004-04-20 2005-11-04 Hitachi Displays Ltd 液晶表示装置
US7227525B2 (en) 2003-03-05 2007-06-05 Canon Kabushiki Kaisha Color electrophoretic display device
JP2007521503A (ja) * 2003-06-26 2007-08-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積ディスプレイ装置
US7283119B2 (en) 2002-06-14 2007-10-16 Canon Kabushiki Kaisha Color electrophoretic display device
KR100844804B1 (ko) * 2001-10-19 2008-07-07 엘지디스플레이 주식회사 액정표시패널의 어레이기판
US7403239B2 (en) 2002-05-27 2008-07-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
US7847775B2 (en) 2005-02-28 2010-12-07 Epson Imaging Devices Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2011150153A (ja) * 2010-01-22 2011-08-04 Hitachi Displays Ltd 液晶表示装置
EP2423739A1 (en) 2010-08-30 2012-02-29 Hitachi Displays, Ltd. Display device
JP2013054385A (ja) * 2012-12-05 2013-03-21 Japan Display East Co Ltd 液晶表示装置
US8710509B2 (en) 2010-11-08 2014-04-29 Mitsubishi Electric Corporation Liquid crystal panel and liquid crystal display
WO2020056845A1 (zh) * 2018-09-17 2020-03-26 重庆惠科金渝光电科技有限公司 阵列基板、显示面板及显示设备
US10642090B2 (en) 2017-08-17 2020-05-05 Mitsubishi Electric Corporation Liquid crystal display device

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670936B1 (en) * 1998-01-09 2003-12-30 Hitachi, Ltd. Liquid crystal display
JP4472116B2 (ja) * 2000-05-19 2010-06-02 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP2002091342A (ja) * 2000-07-10 2002-03-27 Toshiba Corp マトリクスアレイ基板
KR100685945B1 (ko) * 2000-12-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
KR100494694B1 (ko) * 2001-10-05 2005-06-13 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치
KR100447225B1 (ko) * 2001-10-13 2004-09-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR100829785B1 (ko) * 2001-12-11 2008-05-16 엘지디스플레이 주식회사 횡전계형 액정표시장치
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100829786B1 (ko) * 2001-12-28 2008-05-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP4090799B2 (ja) * 2002-07-01 2008-05-28 奇美電子股▲ふん▼有限公司 画像表示素子及び画像表示装置
JP2004038041A (ja) * 2002-07-05 2004-02-05 Chi Mei Electronics Corp 画像表示素子及び画像表示装置
JP2004053828A (ja) * 2002-07-18 2004-02-19 Alps Electric Co Ltd アクティブマトリクス型表示装置
KR100640996B1 (ko) * 2002-10-31 2006-11-02 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치
KR100640995B1 (ko) * 2002-10-31 2006-11-02 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치
KR100710161B1 (ko) * 2002-10-31 2007-04-20 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치
KR100895017B1 (ko) * 2002-12-10 2009-04-30 엘지디스플레이 주식회사 개구율이 향상된 횡전계모드 액정표시소자
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
KR101107679B1 (ko) * 2004-12-28 2012-01-25 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
KR100641641B1 (ko) * 2005-06-30 2006-11-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
TW200702853A (en) * 2005-07-07 2007-01-16 Au Optronics Corp Liquid crystal display devices
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101293569B1 (ko) * 2006-08-03 2013-08-06 삼성디스플레이 주식회사 연성부재와 이를 포함하는 액정표시장치
KR101269005B1 (ko) 2006-08-29 2013-06-04 엘지디스플레이 주식회사 액정표시장치의 어레이 기판
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
US8665192B2 (en) * 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
TWI464506B (zh) * 2010-04-01 2014-12-11 Au Optronics Corp 顯示器及其顯示面板
JP5888557B2 (ja) * 2012-03-14 2016-03-22 Ｎｌｔテクノロジー株式会社 液晶表示装置
KR101969952B1 (ko) * 2012-06-05 2019-04-18 삼성디스플레이 주식회사 표시 장치
JP2015184406A (ja) * 2014-03-24 2015-10-22 株式会社ジャパンディスプレイ 液晶表示装置
CN111863834B (zh) * 2019-04-29 2024-01-09 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151689A (en) 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
JPH07119919B2 (ja) * 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
US5457553A (en) * 1991-12-25 1995-10-10 Casio Computer Co., Ltd. Thin-film transistor panel with reduced number of capacitor lines
JPH0869011A (ja) * 1994-08-31 1996-03-12 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその製法
JP2943665B2 (ja) * 1994-09-21 1999-08-30 松下電器産業株式会社 液晶表示装置
JP2937129B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
JPH10133234A (ja) * 1996-09-04 1998-05-22 Toshiba Corp 液晶表示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021892A (ja) * 1999-06-08 2001-01-26 Robert Bosch Gmbh 液晶表示器
EP1180716B1 (en) * 2000-08-10 2011-12-28 Sony Corporation Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
EP1180716A2 (en) * 2000-08-10 2002-02-20 Sony Corporation Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
KR100844804B1 (ko) * 2001-10-19 2008-07-07 엘지디스플레이 주식회사 액정표시패널의 어레이기판
US7403239B2 (en) 2002-05-27 2008-07-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
US7283119B2 (en) 2002-06-14 2007-10-16 Canon Kabushiki Kaisha Color electrophoretic display device
US7227525B2 (en) 2003-03-05 2007-06-05 Canon Kabushiki Kaisha Color electrophoretic display device
US7382351B2 (en) 2003-03-05 2008-06-03 Canon Kabushiki Kaisha Color electrophoretic display device
JP2007521503A (ja) * 2003-06-26 2007-08-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積ディスプレイ装置
JP2005308951A (ja) * 2004-04-20 2005-11-04 Hitachi Displays Ltd 液晶表示装置
JP4584614B2 (ja) * 2004-04-20 2010-11-24 株式会社 日立ディスプレイズ 液晶表示装置
US7847775B2 (en) 2005-02-28 2010-12-07 Epson Imaging Devices Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2011150153A (ja) * 2010-01-22 2011-08-04 Hitachi Displays Ltd 液晶表示装置
EP2423739A1 (en) 2010-08-30 2012-02-29 Hitachi Displays, Ltd. Display device
KR101277387B1 (ko) 2010-08-30 2013-06-20 파나소닉 액정 디스플레이 주식회사 표시 장치
US8624830B2 (en) 2010-08-30 2014-01-07 Hitachi Displays, Ltd. Display device with arrangement to reduce fluctuations in brightness of pixels caused by parasitic capacitance
US8710509B2 (en) 2010-11-08 2014-04-29 Mitsubishi Electric Corporation Liquid crystal panel and liquid crystal display
JP2013054385A (ja) * 2012-12-05 2013-03-21 Japan Display East Co Ltd 液晶表示装置
US10642090B2 (en) 2017-08-17 2020-05-05 Mitsubishi Electric Corporation Liquid crystal display device
WO2020056845A1 (zh) * 2018-09-17 2020-03-26 重庆惠科金渝光电科技有限公司 阵列基板、显示面板及显示设备

Also Published As

Publication number Publication date
US6292237B1 (en) 2001-09-18
JP3291249B2 (ja) 2002-06-10
KR20000011370A (ko) 2000-02-25
TW487825B (en) 2002-05-21
KR100316491B1 (ko) 2001-12-12

Similar Documents

Publication Publication Date Title
JP3291249B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
KR100318004B1 (ko) 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판
KR100807524B1 (ko) 펜타일 매트릭스 패널의 데이터배선 구조
KR100277182B1 (ko) 액정표시소자
KR100704817B1 (ko) 액정 패널 및 액정 표시 장치
KR101039023B1 (ko) 액정 표시 장치
KR101018755B1 (ko) 액정 표시 장치
US9711105B2 (en) Gate signal line driving circuit for noise suppression and display device
WO2016140281A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
JP3525018B2 (ja) アクティブマトリックス型液晶表示装置
TWI489188B (zh) 具有增加開口率之液晶顯示器
JPH05241124A (ja) 液晶表示装置
JP3305259B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
JP2000098335A (ja) 液晶表示装置およびその駆動方法
KR20010020935A (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JPH11352520A (ja) アクティブ駆動装置
JP3352944B2 (ja) アクティブマトリクス型液晶表示装置およびそれに用いる基板
KR20070080143A (ko) 액정표시장치
KR100799313B1 (ko) 액정표시장치 및 액티브 매트릭스 장치
JPH0627488A (ja) アクティブマトリクス型表示装置
JP3433022B2 (ja) 液晶表示装置
JPH11249627A (ja) 液晶表示装置
JP3564037B2 (ja) 液晶表示パネルの駆動方法および液晶表示パネル
JP3635475B2 (ja) アクティブ・マトリクス型液晶表示装置
JPH1090718A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120322

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130322

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130322

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140322

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term