JPH0627488A

JPH0627488A - アクティブマトリクス型表示装置

Info

Publication number: JPH0627488A
Application number: JP18226492A
Authority: JP
Inventors: Kenichi Oki; 賢一沖; 健一 ▲梁▼井; Kenichi Yanai
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-07-09
Filing date: 1992-07-09
Publication date: 1994-02-04
Anticipated expiration: 2016-02-05
Also published as: JP3132904B2

Abstract

(57)【要約】【目的】本発明はアクティブマトリクス型表示装置に
関し、複雑で高コストのデータバスドライバで駆動する
データバスラインの本数を低減したアクティブマトリク
ス型表示装置において表示品質の向上を図ることを目的
とする。【構成】アクティブマトリクス型表示装置において、
画素電極対１５₁，１５ ₂は同一のデータバスライン１
３に接続され、スキャンバスライン１２₁，１２ ₂は画
素行の上下に２本設けられ、各画素電極１５₁，１５₂
には正負の２個のスイッチング素子が接続され、画素対
に接続される異なる極性のスイッチング素子１１₁₁，１
１₂₁；１１₁₂，１１₂₂を同じスキャンバスライン１
２₁，１２₂に接続するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
表示装置に関し、特に、隣接する画素対でデータバスラ
インを共通にした構造を有するアクティブマトリクス型
表示装置に関する。

【０００２】

【従来の技術】近年、アクティブマトリクス型表示装置
は、単純マトリクス型表示装置と共に薄形の情報端末用
表示装置として使用されており、その表示媒体として多
くの場合に液晶が使用されている。アクティブマトリク
ス型液晶表示装置は、単純マトリクス型液晶表示装置と
比較して、多数の画素をそれぞれ独立に駆動することが
できるため、表示容量の増大に伴ってライン数が増加し
た場合でも、単純マトリクス型のように駆動のデューテ
ィ比の低下や、コントラストの低下、並びに、視野角の
減少を来す等の問題が生じないという特徴を有してい
る。

【０００３】しかし、アクティブマトリクス型表示装置
（アクティブマトリクス型液晶表示装置）は、その構造
が複雑なため製造設備が大規模とならざるを得ず、ま
た、複雑な工程が必要なため高い製造歩留りを得るには
多大の努力を要する。さらに、アクティブマトリクス型
表示装置に避けられない問題として、表示容量の増大に
伴いドライバＩＣが多数必要となるという問題もある。
これら大規模な設備投資、製造歩留りの問題、および、
ドライバＩＣに要するコスト増等の要因によって、アク
ティブマトリクス型表示装置は高価格とならざるを得
ず、広範な普及が妨げられているのが現状である。そこ
で、大規模な設備投資やコスト増を招くことなく、製造
歩留りが高く表示品質の優れたアクティブマトリクス型
表示装置の提供が要望されている。

【０００４】図１１はアクティブマトリクス型表示装置
の基本構成を示す図である。図において、２１０はアク
ティブマトリクス型表示パネルであり、２１１は表示パ
ネル２１０のスキャンバスラインに順次アドレスパルス
を印加するスキャンバスドライバである。アドレスパル
スをスキャンバスラインの上から下まで順次印加する期
間をフレームと称している。また一本おきにアドレスパ
ルスを印加する方式をインターレース方式と称してお
り、その場合には１回目と２回目の２つのフレームが存
在し、それぞれ奇数フレームと偶数フレームと称してい
る。

【０００５】２１４は表示パネル２１０のデータバスラ
インにデータ電圧を印加するデータバスドライバであ
る。２１８はスキャンバスドライバ２１１とデータバス
ドライバに供給するクロック信号、水平走査信号（ＨＳ
ＹＮＣ）及び垂直同期信号（ＶＳＹＮＣ）を発生する制
御信号発生部である。２１９はデータバスドライバ２１
４がデータバスラインに印加するデータ電圧を発生する
データ電圧発生部であり、階調表示を行なう時には階調
段階に対応したデータ電圧を発生させる。しかも液晶表
示装置においては各表示セルにフレーム毎に逆極性の電
圧を印加する必要があり、データ電圧発生部２１９は階
調段階の２倍の種類のデータ電圧を発生する。

【０００６】スキャンバスドライバ２１１は、シフトレ
ジスタ２１２と出力回路２１３を備えている。シフトレ
ジスタ２１２は、ＨＳＹＮＣ信号に応じて、アドレスパ
ルスを印加するスキャンバスラインの位置を順次シフト
させる。出力回路２１３は、シフトレジスタ２１２から
の信号を各スキャンバスラインに出力するためのドライ
バ回路である。

【０００７】データバスドライバ２１４は、シフトレジ
スタ／ラッチ２１５と、データ電圧選択スイッチ列２１
６と、出力回路２１７とを備えている。シフトレジスタ
／ラッチ２１５は、入力される表示データをクロック信
号に同期して取り込み、順次シフトする。そして一行分
のデータが完成した時にＨＳＹＮＣ信号でラッチして出
力する。データ電圧選択スイッチ列２１６は、シフトレ
ジスタ／ラッチ２１５からの一行分の表示データに応じ
て、データ電圧発生部２１９からのデータ電圧を各デー
タバスライン毎に選択して出力する。出力回路２１７
は、この一行分のデータ電圧をデータバスラインに出力
するドライバ回路である。

【０００８】図１２はアクティブマトリクス型液晶表示
パネルの等価回路を示す図である。図において、１２は
スキャンバスラインであり、１３はデータバスラインで
ある。スキャンバスライン１２とデータバスライン１３
の交差部分に対応して、薄膜トランジスタ（ＴＦＴ）１
１と画素電極１５が設けられている。１６は対向する基
板上の対向画素電極であり、通常はすべての画素に共通
に接続されているためコモン電極と呼ばれる。画素電極
１５と対向画素電極１６の間に液晶材料が充填されてい
る。

【０００９】ＴＦＴ１１の被制御電極は、データバスラ
イン１３と画素電極１５にそれぞれ接続されており、制
御電極はデータバスライン１２に接続されている。スキ
ャンバスライン１３にアドレスパルスが印加されると、
そのスキャンバスライン１３に接続されているＴＦＴ１
１が導通状態となり、データバスライン１３と画素電極
１５が接続された状態となる。画素電極１５と対向電極
１６とその間の液晶材料で形成されるコンデンサに、デ
ータバスライン１３と対向画素電極１６間の電圧差が印
加され、液晶の状態が変化する。そのスキャンバスライ
ン１２へのアドレスパルスの印加が終了するとＴＦＴ１
１は非導通状態となるため、次のアドレスパルスが印加
されるまで液晶の状態が維持される。

【００１０】アクティブマトリクス型表示パネル２１０
の内部は、上記のようにして動作するため、スキャンバ
スドライバ２１１は単にＴＦＴ１１を導通状態とするた
めのアドレスパルスを順次出力するだけでよく、比較的
簡単な構成で実現できる。これに比べてデータバスドラ
イバ２１４は、セルに印加するデータ電圧を出力する
が、印加電圧によって画素材料の状態が変化するため、
ある程度高精度の電圧出力機能が要求される。またシフ
トレジスタもクロック信号に同期して動作するため、デ
ータバスドライバ２１４の方が高速動作を要求される。

【００１１】更に、階調表示を行なうのであれば、シフ
トレジスタ／ラッチ２１５は階調段階数に対応する多ビ
ットデータをシフト及び保持する必要があり、データ電
圧選択スイッチ列２１６のスイッチの個数も階調段階数
の分だけ増加する。そのためデータバスドライバ２１４
の構造は、スキャンバスドライバ２１１に比べてはるか
に複雑である。

【００１２】通常のアクティブマトリクス型表示装置
は、６４０×４８０ドット等の構成であり、行方向（水
平方向）の画素数の方が多くなっている。そのためデー
タバスラインの本数の方が、スキャンバスラインの本数
に比べて多くなっている。更にカラー表示を行なう場合
には、１画素を構成するＲＧＢの３画素を縦長の画素に
よって構成しているため、データバスラインの本数はス
キャンバスラインの本数の４倍にもなっている。

【００１３】スキャンバスラインとデータバスラインは
直角に交差しているが、上記のようにデータバスライン
の本数が多いためレイアウト上の制約が大きいという問
題がある。またデータバスドライバ２１４は、たとえ同
じ本数のバスラインを駆動する場合でもスキャンバスド
ライバ２１１に比べて複雑であるが、上記のようにデー
タバスラインの本数が多い時にはより大規模で複雑なも
のになるためコスト上も問題を生じる。上記のような問
題を解決するため特開昭６２−２１８９８７号公報及び
特開平３−３８６８９号公報には、隣接する画素電極を
独立に制御可能な２個のＴＦＴを介して共通のデータバ
スラインに接続し、時分割で駆動することによりデータ
バスラインの本数を減少させたアクティブマトリクス型
表示装置が開示されている。

【００１４】図１３はデータバスラインを共通化した従
来例の構成を示す図である。なお本明細書においては同
一の機能を有する部分については同一の番号を付して表
わす。図１３において、１２₁と１２₂はスキャンバス
ラインの組であり、画素行に対応する数だけその組が存
在する。１３はデータバスラインである。１５₁と１５
₂はマトリクス状に配置された画素電極である。１１₁
と１１₂はスキャンバスライン１２₁，１２₂とデータ
バスライン１３に接続される画素対応のスイッチング素
子である。画素電極１５₁，１５₂と対向する電極間に
は、スイッチング素子１１₁と１１₂によって制御され
る電気光学素子がある。そしてスキャンバスライン１２
₁と１２₂の方向に隣接する画素電極対１５₁と１５₂
を同一のデータバスライン１３に接続している。

【００１５】画素電極対１５₁と１５₂は独立したスイ
ッチング素子１１₁と１１₂によって同一のデータバス
ライン１３に接続されている。このスイッチング素子１
１₁と１１₂を時分割で動作させ、その動作に合せてデ
ータバスドライバにそれぞれの画素に印加する電圧を供
給すれば、各画素は独立に表示が行なえる。図１４は図
１３の構成におけるアドレス信号の例を示す図である。

【００１６】図１４の（ａ）は、ある行の画素行に対応
するスキャンバスラインの組１２₁と１２₂に、連続し
てアドレスパルスＶ_S1，Ｖ_S2を印加する場合を示す図で
ある。ｍ行目のスキャンバスライン１２₁にアドレスパ
ルスＶ_S1，ｍを印加するとそれに制御電極が接続された
スイッチング素子１１₁が導通状態となるので、対応す
るデータバスライン１３にデータ電圧を印加すれば、そ
のデータ電圧が画素電極１５₁に印加される。次に同じ
ｍ行目のスキャンバスライン１２₂にアドレスパルスＶ
_S2，ｍを出力すれば、同様に画素電極１５₂にデータ電
圧を印加できる。従ってデータ電圧は２回に分けて印加
することになる。

【００１７】この場合、従来の１水平走査期間（ｔ_H）
に隣接する画素対へのデータ電圧の印加を行なうため、
ｍ行目のスキャンバスライン１２₁と１２₂へのアドレ
スパルスＶ_S1，ｍとＶ_S2，ｍは、それぞれ 1／2 ｔ_H以
下のパルス幅で、 1／2 ｔ_Hだけシフトしたパルスであ
ることが必要である。各スキャンバスラインには１フレ
ーム毎に同様のアドレスパルスが印加される。この場合
は、１フレームが１画面表示サイクルに相当する。

【００１８】図１４の（ｂ）は、フレーム毎にアドレス
パルスを印加するスキャンバスラインを１２₁と１２₂
の間で交互に変化させる場合を示す図であり、２フレー
ムで１画面表示サイクルになる。従って第１のフレーム
では各画素対の一方の画素へのデータ電圧の印加のみが
行なわれ、第２のフレームは残りのもう一方の画素への
データ電圧の印加が行なわれる。（ａ）と（ｂ）で画面
表示サイクルが同一であれば、図中のｈは 1／2 ｔ_Hに
相当する。

【００１９】以上のようにデータバスラインを共用して
いても各画素へのデータ電圧の印加は独立して行なうこ
とが可能である。また図１４ではスイッチング素子１１
₁と１１₂が同一の極性のアドレスパルスによって導通
状態になるものとして示したが、異なる極性で導通状態
となる２種類のスイッチング素子を使用することも可能
である。

【００２０】図１３から明らかなように、画素の配列に
対してスキャンバスラインは倍に増加しているが、デー
タバスラインは半分に減少する。従って、例えばカラー
表示で６４０×４８０ドットの表示を行なうためには、
従来のアクティブマトリクス型表示装置は４８０本のス
キャンバスライン１９２０本のデータバスラインを必要
としたが、本発明では９６０本のスキャンバスラインと
９６０本のデータバスラインになる。これによりバスラ
インの全本数が２４００本から１９２０本に減少するだ
けでなく、スキャンバスラインとデータバスラインの本
数がそれぞれ釣り合った値となるためレイアウトが容易
になる。

【００２１】また複雑で高コストのデータバスドライバ
で駆動するデータバスラインの本数が半分になるため、
データバスドライバの構造が簡単になり、全体として大
幅なコスト低減を図れる。もちろん一画素へのデータ電
圧の印加時間は半分に減少するが、現在のデータバスド
ライバの駆動能力とＴＦＴの性能では問題がない。また
データバスドライバ内での１行分のシフトサイクルも半
分になるが、シフトするデータ数も半分になるため、シ
フト速度は変化せず、この点でのコスト増加は生じな
い。

【００２２】一方アクティブマトリクス型表示装置で
は、表示品質の向上や信頼性の向上が求められている。
このための障害の１つが電極とバスライン間の寄生容量
の影響である。アクティブマトリクス型液晶パネルで
は、各画素部分に寄生容量が存在する。例えば、図１２
に示した画素電極１５と、スキャンバスライン１２、デ
ータバスライン１３、及び対向画素電極１６との間にそ
れぞれ寄生容量が存在する。このうち特に問題となるの
がスキャンバスライン１２との間の寄生容量である。す
なわち、アドレス直後にスキャンバスライン電圧が書き
込み電圧から保持電圧に戻るのに伴って、この電圧変動
が寄生容量を通じて画素電極１５に現れ、この電圧変動
が次のアドレスまで保持される現象が生じる。この電圧
変動はアドレスパルスの極性が一方向のみであるため、
一方向のみに生じる。液晶は、その寿命特性等の点から
駆動電圧波形に直流成分が無いことが望ましいが、この
電圧変動があると信号電圧を正負対称の交流電圧波形と
してもそれぞれが一方向にシフトするために非対称の電
圧波形となり、結果として、直流成分が発生してしま
う。このような直流電圧の発生は液晶の寿命特性に悪影
響を与えるばかりではなく、フリッカーや残像の発生の
原因となって表示特性を低下させてしまうことにもなっ
ている。

【００２３】このような問題を解決するため、特開昭５
３−１４４２９７号公報には、１個の画素電極を共通の
スキャンバスラインに印加する正負逆極性のアドレスパ
ルスで導通する２種のスイッチング素子を介して、正負
対称な電圧を出力する２本のデータバスラインに接続
し、２種のスイッチング素子をフレーム毎に導通させる
ことで寄生容量の影響を打ち消し合うアクティブマトリ
クス型表示装置が開示されている。しかしこの装置では
データバスラインの本数が増加するという問題がある。

【００２４】また本出願人は、特願平２−１１８３４６
号及び特願平２−１１８３４７号で、各画素電極を正負
逆極性のアドレスパルスで導通する２種のスイッチング
素子を介してデータバスラインに接続し、２種のスイッ
チング素子を同時又はフレーム毎に交互に導通させるこ
とにより、寄生容量の影響を互いに打ち消し合うように
したアクティブマトリクス型表示装置を提案している。

【００２５】図１５は上記のようにして直流成分の発生
を防止する従来例の構成を示す図である。図示のように
各画素行の上下にスキャンバスライン１２₁，１２₂を
設け、各画素電極１５は２種のＴＦＴ１１₁，１１₂を
介してデータバスライン１３に接続する。上側のスキャ
ンバスライン１２₁にはＮチャンネル（Ｎｃｈ）型ＴＦ
Ｔ１１₁の制御電極が接続され、下側のスキャンバスラ
イン１２₂にはＰｃｈ型ＴＦＴ１１₂の制御電極が接続
されている。

【００２６】図１５のスキャンバスライン１２₁，１２
₂に図１６に示すようなアドレスパルスをそれぞれ印加
すると、２種のスイッチング素子１１₁，１１₂は同時
に導通する。この場合アドレスパルスは正負逆極性であ
るため、寄生容量による直流成分は逆方向になり互いに
打ち消し合う。

【００２７】

【発明が解決しようとする課題】画素行内の隣接する画
素対を独立して制御可能なスイッチング素子を介して共
通のデータバスラインに接続し、時分割で駆動すること
によりデータバスラインの本数を低減したアクティブマ
トリクス型表示装置においても表示品質の向上が求めら
れており、本発明はアクティブマトリクス型表示装置に
おいて、直流成分を発生しないようにすることで表示品
質及び信頼性を向上することを目的とする。

【００２８】

【課題を解決するための手段】本発明のアクティブマト
リクス型表示装置は、複数のスキャンバスラインおよび
データバスラインと、マトリクス状に配置された画素電
極と、前記スキャンバスラインおよびデータバスライン
に接続された画素対応のスイッチング素子と、前記画素
電極に対向する電極間に充填され当該スイッチング素子
によって制御される電気光学素子とを備えるアクティブ
マトリクス型表示装置である。そして上記目的を達成す
るため、前記スキャンバスラインの方向に隣接する画素
電極対を同一のデータバスラインに接続し、前記スキャ
ンバスラインを１つの画素行に対して当該画素行を挟む
ように上下に２本設け、前記スイッチング素子を、制御
電極に正極性の電圧を印加することによって導通状態と
なる第１種のスイッチング素子と、制御電極に負極性の
電圧を印加することによって導通状態となる第２種のス
イッチング素子との２種の素子で構成し、前記画素対の
両方の画素には前記第１種のスイッチング素子と前記第
２種のスイッチング素子の両方を接続し、前記画素対の
一方の画素に接続された第１種のスイッチング素子と、
他方の画素に接続された第２種のスイッチング素子を当
該画素行に隣接する１本のスキャンバスラインに接続
し、前記画素対の一方の画素に接続された第２種のスイ
ッチング素子と、他方の画素に接続された第１種のスイ
ッチング素子を画素行に隣接する他の１本のスキャンバ
スラインに接続するように構成する。

【００２９】そして上記のような装置において、画素行
を挟む前記２本のスキャンバスラインの一方には、１／
２水平走査期間だけシフトさせたタイミングで１水平走
査期間の半分以下のパルス幅を有する正負逆極性の連続
したアドレスパルスを印加し、もう一方には該アドレス
パルスと正負対称なアドレスパルスを印加する。

【００３０】

【作用】本発明では、スキャンバスラインは画素行を挟
むように上下に２本設けてある。そして各画素電極は第
１種と第２種の２種のスイッチング素子を介して同一の
データバスラインに接続されるが、この時画素電極対の
それぞれの電極に接続される異なる種類のスイッチング
素子を同一のスキャンバスラインに接続するようにす
る。これにより画素電極対の両方の電極に接続される４
個のスイッチング素子は独立に制御可能になる。そして
２本のスキャンバスラインに極性の異なるアドレスパル
スを印加することにより、一方の画素に接続される２種
のスイッチング素子が同時に導通するため、直流成分の
発生を防止できる。

【００３１】図１５に示した直流成分の発生を防止する
従来例においては、各画素電極に接続される２種のスイ
ッチング素子は同種のものが同じスキャンバスラインに
接続されているが、それでは隣接するスイッチング素子
を独立して導通させることはできない。従って画素対を
同一のデータバスラインに接続して時分割で駆動するに
は、本発明のように画素電極対の２個の電極に接続され
る同種のスイッチング素子は、異なるスキャンバスライ
ンに接続される必要がある。

【００３２】

【実施例】以下、図面を参照して本発明に係るアクティ
ブマトリクス型表示パネルの実施例を説明する。図１は
本発明のアクティブマトリクス型液晶表示パネルの第１
実施例を示す図であり、本実施例は従来から知られてい
る通常のアクティブマトリクス型液晶表示パネルに本発
明を適用した場合を示すものである。なお以下の説明は
すべて液晶表示パネルを例として行い、画素電極を画素
又は液晶セルと表現することがある。

【００３３】図１に示されるように、本実施例のアクテ
ィブマトリクス型液晶表示パネルは、スキャンバスライ
ン１２₁，１２₂とこのスキャンバスライン１２₁，１
２₂に直交する複数のデータバスライン１３と、マトリ
クス状に配置された画素電極対１５₁，１５₂と、スキ
ャンバスラインおよびデータバスラインに接続された画
素対応のＴＦＴ１１₁₁，１１₁₂，１１₂₁，１１₂₂と、画
素電極と電気的に接続されＴＦＴ１１₁₁，１１₁₂，１１
₂₁，１１₂₂によって制御される液晶とを有している。こ
こで、本実施例のアクティブマトリクス型液晶表示パネ
ルは、一方の絶縁基板上にスキャンバスライン１２₁，
１２₂、データバスライン１３、画素電極１５₁，１５
₂および、ＴＦＴ１１₁₁，１１₁₂，１１₂₁，１１₂₂を形
成し、他方の絶縁基板上に形成したベタ状の対向画素電
極（コモン電極）との間に液晶を挟むようにして構成さ
れている。

【００３４】図１に示されるように、スキャンバスライ
ン１２₁，１２₂は、１つの画素行（同図中、水平方向
に並んだ画素の行）に対して上下に２本設けられ、スキ
ャンバスライン１２₁，１２₂の方向に隣接する画素電
極１５₁と１５₂が画素電極対をなしている。画素電極
対の両方の電極１５₁，１５₂はＴＦＴ１１₁₁，１
１ ₁₂，１１₂₁，１１₂₂を介して同一のデータバスライン
１３に接続される。画素電極１５₁に接続されるＮｃｈ
型ＴＦＴ１１₁₁とＰｃｈ型ＴＦＴ１１₁₂のゲート電極
は、上側と下側のスキャンバスライン１２₁と１２₂に
それぞれ接続される。画素電極１５₂に接続されるＰｃ
ｈ型ＴＦＴ１１₂₁とＮｃｈ型ＴＦＴ１１₂₂のゲート電極
は、スキャンバスライン１２₁と１２₂にそれぞれ接続
される。

【００３５】図２は第１実施例における駆動信号を示す
図である。Ｖ_S1,mはｍ行目の画素行の上側のスキャンバ
スラインに印加する信号の電圧変化を示し、Ｖ_S2,mはｍ
行目の画素行の下側のスキャンバスラインに印加する信
号の電圧変化を示している。図示のように、ひとつの画
素列の上下に配置された２本のスキャンバスライン１２
₁，１２₂にはほぼ 1／2 ｔ_Hのパルス幅の連続した正
負のアドレスパルスからなる、互いに極性対称なアドレ
ス電圧波形が印加される。画素ＬＣ_m,2nがアドレスされ
るタイミングではＮｃｈ型のＴＦＴ１１₁₁には正のアド
レスパルスが印加されると同時にＰｃｈ型のＴＦＴ１１
₁₂には負のアドレスパルスが印加され、この画素ＬＣ
_m,2nに接続される両方のＴＦＴ１１₁₁と１１₁₂が同時に
導通状態となる。次の 1／2 水平走査期間には画素ＬＣ
_m,2n+1のＮｃｈ型のＴＦＴ１１₂₁には正のアドレスパル
スが印加されると同時にＰｃｈ型のＴＦＴ１１₂₂に負の
アドレスパルスが印加されやはり両方のＴＦＴ１１₂₁と
１１₂₂が同時に導通することとなる。この実施例では、
各画素の書き込み動作において上下のスキャンバスライ
ンに同時に正負のアドレスパルスが印加されるため、ア
ドレスパルスの立ち下がり時に発生するＤＣレベルシフ
トが打ち消され、ＤＣレベルシフトによって生じる残像
やフリッカーなどの表示特性の劣化が防止できるという
特長を持つ。

【００３６】また各画素は２個のスイッチング素子で制
御されるため、一方が故障しても動作可能であり、結果
的に冗長性が向上する。なお２本のスキャンバスライン
１２₁と１２₂に印加される正負のパルスが同時に印加
されるのであれば、図２に示すような連続した正負のパ
ルスである必要はない。図３は第１の実施例における駆
動信号の変型例である。この例ではアドレスパルスの電
圧波形はフレーム毎に極性を反転させる。図２ではＮｃ
ｈ型とＰｃｈ型の２つのＴＦＴ１１_11,１１₁₂；１１
_21,１１₂₂で同時に書き込みをおこなっていたのに対
し、偶奇のフレーム毎に２つのＴＦＴの内の１つを交互
にオン状態とすることによって書き込みを行わせるもの
である。但し、この場合隣接画素への書き込み順序がフ
レーム間で変化しないようにするためには、図に示すよ
うに画素の両側のスキャンバスラインに印加するアドレ
スパルスの順序を入れ換えることが必要となる。このよ
うな駆動法では、図２に示したように各画素の書き込み
動作において正負のアドレスパルスの影響を同時に打ち
消すことはできないが、偶フレームでのＤＣレベルシフ
ト幅と奇フレームでのＤＣレベルシフト幅をバランスさ
せることにより偶奇の２フレームを通じての平均化され
たＤＣレベルシフトを低減できる。

【００３７】次に本発明を対向マトリクス方式のアクテ
ィブマトリクス型表示パネルに適用した第２実施例を説
明するが、第２実施例の説明の前に対向マトリクス方式
について簡単に説明する。対向マトリクス方式は、従来
のアクティブマトリクス型表示パネルを製造する上での
問題であったバスラインの交叉する構造に起因する不良
の発生を低減し、製造プロセスの簡略化並びに高歩留り
化を可能にするために提案された方式であり、例えば特
開昭６１−２３５８１５号公報に示されている。

【００３８】図４は従来の対向マトリクス方式のアクテ
ィブマトリクス型液晶表示パネルの一例を示す分解斜視
図であり、この図は上記特開昭６１−２３５８１５号公
報に開示されているものである。図４に示されるよう
に、従来の対向マトリクス方式のアクティブマトリクス
型液晶表示パネル５０は、対向配置したガラス基板５０
ａ，５０ｂにおける一方のガラス基板５０ａ上に、複数
のスキャンバスライン５２、各画素毎に設けられた液晶
セルの画素電極５５、および、画素電極５５を制御する
薄膜トランジスタ（ＴＦＴ）５１が形成され、他方のガ
ラス基板５０ｂ上に、スキャンバスライン５２と直交す
る方向に延びるデータバスライン５３が液晶セルの対向
電極として形成されて構成されている。ここで、参照符
号５６は基準電圧バスラインを示している。

【００３９】すなわち、対向マトリクス方式のアクティ
ブマトリクス型液晶表示装置５０において、液晶セルの
一方の電極である画素電極５５は、ＴＦＴ５１の一方の
被制御電極であるソース電極に接続され、液晶セルの他
方の電極５７がデータバスライン５３に接続（兼用）さ
れ、そして、液晶セルがＴＦＴ５１とデータバスライン
５３との間に接続された構造となっている。また、ＴＦ
Ｔ５１の他方の被制御電極であるドレイン電極は、スキ
ャンバスライン５２と平行に形成された基準電圧バスラ
イン５６に共通に接続されるようになっている。

【００４０】以上説明したように、従来の対向マトリク
ス方式のアクティブマトリクス型液晶表示装置５０は、
直行配置されるスキャンバスライン５２およびデータバ
スライン５３をそれぞれ対向配置した一方のガラス基板
５０ａおよび他方のガラス基板５０ｂ上に形成するよう
になっているため、バスラインの交差部分が生じないこ
とになり、製造歩留りを向上させることができる。

【００４１】図５は本発明を対向マトリクス方式に適用
した第２実施例の構成を示す図である。図５に示すよう
に、本実施例のアクティブマトリクス型液晶パネルにお
いては、行方向に隣接する画素電極対６５₁，６５
₂は、各画素に対して対称な位置に設けた別の基準電圧
バスライン６６に対してそれぞれＴＦＴ６１₁₁，６
１₁₂，６１₂₁，６１₂₂を介して接続されている。ここ
で、ＴＦＴ６１₁₁とＴＦＴ６１₂₁のゲート電極は、画素
行の上側に配置されたスキャンバスライン６２₁に接続
され、ＴＦＴ６１₁₂とＴＦＴ６１₂₂のゲート電極は下側
のスキャンバスライン６２₂に接続されている。また、
対向基板（図４におけるガラス基板５０ｂに対応）に設
けたＩＴＯよりなるストライプ電極は、データバスライ
ン６３と兼用されており、画素対６５₁，６５₂に対応
した２画素分の幅として形成されている。尚、アドレス
パルスは、第１実施例で説明したのと同様に、 1／2 水
平走査期間（ 1／2 ｔ_H）シフトされたほぼ 1／2 ｔ_H
幅のパルスを順次加え、これと同期させたデータ信号波
形をデータバスラインに印加するか、フレーム毎に極性
反転した信号を印加する。

【００４２】第２実施例では以上のような構成をとるこ
とにより、データバスラインの本数を従来の 1／2 に減
らすことができるだけでなく、さらに対向基板側のＩＴ
Ｏストライプ電極の線幅を通常の対向マトリクス方式の
場合の２倍とすることが出来、対向側ＩＴＯストライプ
電極の作成を容易にするという効果ももたらされる。第
１実施例と第２実施例においては、１個の画素電極に２
種類の極性の異なるＴＦＴを接続して、同時に極性の異
なるアドレスパルスを印加して寄生容量による直流成分
の発生を打ち消し合っている。これにより１個の画素電
極に２個のスイッチング素子が接続されるため、一方の
スイッチング素子が故障しても動作するという利点が生
じるが、画素の動作としては１個のスイッチング素子で
充分であり、一方のパルスは実質的には補償パルスとし
て作用している。

【００４３】図１及び図５に示すように画素行の中心軸
に対して２本のスキャンバスラインと４個のＴＦＴを軸
対称に形成することにより、画素電極と上下のスキャン
バスラインとの間のそれぞれの寄生容量をほぼ同一の値
にすることが容易に行なえる。対称な逆極性のアドレス
パルスを印加して直流成分の発生を防止するためには、
この２個の寄生容量が等しいことが必要である。このこ
とは、各画素に接続される１方の種類のスイッチング素
子がなくても、画素電極と上下のスキャンバスライン間
の寄生容量が同一であれば、図２に示したアドレス信号
を印加することにより直流成分の発生を防止できること
を意味する。そこで第１実施例において一方の種類のス
イッチング素子をなくしても直流成分の発生を防止でき
るようにしたのが第３実施例であり、図６にその構成を
示す。

【００４４】図６に示されるように、本実施例のアクテ
ィブマトリクス型液晶表示パネルは、複数のスキャンバ
スライン１２₁，１２₂とこのスキャンバスライン１２
₁，１２₂に直交する複数のデータバスライン１３と、
マトリクス状に配置された画素電極対１５₁，１５
₂と、スキャンバスラインおよびデータバスラインに接
続された画素対応の同極性のＴＦＴ１１₁，１１₂と、
画素電極と電気的に接続されＴＦＴ１１₁，１１₂によ
って制御される液晶とを有している。

【００４５】図示のように、スキャンバスライン１
２₁，１２₂は、１つの画素行（同図中、水平方向に並
んだ画素の行）に対して上下に２本設けられ、スキャン
バスライン１２₁，１２₂の方向、すなわち、各画素行
において隣接する画素電極対１５ ₁，１５₂に対応する
ＴＦＴ１１₁，１１₂の各制御電極（ゲート電極）が画
素の両側に設けられた２本のスキャンバスライン１
２₁，１２₂に対して別々に接続されている。すなわ
ち、ＴＦＴ１１₁のゲート電極はスキャンバスライン１
２ ₁に接続され、また、ＴＦＴ１１₂のゲート電極はス
キャンバスライン１２₂に接続されている。さらに、Ｔ
ＦＴ１１₁のソース電極は画素電極対１５₁に接続さ
れ、また、ＴＦＴ１１₂のソース電極は画素電極対１５
₂に接続され、そして、ＴＦＴ１１₁のドレイン電極お
よびＴＦＴ１１₂のドレイン電極は、同一のデータバス
ライン１３に共通接続されている。

【００４６】図１の構成と比較して明らかなように、第
３実施例は第１実施例においてＮｃｈ型ＴＦＴ１１₁₁と
１１₂₂、又はＰｃｈ型ＴＦＴ１１₁₂と１１₂₁のいずれか
の組を除去したものである。図６では、ＴＦＴ１１₁，
１１₂はＮｃｈ型であるとし、図１とはＮｃｈ型ＴＦＴ
の位置及び画素の番号が各データバスラインに対して反
転して示してある。

【００４７】上記のような構成で、各画素電極１５₁，
１５₂と上下のスキャンバスライン１２₁，１２₂との
間のそれぞれの寄生容量が等しければ、図２に示すよう
な第１実施例と同じ駆動信号を印加する。上側のスキャ
ンバスライン１２₁に印加される電圧波形Ｖ_s1,mの正の
パルスによりＴＦＴ１１₁が導通する。この時下側のス
キャンバスライン１２₂には電圧波形Ｖ_s2,mの負のパル
スが印加されるため、ＴＦＴ１１₂は導通しないが、寄
生容量による画素電極１５₁での直流成分の発生は打ち
消される。

【００４８】同様に上側のスキャンバスライン１２₁に
負のパルスが印加される時には下側のスキャンバスライ
ン１２₂には正のパルスが印加されるため、ＴＦＴ１１
₁は導通せずにＴＦＴ１１₂が導通し、直流電圧発生の
補償動作も行なわれる。しかし上記のような構成では、
各画素電極１５₁，１５₂と上下のスキャンバスライン
１２₁，１２₂との位置関係は非対称であり、通常その
間の寄生容量も同一にはならない。そこで本実施例で
は、図６に示すように、スキャンバスライン１２₁，１
２₂から各画素極１５₁，１５₂の近くに延長部１７を
延ばして寄生容量を調整している。この様な寄生容量の
調整を行わない場合には、補償用のパルスの電圧値をア
ドレス用と異なる値に調整する方法も有効である。

【００４９】図７は第３実施例の構成を対向マトリクス
方式のアクティブマトリクス型表示装置に適用した第４
実施例を示す図であり、第３実施例と同様の駆動信号が
印加される。図８は第４実施例におけるスキャンバスラ
イン６２₁，６２₂が存在する側の基板上のレイアウト
を示す図である。図において、６１₁，６１₂がＴＦＴ
であり、６２₁，６２₂がスキャンバスラインであり、
６５₁，６５₂が画素電極であり、６６は基準電圧バス
ラインである。６７₁と６７₂はそれぞれスキャンバス
ライン６２₁と６２₂から画素電極６５₂，６５₁に沿
って延びる延長部であり、これにより寄生容量が同一に
なるようにする。

【００５０】第１実施例ないし第４実施例では各画素行
毎に２本のスキャンバスラインを設けたが、液晶パネル
を製作する上ではスキャンバスラインの本数はできるだ
け少ないことが望ましい。第５実施例はこの要求を実現
するものである。図９は第５実施例の構成を示す図であ
り、各画素行の走査方向における上位側に１本のスキャ
ンバスライン１２を設け、各画素対の一方の画素電極１
５₁はＮｃｈ型ＴＦＴ１１₁を介してデータバスライン
１３に接続し、もう一方の画素電極１５₂はＰｃｈ型Ｔ
ＦＴ１１₂を介して同一のデータバスライン１３に接続
する。２個のＴＦＴ１１₁と１１₂のゲート電極は同一
のスキャンバスライン１２に接続される。

【００５１】本実施例においても、各画素電極１５₁，
１５₂とこれを挟む上側及び下側のスキャンバスライン
１２との間の寄生容量は同一であることが望ましく、前
述のスキャンバスライン１２より延びる延長部を設けて
寄生容量を調整したり、画素行と上下のスキャンバスラ
インとの間隔を変えて寄生容量を調整しているが、図で
は省略してある。

【００５２】第５実施例における駆動信号を図１０に示
す。図において、Ｖ_Dはデータバスライン１３に印加さ
れるデータ電圧であり、この電圧が各電極に印加され
る。ここでは１／２ｔ_Hを周期として正負逆極性に変化
している。Ｖ_s,mはｍ番目のスキャンバスラインに印加
される電圧波形であり、Ｖ_s,m+1はｍ＋１番目のスキャ
ンバスラインに印加される電圧波形である。

【００５３】図示のように、各スキャンバスラインの印
加電圧波形は、１／２ｔ_H幅の連続したアドレスパルス
部分と斜線で示した補償パルス部分で構成されている。
例えばＶ_s,mの正のアドレスパルスによりｍ行目の画素
対の一方の画素電極１５₁に接続されるＴＦＴ１１₁が
導通し、データバスライン１３のデータ電圧が画素電極
１５₁に印加される。この時次の画素行に付属するスキ
ャンバスラインにはＶ _s,m+1の負の補償パルスが印加さ
れる。これによりｍ行目の画素電極１５₁の直流成分の
発生は防止できる。同様にＶ_s,mの負のアドレスパルス
とＶ_s,m+1の正の補償パルスによって直流成分を発生さ
せることなしにｍ行目の画素電極１５₂へのデータ電圧
の印加が行なわれる。

【００５４】補償パルスはすべてのスキャンバスライン
に前の画素行の補償を行なうように印加されるため、例
えばｍ番目のスキャンバスラインに印加される電圧波形
Ｖ_s, _mはアドレスパルスに補償パルスを付加した図示の
ような波形になる。そのため補償パルスにより一時的に
前の画素行へ印加するデータ電圧が印加されることにな
り、ｍ行目の画素ＬＣ_m,2nとＬＣ_m,2n+1の印加電圧はＶ
ＬＣ_m,2nとＶＬＣ_m,2n ₊₁で示すように変化する。すなわ
ち最初の負の補償パルスによってＰｃｈ型ＴＦＴ１１₂
が導通するため、画素ＬＣ_m,2n+1には画素ＬＣ_m-1,2n+1
のデータ電圧が印加され、この状態が正規のデータ電圧
が印加される３／２ｔ_Hの期間だけ続く。同様に画素Ｌ
Ｃ_m,2nには画素ＬＣ_m-1,2nのデータ電圧が印加され、そ
の状態が１／２ｔ_Hの期間だけ続く。

【００５５】以上のように本実施例では各画素に一時的
に前の画素行のデータ電圧が印加されることになるが、
通常パーソナルコンピュータ等の表示パネルに使用され
るアクティブマトリクス型液晶表示パネルは４００行以
上の画素行を有しており、別のデータ電圧が印加される
期の比率は最大でも０．４％以下であり、実用上は問題
ない。

【００５６】なお第５実施例の構成及び駆動方法は対向
マトリクス方式にも適用できるが、説明は省略する。上
述した実施例において、電気光学素子として液晶が用い
られているが、該電気光学素子としては、エレクトロル
ミネッセンス素子、および、エレクトロクロミック素子
等を様々な素子を使用することができる。さらに、アク
ティブマトリクス型表示装置（パネル）の各構造、形
状、および、材質等は、上述した以外に様々なものが使
用でき、また、変形することができるのはいうまでもな
い。

【００５７】このように、本実施例のアクティブマトリ
クス型表示装置によれば、これまでアクティブマトリク
ス型表示装置の大きなコスト要因であったドライバーＩ
Ｃの個数を大幅に低減した上で、アクティブマトリクス
型表示装置において問題となる寄生容量に起因する直流
成分の発生を大幅に低減することができ、表示特性のす
ぐれたアクティブマトリクス型表示装置を実現すること
ができる。

【００５８】

【発明の効果】以上、詳述したように、本発明のアクテ
ィブマトリクス型表示装置によれば、アクティブマトリ
クス型表示装置の低コスト化を図ることができると共
に、その表示品質を向上させることができる。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス型表示装置の第
１実施例を示す図である。

【図２】第１実施例における駆動信号を示す図である。

【図３】第１実施例での駆動信号の変型例を示す図であ
る。

【図４】対向マトリクス方式のアクティブマトリクス型
液晶表示パネルの一例を示す分解斜視図である。

【図５】第２実施例の構成を示す図である。

【図６】第３実施例の構成を示す図である。

【図７】第４実施例の構成を示す図である。

【図８】第４実施例における寄生容量調整用延長部を有
するスキャンバスラインを示す図である。

【図９】第５実施例の構成を示す図である。

【図１０】第５実施例における駆動信号を示す図であ
る。

【図１１】アクティブマトリクス型表示装置の基本構成
を示す図である。

【図１２】アクティブマトリクス型液晶パネルの等価回
路を示す図である。

【図１３】データバスラインを共通化した従来例を示す
図である。

【図１４】図１３の例におけるアドレス信号を示す図で
ある。

【図１５】直流成分の発生を防止する従来例の構成を示
す図である。

【図１６】図１５の例における駆動信号を示す図であ
る。

【符号の説明】

１１₁，１１₂，６１₁，６１₂…スイッチング素子
（ＴＦＴ）１２，１２₁，１２₂，６２₁，６２₂…スキャンバス
ライン１３，６３…データバスライン１５₁，１５₂，６５₁，６５₂…画素電極６６，６６₁，６６₂…基準電圧バスライン

Claims

【特許請求の範囲】

【請求項１】複数のスキャンバスライン（１２₁，１
２₂）およびデータバスライン（１３）と、マトリクス
状に配置された画素電極（１５₁，１５₂）と、前記ス
キャンバスラインおよびデータバスラインに接続された
画素対応のスイッチング素子と、前記画素電極（１
５₁，１５₂）に対向する電極間に充填され当該スイッ
チング素子によって制御される電気光学素子とを備える
アクティブマトリクス型表示装置において、前記スキャンバスライン（１２₁，１２₂）の方向に隣
接する画素電極対（１５₁，１５₂）は、同一のデータ
バスライン（１３）に接続されており、前記スキャンバスライン（１２₁，１２₂）は１つの画
素行に対して当該画素行を挟むように上下に２本設けら
れており、前記スイッチング素子は、制御電極に正極性の電圧を印
加することによって導通状態となる第１種のスイッチン
グ素子（１１₁₁，１１₂₂）と、制御電極に負極性の電圧
を印加することによって導通状態となる第２種のスイッ
チング素子（１１₁₂，１１₂₁）との２種の素子からなっ
ており、前記画素対の両方の画素には前記第１種のスイッチング
素子と前記第２種のスイッチング素子の両方が接続され
ており、前記画素対の一方の画素に接続された第１種の
スイッチング素子（１１₁₁）と、他方の画素に接続され
た第２種のスイッチング素子（１１₂₁）は当該画素行に
隣接する１本のスキャンバスライン（１２₁）に接続さ
れ、前記画素対の一方の画素に接続された第２種のスイ
ッチング素子（１１₁₂）と、他方の画素に接続された第
１種のスイッチング素子（１１₂₂）は画素行に隣接する
他の１本のスキャンバスライン（１２₂）に接続されて
いることを特徴とするアクティブマトリクス型表示装
置。
【請求項２】一方の基板上に複数のスキャンバスライ
ン（６２₁，６２₂）とマトリクス状に配置された画素
電極（６５₁，６５₂）と前記スキャンバスラインに接
続された画素対応のスイッチング素子とを有し、他方の
基板上にもう一つの対向画素電極とこれに接続されたデ
ータバスライン（６３）とを有し、前記画素電極（６５
₁，６５₂）と前記対向画素電極間に充填され、当該ス
イッチング素子によって制御される電気光学素子とから
なるアクティブマトリクス型表示装置において、前記スキャンバスライン（６２₁，６２₂）の方向に隣
接する画素電極対（６５₁，６５₂）に対向する２個の
対向画素電極は同一のデータバスライン（１３）に接続
されており、前記スキャンバスライン（６２₁，６２₂）は１つの画
素行に対して当該画素行を挟むように上下に２本設けら
れており、前記スイッチング素子は、制御電極に正極性の電圧を印
加することによって導通状態となる第１種のスイッチン
グ素子（６１₁₁，６１₂₂）と、制御電極に負極性の電圧
を印加することによって導通状態となる第２種のスイッ
チング素子（６１₁₂，６１₂₁）との２種の素子からなっ
ており、前記画素対の両方の画素には前記第１種のスイッチング
素子と前記第２種のスイッチング素子の両方が接続され
ており、前記画素対の一方の画素に接続された第１種の
スイッチング素子（６１₁₁）と、他方の画素に接続され
た第２種のスイッチング素子（６１₂₁）は当該画素行に
隣接する１本のスキャンバスライン（１２₁）に接続さ
れ、前記画素対の一方の画素に接続された第２種のスイ
ッチング素子（６１₁₂）と、他方の画素に接続された第
１種のスイッチング素子（６１₂₂）は画素行に隣接する
他の１本のスキャンバスライン（１２₂）に接続されて
いることを特徴とするアクティブマトリクス型表示装
置。
【請求項３】画素行を挟む前記２本のスキャンバスラ
イン（１２₁，１２ ₂；６２₁，６２₂）には、１／２
水平走査期間だけシフトさせたタイミングで１水平走査
期間の半分以下のパルス幅を有する正負逆極性のアドレ
スパルスが同時に印加されることを特徴とする請求項１
又は２のいずれか１項に記載のアクティブマトリクス型
表示装置。
【請求項４】前記スキャンバスライン（１２₁，１２
₂；６２₁，６２₂）に印加されるアドレスパルスは、
１水平走査期間の半分以下のパルス幅を有し、表示フレ
ーム毎に交互に極性が反転すると同時に、隣接するスキ
ャンバスライン（１２₁，１２₂；６２₁，６２₂）間
で印加順序が入れ換えられることを特徴とする請求項１
又は２のいずれか１項に記載のアクティブマトリクス型
表示装置。
【請求項５】複数のスキャンバスライン（１２₁，１
２₂）およびデータバスライン（１３）と、マトリクス
状に配置された画素電極（１５₁，１５₂）と、前記ス
キャンバスラインおよびデータバスラインに接続された
画素対応のスイッチング素子（１１₁，１１₂）と、前
記画素電極（１５₁，１５₂）に対向する電極間に充填
され当該スイッチング素子によって制御される電気光学
素子とを備えるアクティブマトリクス型表示装置におい
て、前記スキャンバスライン（１２₁，１２₂）の方向に隣
接する画素電極対（１５₁，１５₂）は、同一のデータ
バスライン（１３）に接続されており、前記スキャンバスライン（１２₁，１２₂）は１つの画
素行に対して当該画素行を挟むように上下に２本設けら
れており、前記画素電極対（１５₁，１５₂）に対応す
る同極性のスイッチング素子対（１１₁，１１₂）の各
制御電極は当該２本のスキャンバスラインに別々に接続
されており、画素行を挟む前記２本のスキャンバスライン（１２₁，
１２₂；６２₁，６２ ₂）には、１／２水平走査期間だ
けシフトさせたタイミングで１水平走査期間の半分以下
のパルス幅を有する正負逆極性のアドレスパルスが同時
に印加されることを特徴とするアクティブマトリクス型
表示装置。
【請求項６】一方の基板上に複数のスキャンバスライ
ン（６２₁，６２₂）とマトリクス状に配置された画素
電極（６５₁，６５₂）と前記スキャンバスラインに接
続された画素対応のスイッチング素子（６２₁，６
２₂）とを有し、他方の基板上にもう一つの対向画素電
極とこれに接続されたデータバスライン（６３）とを有
し、前記画素電極（６５₁，６５₂）と前記対向画素電
極間に充填され、当該スイッチング素子によって制御さ
れる電気光学素子とからなるアクティブマトリクス型表
示装置において、前記スキャンバスライン（６２₁，６２₂）の方向に隣
接する画素電極対（６５₁，６５₂）に対向する２個の
対向画素電極は同一のデータバスライン（１３）に接続
されており、前記スキャンバスライン（６２₁，６２₂）は１つの画
素行に対して当該画素行を挟むように上下に２本設けら
れており、前記画素電極対（６５₁，６５₂）に対応す
る同極性のスイッチング素子対（６１₁，６１₂）の各
制御電極は当該２本のスキャンバスラインに別々に接続
されており、画素行を挟む前記２本のスキャンバスライン（１２₁，
１２₂；６２₁，６２ ₂）には、１／２水平走査期間だ
けシフトさせたタイミングで１水平走査期間の半分以下
のパルス幅を有する正負逆極性のアドレスパルスが同時
に印加されることを特徴とするアクティブマトリクス型
表示装置。
【請求項７】複数のスキャンバスライン（１２）およ
びデータバスライン（１３）と、マトリクス状に配置さ
れた画素電極（１５₁，１５₂）と、前記スキャンバス
ラインおよびデータバスラインに接続された画素対応の
スイッチング素子（１１₁，１１₂）と、前記画素電極
（１５₁，１５₂）に対向する電極間に充填され当該ス
イッチング素子によって制御される電気光学素子とを備
えるアクティブマトリクス型表示装置において、前記スキャンバスライン（１２）の方向に隣接する画素
電極対（１５₁，１５ ₂）は、同一のデータバスライン
（１３）に接続されており、前記スキャンバスラインは、各画素行に対して走査方向
の上位側に一本設けられており、前記スイッチング素子（１１₁，１１₂）は、制御電極
に正極性の電圧を印加することによって導通状態となる
第１種のスイッチング素子と、制御電極に負極性の電圧
を印加することによって導通状態となる第２種のスイッ
チング素子との２種の素子からなっており、前記画素電極対（１５₁，１５₂）には相異なる２種の
スイッチング素子（１１₁，１１₂）がそれぞれ接続さ
れ、同一画素行内のスイッチング素子（１１₁，１１₂）は
同一のスキャンバスライン（１２）に接続されており、前記スキャンバスライン（１２）には、１／２水平走査
期間だけシフトさせたタイミングで１水平走査期間の半
分以下のパルス幅を有する正負逆極性の連続したアドレ
スパルスが印加され、当該スキャンバスライン（１２）
で駆動する画素行を挟む次位のスキャンバスラインに
は、前記アドレスパルスと正負パルスを逆にした補償パ
ルスが印加されることを特徴とするアクティブマトリク
ス型表示装置。
【請求項８】一方の基板上に複数のスキャンバスライ
ン（６２）とマトリクス状に配置された画素電極（６５
₁，６５₂）と前記スキャンバスラインに接続された画
素対応のスイッチング素子（６２₁，６２₂）とを有
し、他方の基板上にもう一つの対向画素電極とこれに接
続されたデータバスライン（６３）とを有し、前記画素
電極（６５₁，６５₂）と前記対向画素電極間に充填さ
れ、当該スイッチング素子によって制御される電気光学
素子とからなるアクティブマトリクス型表示装置におい
て、前記スキャンバスライン（６２）の方向に隣接する画素
電極対（６５₁，６５ ₂）に対向する２個の対向画素電
極は同一のデータバスライン（１３）に接続されてお
り、前記スキャンバスラインは、各画素行に対して走査方向
の上位側に一本設けられており、前記スイッチング素子（６１₁，６１₂）は、制御電極
に正極性の電圧を印加することによって導通状態となる
第１種のスイッチング素子と、制御電極に負極性の電圧
を印加することによって導通状態となる第２種のスイッ
チング素子との２種の素子からなっており、前記画素電極対（６５₁，６５₂）には相異なる２種の
スイッチング素子（６１₁，６１₂）がそれぞれ接続さ
れ、同一画素行内のスイッチング素子（６１₁，６１₂）は
同一のスキャンバスライン（６２）に接続されており、前記スキャンバスライン（１２）には、１／２水平走査
期間だけシフトさせたタイミングで１水平走査期間の半
分以下のパルス幅を有する正負逆極性の連続したアドレ
スパルスが印加され、当該スキャンバスライン（１２）
で駆動する画素行を挟む次位のスキャンバスラインに
は、前記アドレスパルスと正負パルスを逆にした補償パ
ルスが印加されることを特徴とするアクティブマトリク
ス型表示装置。