JP4893726B2 - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4893726B2 JP4893726B2 JP2008283812A JP2008283812A JP4893726B2 JP 4893726 B2 JP4893726 B2 JP 4893726B2 JP 2008283812 A JP2008283812 A JP 2008283812A JP 2008283812 A JP2008283812 A JP 2008283812A JP 4893726 B2 JP4893726 B2 JP 4893726B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- display device
- signal line
- corrected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
以下、この画素電位変動について、更に詳細に説明する。図14は、表示パネルをTFTLCDパネルとした場合の各画素の構成を示す図である。各画素100は、ゲートラインに接続されるTFT102を介してソースラインに接続された画素電極と、共通電圧Vcomが印加される共通電極(図示せず)との間に液晶(図示せず)が挟持されて構成されている。そして、液晶容量Clcに電荷をフィールド期間(ノンインターレース方式の場合にはフレーム期間)にわたって保持することで対応する表示を実現する。液晶容量ClcやTFTを介しての電流リークの対策のために、液晶容量Clcと並列に補助容量Csを設けている。
Vc=(Vsig(Fn−1)+Vsig(Fn))×Cpp/(Cs+Clc+Cpp)×α …(1)
のように表せる。この(1)式において、Vsig(Fn)は現フィールドのR後の画素Lの書き込み電圧、Vsig(Fn−1)は前フィールドのR後の画素Lの書き込み電圧である。従って、図16(A)の場合にはVsig(Fn−1)+Vsig(Fn)=8.0V、図16(B)の場合にはVsig(Fn−1)+Vsig(Fn)=2.0Vとなる。また、Cppは画素間寄生容量104の容量値、Csは補助容量Csの容量値、Clcは液晶容量Clcの容量値、αは比例係数であり、パネル構造等によって決まる値である。
図1(A)は、本発明の第1実施形態に係るマトリックス表示装置の全体構成を示す概略構成図であり、図1(B)は、図1(A)中のLCDパネルの画素結線の概略図である。
Vc=(Vsig(X2)−Vsig(X1))×Cpp/(Cs+Clc+Cpp)×α …(2)
のように表せる。この(2)式において、Vsig(X2)はX2のみ選択される際のR後の画素Lrの書き込み電圧、Vsig(X1)はX1とX2が同時に選択される際のB先の画素Fbの書き込み電圧である。その他は、上記(1)式と同様である。
一般的に、共通電圧Vcomに対する画素電圧が1.0V(白)〜4.0V(黒)の範囲で変化する場合、
(1)式における
Vsig(Fn−1)+Vsig(Fn)は 2.0V〜8.0Vの範囲になり、
(2)式における
Vsig(X2) −Vsig(X1)は−3.0V〜3.0Vの範囲となる。
Vsig(Fn−1)+Vsig(Fn)=1.0+1.0= 2.0V)
しかしながら、この場合に影響を受けるG先の画素Fgは、十分飽和した黒レベルとなっており、電位変動Vcは表示上で元々視認できないため、問題とはならない。また、影響を与える方のR後の画素Lrに関しても、白レベル、B先の画素Fbに関しても、黒レベルでありであり、この場合の画面表示はかなり明るいRラスタ画面になっており、G先の電位変動は表示上で更に視認しづらくしている。従って、本実施形態の方が従来例に比べて電位変動Vcの絶対値が大きくなる場合があるが、このような場合は実用上の弊害にはならない。
次に、本発明の第2実施形態を説明する。
第2実施形態では、先書きの画素電位を予め、画素間寄生容量Cppによる電位変動Vc分補正して書き込むことにより、画素間寄生容量Cppによる電位変動Vcを相殺させるようにしたが、図9に示すようにしてムラを解消してもよい。
この場合、画面全体が画素間寄生容量Cppによる電位変動分Vc’だけシフトした画像になるが、そもそも電位変動分Vc’は書き込み電圧Vsigに対して2桁程度小さな微小な電圧であるため、画面全体の電圧がシフトしたとしても実用上支障はない。
Claims (13)
- 行方向に第一の画素と第二の画素が隣接して配置され、
前記第二の画素とは逆の行方向に、第一の信号線を挟んで前記第一の画素に隣接する第三の画素が配置され、
前記第一の画素とは逆の行方向に、第二の信号線を挟んで前記第二の画素に隣接する第四の画素が配置され、
前記第一の画素と前記第三の画素が前記第一の信号線を共用し、
前記第二の画素と前記第四の画素が前記第二の信号線を共用し、
前記第一の画素と前記第四の画素が第一の走査線に接続され、
前記第二の画素と前記第三の画素が第二の走査線に接続されている表示装置であって、
前記第一の画素または前記第二の画素に向けて、前記第一の画素と前記第二の画素との間の寄生容量に起因した電位変動分を補正した信号を出力させる補正回路を備え、
前記補正回路は、階調のガンマ補正を行うガンマ補正回路の少なくとも一部を用いて、前記補正した信号を出力させることを特徴とする表示装置。 - 前記補正回路は、
前記第一の画素及び前記第二の画素の内の、先に選択されるべき画素に向けて前記電位変動分を補正した信号を出力させ、後に選択されるべき画素に向けては前記電位変動分を補正することのない信号を出力させることを特徴とする請求項1に記載の表示装置。 - 前記補正回路は、
前記第一の画素及び前記第二の画素の内の、先に選択されるべき画素に向けて前記電位変動分を補正することのない信号を出力させ、後に選択されるべき画素に向けては前記電位変動分を補正した信号を出力させることを特徴とする請求項1に記載の表示装置。 - 前記補正した信号の補正量は、階調によらず一定に設定されることを特徴とする請求項1〜3の何れか一項に記載の表示装置。
- 前記補正した信号の補正量は、選択可能であることを特徴とする請求項1〜3の何れか一項に記載の表示装置。
- 前記補正した信号の補正の方向は、駆動の方法に対応して切り替え可能であることを特徴とする請求項1〜3の何れか一項に記載の表示装置。
- 行方向に対して、2画素毎に1本の信号線を配置し、
前記信号線を挟んで前記行方向に隣接する2つの画素が、前記信号線を共用するとともにそれぞれ異なる走査線にスイッチング素子を介して接続されている表示装置であって、
複数の前記走査線を順次選択する走査線駆動回路と、
複数の前記信号線に、表示すべき情報に従った信号を出力する信号線駆動回路と、
前記信号線駆動回路に、異なる信号線に接続されるとともに前記行方向に隣接配置された2つの画素の内の一方の画素に向けて、画素間寄生容量による電位変動分を補正した信号を出力させる補正回路と、を具備し、
前記補正回路は、階調のガンマ補正を行うガンマ補正回路の少なくとも一部を用いて、前記補正した信号を出力させ、前記行方向に隣接配置された2つの画素の内の、先に選択されるべき画素に向けて、前記電位変動分を補正した信号を、前記信号線駆動回路に出力させることを特徴とする表示装置。 - 行方向に対して、2画素毎に1本の信号線を配置し、
前記信号線を挟んで前記行方向に隣接する2つの画素が、前記信号線を共用するとともにそれぞれ異なる走査線にスイッチング素子を介して接続されている表示装置であって、
複数の前記走査線を順次選択する走査線駆動回路と、
複数の前記信号線に、表示すべき情報に従った信号を出力する信号線駆動回路と、
前記信号線駆動回路に、異なる信号線に接続されるとともに前記行方向に隣接配置された2つの画素の内の一方の画素に向けて、画素間寄生容量による電位変動分を補正した信号を出力させる補正回路と、を具備し、
前記補正回路は、階調のガンマ補正を行うガンマ補正回路の少なくとも一部を用いて、前記補正した信号を出力させ、前記行方向に隣接配置された2つの画素の内の、後に選択されるべき画素に向けて、前記電位変動分を補正した信号を、前記信号線駆動回路に出力させることを特徴とする表示装置。 - 行方向に第一の画素列と第二の画素列が隣接して配置され、
前記第二の画素列とは逆の行方向に、第一の信号線を挟んで前記第一の画素列に隣接する第三の画素列が配置され、
前記第一の画素列とは逆の行方向に、第二の信号線を挟んで前記第二の画素列に隣接する第四の画素列が配置され、
前記第一の画素列と前記第三の画素列が前記第一の信号線を共用し、
前記第二の画素列と前記第四の画素列が前記第二の信号線を共用し、
前記第一の画素列と前記第四の画素列が、画素行毎に、各画素行に対応した第一の走査線に接続され、
前記第二の画素列と前記第三の画素列が、画素行毎に、前記第一の走査線とは異なるとともに各画素行に対応した第二の走査線に接続されている表示装置であって、
前記第一の画素列または前記第二の画素列に向けて、前記第一の画素列と前記第二の画素列とにおいて前記行方向に隣接する2つの画素間に生成される寄生容量に起因した電位変動分を補正した信号を出力させる補正回路を備え、
前記第一の画素列または前記第二の画素列における各画素が列方向に隣接する2つの画素間で互いに異なる色成分に対応しており、
前記補正回路は、階調のガンマ補正を行うガンマ補正回路の少なくとも一部を用いて、前記補正した信号を出力させることを特徴とする表示装置。 - 前記第一の画素列と前記第二の画素列との間で、前記行方向に隣接する2つの画素の色成分が互いに異なるとともに、当該異なる色成分の組み合わせが2画素行毎に等しいことを特徴とする請求項9に記載の表示装置。
- 行方向に第一の画素と第二の画素が隣接して配置され、
前記第二の画素とは逆の行方向に、第一の信号線を挟んで前記第一の画素に隣接する第三の画素が配置され、
前記第一の画素とは逆の行方向に、第二の信号線を挟んで前記第二の画素に隣接する第四の画素が配置され、
前記第一の画素と前記第三の画素が前記第一の信号線を共用し、
前記第二の画素と前記第四の画素が前記第二の信号線を共用し、
前記第一の画素と前記第四の画素が第一の走査線に接続され、
前記第二の画素と前記第三の画素が第二の走査線に接続されている表示装置の駆動方法であって、
階調のガンマ補正を行うガンマ補正回路の少なくとも一部を用いて、前記第一の画素または前記第二の画素に向けて、前記第一の画素と前記第二の画素との間の寄生容量に起因した電位変動分を補正した信号を出力することを特徴とする表示装置の駆動方法。 - 前記所定の方向に隣接配置された2つの画素の内の、先に選択されるべき画素に向けて前記電位変動分を補正した信号を出力し、後に選択されるべき画素に向けては前記電位変動分を補正することのない信号を出力することを特徴とする請求項11に記載の表示装置の駆動方法。
- 前記所定の方向に隣接配置された2つの画素の内の、先に選択されるべき画素に向けて前記電位変動分を補正することのない信号を出力し、後に選択されるべき画素に向けては前記電位変動分を補正した信号を出力することを特徴とする請求項11に記載の表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283812A JP4893726B2 (ja) | 2008-11-05 | 2008-11-05 | 表示装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283812A JP4893726B2 (ja) | 2008-11-05 | 2008-11-05 | 表示装置及びその駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006268950A Division JP2008089823A (ja) | 2006-09-29 | 2006-09-29 | マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009080493A JP2009080493A (ja) | 2009-04-16 |
JP4893726B2 true JP4893726B2 (ja) | 2012-03-07 |
Family
ID=40655230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008283812A Expired - Fee Related JP4893726B2 (ja) | 2008-11-05 | 2008-11-05 | 表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4893726B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2999009B1 (fr) * | 2012-12-04 | 2014-12-19 | Wysips | Dispositif pourvu d'un reseau photovoltaique optimise place devant une image |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3132904B2 (ja) * | 1992-07-09 | 2001-02-05 | 富士通株式会社 | アクティブマトリクス型表示装置 |
JPH06148680A (ja) * | 1992-11-09 | 1994-05-27 | Hitachi Ltd | マトリクス型液晶表示装置 |
JP3039404B2 (ja) * | 1996-12-09 | 2000-05-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP4044347B2 (ja) * | 2002-03-05 | 2008-02-06 | 松下電器産業株式会社 | 液晶表示装置の駆動方法 |
JP4193771B2 (ja) * | 2004-07-27 | 2008-12-10 | セイコーエプソン株式会社 | 階調電圧発生回路及び駆動回路 |
KR101061854B1 (ko) * | 2004-10-01 | 2011-09-02 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
-
2008
- 2008-11-05 JP JP2008283812A patent/JP4893726B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009080493A (ja) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100910711B1 (ko) | 액티브 매트릭스형 표시장치 | |
JP4270310B2 (ja) | アクティブマトリックス型表示装置の駆動回路、駆動方法及びアクティブマトリックス型表示装置 | |
JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US7916106B2 (en) | LCD driving device | |
US7898536B2 (en) | Display apparatus and method of driving the same | |
US8330700B2 (en) | Driving circuit and driving method of active matrix display device, and active matrix display device | |
US9646552B2 (en) | Display device with a source signal generating circuit | |
JP2010033038A (ja) | 表示パネル駆動方法及び表示装置 | |
JP4142028B2 (ja) | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 | |
US20100085492A1 (en) | Display Device and Displaying Method | |
JP2010079151A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP5115001B2 (ja) | 表示パネル及びそれを用いたマトリックス表示装置 | |
JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
JP5023740B2 (ja) | 電気光学装置、データ信号の供給回路、供給方法および電子機器 | |
JP4893726B2 (ja) | 表示装置及びその駆動方法 | |
KR20080017626A (ko) | 액정표시장치 | |
JP4678344B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP4419727B2 (ja) | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 | |
JP2007017597A (ja) | 表示駆動装置及び駆動制御方法 | |
JP2009063604A (ja) | 電気光学装置、そのデータ処理回路、処理方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |