JP3057587B2 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JP3057587B2
JP3057587B2 JP25819891A JP25819891A JP3057587B2 JP 3057587 B2 JP3057587 B2 JP 3057587B2 JP 25819891 A JP25819891 A JP 25819891A JP 25819891 A JP25819891 A JP 25819891A JP 3057587 B2 JP3057587 B2 JP 3057587B2
Authority
JP
Japan
Prior art keywords
active matrix
voltage
pixel
display
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25819891A
Other languages
English (en)
Other versions
JPH05100209A (ja
Inventor
賢一 沖
健一 ▲梁▼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25819891A priority Critical patent/JP3057587B2/ja
Priority claimed from KR92018184A external-priority patent/KR970009405B1/ko
Publication of JPH05100209A publication Critical patent/JPH05100209A/ja
Application granted granted Critical
Publication of JP3057587B2 publication Critical patent/JP3057587B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアクティブマトリクス型
表示装置に関し、特に、画素対応のスイッチング素子と
データ入力用のデータバスラインとラインアドレス用の
スキャンバスラインとを設けた構造を有するアクティブ
マトリクス型表示装置に関する。近年、アクティブマト
リクス型表示装置は、単純マトリクス型表示装置と共に
薄形の情報端末用表示装置として使用されており、その
表示媒体として多くの場合に液晶が使用されている。
【0002】アクティブマトリクス型液晶表示装置は、
単純マトリクス型液晶表示装置と比較して、多数の画素
をそれぞれ独立に駆動することができるため、表示容量
の増大に伴ってライン数が増加した場合でも、単純マト
リクス型のように駆動のデューティ比の低下や、コント
ラストの低下、並びに、視野角の減少を来す等の問題が
生じないという特徴を有している。
【0003】しかし、アクティブマトリクス型表示装置
(アクティブマトリクス型液晶表示装置)は、その構造
が複雑なため製造設備が大規模とならざるを得ず、ま
た、複雑な工程が必要なため高い製造歩留りを得るには
多大の努力を要する。さらに、アクティブマトリクス型
表示装置に避けられない問題として、表示容量の増大に
伴いドライバICが多数必要となるという問題もある。
これら大規模な設備投資、製造歩留りの問題、および、
ドライバICに要するコスト増等の要因によって、アク
ティブマトリクス型表示装置は高価格とならざるを得
ず、広範な普及が妨げられているのが現状である。そこ
で、大規模な設備投資やコスト増を招くことなく、製造
歩留りが高く表示品質の優れたアクティブマトリクス型
表示装置の提供が要望されている。
【0004】
【従来の技術】従来、上述したアクティブマトリクス型
表示装置におけるプロセスの簡略化並びに高歩留り化を
可能とするために、バスラインの交叉する構造を無くし
た対向マトリクス方式が提案されている(例えば、特開
昭61−235815号公報)。図5は従来の対向マトリクス方
式のアクティブマトリクス型液晶表示装置の一例を示す
分解斜視図であり、図6は図5のアクティブマトリクス
型液晶表示装置の等価回路を示す図である。これら図5
および6は、上記特開昭61−235815号公報に開示されて
いる従来の対向マトリクス方式のアクティブマトリクス
型液晶表示装置を示すものである。
【0005】図5および図6に示されるように、従来の
アクティブマトリクス型液晶表示装置50は、対向配置し
たガラス基板50a,50b における一方のガラス基板50a 上
に、複数のスキャンバスライン52,各画素毎に設けられ
た液晶セル54の画素電極55,および, 画素電極55を制御
する薄膜トランジスタ(TFT)51 が形成され、他方のガラ
ス基板50b 上に、スキャンバスライン52と直交する方向
に延びるデータバスライン53が液晶セル54の対向電極と
して形成されて構成されている。ここで、参照符号56は
アースバスラインを示している。
【0006】すなわち、対向マトリクス方式のアクティ
ブマトリクス型液晶表示装置50において、液晶セル54の
一方の電極である画素電極55は、TFT51の一方の被制
御電極であるソース電極に接続され、液晶セル54の他方
の電極57がデータバスライン53に接続(兼用)され、そ
して、液晶セル54がTFT51とデータバスライン53との
間に接続された構造となっている。また、TFT51の他
方の被制御電極であるドレイン電極は、スキャンバスラ
イン52と平行に形成されたアースバスライン56に共通に
接続されるようになっている。
【0007】
【発明が解決しようとする課題】図5および図6を参照
して説明したように、従来の対向マトリクス方式のアク
ティブマトリクス型液晶表示装置50は、直行配置される
スキャンバスライン52およびデータバスライン53をそれ
ぞれ対向配置した一方のガラス基板50a および他方のガ
ラス基板50b 上に形成するようになっているため、バス
ラインの交差部分が生じないことになり、製造歩留りを
向上させることができる。
【0008】しかし、この対向マトリクス方式では液晶
セル54の他方の電極57がデータバスライン53に直結(兼
用)されているために、アドレス後の保持期間の間も常
に画素電極55の電位がデータ信号波形に追随して変動す
ることになる。従って、1つの基板にデータおよびスキ
ャンの両バスラインを設置する従来のアクティブマトリ
クス方式ではTFTのソース・ドレイン間の寄生容量の
みを通じて混入していたデータ信号が、対向マトリクス
方式ではソース・ドレイン間の寄生容量に加えてソース
・ゲート間の寄生容量を通じても液晶セル54に混入する
こととなり、いわゆるクロストークの発生が避けられな
かった。
【0009】さらに、従来の対向マトリクス方式のアク
ティブマトリクス型液晶表示装置50は、アドレスパルス
波形の影響が寄生容量を通じて画素電極55に現れる問題
点も有している。すなわち、アドレス直後にスキャンバ
スライン電圧が書き込み電圧から保持電圧に戻るのに伴
って、この電圧変動が寄生容量を通じて画素電極55に現
れ、この電圧変動が次のアドレスまで保持される現象が
生じる。液晶は、その寿命特性等の点から駆動電圧波形
に直流成分が無いことが望ましいが、この電圧変動があ
ると信号電圧を正負対称の交流電圧波形としてもそれぞ
れが一方向にシフトするために非対称の電圧波形とな
り、結果として、直流成分が発生してしまう。このよう
な直流電圧の発生は液晶の寿命特性に悪影響を与えるば
かりではなく、フリッカーや残像の発生の原因となって
表示特性を低下させてしまうことにもなっている。
【0010】本発明は、上述した従来のアクティブマト
リクス型表示装置が有する課題に鑑み、アクテブマトリ
クス型表示装置の低コスト化を図ると共に、対向マトリ
クス方式のアクティブマトリクス型表示装置についてそ
の表示品質の向上を図ることを目的とする。
【0011】
【課題を解決するための手段】本発明によれば、複数の
スキャンバスライン121,122;221,222;321,322;421,422
およびデータバスライン13;23;33;43 と、マトリクス状
に配置された画素電極151,152;251,252;351,352;451,45
2 と、前記スキャンバスラインおよびデータバスライン
に接続された画素対応のスイッチング素子111,112;211,
212;311,312;411,412 と、前記画素電極と電気的に接続
され当該スイッチング素子によって制御される電気光学
素子LCとを具備するアクティブマトリクス型表示装置で
あって、前記スキャンバスライン121,122;221,222;321,
322;421,422 を1つの画素行に対して2本設け、該スキ
ャンバスラインの方向に隣接する画素電極対151,152;25
1,252;351,352;451,452 に対応するスイッチング素子対
111,112;211,212;311,312;411,412 の各制御電極を当該
2本のスキャンバスラインに別々に接続し、前記複数の
スキャンバスライン22 1 ,22 2 ;32 1 ,32 2 ;42 1 ,42 2 、該スキ
ャンバスラインと平行に設けられた基準電圧バスライン
26 1 ,26 2 ;36 1 ,36 2 ;46 1 ,46 2 、前記マトリクス状に配置さ
れた画素電極25 1 ,25 2 ;35 1 ,35 2 ;45 1 ,45 2 、および、当該
画素に対応するスイッチング素子21 1 ,21 2 ;31 1 ,31 2 ;41 1 ,
41 2 を一方の絶縁基板上に設け、且つ、他方の絶縁基板
上に前記画素電極対と電気光学素子を挟んで対向し前記
画素電極対に共通の対向電極33,43 、および、該対向電
極に接続されたデータバスライン33,43 を設けたことを
特徴とするアクティブマトリクス型表示装置が提供され
る。
【0012】
【作用】本発明のアクティブマトリクス型表示装置によ
れば、スキャンバスライン121,122;221,222;321,322;42
1,422 が1つの画素行に対して2本設けられ、スキャン
バスラインの方向に隣接する画素電極対151,152;251,25
2;351,352;451,452 に対応するスイッチング素子対111,
112;211,212;311,312;411,412 の各制御電極(ゲート電
極)が該2本のスキャンバスライン121,122;221,222;32
1,322;421,422 に別々に接続されるようになっている。
そして、一方の絶縁基板上には、複数のスキャンバスラ
イン22 1 ,22 2 ;32 1 ,32 2 ;42 1 ,42 2 、スキャンバスラインと
平行に設けられた基準電圧バスライン26 1 ,26 2 ;36 1 ,36 2 ;
46 1 ,46 2 、マトリクス状に配置された画素電極25 1 ,25 2 ;
35 1 ,35 2 ;45 1 ,45 2 、および、その画素に対応するスイッ
チング素子21 1 ,21 2 ;31 1 ,31 2 ;41 1 ,41 2 が設けられ、ま
た、他方の絶縁基板上には、画素電極対と電気光学素子
を挟んで対向し画素電極対に共通の対向電極33,43 、お
よび、対向電極に接続されたデータバスライン33,43 が
設けられている。
【0013】これによって、アクテブマトリクス型表示
装置の低コスト化を図ると共に、対向マトリクス方式の
アクティブマトリクス型表示装置についてその表示品質
の向上を図ることができる。
【0014】
【実施例】以下、図面を参照して本発明に係るアクティ
ブマトリクス型表示装置の実施例を説明する。図1は本
発明のアクティブマトリクス型表示装置の第1実施例を
示す図であり、本実施例は従来から知られている通常の
アクティブマトリクス型表示装置に本発明を適用した場
合を示すものである。
【0015】図1に示されるように、本実施例のアクテ
ィブマトリクス型表示装置は、複数のスキャンバスライ
ン121,122 と、該スキャンバスライン121,122 に直交す
る複数のデータバスライン13と、マトリクス状に配置さ
れた画素電極151,152 と、スキャンバスラインおよびデ
ータバスラインに接続された画素対応のスイッチング素
子111,112 と、画素電極と電気的に接続され当該スイッ
チング素子によって制御される電気光学素子(液晶)と
を具備している。ここで、本実施例のアクティブマトリ
クス型表示装置は、一方の絶縁基板上にスキャンバスラ
イン121,122,データバスライン13, 画素電極151,152,お
よび, スイッチング素子(TFT)111,112を形成し、他方の
絶縁基板上に形成したベタ状の電極との間に液晶を挟む
ようにして構成されている。
【0016】図1に示されるように、スキャンバスライ
ン121,122 は、1つの画素行(同図中、水平方向に並ん
だ画素の行)に対して2本設けられ、スキャンバスライ
ン12 1,122 の方向、すなわち、各画素行において隣接す
る画素電極対151,152 に対応するスイッチング素子対11
1,112 の各制御電極(ゲート電極)が画素の両側に設け
られた2本のスキャンバスライン121,122 に対して別々
に接続されている。すなわち、TFT111 のゲート電極
はスキャンバスライン121 に接続され、また、TFT11
2 のゲート電極はスキャンバスライン122 に接続されて
いる。さらに、TFT111 のソース電極は画素電極151
に接続され、また、TFT112 のソース電極は画素電極
152 に接続され、そして、TFT111 のドレイン電極お
よびTFT112 のドレイン電極は、同一のデータバスラ
イン13に共通接続されている。
【0017】ここで、画素の両側に設けた2本のスキャ
ンバスライン121 および122 には、アドレスパルスを 1
/2水平走査期間(0.5tH ) だけ異なるタイミングのスキ
ャン信号Vs およびVs'が印加され、これに同期させて
データバスラインには1つおきの画素に対応する表示デ
ータ(VD ) を2回に分けて印加するようになってい
る。すなわち、本実施例のアクティブマトリクス型表示
装置では、従来の1水平周期期間に2つの画素電極151
および152 を駆動(VLC, VLC')することにより、デー
タバスライン13の本数を従来の 1/2に削減することがで
きる。
【0018】ここで、通常のアクティブマトリクス型表
示装置において、画素の構成は行方向(水平方向)の画
素数の方が多いだけでなく、例えば、縦長の画素によっ
てRGB3画素からなる正方形のフルカラー画素を構成
しているため、従来のものではデータ側ドライバはスキ
ャン側ドライバの4倍程度の個数が必要とされる。具体
的に、 640×480 のアクティブマトリクス型液晶表示装
置においては、行方向にRGBの3つの画素を並べるこ
とになるため、従来例におけるデータバスラインは 640
×3 = 1920 本必要とされるが、本実施例によれば 192
0 ÷2= 960本に削減することができる。尚、本実施例
では、スキャンバスラインの本数が、従来例の 480本か
ら 960本へ2倍必要となるが、バスラインの総数(デー
タバスラインおよびスキャンバスラインの合計した数)
が従来例の 2400 本から 1920 本へ減少させることがで
きる。さらに、データドライバは高速動作が必要で回路
構成も複雑なため、単に画素を選択走査するスキャンド
ライバよりもコストが高く、本実施例のように、データ
バスライン(データドライバ用IC)を半分に削減する
ことは、スキャンバスライン(スキャンドライバ用I
C)を2倍必要とする点を考慮しても、コスト低減の効
果は大きい。
【0019】図2は本発明のアクティブマトリクス型表
示装置における2重走査型対向マトリクス方式の原理を
説明するための図である。図2に示すアクティブマトリ
クス型表示装置は、本発明を図5および図6を参照して
説明した対向マトリクス方式のアクティブマトリクス型
表示装置に適用した場合を示すものである。まず、図2
を参照して、本発明による対向マトリクス方式のアクテ
ィブマトリクス型表示装置におけるクロストークの低減
の原理を説明する。同図に示されるように、画素電極25
(251,252) の両側には、2本のスキャンバスライン221,
222 および2本の基準電圧バスライン261,262 が設けら
れ、該スキャンバスライン22 1 および222 には、 1/2水
平走査期間(0.5tH ) ずらしたアドレスパルスが印加さ
れるようになっている。そして、この 1/2水平走査期間
だけずれたアドレスパルスに同期して、データバスライ
ン23には1つおきの画素に対応する表示データを2回に
分けて印加するようになっている。これにより、データ
バスライン23の本数を従来の 1/2に削減することができ
る。ここで、データバスライン23は、スキャンバスライ
ン221,222,基準電圧バスライン261,262,TFT21(211,2
12),および, 画素電極25(251,252) 等が設けられた一方
の絶縁基板(50a) に液晶LCを介して対向する他方の絶
縁基板(50b) 上に、ストライプ状の透明電極として形成
されている。そして、一方の絶縁基板上に形成された一
対の画素電極251,252 に対応して1本のストライプ電極
(データバスライン23)が設けられている(図3〜図5
参照)。
【0020】図2に示されるように、2本の基準電圧バ
スライン261,262 には、2値の対称な波形の電圧VR1,
R2が印加されており、データ電圧波形(VD )の正負
に応じて基準電圧を切り換えるようになっている。これ
により、液晶セル24(241,242) に対して、データ電圧
(+Vd および−Vd )と基準電圧(+Vr および−V
r )とを加え合わせた電圧波形を印加し、データ電圧の
振幅を圧縮することができるようになっている。すなわ
ち、液晶セルの閾値値電圧および飽和電圧をそれぞれV
thとVsat とすると、 Vd =(Vsat −Vth)/2 Vr =(Vsat +Vth)/2 とすることができ、データ電圧Vd の値を基準電圧の切
り換えを行わない場合の飽和電圧Vsat に較べて 1/4程
度に圧縮することができる。さらに、対向マトリクス方
式でのクロストークは、非アドレス時に基準電圧波形の
一部が、画素電極−ドレインバスライン(基準電圧バス
ライン)間容量と液晶セル容量C1cとの容量分割の結果
液晶セルの両端に現れることによって増大するが、2本
の基準電圧バスライン261,262 に対して2値の対称な波
形の基準電圧を印加し、ドレインバスライン間容量C
DS1,CDS2 を通じて入り込む2種類の基準電圧波形を互
いに打ち消し合うようにすることによって、データ電圧
の圧縮によるクロストークの低減効果を大きくするよう
になっている。
【0021】図3は本発明のアクティブマトリクス型表
示装置の第2実施例を示す図であり、本発明を対向マト
リクス方式のアクティブマトリクス型表示装置に適用
し、さらに、対向マトリクス方式のアクティブマトリク
ス型表示装置で不利となっていたクロストークを低減す
るようにしたものである。図3に示されるように、行方
向に隣接する画素の対351(LC2n-1,m),352(LC2n,m) は、
各画素に対して対称な位置に設けた別の基準電圧バスラ
イン361,362 に対してそれぞれTFT311,312 を介して
接続されている。ここで、TFT311,312 のゲート電極
は、スキャンバスライン321(Vsm) および322(Vsm')に
接続されている。また、対向基板(図5におけるガラス
基板50b に対応) に設けたITOよりなるストライプ電
極は、データバスライン33と兼用されており、画素対
(画素電極311,312)に対応した2画素分の幅として形成
されている。尚、アドレスパルスは、図1を参照して説
明したのと同様に、 1/2水平走査期間(1/2tH ) シフト
されたほぼ 1/2tH 幅のパルスを順次加え、これと同期
させたデータ信号波形をデータバスラインに印加するよ
うになっている。
【0022】基準電圧バスライン361,362 に印加される
基準電圧波形VR1, VR2は、図3に示すような2値波形
とされている。そして、画素351(LC2n-1,m) への書き込
み時には、スキャンバスライン321 に印加するアドレス
パルスVG+によりTFT311をオン状態にして基準電圧
バスライン361 の基準電位Vr-を画素LC2n-1,mの画素電
極351 に書き込む。この結果、画素LC2n-1,mの液晶セル
LC2n-1,mには、データバスライン電圧VDnと基準電圧
バスライン361 の差の電圧すなわち正のデータ信号が書
き込まれる。
【0023】次に、隣接する画素LC2n,mへの書き込み
は、基準電圧バスライン362 の電位V r-を基準電位とし
たやはり正のデータ信号が書き込まれる。このように、
本実施例では、1つのフレームで各画素に正のデータを
書き込んだ後、次のフレームでそれぞれの基準電圧波形
を反転させて負のデータの書き込みを行うことによっ
て、液晶セルの交流駆動を行うようになっている。尚、
本実施例では、このように対称な基準電圧波形VR1, V
R2によりデータ電圧の圧縮を行い、基準電圧波形の画素
電極への入り込みを互いに打ち消すことによって、クロ
ストークの大幅な低減が可能となる。また、対向基板側
のITOストライプ電極の線幅を通常の対向マトリクス
方式の場合の2倍とすることができるため、対向側IT
Oストライプ電極の作成を容易にするという効果もあ
る。
【0024】図4は図3のアクティブマトリクス型表示
装置の変形例を示す図である。図4に示すアクティブマ
トリクス型表示装置は、図3の実施例において、基準電
圧波形とアドレスパルスとの位相を異ならせ、隣接画素
に書き込むデータの極性を反転するようになっている。
また、本実施例では、アドレスパルスの前後に負の補償
パルスを加えてアドレス直後のレベルシフトを低減でき
るようになっている。このように、隣接画素に書き込む
データの極性を反転することによって、液晶の光学特性
がデータ電圧の正負によって異なる場合に生じるフリッ
カーを目立たなくすることができる。さらに、レベルシ
フトの低減によって、液晶セルに発生するDC成分を低
減出来、残像などの表示特性の低下を抑えることができ
る。
【0025】上述した実施例において、電気光学素子と
して液晶が用いられているが、該電気光学素子として
は、エレクトロルミネッセンス素子, および, エレクト
ロクロミック素子等の様々な素子を使用することができ
る。さらに、アクティブマトリクス型表示装置(パネ
ル)の各構造, 形状, および, 材質等は、上述した以外
に様々なものが使用でき、また、変形することができる
のはいうまでもない。
【0026】このように、本実施例のアクティブマトリ
クス型表示装置によれば、これまでアクティブマトリク
ス型表示装置の大きなコスト要因であったドライバーI
Cの個数を大幅に低減することができる。また、対向マ
トリクス方式アクティブマトリクス型表示装置において
問題となる寄生容量に起因するクロストークの発生を大
幅に低減することができ、表示特性のすぐれたアクティ
ブマトリクス型表示装置を実現することができる。さら
に、画素に隣接するスキャンバスラインにアドレスパル
スと逆極性の補償パルスを印加して、寄生容量による画
素電極電位のレベルシフトを低減できるため、レベルシ
フトに起因する残像やフリッカー等の表示不良が解消さ
れる。その上、対向マトリクス型アクティブマトリクス
型表示装置では対向基板側に画素ピッチに等しいピッチ
でストライプ状のデータバス電極をパターン形成する必
要があるが、このデータバス電極のピッチを2倍にする
ことが可能となり、対向基板の作成が容易となるという
効果もある。
【0027】
【発明の効果】以上、詳述したように、本発明のアクテ
ィブマトリクス型表示装置によれば、アクティブマトリ
クス型表示装置の低コスト化を図ることができると共
に、対向マトリクス方式のアクティブマトリクス型表示
装置についてその表示品質を向上させることができる。
【図面の簡単な説明】
【図1】本発明のアクティブマトリクス型表示装置の第
1実施例を示す図である。
【図2】本発明のアクティブマトリクス型表示装置にお
ける2重走査型対向マトリクス方式の原理を説明するた
めの図である。
【図3】本発明のアクティブマトリクス型表示装置の第
2実施例を示す図である。
【図4】図3のアクティブマトリクス型表示装置の変形
例を示す図である。
【図5】従来の対向マトリクス方式のアクティブマトリ
クス型液晶表示装置の一例を示す斜視図である。
【図6】図5のアクティブマトリクス型液晶表示装置の
等価回路を示す図である。
【符号の説明】
111,112;211,212;311,312;411,412 …スイッチング素子
(薄膜トランジスタ) 121,122;221,222;321,322;421,422 …スキャンバスライ
ン 13;23;33;43 …データバスライン(ストライプ状の対向
電極) 241,242;341,342;441,442…液晶セル 151,152;251,252;351,352;451,452 …画素電極 261,262;361,362;461,462 …基準電圧バスライン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/133 550 G09G 3/36

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のスキャンバスラインおよびデータ
    バスラインと、マトリクス状に配置された画素電極と
    前記スキャンバスラインおよびデータバスラインに接続
    された画素対応のスイッチング素子と、前記画素電極と
    電気的に接続され当該スイッチング素子によって制御さ
    れる電気光学素子とを具備するアクティブマトリクス型
    表示装置であって、 前記スキャンバスラインを1つの画素行に対して2本設
    け、該スキャンバスラインの方向に隣接する画素電極
    対応するスイッチング素子対の各制御電極を当該2本
    のスキャンバスラインに別々に接続し、 前記複数のスキャンバスライン、該スキャンバスライン
    と平行に設けられた基準電圧バスライン、前記マトリク
    ス状に配置された画素電極、および、当該画素に対応す
    るスイッチング素子を一方の絶縁基板上に設け、且つ、 他方の絶縁基板上に前記画素電極対と電気光学素子を挟
    んで対向し前記画素電極対に共通の対向電極、および、
    該対向電極に接続されたデータバスラインを設けた こと
    を特徴とするアクティブマトリクス型表示装置。
  2. 【請求項2】 前記基準電圧バスラインを2種類設け、
    該2種類の基準電圧バスラインは前記各画素行の間隙に
    1つづつ交互に配置され、前記画素電極対に対応するス
    イッチング素子対の一方の被制御電極を当該画素電極
    に、他方の被制御電極を前記2種類の基準電圧バスライ
    ンに別々に接続するようにしたことを特徴とする請求項
    のアクティブマトリクス型表示装置。
  3. 【請求項3】 前記2種類の基準電圧バスライン(361,3
    62;461,462) に対して前記電気光学素子の駆動電圧の振
    幅より小さな振幅で電圧変化が互いに対称な2種類の基
    準電圧波形を印加するようにしたことを特徴とする請求
    のアクティブマトリクス型表示装置。
JP25819891A 1991-10-05 1991-10-05 アクティブマトリクス型表示装置 Expired - Lifetime JP3057587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25819891A JP3057587B2 (ja) 1991-10-05 1991-10-05 アクティブマトリクス型表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25819891A JP3057587B2 (ja) 1991-10-05 1991-10-05 アクティブマトリクス型表示装置
KR92018184A KR970009405B1 (en) 1991-10-05 1992-10-05 Active matrix type display device
EP92309047A EP0536964B1 (en) 1991-10-05 1992-10-05 Active matrix-type display device having a reduced number of data bus lines
US08/241,674 US5408252A (en) 1991-10-05 1994-05-12 Active matrix-type display device having a reduced number of data bus lines and generating no shift voltage

Publications (2)

Publication Number Publication Date
JPH05100209A JPH05100209A (ja) 1993-04-23
JP3057587B2 true JP3057587B2 (ja) 2000-06-26

Family

ID=17316872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25819891A Expired - Lifetime JP3057587B2 (ja) 1991-10-05 1991-10-05 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP3057587B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890022B1 (ko) 2002-07-19 2009-03-25 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
TWI387800B (zh) 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
KR101492885B1 (ko) 2007-08-10 2015-02-12 삼성전자주식회사 구동회로 및 이를 포함하는 액정 표시 장치
JP5151590B2 (ja) * 2008-03-07 2013-02-27 カシオ計算機株式会社 液晶表示装置及びその駆動方法
KR101607702B1 (ko) 2009-05-29 2016-03-31 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
JPH05100209A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
CA2046357C (en) Liquid crystal display
JP3799307B2 (ja) 液晶表示装置及びその駆動方法
KR100752366B1 (ko) 액정표시장치 및 그의 구동방법
US8248336B2 (en) Liquid crystal display device and operating method thereof
US6429842B1 (en) Liquid crystal display
KR101074381B1 (ko) 횡전계방식 액정표시장치
US20050052385A1 (en) Display apparatus and driving method therefor
KR20050105617A (ko) 액정표시장치 및 그 구동방법
JPH06265846A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JP3031295B2 (ja) アクティブマトリクス型液晶表示装置
JPH11119193A (ja) 液晶表示装置
JPH10123482A (ja) アクティブマトリックス型液晶表示装置およびその駆動方法
KR100320663B1 (ko) 평면표시장치 및 그 표시방법
JP4683679B2 (ja) 液晶表示装置の駆動方法
JP3057587B2 (ja) アクティブマトリクス型表示装置
KR20050066720A (ko) 액정표시장치 및 이의 구동방법
JP3119942B2 (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JPH0815723A (ja) アクティブマトリクス液晶ディスプレイ
JP3193462B2 (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
KR20030055931A (ko) 액정표시장치
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
JP3162332B2 (ja) 液晶パネルの駆動方法
JP3132904B2 (ja) アクティブマトリクス型表示装置
JPH11142815A (ja) 液晶表示装置
KR100637062B1 (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000229