JP3656940B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3656940B2 JP3656940B2 JP20783898A JP20783898A JP3656940B2 JP 3656940 B2 JP3656940 B2 JP 3656940B2 JP 20783898 A JP20783898 A JP 20783898A JP 20783898 A JP20783898 A JP 20783898A JP 3656940 B2 JP3656940 B2 JP 3656940B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- common
- gate
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置（liquid crystal display：以下‘ＬＣＤ'と称する）に関する。より詳しくは、互いに異なる共通電圧を有する薄膜トランジスタ（thin film transistor：以下‘ＴＦＴ'と称する）液晶表示装置に関する。
【０００２】
【従来の技術】
ＴＦＴ−ＬＣＤは、２つの基板の間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強さを調節して基板を透過する光の量を調節することにより、所望する画像信号を得る表示装置である。このようなＴＦＴ−ＬＣＤの基板上には、互いに平行な複数のゲート線とこのゲート線と絶縁されて交差する複数のデータ線とが形成され、これらゲート線とデータ線に囲まれた領域は１つの画素を規定する。各画素のゲート線とデータ線とが交差する部分にはＴＦＴが形成される。
【０００３】
図１は一般的なＴＦＴ−ＬＣＤにおける単位画素に対する等価回路を示す。図１に示されているように、ＴＦＴ１０のゲート電極ｇ、ソース電極ｓ、ドレイン電極ｄはそれぞれゲート線Ｇｎ、データ線Ｄｍ、画素電極Ｐに連結される。画素電極Ｐと共通電極Ｃｏｍとの間には液晶物質が形成されるが、これを等価的に液晶容量Ｃｌｃで示した。又、画素電極と前段ゲート線Ｇｎ−１との間には蓄積容量Ｃｓｔが形成され、ゲート電極とドレイン電極との間には誤整列（misalignment）などに起因した寄生容量Ｃｇｄが生ずる。液晶容量Ｃｃｌと蓄積容量ＣｓｔはＴＦＴ−ＬＣＤが駆動しなければならない負荷として作用する。
【０００４】
このようなＴＦＴ−ＬＣＤの動作を説明すると次のとおりである。まず、表示しようとするゲート線Ｇｎに連結されたゲート電極にゲートオン電圧を印加してＴＦＴ１０を導通させた後、画像信号を表すデータ電圧をソース電極ｓに印加してこのデータ電圧をドレイン電極ｄに印加するようにする。そうすると、前記データ電圧は画素電極Ｐを通して液晶容量Ｃｌｃと蓄積容量Ｃｓｔにそれぞれ印加され、画素電極Ｐと共通電極Ｃｏｍとの電位差によって電界が形成される。この時、液晶物質に同一方向の電界が印加し続けられると液晶が劣化するため、ＬＣＤパネルでは液晶の劣化を防止するために画像信号を共通電極に対して陽陰が反復するように駆動し、このような駆動方式を反転駆動方式という。
【０００５】
一方、ＴＦＴがオン状態になった場合に液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに印加された電圧はＴＦＴがオフ状態になった後にも持続されなければならないが、ゲート電極とドレイン電極との間にある寄生容量Ｃｇｄのために画素電極に印加された電圧は歪曲が生じるようになる。このように歪曲した電圧をキックバック（kick-back）電圧というが、このキックバック電圧ΔＶは下記式（１）によって求められる。
ΔＶ＝｛Ｃｇｄ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）｝×ΔＶｇ （１）
ここで、ΔＶｇはゲート電圧の変化量を意味する。
【０００６】
この電圧歪曲はデータ電圧の極性に係わらず常に画素電極の電圧を引き下げる方向に作用するようになり、これを図２に示した。図２において、Ｖｇ、Ｖｄ、Ｖｐはそれぞれゲート電圧、データ電圧、画素電極の電圧を指し、Ｖｃｏｍ、ΔＶはそれぞれ共通電極の電圧（共通電圧）とキックバック電圧を指す。図２に点線で示されているように、理想的なＴＦＴ−ＬＣＤでは、ゲート電圧Ｖｇがオンである時にデータ電圧Ｖｄが画素電極に印加されてゲート電圧がオフになる場合にも前記データ電圧を維持するが、実際のＴＦＴ−ＬＣＤでは、図２の実線で示されているように、ゲート電圧が切換えられる部分ではキックバック電圧ΔＶの影響によって画素電圧がキックバック電圧分だけ下方に下がるようになる。
【０００７】
一方、液晶に印加される電圧の実効値は図２中の画素電圧Ｖｄと共通電圧Ｖｃｏｍとの間の面積から定められるが、液晶表示装置を反転駆動方式によって駆動する場合には共通電圧を中心とした画素電圧の面積が対称になるように共通電圧レベルを調節する必要があり、このために従来は画素電圧の面積が対称になる一定の共通電圧を共通電極に印加した。
【０００８】
これは、共通電圧Ｖｃｏｍを中心とした画素電圧Ｖｐの面積が対称にならない場合には各画素に充電される画素電圧の量にフレームごとの差が発生して、画素電圧が反転する時に画面が点滅するフリッカ（flicker）現象が発生するためである。
【０００９】
【発明が解決しようとする課題】
しかし、フリッカ現象を防止するために従来のように一定の共通電圧を共通電極に印加する場合にも次のような理由でフリッカ現象が依然として発生するようになる。一般に、ゲート線とデータ線には抵抗と寄生容量が存在し、これを図３に示した。
【００１０】
液晶表示装置のパネル２０上には多数のゲート線とデータ線が形成されているが、図３には、説明の便宜上、１つのゲート線Ｇｉとデータ線Ｄｍのみを示した。ゲート線Ｇｉとデータ線Ｄｍはそれぞれ抵抗成分Ｒｇ、Ｒｄと寄生容量成分Ｃｇ、Ｃｄを有しているため、この２つの値の積によって定められる時定数ほどのゲート電圧とデータ電圧の遅延が生ずるようになり、この信号遅延は液晶パネルの大きさが大きくなればなるほどより大きくなる。
【００１１】
図４はゲートラインの長さに応じて遅延するゲート電圧Ｖｇの測定値を示した図面であり、Ｖｇ１とＶｇ２はそれぞれゲート電圧の入力端から近いところＡと遠いところＢのゲート線で測定されるゲート電圧を示す。図４に示されているように、ゲート電圧の入力端から遠ければ遠いほど、即ち、ゲート信号の遅延が大きければ大きいほどゲート電圧の変化量（数式１のΔＶｇ）は小さくなり、これによって数式１からわかるようにキックバック電圧ΔＶは小さくなる。
【００１２】
従って、共通電圧を一定に印加する場合、この電圧が画素電圧の中心値として維持されないためにフレーム単位で画素に充電される電圧の値が異なるようになってフリッカ現象が発生する。このような現象は液晶表示装置の画面が大型化してゲート線が長くなることによってさらに問題になる。一方、ゲート電圧と同様に、データ電圧においてもデータ線の抵抗Ｒｄと寄生容量Ｃｄによって信号遅延が生ずるため、画素電極に印加されるデータ電圧の波形が歪曲し、これによってデータ電圧の入力端から近いところＣと遠いところＤとの画素電圧充電量に差が生ずるようになる。
【００１３】
図５はこのようなデータ信号の遅延による画素電圧充電量の差を示す図面である。
図５に示されているように、データ線Ｄｎにデータ電圧が印加される場合に、データ電圧の入力端から近いところＣの電圧Ｖｄ１はほとんど信号遅延が発生せずにデータ電圧Ｖｄになるが、入力端から遠いところＤの電圧Ｖｄ２は時定数τ分だけ遅延した後にはじめてデータ電圧Ｖｄになる。従って、図５に斜線で示されているように、図３のＤ位置に位置する画素は図３のＣ位置に位置する画素よりもΔＶｄ分だけ不足したデータ電圧が充電されるようになる。
【００１４】
このような充電量の差は画像の輝度に影響を及ぼして画質の均一性を低下させるという問題点があり、このような問題点は液晶表示装置のパネルが大型化すればするほどさらに大きな問題になる。本発明はこのような問題点を解決するためのものであって、ゲート電圧の信号遅延によって生ずるフリッカ現像を防止してデータ電圧の信号遅延によって生ずる画質の不均一性を克服するためのものである。
【００１５】
このような目的を達成するために、本願第１発明は、複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されている第１基板と、前記画素電極に対向している共通電極が形成されている第２基板と、前記薄膜トランジスタをオン／オフにするためのゲート電圧を前記ゲート線に印加するゲート駆動手段と、画像信号を表すデータ電圧を前記データ線に印加するデータ駆動手段と、前記共通電極の４つの角部分に互いに異なる共通電圧を前記第１基板を通して印加する電圧印加手段とを含む液晶表示装置を提供する。
【００１６】
本願第２発明は、第１発明において、前記電圧印加手段は、前記ゲート線の両端部分に対応する共通電極の位置に互いに異なる共通電圧が印加する液晶表示装置を提供する。
本願第３発明は、第２発明において、前記電圧印加手段は、前記共通電極のゲート駆動手段側に、ゲート駆動手段と反対側に比して低い電圧を印加する液晶表示装置を提供する。
【００１７】
本願第４発明は、第１発明において、前記電圧印加手段は、前記データ線の両端部分に対応する共通電極の位置に、互いに異なる共通電圧が印加する液晶表示装置を提供する。
本願第５発明は、第４発明において、前記電圧印加手段は、前記データ電圧が前記共通電圧よりも大きい場合には、前記共通電極のデータ駆動手段と反対側に、データ駆動手段側に比して低い電圧を印加し、前記データ電圧が前記共通電圧よりも小さい場合には、前記共通電極のデータ駆動手段と反対側に、データ駆動手段側に比して高い電圧を印加する液晶表示装置を提供する。
【００１８】
本願第６発明は、第１発明において、前記共通電圧はおおむね矩形状である液晶表示装置を提供する。
本願第７発明は、複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されており、第１乃至第４角から構成される矩形の第１基板と、前記画素電極に対向する共通電極が形成されている第２基板と、前記第１基板の第１辺および第２辺に沿ってそれぞれ形成されており、前記ゲート線及び前記データ線にそれぞれ連結されているゲートパッド及びデータパッドと、前記第１基板と前記第２基板とを付着するためのものであり、前記第１基板の第３辺に沿って設けられる液晶物質を注入するための液晶注入口を有する第１封印材と、前記液晶注入口に形成されており、前記液晶物質を注入した後に前記液晶物質を封印する第２封印材と、前記第１基板上の前記第２基板の前記共通電極の４つの角に対応する位置に形成されており、共通電圧が印加される第１、第２、第３及び第４共通電極接触点と、前記第１、第２、第３共通電極接触点にそれぞれ連結されており、互いに異なる共通電圧が印加されるダミーパッドと、前記第３、第４共通電極接触点を連結するために前記第２基板の辺に沿って形成されている共通連結線とを含む液晶表示装置を提供する。
【００１９】
本願第８発明は、第７発明において、前記共通連結線は前記第２封印材を露出させるように形成されている液晶表示装置を提供する。
本願第９発明は、第８発明において、前記第１角と前記第３角とは互いに対向し、前記第３角に形成されている前記共通電極接触点には第１共通電圧が印加され、前記第１角に形成されている共通電極接触点には第２共通電圧が印加される液晶表示装置を提供する。
本願第１０発明は、第９発明において、前記第１共通電圧は前記第２共通電圧に比して大きく調整されている液晶表示装置を提供する。
【００２０】
本願第１１発明は、第７発明において、前記第１基板の第３角に形成されている第１封印材は前記共通連結線に沿って形成されている液晶表示装置を提供する。
本願第１２発明は、第１１発明において、前記共通連結線のうちの前記液晶注入口に対応する部分は他の部分よりも狭い幅に形成されている液晶表示装置を提供する。
【００２１】
本願第１３発明は、複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されている第１基板と、前記第１基板に形成されており、前記ゲート線に連結されて前記薄膜トランジスタをオン／オフにするためのゲート電圧が印加されるゲートパッド部と、前記第１基板に形成されており、前記データ線に連結されて画像信号を表すデータ電圧が印加されるデータパッド部と、前記画像信号を表示する領域であり、前記第１基板に形成されている前記データ線と前記ゲート線との交差部分で定義される行列形態の単位画素の集合からなる表示領域と、前記画素電極に対向している共通電極が形成されている第２基板と、前記第１基板の前記表示領域の４つの角に隣接して形成されており、前記共通電極と電気的に接触している４つの接触点と、前記４つの接触点にそれぞれ異なる電圧を印加する共通電圧発生手段と、前記４つの接触点と前記共通電圧発生手段をそれぞれ連結する４つの連結線とを含む液晶表示装置を提供する。
【００２２】
本願第１４発明は、第１３発明において、前記４つの連結線のうちの前記ゲートパッド部と前記データパッド部との両方から最も遠くに位置した接触点と、前記共通電圧発生手段とを連結する連結線には、演算増幅器がさらに含まれている液晶表示装置を提供する。
本願第１５発明は、第１３発明または第１４発明において、前記共通電圧発生手段が前記４つの接触点に印加する電圧は、前記データパッド部と前記ゲートパッド部との両方から最も近い接触点で最低であり、前記データパッド部には遠くて前記ゲートパッド部には近い接触点で２番目に低く、前記データパッド部には近くて前記ゲートパッド部には遠い接触点で３番目に低く、前記データパッド部と前記ゲートパッド部との両方から最も遠い接触点で最高値を有するように調整されている液晶表示装置を提供する。
【００２３】
本願第１６発明は、第１発明または第３発明において、前記電圧印加手段は、外部電源と、前記外部電源に連結された第１抵抗と、前記第１抵抗と連結された共通電極の内部抵抗と、前記内部抵抗と連結された第２抵抗とを含んでいる液晶表示装置を提供する。
【００２４】
【発明の実施の形態】
以下、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施し得る程度に本発明の実施例を詳細に説明する。
図６は本発明を概略的に示すための図面である。
図６に示されているように、本発明の第１実施例ではデータ線の両端Ｅ、Ｆに対応する共通電極の位置に異なる共通電圧Ｖｃｏｍ１、Ｖｃｏｍ２を印加し、ゲート線の両端Ｇ、Ｈに対応する共通電極の位置に異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。
【００２５】
即ち、データ線の信号遅延による画質の不均一性を減少させるために液晶パネル１００のＥ点とＦ点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ１、Ｖｃｏｍ２を印加し、ゲート線の信号遅延によるフリッカを減少させるためにパネルのＧ点とＨ点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。図７は図６のＥ地点に印加されるデータ電圧Ｖｄ（Ｅ）及び共通電圧Ｖｃｏｍ１の波形とＦ地点に位置するデータ電圧Ｖｄ（Ｆ）及び共通電圧Ｖｃｏｍ２の波形を示す図面である。
【００２６】
図７に示されているように、データ電圧の歪曲が発生するパネルのＦ地点では、歪曲したデータ電圧分ΔＶを補償するためにΔＶ′分だけが補償された共通電圧Ｖｃｏｍ２を印加してＥ地点とＦ地点の画素データ電圧充電量を同一にする。即ち、共通電圧Ｖｃｏｍ２を調節して図７のΔＶ′即ちＶｃｏｍ１とＶｃｏｍ２との差がΔＶと同一になるようにすることにより、画素電極に充電される電荷量を同一にすることができる。
【００２７】
この時、共通電圧Ｖｃｏｍ１よりも大きいデータ電圧Ｖｄ（Ｅ）（‘陽'の電圧）が印加される場合、共通電圧Ｖｃｏｍ２は前記共通電圧Ｖｃｏｍ１よりもΔＶ′分だけ低い電圧が印加され、これと反対に、共通電圧Ｖｃｏｍ１よりも小さいデータ電圧Ｖｄ（Ｅ）（‘陰'の電圧）が印加される場合、共通電圧Ｖｃｏｍ２は前記共通電圧Ｖｃｏｍ１よりもΔＶ′分だけ高い電圧が印加される。
【００２８】
このように画質の均一性を具現するためのデータ電圧補償方法はパネルの上側と下側からデータ電圧を印加する大型液晶表示装置パネルにも適用することができるが、この場合にはパネルの中央付近でデータ電圧の歪曲が最も著しいので補償用共通電圧をパネルの中央から供給するのが好ましい。一方、本発明の第１実施例では、ゲート線の信号遅延によるフリッカを減少させるためにパネルのＧ点とＨ点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。
【００２９】
即ち、本発明の実施例では、ゲート線による信号電圧によって、Ｈ点におけるキックバック電圧がＧ点におけるキックバック電圧よりも小さいことにより発生するフリッカ現象を防止するために、パネルのＨ地点に印加された共通電圧Ｖｃｏｍ４をＧ地点に印加された共通電圧Ｖｃｏｍ３よりも大きくした。こうすると、それぞれの共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４が陽、陰交代に印加される画素電圧の中心点に位置するようにできるのでゲート線の信号遅延によるフリッカ現象を防止することができる。
【００３０】
図８は本発明の第１実施例による液晶表示装置の構造を概略的に示す図面である。図８に示されているように、第１実施例による液晶表示装置は、第１基板１１０と、第１基板と対向する第２基板１２０とから構成されている。ここで、通常は第１基板１１０には薄膜トランジスタ及び画素電極が形成されており、薄膜トランジスタ基板とも称される。又、第２基板１２０にはカラーフィルタ及び共通電極が形成されており、対向基板とも称される。
【００３１】
両基板１１０、１２０の中央には画像信号を表示する多数の画素からなる表示領域１３０がある。露出した第１基板１１０の上部は多数のデータ線（示されていない）と連結されており、外部からデータ電圧を伝達するためのデータパッド１４０が群集して形成されている。又、露出した第１基板の左側は多数のゲート線（示されていない）と連結されており、外部からゲート電圧を伝達するためのゲートパッド１５０が群集して形成されている。表示領域１３０とパッド１４０、１５０との間にはゲート線及びデータ線とそれぞれのパッド１４０、１５０を連結する連結部１４１、１５１がそれぞれ形成されている。
【００３２】
表示領域１３０の外の角には４つの共通電極接触点１６１、１６２、１６３、１６４が分布しており、前記接触点１６１、１６２、１６３、１６４は前記パッド１４０、１５０のよこに余分に形成されているダミーパッド１７１、１７２、１７３を通して外部から共通電圧が印加される。又、両基板１１０、１２０の右側に形成されている２つの接触点１６３、１６４は共通連結線１８０によって連結されるが、この共通連結線１８０は２つの接触点１６３、１６４の間の抵抗によって発生する電圧降下を最少化するために低抵抗金属膜の配線を多数形成する。
【００３３】
ここで、共通電極接触点１６１、１６２、１６３、１６４にはそれぞれ互いに異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４が印加されてゲート線の信号遅延によるフリッカ現象を防止する。しかし、図８に示した本発明の第１実施例では、両基板１１０、１２０の間に液晶物質を注入して封印材で両基板の間を封止する場合に次のような問題点が発生し得る。
【００３４】
一般に、液晶表示装置パネルを製造する最終工程では、両基板の間に液晶物質を注入した後に封印材（示されていない）で液晶注入口（示されていない）を封止する時に紫外線を照射して封印材を硬化させる。この場合、図８に示した本発明の実施例では、不透明金属膜で形成された共通電極線１８０が液晶注入口に対応する部分に形成されるため、封印材を硬化させるために照射される紫外線を遮断して封印材が硬化するのを遅らせる。これによって完全に硬化しなかった封印材が表示領域１３０にまで浸透する問題点が発生し得る。
【００３５】
図９は本発明の第１実施例による液晶表示装置の構造を改良した第２実施例を示す図面である。図９において図８に説明した内容と同一な部分は同一の図面符号をつけ、これに対する重複説明は省略する。図９において、表示領域１３０の角の周縁には第１封印材１９０が形成されており、第１封印材のうちの表示領域１３０の右辺に隣接した一部には開口部であり液晶物質を注入するための液晶注入口１９６が形成されており、液晶注入口１９６には液晶物質を注入した後に封印する第２封印材１９５が形成されている。
【００３６】
共通連結線１８５は図８に示した第１実施例における共通連結線１８０とは異なって形成されている。即ち、第２封印材１９５に対応する部分には不透明な金属膜が形成されていなく、液晶注入口１９６に対応する部分のうちの第２封印材が位置していない部分には１つの配線１８１が形成されている。この時、共通連結線１８１を１つの線で形成する場合には第２封印材１９５に対応する部分は第２封印材１９５を硬化させるために照射する紫外線を遮断しないように他の部分よりも狭い幅に形成するのが好ましい。
【００３７】
又、第１封印材１９０を共通連結線１８５と重畳するように形成するのが好ましい。これは、両基板１１０、１２０の間隔を調節することにおいて、第１封印材１９０が形成される第１基板１１０の周縁に形成されているパターンの高さと密度を均一にすることが好ましいからである。即ち、基板１１０、１２０の上部及び左側の縁から第１封印材１９０が通る部分にはゲートパッド連結部１５１及びデータパッド連結部１５２が形成されているので、液晶パネルの右側及び下部の縁にもこれと同じくらいの高さと密度を有するようにするために第１封印材１９０は共通連結線１８５を通るように形成するのが好ましい。
【００３８】
一方、図８及び図９に示した本発明の実施例はゲート線の両端の共通電圧を異にして印加することによってゲート線の信号遅延によるフリッカは防止し得るが、データ線の信号遅延による画質の不均一性は防止し得なかった。次に、ゲート線の信号遅延及びデータ線の信号遅延によるフリッカ現象及び画質の不均一性を防止するための本発明の第３実施例による液晶表示装置の構造を図１０に基づいて説明する。
【００３９】
図１０において、基板２１０の上側にはデータ電圧を印加するためのデータ駆動部２８０が印刷回路基板（printed circuit board：以下‘ＰＣＢ'と称する）２７２に連結されており、基板２１０の左側にはゲート電圧を印加するためのゲート駆動部２９０がＰＣＢ基板２７１に連結されている。このゲート駆動部２９０とデータ駆動部２８０はそれぞれゲートパッド（示されていない）及びデータパッド（示されていない）を通してゲート線とデータ線に連結される。
【００４０】
前記基板２１０の中央には画像信号を表示する多数の画素電極が形成される表示領域２２０があり、基板２１０の４つの角には第１乃至第４接触点２３１、２３２、２３３、２３４が形成されている。これら４つの接触点２３１、２３２、２３３、２３４はそれぞれ第１乃至第４導線２６１、２６２、２６３、２６４を通して共通電圧発生器２５０に連結されている。この共通電圧発生器２５０は各導線２６１、２６２、２６３、２６４にそれぞれ異なる電圧を印加し得るようになっている。各導線２６１、２６２、２６３、２６４はＰＣＢ基板２７１、２７２を経て駆動部２８０、２９０にダミーで形成されているダミーピン（示されていない）を通して各接触点に連結されている。
【００４１】
ここで、右側下部に位置する接触点２３４に連結されている導線２６４は基板２１０上ではデータ線の断線又は短絡時にこれを修理するための修理線（repairline）を利用して形成する。又、この導線２６４には演算増幅器２４０を連結して、導線の長さが長いために生ずる不足した駆動能力を補償して右側下部に形成されている接触点２３４に一定の電圧が印加されるようにする。
【００４２】
このような基板２１０に上部基板（示されていない）を結合すると、接触点２３１、２３２、２３３、２３４が上部基板に形成されている共通電極（示されていない）の４つの角に接触し、共通電圧発生器２５０が印加する互いに異なる共通電圧を共通電極に伝達する。この時、図７に基づいて前述したように、データ線の信号遅延による画像の不均一現象を防止するためには、データ電圧が共通電圧よりも大きい場合と小さい場合にそれぞれデータ線の両端に異なる大きさの電圧を印加するのが最も効果的であるが、この場合には共通電圧発生器から印加する共通電圧の大きさを毎度変えなければならないという不便さがある。
【００４３】
従って、本発明の第３実施例による液晶表示装置では、データ駆動部２８０に近いところに位置する接触点よりも遠いところの接触点により大きな共通電圧を印加する。具体的には、共通電圧発生器２５０から印加される電圧を第１接触点２３１、第２接触点２３２、第３接触点２３３、第４接触点２３４の順に次第に高くなるように調整する。
【００４４】
この場合、ＩＴＯ（indium tin oxide）で形成される共通電極は内部抵抗を有するので、一体に形成されている共通電極の各地点に互いに異なる電圧が印加されると、電圧が高い地点から低い地点に向ってオーム（ohm）の法則によって電流が流れると共に電圧降下が発生し、結局、共通電圧は高い地点から低い地点にかけて一定の傾きを有して変化するようになる。
【００４５】
ここで、第１乃至第４接触点の電位差は、共通電極と画素電極との間の電圧差を画面全体にわたって一定にし、共通電圧を基準にして上下に反転する画素電圧が上下対称を成すように調整する。次に本発明の実施例による液晶表示装置用駆動回路を説明する。図１１は本発明の第１実施例による液晶表示装置用駆動回路を示す図面である。
【００４６】
図１１に示されているように、制御部３２０は液晶に印加する画像信号Ｖｓを信号源（示されていない）から受け、入力された画像信号を処理してデータ信号をつくってデータ駆動部３３０に送り、駆動回路に必要な各種タイミング信号をつくる。データ駆動部３３０は制御部３２０から入力されたデータ信号によって液晶パネル３５０の各画素に印加するデータ電圧（階調電圧）を印加し、ゲート駆動部３４０は画素にデータ電圧が印加され得るように各画素のＴＦＴ３７０をオンにする走査信号であるゲート電圧を出力する。
【００４７】
前記液晶パネル３５０には、データ駆動部３３０からデータ電圧を伝達するデータ線３６０とゲート駆動部３４０からゲート電圧を伝達するゲート線３７０とが互いに交差して形成され、各画素のＴＦＴのソース電極とゲート電極に連結される。説明の便宜上、図１１には液晶パネル３５０に１つの画素に対する等価回路のみを示し、ここで画素電極に充電される電圧はＶｐ、蓄積容量電極に充電される電圧はＶｓｔと表示した。共通電圧可変発生器３８０はゲート線上のゲート電圧を測定してゲート線に起因したゲート電圧の遅延レベルを検出し、検出された値に応じて共通電圧を設定してパネル３５０の共通電極（示されていない）に印加する。
【００４８】
このような共通電圧可変発生器３８０は信号遅延検出部３９０、遅延比較部３９２及び共通電圧発生部３９４から構成される。信号遅延検出部３９０はゲート線の前段と後段における各ゲート電圧Ｖｇ１とＶｇ２を測定する。前述したように、ゲート電圧Ｖｇ１、Ｖｇ２はゲート線に起因する信号遅延によって特定の時点で電圧差を有するようになり、信号遅延検出部３９０はこの電圧差を検出して検出された値であるゲート信号遅延値Ｖｇｄを遅延比較部３９２に送る。
【００４９】
前記遅延比較部３９２は入力された信号遅延値Ｖｇｄをデジタル化するためのものである。図１２に遅延比較部３９２の詳細回路図を示す。図１２に示されているように、遅延比較部３９２は直列に連結された多数の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と比較器３９１ａ、３９１ｂ、３９１ｃとから構成される。電源電圧Ｖｄｄは抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４によって電圧降下されて抵抗値に比例する基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ３になり、これら基準電圧はそれぞれの比較器３９１ａ、３９１ｂ、３９１ｃの基準値になる。各比較器３９１ａ、３９１ｂ、３９１ｃは前記基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ３と遅延値Ｖｇｄとを比較して上位又は下位レベルのロジック信号を出力端Ｖｏ１、Ｖｏ２、Ｖｏ３に出力する。この時、遅延値が最大である場合は出力Ｖｏ１、Ｖｏ２、Ｖｏ３はすべて上位レベルを有し、遅延値が最小である場合はすべて下位レベルを有するようになる。この出力Ｖｏ１、Ｖｏ２、Ｖｏ３は共通電圧発生部３９４に印加される。
【００５０】
図１３は共通電圧発生部３９４の詳細回路図を示す図面である。共通電圧発生部３９４はスイッチＳＷ１、ＳＷ２、ＳＷ３と抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８とから構成され、各スイッチのオン又はオフ状態に応じてＶｄｄの分圧であるＶｃｏｍ′が定められる。これらスイッチは遅延比較部３９２の出力レベルに応じてオン、オフとなってＶｃｏｍ′が定められる。
【００５１】
図１１の液晶パネル３５０においてゲート信号遅延が発生するゲート線の後段部に対応する共通電極板の一地点に共通電圧Ｖｃｏｍ′を印加する。このようにゲート信号遅延に応じて共通電圧Ｖｃｏｍ及びＶｃｏｍ′を共通電極板の適切な位置に印加することによりキックバック電圧を補償した共通電圧を画素に印加することができる。
【００５２】
本発明の第１実施例による液晶表示装置駆動回路ではゲート線の信号遅延による電圧差を測定し、これを利用して共通電圧を可変させることについて説明したが、このような技術がデータ線にも適用され得るのは勿論であり、その詳細な内容はこの分野の専門家であれば前記説明から容易に構成することができるため、その説明は省略する。
【００５３】
図１４は本発明の第２実施例による液晶表示装置駆動回路を示す図面である。図１４に示した本発明の第２実施例は図１１の共通電圧可変発生器３８０の代わりに共通電圧生成部４２０に置き換えたものであり、図１４では共通電圧生成部を主に示した。図１４において、共通電極基板４００のＩ、Ｊ部分にはそれぞれ互いに異なる共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６が共通電圧生成部４２０を通して印加される。この時、本発明の第２実施例によると、共通電圧生成部４２０はＩＴＯ膜に生ずる内部抵抗Ｒｉｎを利用してゲート線の両端に互いに異なる共通電圧を印加する。
【００５４】
このための共通電圧生成部４２０は、図１４に示されているように、一端に電源電圧ＡＶＤＤが連結されて他端に端子Ａが連結される抵抗Ｒ３０と、一端に端子Ｂが連結されて他端に接地点が連結される抵抗Ｒ４０とから構成される。ここで、端子Ａと端子ＢはそれぞれＩ地点とＪ地点に連結されている。こうすると、端子Ａと端子Ｂとの間にパネルの内部抵抗Ｒｉｎが連結されて、結局、電源電圧ＡＶＤＤに抵抗Ｒ３０、Ｒｉｎ、Ｒ４０が直列に連結される。
【００５５】
従って、端子Ａと端子Ｂにはそれぞれ電源電圧を抵抗で分配した電圧が生ずるようになり、これら電圧はそれぞれ共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６としてＩ、Ｊ地点に印加される。この時、印加される共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６は下記の式（２）のとおりである。
Ｖｃｏｍ５＝｛（Ｒｉｎ+Ｒ４０）／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ (2)
Ｖｃｏｍ６＝｛Ｒ４０／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ
このようにパネルの内部抵抗を利用して共通電圧を発生させることは、パネルの抵抗を利用せずに電圧を分配して共通電圧を発生させることよりも消費電力を小さくでき、パネルの抵抗の変更による変化量を減少させることができるという長所がある。
【００５６】
以上に本発明の実施例について説明したが、本発明は前記実施例に限定されるものではなく、この外の多様な変形又は変更ができるのは勿論である。
【００５７】
【発明の効果】
以上の説明のように、本発明によると、ゲート線が両端に互いに異なる共通電圧を印加することにより、ゲート電圧の信号遅延によって生ずるフリッカ現象を防止することができ、データ線の両端に互いに異なる共通電圧を印加することにより、データ電圧の信号遅延によって生ずる画質の不均一性を克服することができる。
【図面の簡単な説明】
【図１】一般的な薄膜トランジスタ液晶表示装置の単位画素に対する等価回路を示す図面である。
【図２】キックバック電圧による電圧歪曲を示す図面である。
【図３】液晶表示装置のパネル上における抵抗と寄生抵抗を有するデータ線とゲート線を概略的に示す図面である。
【図４】ゲート線の信号遅延によって遅延するゲート電圧の測定値を示す図である。
【図５】データ信号の遅延による画素電圧の充電量の差を示す図面である。
【図６】本発明を概略的に示す図面である。
【図７】図６のＥ地点とＦ地点におけるデータ電圧と共通電圧の波形を示す図面である。
【図８】本発明の第１実施例による液晶表示装置の構造を概略的に示す図面である。
【図９】本発明の第２実施例による液晶表示装置の構造を概略的に示す図面である。
【図１０】本発明の第３実施例による液晶表示装置の構造を概略的に示す図面である。
【図１１】本発明の第１実施例による液晶表示装置用駆動回路を示す図面である。
【図１２】図１１の比較遅延部を詳細に示す図面である。
【図１３】図１１の共通電圧発生部を詳細に示す図面である。
【図１４】本発明の第２実施例による液晶表示装置用駆動回路を示す図面である。
【符号の説明】
１１０ 第１基板
１２０ 第２基板
１３０ 表示領域
１４０ データパッド
１５０ ゲートパッド
１５１ ゲートパッド連結部
１５２ データパッド連結部
１６１，１６２，１６３，１６４ 共通電極接触点
１６１，１６２，１６４，１７１、１７２、１７３ ダミーパッド
１８０ 共通連結線
１８１ 配線
１８５ 共通連結線
１９０ 第１封印材
１９５ 第２封印材
１９６ 液晶注入口
２１０ 基板
２２０ 表示領域
２３１ 第１接触点
２３２ 第２接触点
２３３ 第３接触点
２３４ 第４接触点
２４０ 演算増幅器
２５０ 共通電圧発生器
２６１ 第１導線
２６２ 第２導線
２６３ 第３導線
２６４ 第４導線
２７１、２７２ 印刷回路基板
２８０ データ駆動部
２９０ ゲート駆動部
【発明の属する技術分野】
本発明は液晶表示装置（liquid crystal display：以下‘ＬＣＤ'と称する）に関する。より詳しくは、互いに異なる共通電圧を有する薄膜トランジスタ（thin film transistor：以下‘ＴＦＴ'と称する）液晶表示装置に関する。
【０００２】
【従来の技術】
ＴＦＴ−ＬＣＤは、２つの基板の間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強さを調節して基板を透過する光の量を調節することにより、所望する画像信号を得る表示装置である。このようなＴＦＴ−ＬＣＤの基板上には、互いに平行な複数のゲート線とこのゲート線と絶縁されて交差する複数のデータ線とが形成され、これらゲート線とデータ線に囲まれた領域は１つの画素を規定する。各画素のゲート線とデータ線とが交差する部分にはＴＦＴが形成される。
【０００３】
図１は一般的なＴＦＴ−ＬＣＤにおける単位画素に対する等価回路を示す。図１に示されているように、ＴＦＴ１０のゲート電極ｇ、ソース電極ｓ、ドレイン電極ｄはそれぞれゲート線Ｇｎ、データ線Ｄｍ、画素電極Ｐに連結される。画素電極Ｐと共通電極Ｃｏｍとの間には液晶物質が形成されるが、これを等価的に液晶容量Ｃｌｃで示した。又、画素電極と前段ゲート線Ｇｎ−１との間には蓄積容量Ｃｓｔが形成され、ゲート電極とドレイン電極との間には誤整列（misalignment）などに起因した寄生容量Ｃｇｄが生ずる。液晶容量Ｃｃｌと蓄積容量ＣｓｔはＴＦＴ−ＬＣＤが駆動しなければならない負荷として作用する。
【０００４】
このようなＴＦＴ−ＬＣＤの動作を説明すると次のとおりである。まず、表示しようとするゲート線Ｇｎに連結されたゲート電極にゲートオン電圧を印加してＴＦＴ１０を導通させた後、画像信号を表すデータ電圧をソース電極ｓに印加してこのデータ電圧をドレイン電極ｄに印加するようにする。そうすると、前記データ電圧は画素電極Ｐを通して液晶容量Ｃｌｃと蓄積容量Ｃｓｔにそれぞれ印加され、画素電極Ｐと共通電極Ｃｏｍとの電位差によって電界が形成される。この時、液晶物質に同一方向の電界が印加し続けられると液晶が劣化するため、ＬＣＤパネルでは液晶の劣化を防止するために画像信号を共通電極に対して陽陰が反復するように駆動し、このような駆動方式を反転駆動方式という。
【０００５】
一方、ＴＦＴがオン状態になった場合に液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔに印加された電圧はＴＦＴがオフ状態になった後にも持続されなければならないが、ゲート電極とドレイン電極との間にある寄生容量Ｃｇｄのために画素電極に印加された電圧は歪曲が生じるようになる。このように歪曲した電圧をキックバック（kick-back）電圧というが、このキックバック電圧ΔＶは下記式（１）によって求められる。
ΔＶ＝｛Ｃｇｄ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）｝×ΔＶｇ （１）
ここで、ΔＶｇはゲート電圧の変化量を意味する。
【０００６】
この電圧歪曲はデータ電圧の極性に係わらず常に画素電極の電圧を引き下げる方向に作用するようになり、これを図２に示した。図２において、Ｖｇ、Ｖｄ、Ｖｐはそれぞれゲート電圧、データ電圧、画素電極の電圧を指し、Ｖｃｏｍ、ΔＶはそれぞれ共通電極の電圧（共通電圧）とキックバック電圧を指す。図２に点線で示されているように、理想的なＴＦＴ−ＬＣＤでは、ゲート電圧Ｖｇがオンである時にデータ電圧Ｖｄが画素電極に印加されてゲート電圧がオフになる場合にも前記データ電圧を維持するが、実際のＴＦＴ−ＬＣＤでは、図２の実線で示されているように、ゲート電圧が切換えられる部分ではキックバック電圧ΔＶの影響によって画素電圧がキックバック電圧分だけ下方に下がるようになる。
【０００７】
一方、液晶に印加される電圧の実効値は図２中の画素電圧Ｖｄと共通電圧Ｖｃｏｍとの間の面積から定められるが、液晶表示装置を反転駆動方式によって駆動する場合には共通電圧を中心とした画素電圧の面積が対称になるように共通電圧レベルを調節する必要があり、このために従来は画素電圧の面積が対称になる一定の共通電圧を共通電極に印加した。
【０００８】
これは、共通電圧Ｖｃｏｍを中心とした画素電圧Ｖｐの面積が対称にならない場合には各画素に充電される画素電圧の量にフレームごとの差が発生して、画素電圧が反転する時に画面が点滅するフリッカ（flicker）現象が発生するためである。
【０００９】
【発明が解決しようとする課題】
しかし、フリッカ現象を防止するために従来のように一定の共通電圧を共通電極に印加する場合にも次のような理由でフリッカ現象が依然として発生するようになる。一般に、ゲート線とデータ線には抵抗と寄生容量が存在し、これを図３に示した。
【００１０】
液晶表示装置のパネル２０上には多数のゲート線とデータ線が形成されているが、図３には、説明の便宜上、１つのゲート線Ｇｉとデータ線Ｄｍのみを示した。ゲート線Ｇｉとデータ線Ｄｍはそれぞれ抵抗成分Ｒｇ、Ｒｄと寄生容量成分Ｃｇ、Ｃｄを有しているため、この２つの値の積によって定められる時定数ほどのゲート電圧とデータ電圧の遅延が生ずるようになり、この信号遅延は液晶パネルの大きさが大きくなればなるほどより大きくなる。
【００１１】
図４はゲートラインの長さに応じて遅延するゲート電圧Ｖｇの測定値を示した図面であり、Ｖｇ１とＶｇ２はそれぞれゲート電圧の入力端から近いところＡと遠いところＢのゲート線で測定されるゲート電圧を示す。図４に示されているように、ゲート電圧の入力端から遠ければ遠いほど、即ち、ゲート信号の遅延が大きければ大きいほどゲート電圧の変化量（数式１のΔＶｇ）は小さくなり、これによって数式１からわかるようにキックバック電圧ΔＶは小さくなる。
【００１２】
従って、共通電圧を一定に印加する場合、この電圧が画素電圧の中心値として維持されないためにフレーム単位で画素に充電される電圧の値が異なるようになってフリッカ現象が発生する。このような現象は液晶表示装置の画面が大型化してゲート線が長くなることによってさらに問題になる。一方、ゲート電圧と同様に、データ電圧においてもデータ線の抵抗Ｒｄと寄生容量Ｃｄによって信号遅延が生ずるため、画素電極に印加されるデータ電圧の波形が歪曲し、これによってデータ電圧の入力端から近いところＣと遠いところＤとの画素電圧充電量に差が生ずるようになる。
【００１３】
図５はこのようなデータ信号の遅延による画素電圧充電量の差を示す図面である。
図５に示されているように、データ線Ｄｎにデータ電圧が印加される場合に、データ電圧の入力端から近いところＣの電圧Ｖｄ１はほとんど信号遅延が発生せずにデータ電圧Ｖｄになるが、入力端から遠いところＤの電圧Ｖｄ２は時定数τ分だけ遅延した後にはじめてデータ電圧Ｖｄになる。従って、図５に斜線で示されているように、図３のＤ位置に位置する画素は図３のＣ位置に位置する画素よりもΔＶｄ分だけ不足したデータ電圧が充電されるようになる。
【００１４】
このような充電量の差は画像の輝度に影響を及ぼして画質の均一性を低下させるという問題点があり、このような問題点は液晶表示装置のパネルが大型化すればするほどさらに大きな問題になる。本発明はこのような問題点を解決するためのものであって、ゲート電圧の信号遅延によって生ずるフリッカ現像を防止してデータ電圧の信号遅延によって生ずる画質の不均一性を克服するためのものである。
【００１５】
このような目的を達成するために、本願第１発明は、複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されている第１基板と、前記画素電極に対向している共通電極が形成されている第２基板と、前記薄膜トランジスタをオン／オフにするためのゲート電圧を前記ゲート線に印加するゲート駆動手段と、画像信号を表すデータ電圧を前記データ線に印加するデータ駆動手段と、前記共通電極の４つの角部分に互いに異なる共通電圧を前記第１基板を通して印加する電圧印加手段とを含む液晶表示装置を提供する。
【００１６】
本願第２発明は、第１発明において、前記電圧印加手段は、前記ゲート線の両端部分に対応する共通電極の位置に互いに異なる共通電圧が印加する液晶表示装置を提供する。
本願第３発明は、第２発明において、前記電圧印加手段は、前記共通電極のゲート駆動手段側に、ゲート駆動手段と反対側に比して低い電圧を印加する液晶表示装置を提供する。
【００１７】
本願第４発明は、第１発明において、前記電圧印加手段は、前記データ線の両端部分に対応する共通電極の位置に、互いに異なる共通電圧が印加する液晶表示装置を提供する。
本願第５発明は、第４発明において、前記電圧印加手段は、前記データ電圧が前記共通電圧よりも大きい場合には、前記共通電極のデータ駆動手段と反対側に、データ駆動手段側に比して低い電圧を印加し、前記データ電圧が前記共通電圧よりも小さい場合には、前記共通電極のデータ駆動手段と反対側に、データ駆動手段側に比して高い電圧を印加する液晶表示装置を提供する。
【００１８】
本願第６発明は、第１発明において、前記共通電圧はおおむね矩形状である液晶表示装置を提供する。
本願第７発明は、複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されており、第１乃至第４角から構成される矩形の第１基板と、前記画素電極に対向する共通電極が形成されている第２基板と、前記第１基板の第１辺および第２辺に沿ってそれぞれ形成されており、前記ゲート線及び前記データ線にそれぞれ連結されているゲートパッド及びデータパッドと、前記第１基板と前記第２基板とを付着するためのものであり、前記第１基板の第３辺に沿って設けられる液晶物質を注入するための液晶注入口を有する第１封印材と、前記液晶注入口に形成されており、前記液晶物質を注入した後に前記液晶物質を封印する第２封印材と、前記第１基板上の前記第２基板の前記共通電極の４つの角に対応する位置に形成されており、共通電圧が印加される第１、第２、第３及び第４共通電極接触点と、前記第１、第２、第３共通電極接触点にそれぞれ連結されており、互いに異なる共通電圧が印加されるダミーパッドと、前記第３、第４共通電極接触点を連結するために前記第２基板の辺に沿って形成されている共通連結線とを含む液晶表示装置を提供する。
【００１９】
本願第８発明は、第７発明において、前記共通連結線は前記第２封印材を露出させるように形成されている液晶表示装置を提供する。
本願第９発明は、第８発明において、前記第１角と前記第３角とは互いに対向し、前記第３角に形成されている前記共通電極接触点には第１共通電圧が印加され、前記第１角に形成されている共通電極接触点には第２共通電圧が印加される液晶表示装置を提供する。
本願第１０発明は、第９発明において、前記第１共通電圧は前記第２共通電圧に比して大きく調整されている液晶表示装置を提供する。
【００２０】
本願第１１発明は、第７発明において、前記第１基板の第３角に形成されている第１封印材は前記共通連結線に沿って形成されている液晶表示装置を提供する。
本願第１２発明は、第１１発明において、前記共通連結線のうちの前記液晶注入口に対応する部分は他の部分よりも狭い幅に形成されている液晶表示装置を提供する。
【００２１】
本願第１３発明は、複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されている第１基板と、前記第１基板に形成されており、前記ゲート線に連結されて前記薄膜トランジスタをオン／オフにするためのゲート電圧が印加されるゲートパッド部と、前記第１基板に形成されており、前記データ線に連結されて画像信号を表すデータ電圧が印加されるデータパッド部と、前記画像信号を表示する領域であり、前記第１基板に形成されている前記データ線と前記ゲート線との交差部分で定義される行列形態の単位画素の集合からなる表示領域と、前記画素電極に対向している共通電極が形成されている第２基板と、前記第１基板の前記表示領域の４つの角に隣接して形成されており、前記共通電極と電気的に接触している４つの接触点と、前記４つの接触点にそれぞれ異なる電圧を印加する共通電圧発生手段と、前記４つの接触点と前記共通電圧発生手段をそれぞれ連結する４つの連結線とを含む液晶表示装置を提供する。
【００２２】
本願第１４発明は、第１３発明において、前記４つの連結線のうちの前記ゲートパッド部と前記データパッド部との両方から最も遠くに位置した接触点と、前記共通電圧発生手段とを連結する連結線には、演算増幅器がさらに含まれている液晶表示装置を提供する。
本願第１５発明は、第１３発明または第１４発明において、前記共通電圧発生手段が前記４つの接触点に印加する電圧は、前記データパッド部と前記ゲートパッド部との両方から最も近い接触点で最低であり、前記データパッド部には遠くて前記ゲートパッド部には近い接触点で２番目に低く、前記データパッド部には近くて前記ゲートパッド部には遠い接触点で３番目に低く、前記データパッド部と前記ゲートパッド部との両方から最も遠い接触点で最高値を有するように調整されている液晶表示装置を提供する。
【００２３】
本願第１６発明は、第１発明または第３発明において、前記電圧印加手段は、外部電源と、前記外部電源に連結された第１抵抗と、前記第１抵抗と連結された共通電極の内部抵抗と、前記内部抵抗と連結された第２抵抗とを含んでいる液晶表示装置を提供する。
【００２４】
【発明の実施の形態】
以下、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施し得る程度に本発明の実施例を詳細に説明する。
図６は本発明を概略的に示すための図面である。
図６に示されているように、本発明の第１実施例ではデータ線の両端Ｅ、Ｆに対応する共通電極の位置に異なる共通電圧Ｖｃｏｍ１、Ｖｃｏｍ２を印加し、ゲート線の両端Ｇ、Ｈに対応する共通電極の位置に異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。
【００２５】
即ち、データ線の信号遅延による画質の不均一性を減少させるために液晶パネル１００のＥ点とＦ点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ１、Ｖｃｏｍ２を印加し、ゲート線の信号遅延によるフリッカを減少させるためにパネルのＧ点とＨ点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。図７は図６のＥ地点に印加されるデータ電圧Ｖｄ（Ｅ）及び共通電圧Ｖｃｏｍ１の波形とＦ地点に位置するデータ電圧Ｖｄ（Ｆ）及び共通電圧Ｖｃｏｍ２の波形を示す図面である。
【００２６】
図７に示されているように、データ電圧の歪曲が発生するパネルのＦ地点では、歪曲したデータ電圧分ΔＶを補償するためにΔＶ′分だけが補償された共通電圧Ｖｃｏｍ２を印加してＥ地点とＦ地点の画素データ電圧充電量を同一にする。即ち、共通電圧Ｖｃｏｍ２を調節して図７のΔＶ′即ちＶｃｏｍ１とＶｃｏｍ２との差がΔＶと同一になるようにすることにより、画素電極に充電される電荷量を同一にすることができる。
【００２７】
この時、共通電圧Ｖｃｏｍ１よりも大きいデータ電圧Ｖｄ（Ｅ）（‘陽'の電圧）が印加される場合、共通電圧Ｖｃｏｍ２は前記共通電圧Ｖｃｏｍ１よりもΔＶ′分だけ低い電圧が印加され、これと反対に、共通電圧Ｖｃｏｍ１よりも小さいデータ電圧Ｖｄ（Ｅ）（‘陰'の電圧）が印加される場合、共通電圧Ｖｃｏｍ２は前記共通電圧Ｖｃｏｍ１よりもΔＶ′分だけ高い電圧が印加される。
【００２８】
このように画質の均一性を具現するためのデータ電圧補償方法はパネルの上側と下側からデータ電圧を印加する大型液晶表示装置パネルにも適用することができるが、この場合にはパネルの中央付近でデータ電圧の歪曲が最も著しいので補償用共通電圧をパネルの中央から供給するのが好ましい。一方、本発明の第１実施例では、ゲート線の信号遅延によるフリッカを減少させるためにパネルのＧ点とＨ点にそれぞれ互いに異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４を印加する。
【００２９】
即ち、本発明の実施例では、ゲート線による信号電圧によって、Ｈ点におけるキックバック電圧がＧ点におけるキックバック電圧よりも小さいことにより発生するフリッカ現象を防止するために、パネルのＨ地点に印加された共通電圧Ｖｃｏｍ４をＧ地点に印加された共通電圧Ｖｃｏｍ３よりも大きくした。こうすると、それぞれの共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４が陽、陰交代に印加される画素電圧の中心点に位置するようにできるのでゲート線の信号遅延によるフリッカ現象を防止することができる。
【００３０】
図８は本発明の第１実施例による液晶表示装置の構造を概略的に示す図面である。図８に示されているように、第１実施例による液晶表示装置は、第１基板１１０と、第１基板と対向する第２基板１２０とから構成されている。ここで、通常は第１基板１１０には薄膜トランジスタ及び画素電極が形成されており、薄膜トランジスタ基板とも称される。又、第２基板１２０にはカラーフィルタ及び共通電極が形成されており、対向基板とも称される。
【００３１】
両基板１１０、１２０の中央には画像信号を表示する多数の画素からなる表示領域１３０がある。露出した第１基板１１０の上部は多数のデータ線（示されていない）と連結されており、外部からデータ電圧を伝達するためのデータパッド１４０が群集して形成されている。又、露出した第１基板の左側は多数のゲート線（示されていない）と連結されており、外部からゲート電圧を伝達するためのゲートパッド１５０が群集して形成されている。表示領域１３０とパッド１４０、１５０との間にはゲート線及びデータ線とそれぞれのパッド１４０、１５０を連結する連結部１４１、１５１がそれぞれ形成されている。
【００３２】
表示領域１３０の外の角には４つの共通電極接触点１６１、１６２、１６３、１６４が分布しており、前記接触点１６１、１６２、１６３、１６４は前記パッド１４０、１５０のよこに余分に形成されているダミーパッド１７１、１７２、１７３を通して外部から共通電圧が印加される。又、両基板１１０、１２０の右側に形成されている２つの接触点１６３、１６４は共通連結線１８０によって連結されるが、この共通連結線１８０は２つの接触点１６３、１６４の間の抵抗によって発生する電圧降下を最少化するために低抵抗金属膜の配線を多数形成する。
【００３３】
ここで、共通電極接触点１６１、１６２、１６３、１６４にはそれぞれ互いに異なる共通電圧Ｖｃｏｍ３、Ｖｃｏｍ４が印加されてゲート線の信号遅延によるフリッカ現象を防止する。しかし、図８に示した本発明の第１実施例では、両基板１１０、１２０の間に液晶物質を注入して封印材で両基板の間を封止する場合に次のような問題点が発生し得る。
【００３４】
一般に、液晶表示装置パネルを製造する最終工程では、両基板の間に液晶物質を注入した後に封印材（示されていない）で液晶注入口（示されていない）を封止する時に紫外線を照射して封印材を硬化させる。この場合、図８に示した本発明の実施例では、不透明金属膜で形成された共通電極線１８０が液晶注入口に対応する部分に形成されるため、封印材を硬化させるために照射される紫外線を遮断して封印材が硬化するのを遅らせる。これによって完全に硬化しなかった封印材が表示領域１３０にまで浸透する問題点が発生し得る。
【００３５】
図９は本発明の第１実施例による液晶表示装置の構造を改良した第２実施例を示す図面である。図９において図８に説明した内容と同一な部分は同一の図面符号をつけ、これに対する重複説明は省略する。図９において、表示領域１３０の角の周縁には第１封印材１９０が形成されており、第１封印材のうちの表示領域１３０の右辺に隣接した一部には開口部であり液晶物質を注入するための液晶注入口１９６が形成されており、液晶注入口１９６には液晶物質を注入した後に封印する第２封印材１９５が形成されている。
【００３６】
共通連結線１８５は図８に示した第１実施例における共通連結線１８０とは異なって形成されている。即ち、第２封印材１９５に対応する部分には不透明な金属膜が形成されていなく、液晶注入口１９６に対応する部分のうちの第２封印材が位置していない部分には１つの配線１８１が形成されている。この時、共通連結線１８１を１つの線で形成する場合には第２封印材１９５に対応する部分は第２封印材１９５を硬化させるために照射する紫外線を遮断しないように他の部分よりも狭い幅に形成するのが好ましい。
【００３７】
又、第１封印材１９０を共通連結線１８５と重畳するように形成するのが好ましい。これは、両基板１１０、１２０の間隔を調節することにおいて、第１封印材１９０が形成される第１基板１１０の周縁に形成されているパターンの高さと密度を均一にすることが好ましいからである。即ち、基板１１０、１２０の上部及び左側の縁から第１封印材１９０が通る部分にはゲートパッド連結部１５１及びデータパッド連結部１５２が形成されているので、液晶パネルの右側及び下部の縁にもこれと同じくらいの高さと密度を有するようにするために第１封印材１９０は共通連結線１８５を通るように形成するのが好ましい。
【００３８】
一方、図８及び図９に示した本発明の実施例はゲート線の両端の共通電圧を異にして印加することによってゲート線の信号遅延によるフリッカは防止し得るが、データ線の信号遅延による画質の不均一性は防止し得なかった。次に、ゲート線の信号遅延及びデータ線の信号遅延によるフリッカ現象及び画質の不均一性を防止するための本発明の第３実施例による液晶表示装置の構造を図１０に基づいて説明する。
【００３９】
図１０において、基板２１０の上側にはデータ電圧を印加するためのデータ駆動部２８０が印刷回路基板（printed circuit board：以下‘ＰＣＢ'と称する）２７２に連結されており、基板２１０の左側にはゲート電圧を印加するためのゲート駆動部２９０がＰＣＢ基板２７１に連結されている。このゲート駆動部２９０とデータ駆動部２８０はそれぞれゲートパッド（示されていない）及びデータパッド（示されていない）を通してゲート線とデータ線に連結される。
【００４０】
前記基板２１０の中央には画像信号を表示する多数の画素電極が形成される表示領域２２０があり、基板２１０の４つの角には第１乃至第４接触点２３１、２３２、２３３、２３４が形成されている。これら４つの接触点２３１、２３２、２３３、２３４はそれぞれ第１乃至第４導線２６１、２６２、２６３、２６４を通して共通電圧発生器２５０に連結されている。この共通電圧発生器２５０は各導線２６１、２６２、２６３、２６４にそれぞれ異なる電圧を印加し得るようになっている。各導線２６１、２６２、２６３、２６４はＰＣＢ基板２７１、２７２を経て駆動部２８０、２９０にダミーで形成されているダミーピン（示されていない）を通して各接触点に連結されている。
【００４１】
ここで、右側下部に位置する接触点２３４に連結されている導線２６４は基板２１０上ではデータ線の断線又は短絡時にこれを修理するための修理線（repairline）を利用して形成する。又、この導線２６４には演算増幅器２４０を連結して、導線の長さが長いために生ずる不足した駆動能力を補償して右側下部に形成されている接触点２３４に一定の電圧が印加されるようにする。
【００４２】
このような基板２１０に上部基板（示されていない）を結合すると、接触点２３１、２３２、２３３、２３４が上部基板に形成されている共通電極（示されていない）の４つの角に接触し、共通電圧発生器２５０が印加する互いに異なる共通電圧を共通電極に伝達する。この時、図７に基づいて前述したように、データ線の信号遅延による画像の不均一現象を防止するためには、データ電圧が共通電圧よりも大きい場合と小さい場合にそれぞれデータ線の両端に異なる大きさの電圧を印加するのが最も効果的であるが、この場合には共通電圧発生器から印加する共通電圧の大きさを毎度変えなければならないという不便さがある。
【００４３】
従って、本発明の第３実施例による液晶表示装置では、データ駆動部２８０に近いところに位置する接触点よりも遠いところの接触点により大きな共通電圧を印加する。具体的には、共通電圧発生器２５０から印加される電圧を第１接触点２３１、第２接触点２３２、第３接触点２３３、第４接触点２３４の順に次第に高くなるように調整する。
【００４４】
この場合、ＩＴＯ（indium tin oxide）で形成される共通電極は内部抵抗を有するので、一体に形成されている共通電極の各地点に互いに異なる電圧が印加されると、電圧が高い地点から低い地点に向ってオーム（ohm）の法則によって電流が流れると共に電圧降下が発生し、結局、共通電圧は高い地点から低い地点にかけて一定の傾きを有して変化するようになる。
【００４５】
ここで、第１乃至第４接触点の電位差は、共通電極と画素電極との間の電圧差を画面全体にわたって一定にし、共通電圧を基準にして上下に反転する画素電圧が上下対称を成すように調整する。次に本発明の実施例による液晶表示装置用駆動回路を説明する。図１１は本発明の第１実施例による液晶表示装置用駆動回路を示す図面である。
【００４６】
図１１に示されているように、制御部３２０は液晶に印加する画像信号Ｖｓを信号源（示されていない）から受け、入力された画像信号を処理してデータ信号をつくってデータ駆動部３３０に送り、駆動回路に必要な各種タイミング信号をつくる。データ駆動部３３０は制御部３２０から入力されたデータ信号によって液晶パネル３５０の各画素に印加するデータ電圧（階調電圧）を印加し、ゲート駆動部３４０は画素にデータ電圧が印加され得るように各画素のＴＦＴ３７０をオンにする走査信号であるゲート電圧を出力する。
【００４７】
前記液晶パネル３５０には、データ駆動部３３０からデータ電圧を伝達するデータ線３６０とゲート駆動部３４０からゲート電圧を伝達するゲート線３７０とが互いに交差して形成され、各画素のＴＦＴのソース電極とゲート電極に連結される。説明の便宜上、図１１には液晶パネル３５０に１つの画素に対する等価回路のみを示し、ここで画素電極に充電される電圧はＶｐ、蓄積容量電極に充電される電圧はＶｓｔと表示した。共通電圧可変発生器３８０はゲート線上のゲート電圧を測定してゲート線に起因したゲート電圧の遅延レベルを検出し、検出された値に応じて共通電圧を設定してパネル３５０の共通電極（示されていない）に印加する。
【００４８】
このような共通電圧可変発生器３８０は信号遅延検出部３９０、遅延比較部３９２及び共通電圧発生部３９４から構成される。信号遅延検出部３９０はゲート線の前段と後段における各ゲート電圧Ｖｇ１とＶｇ２を測定する。前述したように、ゲート電圧Ｖｇ１、Ｖｇ２はゲート線に起因する信号遅延によって特定の時点で電圧差を有するようになり、信号遅延検出部３９０はこの電圧差を検出して検出された値であるゲート信号遅延値Ｖｇｄを遅延比較部３９２に送る。
【００４９】
前記遅延比較部３９２は入力された信号遅延値Ｖｇｄをデジタル化するためのものである。図１２に遅延比較部３９２の詳細回路図を示す。図１２に示されているように、遅延比較部３９２は直列に連結された多数の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と比較器３９１ａ、３９１ｂ、３９１ｃとから構成される。電源電圧Ｖｄｄは抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４によって電圧降下されて抵抗値に比例する基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ３になり、これら基準電圧はそれぞれの比較器３９１ａ、３９１ｂ、３９１ｃの基準値になる。各比較器３９１ａ、３９１ｂ、３９１ｃは前記基準電圧Ｖｒ１、Ｖｒ２、Ｖｒ３と遅延値Ｖｇｄとを比較して上位又は下位レベルのロジック信号を出力端Ｖｏ１、Ｖｏ２、Ｖｏ３に出力する。この時、遅延値が最大である場合は出力Ｖｏ１、Ｖｏ２、Ｖｏ３はすべて上位レベルを有し、遅延値が最小である場合はすべて下位レベルを有するようになる。この出力Ｖｏ１、Ｖｏ２、Ｖｏ３は共通電圧発生部３９４に印加される。
【００５０】
図１３は共通電圧発生部３９４の詳細回路図を示す図面である。共通電圧発生部３９４はスイッチＳＷ１、ＳＷ２、ＳＷ３と抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８とから構成され、各スイッチのオン又はオフ状態に応じてＶｄｄの分圧であるＶｃｏｍ′が定められる。これらスイッチは遅延比較部３９２の出力レベルに応じてオン、オフとなってＶｃｏｍ′が定められる。
【００５１】
図１１の液晶パネル３５０においてゲート信号遅延が発生するゲート線の後段部に対応する共通電極板の一地点に共通電圧Ｖｃｏｍ′を印加する。このようにゲート信号遅延に応じて共通電圧Ｖｃｏｍ及びＶｃｏｍ′を共通電極板の適切な位置に印加することによりキックバック電圧を補償した共通電圧を画素に印加することができる。
【００５２】
本発明の第１実施例による液晶表示装置駆動回路ではゲート線の信号遅延による電圧差を測定し、これを利用して共通電圧を可変させることについて説明したが、このような技術がデータ線にも適用され得るのは勿論であり、その詳細な内容はこの分野の専門家であれば前記説明から容易に構成することができるため、その説明は省略する。
【００５３】
図１４は本発明の第２実施例による液晶表示装置駆動回路を示す図面である。図１４に示した本発明の第２実施例は図１１の共通電圧可変発生器３８０の代わりに共通電圧生成部４２０に置き換えたものであり、図１４では共通電圧生成部を主に示した。図１４において、共通電極基板４００のＩ、Ｊ部分にはそれぞれ互いに異なる共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６が共通電圧生成部４２０を通して印加される。この時、本発明の第２実施例によると、共通電圧生成部４２０はＩＴＯ膜に生ずる内部抵抗Ｒｉｎを利用してゲート線の両端に互いに異なる共通電圧を印加する。
【００５４】
このための共通電圧生成部４２０は、図１４に示されているように、一端に電源電圧ＡＶＤＤが連結されて他端に端子Ａが連結される抵抗Ｒ３０と、一端に端子Ｂが連結されて他端に接地点が連結される抵抗Ｒ４０とから構成される。ここで、端子Ａと端子ＢはそれぞれＩ地点とＪ地点に連結されている。こうすると、端子Ａと端子Ｂとの間にパネルの内部抵抗Ｒｉｎが連結されて、結局、電源電圧ＡＶＤＤに抵抗Ｒ３０、Ｒｉｎ、Ｒ４０が直列に連結される。
【００５５】
従って、端子Ａと端子Ｂにはそれぞれ電源電圧を抵抗で分配した電圧が生ずるようになり、これら電圧はそれぞれ共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６としてＩ、Ｊ地点に印加される。この時、印加される共通電圧Ｖｃｏｍ５、Ｖｃｏｍ６は下記の式（２）のとおりである。
Ｖｃｏｍ５＝｛（Ｒｉｎ+Ｒ４０）／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ (2)
Ｖｃｏｍ６＝｛Ｒ４０／（Ｒ３０+Ｒｉｎ+Ｒ４０）｝×ＡＶＤＤ
このようにパネルの内部抵抗を利用して共通電圧を発生させることは、パネルの抵抗を利用せずに電圧を分配して共通電圧を発生させることよりも消費電力を小さくでき、パネルの抵抗の変更による変化量を減少させることができるという長所がある。
【００５６】
以上に本発明の実施例について説明したが、本発明は前記実施例に限定されるものではなく、この外の多様な変形又は変更ができるのは勿論である。
【００５７】
【発明の効果】
以上の説明のように、本発明によると、ゲート線が両端に互いに異なる共通電圧を印加することにより、ゲート電圧の信号遅延によって生ずるフリッカ現象を防止することができ、データ線の両端に互いに異なる共通電圧を印加することにより、データ電圧の信号遅延によって生ずる画質の不均一性を克服することができる。
【図面の簡単な説明】
【図１】一般的な薄膜トランジスタ液晶表示装置の単位画素に対する等価回路を示す図面である。
【図２】キックバック電圧による電圧歪曲を示す図面である。
【図３】液晶表示装置のパネル上における抵抗と寄生抵抗を有するデータ線とゲート線を概略的に示す図面である。
【図４】ゲート線の信号遅延によって遅延するゲート電圧の測定値を示す図である。
【図５】データ信号の遅延による画素電圧の充電量の差を示す図面である。
【図６】本発明を概略的に示す図面である。
【図７】図６のＥ地点とＦ地点におけるデータ電圧と共通電圧の波形を示す図面である。
【図８】本発明の第１実施例による液晶表示装置の構造を概略的に示す図面である。
【図９】本発明の第２実施例による液晶表示装置の構造を概略的に示す図面である。
【図１０】本発明の第３実施例による液晶表示装置の構造を概略的に示す図面である。
【図１１】本発明の第１実施例による液晶表示装置用駆動回路を示す図面である。
【図１２】図１１の比較遅延部を詳細に示す図面である。
【図１３】図１１の共通電圧発生部を詳細に示す図面である。
【図１４】本発明の第２実施例による液晶表示装置用駆動回路を示す図面である。
【符号の説明】
１１０ 第１基板
１２０ 第２基板
１３０ 表示領域
１４０ データパッド
１５０ ゲートパッド
１５１ ゲートパッド連結部
１５２ データパッド連結部
１６１，１６２，１６３，１６４ 共通電極接触点
１６１，１６２，１６４，１７１、１７２、１７３ ダミーパッド
１８０ 共通連結線
１８１ 配線
１８５ 共通連結線
１９０ 第１封印材
１９５ 第２封印材
１９６ 液晶注入口
２１０ 基板
２２０ 表示領域
２３１ 第１接触点
２３２ 第２接触点
２３３ 第３接触点
２３４ 第４接触点
２４０ 演算増幅器
２５０ 共通電圧発生器
２６１ 第１導線
２６２ 第２導線
２６３ 第３導線
２６４ 第４導線
２７１、２７２ 印刷回路基板
２８０ データ駆動部
２９０ ゲート駆動部
Claims (16)
- 複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されている第１基板と、
前記画素電極に対向している共通電極が形成されている第２基板と、
前記薄膜トランジスタをオン／オフにするためのゲート電圧を前記ゲート線に印加するゲート駆動手段と、
画像信号を表すデータ電圧を前記データ線に印加するデータ駆動手段と、
前記共通電極の４つの角部分に互いに異なる共通電圧を前記第１基板を通して印加する電圧印加手段と、
を含む液晶表示装置。 - 前記電圧印加手段は、前記ゲート線の両端部分に対応する共通電極の位置に、互いに異なる共通電圧が印加する、請求項１に記載の液晶表示装置。
- 前記電圧印加手段は、前記共通電極のゲート駆動手段側に、ゲート駆動手段と反対側に比して低い電圧を印加する、請求項２に記載の液晶表示装置。
- 前記電圧印加手段は、前記データ線の両端部分に対応する共通電極の位置に、互いに異なる共通電圧が印加する、請求項１に記載の液晶表示装置。
- 前記電圧印加手段は、
前記データ電圧が前記共通電圧よりも大きい場合には、前記共通電極のデータ駆動手段と反対側に、データ駆動手段側に比して低い電圧を印加し、
前記データ電圧が前記共通電圧よりも小さい場合には、前記共通電極のデータ駆動手段と反対側に、データ駆動手段側に比して高い電圧を印加する、
請求項４に記載の液晶表示装置。 - 前記共通電圧はおおむね矩形状である、請求項１に記載の液晶表示装置。
- 複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されており、第１乃至第４角から構成される矩形の第１基板と、
前記画素電極に対向する共通電極が形成されている第２基板と、
前記第１基板の第１辺および第２辺に沿ってそれぞれ形成されており、前記ゲート線及び前記データ線にそれぞれ連結されているゲートパッド及びデータパッドと、
前記第１基板と前記第２基板とを付着するためのものであり、前記第１基板の第３辺に沿って設けられる液晶物質を注入するための液晶注入口を有する第１封印材と、
前記液晶注入口に形成されており、前記液晶物質を注入した後に前記液晶物質を封印する第２封印材と、
前記第１基板上の前記第２基板の前記共通電極の４つの角に対応する位置に形成されており、共通電圧が印加される第１、第２、第３及び第４共通電極接触点と、
前記第１、第２、第３共通電極接触点にそれぞれ連結されており、互いに異なる共通電圧が印加されるダミーパッドと、
前記第３、第４共通電極接触点を連結するために前記第２基板の第３辺に沿って形成されている共通連結線と、
を含む液晶表示装置。 - 前記共通連結線は前記第２封印材を露出させるように形成されている、請求項７に記載の液晶表示装置。
- 前記第１角と前記第３角とは互いに対向し、前記第３角に形成されている前記共通電極接触点には第１共通電圧が印加され、前記第１角に形成されている共通電極接触点には第２共通電圧が印加される、請求項８に記載の液晶表示装置。
- 前記第１共通電圧は前記第２共通電圧に比して大きく調整されている、請求項９に記載の液晶表示装置。
- 前記第１基板の第３角に形成されている第１封印材は前記共通連結線に沿って形成されている、請求項７に記載の液晶表示装置。
- 前記共通連結線のうちの前記液晶注入口に対応する部分は他の部分よりも狭い幅に形成されている、請求項１１に記載の液晶表示装置。
- 複数のゲート線、前記複数のゲート線と絶縁されて交差する複数のデータ線、前記ゲート線に連結されるゲート電極と前記データ線に連結されるソース電極とを有する複数の薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極に連結される画素電極が形成されている第１基板と、
前記第１基板に形成されており、前記ゲート線に連結されて前記薄膜トランジスタをオン／オフにするためのゲート電圧が印加されるゲートパッド部と、
前記第１基板に形成されており、前記データ線に連結されて画像信号を表すデータ電圧が印加されるデータパッド部と、
前記画像信号を表示する領域であり、前記第１基板に形成されている前記データ線と前記ゲート線との交差部分で定義される行列形態の単位画素の集合からなる表示領域と、
前記画素電極に対向している共通電極が形成されている第２基板と、
前記第１基板の前記表示領域の４つの角に隣接して形成されており、前記共通電極と電気的に接触している４つの接触点と、
前記４つの接触点にそれぞれ異なる電圧を印加する共通電圧発生手段と、
前記４つの接触点と前記共通電圧発生手段をそれぞれ連結する４つの連結線と、
を含む液晶表示装置。 - 前記４つの連結線のうちの前記ゲートパッド部と前記データパッド部との両方から最も遠くに位置した接触点と、前記共通電圧発生手段とを連結する連結線には、演算増幅器がさらに含まれている、請求項１３に記載の液晶表示装置。
- 前記共通電圧発生手段が前記４つの接触点に印加する電圧は、前記データパッド部と前記ゲートパッド部との両方から最も近い接触点で最低であり、前記データパッド部には遠くて前記ゲートパッド部には近い接触点で２番目に低く、前記データパッド部には近くて前記ゲートパッド部には遠い接触点で３番目に低く、前記データパッド部と前記ゲートパッド部との両方から最も遠い接触点で最高値を有するように調整されている、請求項１３又は請求項１４に記載の液晶表示装置。
- 前記電圧印加手段は、外部電源と、前記外部電源に連結された第１抵抗と、前記第１抵抗と連結された共通電極の内部抵抗と、前記内部抵抗と連結された第２抵抗とを含んでいる、請求項１または３に記載の液晶表示装置。
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034423A KR19990011354A (ko) | 1997-07-23 | 1997-07-23 | 공통 전극 전압의 보상 기능을 갖는 액정 표시 장치용 구동 회로 |
| KR1019970080208A KR19990059990A (ko) | 1997-12-31 | 1997-12-31 | 액정 표시 장치 |
| KR1019970080207A KR19990059989A (ko) | 1997-12-31 | 1997-12-31 | 액정 표시 장치 |
| KR1019980014678A KR19990081016A (ko) | 1998-04-24 | 1998-04-24 | 액정 표시 장치 |
| KR1998P14678 | 1998-07-15 | ||
| KR1997P34423 | 1998-07-15 | ||
| KR1997P80207 | 1998-07-15 | ||
| KR1998P28547 | 1998-07-15 | ||
| KR1997P80208 | 1998-07-15 | ||
| KR1019980028547A KR100271092B1 (ko) | 1997-07-23 | 1998-07-15 | 서로 다른 공통 전압을 가지는 액정 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11133379A JPH11133379A (ja) | 1999-05-21 |
| JP3656940B2 true JP3656940B2 (ja) | 2005-06-08 |
Family
ID=27532238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20783898A Expired - Fee Related JP3656940B2 (ja) | 1997-07-23 | 1998-07-23 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6229510B1 (ja) |
| JP (1) | JP3656940B2 (ja) |
| KR (1) | KR100271092B1 (ja) |
| TW (1) | TW505814B (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670936B1 (en) * | 1998-01-09 | 2003-12-30 | Hitachi, Ltd. | Liquid crystal display |
| JP2000081606A (ja) * | 1998-06-29 | 2000-03-21 | Sanyo Electric Co Ltd | 液晶表示素子の駆動方法 |
| KR100590746B1 (ko) * | 1998-11-06 | 2006-10-04 | 삼성전자주식회사 | 서로다른공통전압을가지는액정표시장치 |
| JP3573984B2 (ja) * | 1998-12-15 | 2004-10-06 | 三洋電機株式会社 | 液晶駆動集積回路 |
| JP3264270B2 (ja) * | 1999-07-26 | 2002-03-11 | 日本電気株式会社 | 液晶表示装置 |
| US6721029B2 (en) * | 1999-08-23 | 2004-04-13 | Agilent Technologies, Inc. | Electro-optical material-based display device |
| US6693684B2 (en) * | 1999-09-15 | 2004-02-17 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
| KR100326880B1 (ko) * | 1999-09-21 | 2002-03-13 | 구본준, 론 위라하디락사 | 액정표시소자 |
| KR100666119B1 (ko) * | 1999-11-18 | 2007-01-09 | 삼성전자주식회사 | 액정표시장치 |
| KR100709701B1 (ko) * | 1999-12-01 | 2007-04-19 | 삼성전자주식회사 | 서로 다른 공통 전압을 가지는 액정 표시 장치 |
| US20030184703A1 (en) * | 2000-01-21 | 2003-10-02 | Greene Raymond G. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
| US7088322B2 (en) * | 2000-05-12 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20020071995A (ko) * | 2001-03-08 | 2002-09-14 | 삼성전자 주식회사 | 킥백 전압을 보상하는 액정 표시 장치 |
| JP3845551B2 (ja) | 2001-04-19 | 2006-11-15 | セイコーエプソン株式会社 | 電極駆動装置及び電子機器 |
| KR100729769B1 (ko) * | 2001-06-18 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치 |
| JP4550334B2 (ja) * | 2001-09-27 | 2010-09-22 | 株式会社日立製作所 | 液晶表示装置および液晶表示装置の製造方法 |
| TWI267050B (en) * | 2001-11-26 | 2006-11-21 | Samsung Electronics Co Ltd | Liquid crystal display and driving method thereof |
| JP2003162262A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Display Technologies Corp | 液晶パネル駆動回路及び液晶表示装置 |
| KR100831301B1 (ko) * | 2001-12-22 | 2008-05-22 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
| KR20030058117A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 보호 회로 |
| KR100498542B1 (ko) * | 2002-09-06 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 신호구동회로 및 구동방법 |
| JP3980462B2 (ja) * | 2002-10-30 | 2007-09-26 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| GB0229692D0 (en) * | 2002-12-19 | 2003-01-29 | Koninkl Philips Electronics Nv | Active matrix display device |
| KR100917008B1 (ko) * | 2003-06-10 | 2009-09-10 | 삼성전자주식회사 | 액정표시장치 |
| GB0316481D0 (en) * | 2003-07-15 | 2003-08-20 | Koninkl Philips Electronics Nv | Active matrix display |
| US7050027B1 (en) | 2004-01-16 | 2006-05-23 | Maxim Integrated Products, Inc. | Single wire interface for LCD calibrator |
| JP2005234241A (ja) * | 2004-02-19 | 2005-09-02 | Sharp Corp | 液晶表示装置 |
| KR101127847B1 (ko) * | 2005-06-28 | 2012-03-21 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
| KR101168886B1 (ko) * | 2005-12-12 | 2012-07-30 | 엘지디스플레이 주식회사 | 공통신호의 지연을 방지할 수 있는 액정표시장치 |
| TW200725536A (en) * | 2005-12-23 | 2007-07-01 | Innolux Display Corp | Liquid crystal display device and method for compensating feed through voltage |
| JP4975322B2 (ja) * | 2005-12-28 | 2012-07-11 | ティーピーオー、ホンコン、ホールディング、リミテッド | アクティブマトリクス型液晶表示装置およびその制御方法 |
| KR101225317B1 (ko) * | 2005-12-28 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시소자의 구동 장치 및 방법 |
| KR101177593B1 (ko) * | 2005-12-29 | 2012-08-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US20070195251A1 (en) * | 2006-02-22 | 2007-08-23 | Toppoly Optoelectronics Corp. | Systems for displaying images involving alignment liquid crystal displays |
| JP5026738B2 (ja) * | 2006-05-31 | 2012-09-19 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| JP4400605B2 (ja) | 2006-09-25 | 2010-01-20 | カシオ計算機株式会社 | 表示駆動装置及び表示装置 |
| JP2008261931A (ja) * | 2007-04-10 | 2008-10-30 | Hitachi Displays Ltd | 液晶表示装置 |
| TWI354977B (en) * | 2007-04-18 | 2011-12-21 | Au Optronics Corp | Display panel and opto-electronic apparatus |
| CN101311781B (zh) * | 2007-05-25 | 2012-02-08 | 群康科技(深圳)有限公司 | 液晶显示器及其公共电压驱动方法 |
| CN101398584B (zh) * | 2007-09-27 | 2010-08-11 | 北京京东方光电科技有限公司 | 液晶显示装置驱动方法 |
| CN101408684B (zh) * | 2007-10-12 | 2010-08-25 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| TWI386901B (zh) * | 2008-03-14 | 2013-02-21 | Chimei Innolux Corp | 液晶顯示器及其驅動方法 |
| TWI408653B (zh) * | 2008-11-05 | 2013-09-11 | Himax Display Inc | 液晶顯示裝置之共同電壓之設定方法及其設定系統 |
| CN101847376B (zh) * | 2009-03-25 | 2013-10-30 | 北京京东方光电科技有限公司 | 公共电极驱动电路和液晶显示器 |
| GB0920684D0 (en) | 2009-11-26 | 2010-01-13 | Plastic Logic Ltd | Display systems |
| KR101832338B1 (ko) * | 2011-03-24 | 2018-02-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그 동작 방법 |
| GB201106350D0 (en) * | 2011-04-14 | 2011-06-01 | Plastic Logic Ltd | Display systems |
| TWI440011B (zh) * | 2011-10-05 | 2014-06-01 | Au Optronics Corp | 具適應性脈波削角控制機制之液晶顯示裝置 |
| JP2013235128A (ja) * | 2012-05-09 | 2013-11-21 | Seiko Epson Corp | 電気光学装置の製造方法、及び電気光学装置用基板 |
| KR101994971B1 (ko) | 2012-05-16 | 2019-07-02 | 삼성디스플레이 주식회사 | 표시 장치 |
| FR3005754B1 (fr) * | 2013-05-17 | 2019-04-05 | Thales | Dispositif electrooptique a matrice de pixels de grande dimension |
| KR102222195B1 (ko) * | 2014-12-24 | 2021-03-05 | 엘지디스플레이 주식회사 | 표시장치 및 게이트신호 센싱회로, 데이터 구동부 |
| KR102257762B1 (ko) * | 2015-01-07 | 2021-05-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN104777942B (zh) * | 2015-05-08 | 2018-02-06 | 厦门天马微电子有限公司 | 触控显示面板、驱动方法及触控显示装置 |
| CN108198540B (zh) * | 2018-02-26 | 2019-12-13 | 惠科股份有限公司 | 一种显示装置的驱动方法及系统 |
| CN114660859B (zh) * | 2022-03-16 | 2023-07-04 | Tcl华星光电技术有限公司 | 显示面板与显示装置 |
| CN115236906B (zh) * | 2022-06-30 | 2023-08-22 | 苏州华星光电技术有限公司 | 显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05341732A (ja) | 1992-06-05 | 1993-12-24 | Fujitsu Ltd | アクティブマトリィクス型液晶表示装置 |
| JP3325311B2 (ja) | 1992-11-26 | 2002-09-17 | 京セラ株式会社 | 液晶表示装置の駆動方法 |
| JP3106078B2 (ja) * | 1994-12-28 | 2000-11-06 | シャープ株式会社 | 液晶駆動用電源 |
| US5774099A (en) * | 1995-04-25 | 1998-06-30 | Hitachi, Ltd. | Liquid crystal device with wide viewing angle characteristics |
| KR0172881B1 (ko) * | 1995-07-12 | 1999-03-20 | 구자홍 | 액정표시장치의 구조 및 구동방법 |
| KR100219116B1 (ko) * | 1996-03-30 | 1999-09-01 | 구자홍 | 티에프티 엘시디 디스플레이의 구동방법 |
-
1998
- 1998-07-15 KR KR1019980028547A patent/KR100271092B1/ko not_active IP Right Cessation
- 1998-07-22 US US09/120,949 patent/US6229510B1/en not_active Expired - Lifetime
- 1998-07-23 JP JP20783898A patent/JP3656940B2/ja not_active Expired - Fee Related
- 1998-07-23 TW TW087112043A patent/TW505814B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11133379A (ja) | 1999-05-21 |
| KR100271092B1 (ko) | 2000-11-01 |
| KR19990013875A (ko) | 1999-02-25 |
| US6229510B1 (en) | 2001-05-08 |
| TW505814B (en) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3656940B2 (ja) | 液晶表示装置 | |
| KR101154491B1 (ko) | 공통 전극 구동 회로와 액정 디스플레이 | |
| KR100590746B1 (ko) | 서로다른공통전압을가지는액정표시장치 | |
| KR101209039B1 (ko) | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 | |
| WO2002063383A1 (fr) | Dispositif d'affichage a cristaux liquides | |
| WO2017152462A1 (zh) | 液晶显示面板驱动方法及液晶显示面板驱动系统 | |
| WO2020168600A1 (zh) | 改善背光频率变化引起亮暗带的液晶显示器 | |
| JP4480821B2 (ja) | 液晶表示装置 | |
| US7427739B2 (en) | Electro-optical device and electronic apparatus | |
| US8054265B2 (en) | Liquid crystal display apparatus and driving method thereof | |
| KR100629131B1 (ko) | 액정표시장치의 구동방법 | |
| KR20010053693A (ko) | 서로 다른 공통 전압을 가지는 액정 표시 장치 | |
| JP4326242B2 (ja) | 液晶表示装置 | |
| KR100438966B1 (ko) | 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법 | |
| KR101135947B1 (ko) | 액정표시장치 | |
| KR101036687B1 (ko) | 액정 표시장치 및 그 구동방법 | |
| KR100309924B1 (ko) | 액정표시장치및액정표시장치의구동방법 | |
| KR20020071995A (ko) | 킥백 전압을 보상하는 액정 표시 장치 | |
| KR20020057225A (ko) | 액정표시장치 및 그 구동방법 | |
| KR100992129B1 (ko) | 액정 표시 장치 | |
| KR100951356B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR20030056526A (ko) | 액정 표시 장치의 구동 방법 | |
| KR20070034656A (ko) | 액정 표시 모듈 및 그의 구동방법 | |
| KR20000052130A (ko) | 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치 | |
| KR20010061845A (ko) | 게이트 구동 신호의 딜레이를 조절하여 플리커를감소시키기 위한 액정 표시 장치 및 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20021002 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20021002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20030828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20030930 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041013 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |