KR20000052130A

KR20000052130A - 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치

Info

Publication number: KR20000052130A
Application number: KR1019990003018A
Authority: KR
Inventors: 나일구
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-01-30
Filing date: 1999-01-30
Publication date: 2000-08-16
Also published as: KR100590747B1

Abstract

LCD 패널과 게이트 드라이버와 데이터 드라이버와, 상기 게이트 드라이버에 가까운 곳에 있는 제1 지점의 공통 전극에 제1 공통 전압을 인가하고 상기 게이트 드라이버에 먼 곳에 있는 제2 지점의 공통 전극에 상기 제1 공통 전압 보다 큰 제2 공통 전압을 인가하며, 상기 제1 공통 전압과 상기 제2 공통 전압의 합을 최고 비교 전압과 최저 비교 전압과 비교하여 상기 제1 및 제2 공통 전압의 차를 조절하는 할 수 있도록, 제1 공통 전압과 제2 공통 전압의 합을 출력하는 전압 합산부와, 상기 전압 합산부의 출력과 최고 비교 전압을 비교하여 두 공통 전압의 최대차를 제한하는 최대차 비교부와, 상기 전압 합산부의 출력과 최저 비교 전압을 비교하여 두 공통 전압의 최소차를 제한하는 최소차 비교부와, 상기 최대차 비교부의 출력에 따라 스위칭하는 제1 트랜지스터와, 상기 최소차 비교부의 출력 신호에 따라 상기 제1 트랜지스터의 출력을 제어하는 제2 트랜지스터와, 상기 제1 트랜지스터의 스위칭 동작에 따라 상기 전압 합산부의 출력 전압을 제어하는 적분부를 공통 전압 발생부를 작업자가 일일이 플리커 조정을 하지 않아도 자동적으로 일정한 플리커로 조절될 수 있게 하는 효과를 제공한다.

Description

서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치{LIQUID CRYSTAL DISPLAY FOR FINE TUNING A DIFFERENCE OF COMMON VOLTAGES}

본 발명은 액정 표시 장치(liquid crystal display; 이하 'LCD'라 함)dp 관한 것으로, 보다 상세하게는 서로 다른 공통 전압을 가지는 박막 트랜지스터(Thin Film Transistor; 이하 'TFT'라 함) 액정 표시 장치에 관한 것이다.

TFT-LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.

이러한 TFT-LCD의 기판 위에는 서로 평행한 복수의 게이트선과 이 게이트선에 절연되어 교차하는 복수의 데이터선이 형성되며, 이들 게이트선과 데이터선에 의해 둘러싸인 영역은 하나의 화소를 규정한다. 각 화소의 게이트선과 데이터선이 교차하는 부분에는 TFT가 형성된다.

도1은 일반적인 TFT-LCD에서 단위 화소에 대한 등가회로를 나타낸다.

도1에 도시한 바와 같이, TFT(10)의 게이트 전극(g), 소스 전극(s), 드레인 전극(d)은 각각 게이트선(Gn), 데이터선(Dm), 화소 전극(P)에 연결된다. 화소 전극(P)과 공통 전극(Com)사이에는 액정 물질이 형성되는데 이를 등가적으로 액정용량(Clc)으로 나타내었다. 그리고, 화소 전극과 전단 게이트선(Gn-1)사이에는 축적 용량(Cst)이 형성되며, 게이트 전극과 드레인 전극 사이에는 오정렬(misalignment)등에 기인한 기생 용량(Cgd)이 생긴다. 액정 용량(Ccl)과 축적 용량(Cst)은 TFT-LCD가 구동해야 하는 부하로서 작용한다.

이와 같은 TFT-LCD의 동작을 설명하면 다음과 같다.

먼저, 표시하고자 하는 게이트선(Gn)에 연결된 게이트 전극에 게이트 온 전압을 인가하여 TFT(10)를 도통시킨 후에, 화상 신호를 나타내는 데이터 전압을 소스 전극(s)에 인가하여 이 데이터 전압을 드레인 전극(d)에 인가하도록 한다. 그러면, 상기 데이터 전압은 화소 전극(P)을 통해 각각 액정 용량(Clc)과 축적 용량(Cst)에 인가되고, 화소 전극(Cp)과 공통 전극(Com)의 전위차에 의해 전계가 형성된다. 이 때, 액정 물질에 같은 방향의 전계가 계속해서 인가되면 액정이 열화되기 때문에, LCD 패널에서는 액정의 열화를 방지하기 위해 화상 신호를 공통 전극에 대해 양, 음 반복되도록 구동하며, 이와 같은 구동 방식을 반전 구동 방식이라 한다.

한편, TFT가 온 상태로 된 경우에 액정 용량(Clc) 및 축적 용량(Cst)에 인가된 전압은 TFT가 오프 상태로 된 후에도 계속 지속되어야 하나, 게이트 전극과 드레인 전극 사이에 있는 기생 용량(Cgd) 때문에, 화소 전극에 인가된 전압은 왜곡이 생기게 된다. 이와 같이 왜곡된 전압을 킥백 전압(kick-back)전압이라 하는데, 이 킥백 전압(ΔV)은 다음의 수학식 1로 구해진다.

여기서, ΔVg는 게이트 전압의 변화량을 의미한다.

이 전압 왜곡은 데이터 전압의 극성에 관계없이 항상 화소 전극의 전압을 끌어내리는 방향으로 작용하게 되며, 이를 도2에 도시하였다.

도2에서, Vg, Vd, Vp는 각각 게이트 전압, 데이터 전압, 화소 전극의 전압을 나타내며, Vcom, ΔV는 각각 공통 전극 전압(공통 전압)과 킥백 전압을 나타낸다.

도2에 점선으로 도시한 바와 같이, 이상적인 TFT-LCD에서는 게이트 전압 Vg이 온일 때 데이터 전압(Vd)이 화소 전극에 인가되어 게이트 전압이 오프로 되는 경우에도 상기 데이터 전압을 유지하나, 실제 TFT-LCD에서는 도2의 실선으로 도시한 바와 같이, 게이트 전압이 바뀌는 부분에서는 킥백 전압(ΔV)의 영향으로 화소전압이 킥백 전압만큼 아래쪽으로 내려가게 된다.

한편, 액정에 인가되는 전압의 실효치는 화소 전압(Vd)과 공통 전압(Vcom) 사이의 면적으로 정해지는데, 액정표시장치를 반전구동방식으로 구동하는 경우에는 공통전압을 중심으로 한 화소전압의 면적이 대칭이 되도록 공통 전압 레벨을 조절할 필요가 있으며, 이를 위해 종래에는 화소 전압의 면적이 대칭이 되는 일정한 공통 전압을 공통 전극에 인가하였다.

이는 공통 전압(Vcom)을 중심으로 한 화소 전압(Vp)의 면적이 대칭이 되지 않을 경우에는 각 화소에 충전되는 화소 전압의 양이 프레임마다 차이가 발생하여, 화소 전압이 반전될 때 화면이 깜박이는 플리커(flicker) 현상이 발생하기 때문이다.

그러나, 플리커 현상을 방지하기 위해 종래와 같이 일정한 공통 전압을 공통 전극에 인가하는 경우에도 게이트선과 데이터선의 저항 성분과 기생 용량 성분에 의해 게이트 전압과 데이터 전압의 지연이 생기는 단점이 있다.

이러한 게이트 전압과 데이터 전압의 지연은 화상의 휘도에 영향을 미쳐 화질의 균일성을 떨어뜨린다는 문제점이 있으며, 이러한 점은 액정표시장치 패널이 대형화 될수록 더욱 큰 문제로 되고 있다.

따라서, 이 발명은 게이트 전압의 신호 지연에 의해 생기는 플리커 현상을 방지하고, 데이터 전압의 신호 지연에 의해 생기는 화질의 불균일성을 극복하기 위한 것이다.

도1은 일반적인 박막 트랜지스터 액정표시장치의 단위 화소에 대한 등가회로를 나타내는 도면이다.

도2는 킥백 전압에 의한 전압 왜곡을 나타내는 도면이다.

도3은 본 발명의 실시예에 따른 TFT-LCD를 나타내는 도면이다.

도4는 본 발명의 박막트랜지스터 액정 표시 장치의 패널의 구조를 나타내는 도면이다.

도5는 본 발명의 제1 실시예에 따른 공통 전압 발생부를 나타내는 도면이다.

도6은 본 발명의 제2 실시예에 따른 공통 전압 발생부를 나타내는 도면이다.

도7은 본 발명의 제2실시예에 따른 공통 전압 발생부의 공통 전압 및 두 비교기에서 출력하는 신호의 파형도를 나타낸 도면이다.

상기의 목적을 달성하기 위한 본 발명은,

다수의 게이트선, 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있는 제1 기판과, 상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과, 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 신호를 인가하기 위한 게이트 드라이버와, 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 드라이버와,

상기 게이트 드라이버에 가까운 곳에 있는 제1 지점의 공통 전극에 제1 공통 전압을 인가하고 상기 게이트 드라이버에 먼 곳에 있는 제2 지점의 공통 전극에 상기 제1 공통 전압 보다 큰 제2 공통 전압을 인가하는 공통 전압 발생부를 포함한다.

공통 전압 발생부는 전원 전압과, 상기 전원 전압에 한쪽이 연결되며 상기 제2 지점에 다른 쪽이 연결되는 제1 저항과, 접지점에 한쪽이 연결되고 상기 제1 지점에 다른 쪽이 연결되는 제2 저항을 포함한다. 여기서, 상기 제1 저항 또는 상기 제2 저항은 가변 저항이며, 상기 제1 지점과 상기 제2 지점은 상기 제2 기판의 내부 저항을 통해 전기적으로 연결된다.

또, 상기 공통 전압 발생부는 상기 제2 지점에 한쪽이 연결되며 접지점에 다른 쪽이 연결되는 제1 커패시터와, 상기 제1 지점에 한쪽이 연결되며 접지점에 다른 쪽이 연결되는 제2 커패시터를 더 포함할 수 있다.

한편, 공통 전압 발생부는 상기 제1 공통 전압과 상기 제2 공통 전압의 합을 최고 비교 전압과 최저 비교 전압과 비교하여 상기 제1 및 제2 공통 전압의 차를 조절하는 할 수 있도록, 제1 공통 전압과 제2 공통 전압의 합을 출력하는 전압 합산부와, 상기 전압 합산부의 출력과 최고 비교 전압을 비교하여 두 공통 전압의 최대차를 제한하는 최대차 비교부와, 상기 전압 합산부의 출력과 최저 비교 전압을 비교하여 두 공통 전압의 최소차를 제한하는 최소차 비교부와, 상기 최대차 비교부의 출력에 따라 스위칭하는 제1 트랜지스터와, 상기 최소차 비교부의 출력 신호에 따라 상기 제1 트랜지스터의 출력을 제어하는 제2 트랜지스터와, 상기 제1 트랜지스터의 스위칭 동작에 따라 상기 전압 합산부의 출력 전압을 제어하는 적분부를 포함한다.

이하, 도면을 참조로 하여 이 발명의 서로 다른 공통 전압의 차를 파인 튜닝하는 액정표시장치를 설명한다.

도3은 본 발명의 실시예에 따른 TFT-LCD를 나타내는 도면이다.

도3에 도시된 바와 같이, 본 발명의 실시예에 따른 TFT-LCD는 TFT-LCD 패널(100), 게이트 드라이버(200), 데이터 드라이버(300), 공통 전압 발생부(400)로 이루어진다.

데이터 드라이버(300)는 화상 신호를 나타내는 데이터 전압을 TFT-LCD 패널(100)의 각 데이터선(D)에 인가하고, 게이트 드라이버(200)는 각 데이터선(D)에 인가된 데이터 전압이 화소 전극에 인가될 수 있도록 각 화소의 TFT를 온시키는 게이트 전압을 출력한다.

TFT-LCD 패널(100)에는 데이터 드라이버(300)로부터의 데이터 전압을 전달하는 데이터선(D)과 게이트 드라이버(200)로부터의 게이트 전압을 전달하는 게이트선(G)이 서로 교차되어 형성된다. 각 화소의 TFT의 소스 전극과 게이트 전극은 이 데이터선과 게이트선에 연결된다. 도5에서는 설명의 편의상, TFT-LCD 패널(100)에 한 개의 화소에 대한 등가회로만을 도시하였으며, 여기서 화소 전극에 충전되는 전압은 Vp로 축적 용량 전극에 충전되는 전압은 Vst로 표시하였다.

공통 전압 발생부(400)는 게이트선의 양 끝 지점(A, B)에 서로 다른 공통 전압(Vcom1, Vcom2)을 인가한다. 이때, Vcom2 은 Vcom1 보다 큰 값이 인가된다.

도4는 본 발명의 실시예에 따른 TFT-LCD 패널의 구조를 나타낸 도면이다.

도4에 도시한 바와 같이, 본 발명의 실시예에 따른 TFT-LCD 패널은 제1 기판(110), 제1 기판과 마주보는 제2 기판(120)으로 구성되어 있다. 여기서, 통상적으로 제1 기판(110)은 박막 트랜지스터 및 화소 전극이 형성되어 있으며, 박막 트랜지스터 기판이라고도 불린다. 또한, 제2 기판(120)은 컬러 필터 및 공통 전극이 형성되어 있으며, 대향 기판이라고 불린다.

두 기판(110, 120)의 중앙에는 화상 신호를 표시하는 다수의 화소로 이루어진 표시영역(130)이 있다. 노출된 제1 기판(110)의 상부는 다수의 데이터선(도시하지 않음)과 연결되어 있으며, 외부로부터 데이터 전압을 전달하는 데이터 패드(140)가 군집되어 있다. 또한, 노출된 제1 기판의 좌측은 다수의 게이트선(도시하지 않음)과 연결되어 있으며 외부로부터 게이트 전압을 전달하기 위한 게이트 패드(150)가 군집되어 형성되어 있다. 표시영역(130)과 패드(140, 150)들 사이에는 게이트선 및 데이터선과 각각의 패드(140,150)를 연결하는 연결부(141, 151)가 각각 형성되어 있다.

표시영역(130) 밖의 네 귀퉁이에는 4개의 공통 전극 접촉점(161, 162, 163, 164)이 분포되어 있으며, 접촉점(161, 162, 163, 164)은 패드(140, 150)의 옆에 여분으로 형성되어 있는 더미 패드(171, 172, 173)를 통하여 외부로부터 공통전압을 인가받는다. 또한 두 기판(110, 120)의 우측에 형성되어 있는 두 접촉점(163, 164)은 공통 연결선(180)으로 연결되는 데, 이 공통 연결선(180)은 두 접촉점(163, 164) 사이의 저항으로 인하여 발생하는 전압 강하를 최소화하기 위하여 다수의 저저항 금속막의 배선으로 형성한다.

여기서, 공통 전극 접촉점(161, 162), (163, 164)에는 각각 서로 다른 공통 전압(Vcom1, Vcom2)이 인가되어 게이트선의 신호 지연에 의한 플리커 현상을 방지한다.

도5에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 공통 전압 발생부(400)는 전원 전압(VDD), 가변 저항(VR), 저항(R6)과 커패시터(C1, C2)로 이루어진다.

도5에서, 가변 저항(VR)의 한쪽 끝은 전원 전압(VDD)에 연결되고 다른 쪽 끝(C)은 커패시터(C1)의 한쪽 끝에 연결된다. 커패시터(C1)의 다른 쪽 끝은 접지점에 연결된다. 가변 저항(VR)과 커패시터(C1) 사이의 접점의 전압은 공통 전압 Vcom2으로서 TFT-LCD 패널(100)의 B 부분에 인가된다.

저항(R5)의 한쪽 끝은 접지점에 연결되고, 다른 쪽 끝(D)은 커패시터(C2의 한쪽 끝에 연결된다. 커패시터(C2)의 다른 쪽 끝은 접지점에 연결된다. 저항 (R5)과 커패시터(C2) 사이의 접점의 전압은 공통 전압 Vcom1으로서 TFT-LCD 패널(100)의 A 부분에 인가된다.

한편, 가변 저항 (VR)과 커패시터 (V1) 사이의 접점 (C)과 저항(R5)과 커패시터(C2) 사이의 접점은 TFT-LCD 패널(100)의 내부 저항(Rin)을 통해 전기적으로 연결된다.

도5에 도시한 제1 실시예에서 TFT-LCD 패널의 A 부분과 B 부분에 인가되는 공통 전압 Vcom(0), Vcom(L)은 각각 다음의 수학식 2로 구할 수 있다.

위의 수학식 2로부터 패널의 B 지점 및 A 지점에 인가되는 공통 전압의 전압차는 다음의 수학식 3으로 구할 수 있다.

수학식 3으로부터 알 수 있듯이 패널의 양단간의 전압차는 가변 저항 (VR)에 의해 조정할 수 있으며, 이에 따라 패널의 변이에 따른 게이트선의 지연 특성의 차이에 의해 생기는 플리커도 이 가변 저항값을 적절하게 조절함으로써 방지할 수 있다.

한편, 도5의 커패시터(C1, C2)는 공통 전극단에서 발생하는 리플(ripple)을 제거하기 위한 것이다. 이 리플은 공통 전극과 연결되는 액정 커패시터에서 필요한 전하의 이동에 의해 발생되는 것으로서 이 현상을 최소화하기 위해서는 하나의 게이트선에 대응되는 액정 커패시터의 용량 보다 크거나 같아야 한다.

여기서, 제1 실시예에 따른 공통 전압 발생부는 박막 트랜지스터 액정표시장치 제조시 패널의 변이에 따라 가변 저항값을 일일이 조절해주어야 하는 문제점이 있다.

따라서, 상기와 같은 문제점을 해소하는 도6을 참조한 본 발명의 제2 실시예를 설명한다.

도6에 도시된 공통 전압 발생부는, 비교기(COM1, COM2)와, 전압 합산부(410)와, 기준 전압부(420, 430)와, 적분부(440)와, NPN 트랜지스터(Q1, Q2)와, 저항(R1, R3, R2)과 LCD 패널(450)과 저항(R1, R3, R4)을 포함한다.

여기서, 저항(R2)은 도4에 도시된 내부 저항(Rin)과 같다.

전압 합산부(410)는 저항(R1)과 공통 전압(Vcom1)의 접점에 애노드가 연결된 다이오드(D1)와, 다이오드(D1)의 캐소드에 일단이 연결된 커패시터(C1)로 이루어진다.

그리고, 기준 전압부(420)는 전원 전압(AVDD)에 일단이 연결된 저항(R7)과, 저항(R7)의 타단에 일단이 연결되고 타단이 접지된 저항(R8)으로 이루어지고, 기준 전압부(300)는 전원 전압(AVDD)에 일단이 연결된 저항(R9)과, 저항(R9)의 타단에 일단이 연결되고 타단이 접지된 저항(R10)으로 이루어진다.

비교기(COM1)는 저항(R7, R8)의 접점에 반전 단자가 연결되고 다이오드(D1)와 커패시터(C1)의 접점에 비반전 단자가 연결되며, 비교기(COM2)는 저항(R8, R9)의 접점에 비반전 단자가 연결되고 다이오드(D1)와 커패시터(C1)의 접점에 반전 단자가 연결된다.

트랜지스터(Q1)는 비교기(COM2)의 출력단에 베이스가 연결되고 비교기(COM1)의 출력단에 컬렉터가 연결되며 이미터가 접지되며, 제2 트랜지스터(Q2)는 상기 제1 트랜지스터(Q1)의 컬렉터에 베이스가 연결되고 이미터가 접지되며, 전원 전압(AVDD)에 컬렉터가 연결된다.

적분부(440)는 트랜지스터(Q2)의 컬렉터에 연결된 저항(R5)과 저항(R5)과 접지단 사이에 연결된 커패시터(C2)와, 커패시터(C2)와 저항(R5)의 접점에 일단이 연결된 저항(R6)과, 저항(R6, R3)과 커패시터(C1)의 접점에 일단이 연결되고 타단이 접지단에 연결된 커패시터(C3)로 이루어진다.

여기서, 전압(Vcom1, Vcom2)은 다음과 같이 구할 수 있다.

이고,

그리고, 공통 전압의 차이를 조정하기 위해 Vcom1과 Vcom2를 실험을 통해 다음과 같이 설정한다.

사이 값에서 설정한다. 다만, Vcom1 > R3/(R4+R5+R6) ×AVDD 조건을 만족한다.

이와 같이 설정된 상태에서 파워 온시키면, 초기에 전압(Vcom2)은 R3/(R3+ R4+ R5 + R6) × AVDD가 되어 커패시터(C1)의 전압이 됨으로써, 공통 저항인 저항(R2)의 편차에 관계없이 다이오드(D1)의 캐소드측의 전압은 도7의 A지점과 같이 Vcom1+Vcom2가 된다.

이렇게 다이오드(D1)의 캐소드에 형성된 전압(Vcom1+Vcom2)은 비교기(COM1)의 비반전 단자로 인가된다.

그러면, 비교기(COM1)는 전압(Vcom1+Vcom2)을 반전 단자로부터 인가되는 기준(Vr)인 저항(R7, R8)의 분압 전압과 비교한다. 여기서, 기준 전압(Vr1)은 다음과 같이 구할 수 있다.

기준 전압(Vr1) = (R8) /(R7+R8) × AVDD

기준 전압(Vr1)은 사용자에 의해 설정되는 값으로, 전압(Vcom1+Vcom2)의 최대치보다 낮고 최소치보다 높도록 설정된다.

따라서, 비교기(COM1)는 비반전 입력 전압(Vcom1+Vcom2)이 기준 전압(Vr1)보다 크므로 도6B의 T1 구간 동안 하이 신호를 발생하며, 발생한 하이 신호를 트랜지스터(Q2)의 베이스로 출력한다.

그러나, T1구간 동안 비교기(COM2)는 로우 신호를 출력한다. 이것은 비교기(COM2)로 입력되는 반전 입력 전압(Vcom1+Vcom2)이 비반전 입력인 기준 전압(Vr2)을 크기 때문이다. 여기서, 기준 전압(Vr2)은 다음과 같이 구할 수 있다.

기준 전압(Vr2)= (R10)/(R9+R10) ×AVDD 이다.

따라서, 비교기(COM1)의 하이 신호에 의해 트랜지스터(Q2)는 턴 온하여 다이오드(D1)를 도통한 전류를 접지단으로 흘려보낸다. 그러면, 적분부(400)는 병렬 연결관계를 가지게 되어 커패시터(C1)의 전압이 떨어지게 되며, 그에 따라 다이오드(D1)의 캐소드에 걸리는 전압은 낮아진다.

결국, 비교기(COM1)의 비반전 입력 전압과 비교기(COM2)의 반전 입력 전압이 낮아지게 된다.

이렇게, 각 비교기(COM1, COM2)로 입력되는 전압이 낮아지면, 도4의 B지점에서 비교기(COM1)는 비반전 입력(Vcom1+Vcom2)이 반전 입력(Vr1)보다 낮아 로우 신호를 출력하고, 도7의 C지점에서 비교기(COM2)의 반전 입력(Vcom1+Vcom2)이 비반전 입력(Vr2)보다 낮게 되어 하이 신호를 출력하게 되며, 도7의 D지점에서 이상과 같은 비교기(COM1, COM2)의 출력에 의해 트랜지스터(Q1)가 턴 오프되어 커패시터(C1)의 전압이 증가하게 됨에 따라 다이오드(D1)의 캐소드측의 전압이 증가하게 된다.

여기서, B-D구간동안에 트랜지스터(Q1)가 턴 오프되지 않는데, 그 이유는 비교기(COM1, COM2)의 응답지연시간에 의한 것이다.

즉, 실제적으로 B지점에서 비교기(COM1)가 신호를 출력하고 비교기(COM2) 또한 로우 신호를 트랜지스터(Q1)의 베이스로 인가하여 트랜지스터(Q1)가 턴 오프되어야 하나, 비교기(COM1, COM2)는 각각 하이 출력 상태에서 로우 출력 상태로 전환하는 응답시간의 지연을 가짐에 따라 비교기(COM1)는 B시점 이후에 출력 상태가 전환되고, 비교기(COM2)는 C시점 이후에 D시점에서 출력 상태가 전환된다.

따라서, 실제적으로 트랜지스터(Q1)가 오프되는 시점은 D시점이 된다.

한편, 트랜지스터(Q1)가 오프되면, 전원 전압(VDD)을 통해 인가되는 전류는 적분부(400)에 의해 선형적으로 변하여 커패시터(C1)에 충전됨으로써 다이오드(D1)의 캐소드측의 전압이 증가한다.

이렇게 다이오드(D1)의 캐소드측 전압(Vcom1+Vcom2)이 증가하면 기준 전압(Vr2)보다 높아지게 되고, 그리고 기준 전압(Vr1)보다 높아지게 된다.

따라서, 상기에서 설명하였다시피 비교기(COM1, COM2)의 응답지연에 의해 비교기(COM2)의 출력이 먼저 로우가 된 상태에서 비교기(COM1)의 출력이 하이가 되어 트랜지스터(Q1)의 베이스에 인가되는 전압이 바이어스 전압이상이 됨에 따라 트랜지스터(Q1)는 E지점에서 턴 온한다.

결국, 비교기(COM1, COM2)와 가변되는 다이오드(D1)의 캐소드측 전압(Vcom1+Vcom2)에 의해 도7과 같은 전압 파형이 나타난다.

여기서, 기준 전압(Vr1, Vr2)과의 전압차는 극히 미미하므로 크게 보면 상하로 변하는 도7의 전압의 파형은 직선을 따른다고 할 수 있다.

따라서, 이 발명은 작업자가 일일이 공통 전압의 차이를 조정을 하지 않아도 자동적으로 일정한 전압차로 조절될 수 있게 하는 효과를 제공한다.

Claims

다수의 게이트선, 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와,

상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있는 제1 기판과,

상기 화소 전극에 대향되어 있는 공통 전극이 형성되어 있는 제2 기판과,

상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 신호를 인가하기 위한 게이트 드라이버와,

상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 드라이버와,

상기 게이트 드라이버에 가까운 곳에 있는 제1 지점의 공통 전극에 제1 공통 전압을 인가하고 상기 게이트 드라이버에 먼 곳에 있는 제2 지점의 공통 전극에 상기 제1 공통 전압 보다 큰 제2 공통 전압을 인가하며, 상기 제1 공통 전압과 상기 제2 공통 전압의 합을 최고 비교 전압과 최저 비교 전압과 비교하여 상기 제1 및 제2 공통 전압의 차를 조절하는 할 수 있도록, 제1 공통 전압과 제2 공통 전압의 합을 출력하는 전압 합산부와, 상기 전압 합산부의 출력과 최고 비교 전압을 비교하여 두 공통 전압의 최대차를 제한하는 최대차 비교부와, 상기 전압 합산부의 출력과 최저 비교 전압을 비교하여 두 공통 전압의 최소차를 제한하는 최소차 비교부와, 상기 최대차 비교부의 출력에 따라 스위칭하는 제1 트랜지스터와, 상기 최소차 비교부의 출력 신호에 따라 상기 제1 트랜지스터의 출력을 제어하는 제2 트랜지스터와, 상기 제1 트랜지스터의 스위칭 동작에 따라 상기 전압 합산부의 출력 전압을 제어하는 적분부를 공통 전압 발생부를 포함하는 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치.
제1항에서, 상기 공통 전압 발생부는,

전원 전압(VDD)과 제1전압(Vcom1)단에 애노드가 연결된 다이오드(D1)와 상기 다이오드(D1)의 애노드에 일단이 연결되고 제2 전압(Vcom)단에 타단이 연결된 제1 커패시터(C1)로 이루어져 상기 제1 및 제2 전압(Vcom1, Vcom2)의 합에 해당하는 전압을 출력하는 전압 합산부(100)와,

제1 기준 전압을 반전 입력으로 하고, 상기 전압 합산부(100)의 출력 전압을 비반전 입력으로 하는 제1 비교기(COM1)와,

상기 전압 합산부(100)의 출력 전압을 반전 입력으로 하고 제2 기준 전압을 비반전 입력으로 하는 제2 비교기(COM2)와,

상기 제1 비교기(COM1)의 출력단에 컬렉터가 연결되고 상기 제2 비교기(COM2)의 출력단에 베이스가 연결되며 이미터가 접지된 제1 트랜지스터(Q1)와;

전원 전압(VDD)단에 일단이 연결된 제1 저항(R4)과,

상기 제1 비교기(COM1)의 출력단과 상기 제2 트랜지스터의 컬렉터의 접점에 베이스가 연결되고, 상기 제1 저항(R4)의 타단에 컬렉터가 연결되며, 이미터가 접지된 제2 트랜지스터(Q2)와,

상기 제2 트랜지스터(Q2)의 컬렉터와 상기 제2 전압(Vcom2)단 사이에 위치하며, 출력이 상기 커패시터(C1)에 연결된 적분 회로(400)를 포함하는 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치.
상기 제2항에서,

상기 제1 기준 전압(Vr1)과 제2 기준 전압(Vr2)은 상기 제1 전압(Vcom)과 제2 전압(Vcom2)의 합보다 작으며, 상기 제1 기준 전압(Vr1)이 상기 제2 기준 전압(Vr2)보다 큰 것이 특징인 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치.
상기 제2항에서, 상기 제1 기준 전압(Vr1)은,

전원 전압(AVDD)에 일단이 연결된 제2 저항(R7)과 상기 제2 저항(R7)에 직렬 연결되고 연결된 일단이 접지된 제3 저항(R8)의 접점의 전압인 것이 특징인 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치.
상기 제2항에서, 상기 제2 기준 전압(Vr2)은,

전원 전압(AVDD)에 일단이 연결된 제4 저항(R9)과 상기 제4 저항(R9)에 직렬 연결되고 연결된 일단이 접지된 제5 저항(R10)의 접점의 전압인 것이 특징인 서로 다른 공통 전압의 차를 파인 튜닝하는 액정 표시 장치.