JPH09179098A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH09179098A JPH09179098A JP35188595A JP35188595A JPH09179098A JP H09179098 A JPH09179098 A JP H09179098A JP 35188595 A JP35188595 A JP 35188595A JP 35188595 A JP35188595 A JP 35188595A JP H09179098 A JPH09179098 A JP H09179098A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- pixel
- jump
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 飛び込み電圧の左右アンバランスを補償し、
表示領域の左右領域におけるフリッカーの発生や表示ム
ラの発生を防ぐ。 【解決手段】 マトリクス状に配した画素電極と対向配
置されたコモン電極４の、ゲートドライバ６に対する近
接側と遠隔側に入力端子５Ａ ５Ｂを設け、両端子５Ａ
５Ｂにそれぞれゲート電圧立ち下がり時のゲートＧと
ソースＳ間の寄生容量に基づく飛び込み電圧の差に対応
する電位差を有する相異なる電圧を印加する。コモン電
極内に表示領域の左右にかけての飛び込み電圧の差異に
応じた電位傾斜が形成されるため、表示領域全体で飛び
込み電圧がほぼ完全に補償される。
表示領域の左右領域におけるフリッカーの発生や表示ム
ラの発生を防ぐ。 【解決手段】 マトリクス状に配した画素電極と対向配
置されたコモン電極４の、ゲートドライバ６に対する近
接側と遠隔側に入力端子５Ａ ５Ｂを設け、両端子５Ａ
５Ｂにそれぞれゲート電圧立ち下がり時のゲートＧと
ソースＳ間の寄生容量に基づく飛び込み電圧の差に対応
する電位差を有する相異なる電圧を印加する。コモン電
極内に表示領域の左右にかけての飛び込み電圧の差異に
応じた電位傾斜が形成されるため、表示領域全体で飛び
込み電圧がほぼ完全に補償される。
Description
【０００１】
【発明の属する技術分野】この発明は表示装置に関し、
詳細には、走査タイミングに応じてスイッチング素子を
切り替えて映像信号を表示素子に印加することにより表
示を行う表示装置関するものである。
詳細には、走査タイミングに応じてスイッチング素子を
切り替えて映像信号を表示素子に印加することにより表
示を行う表示装置関するものである。
【０００２】
【従来の技術】従来の液晶表示装置には、スイッチング
素子として薄膜トランジスタ（ＴＦＴ：thin film tran
sistor）を用い、各画素毎に設けられたＴＦＴを走査タ
イミングに応じて切り替えることにより、液晶を画素単
位で駆動制御するアクティブマトリックス型のＴＦＴ−
ＬＣＤがある。
素子として薄膜トランジスタ（ＴＦＴ：thin film tran
sistor）を用い、各画素毎に設けられたＴＦＴを走査タ
イミングに応じて切り替えることにより、液晶を画素単
位で駆動制御するアクティブマトリックス型のＴＦＴ−
ＬＣＤがある。
【０００３】図７は、上述した従来のＴＦＴ−ＬＣＤの
各画素毎の等価回路を示すものであり、行方向にゲート
配線（走査配線）１が設けられ、列方向にはドレイン配
線（信号配線）２が設けられている。そして、ゲート配
線１とドレイン配線２との交点に対応した各画素部に
は、スイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）３が接続されている。ＴＦＴ３のソース電極Ｓに
は、液晶容量ＣLCの一方の電極（画素電極）が接続さ
れ、ゲート電極Ｇにはゲート配線１が接続され、ドレイ
ン電極Ｄにはドレイン配線２が接続されている。
各画素毎の等価回路を示すものであり、行方向にゲート
配線（走査配線）１が設けられ、列方向にはドレイン配
線（信号配線）２が設けられている。そして、ゲート配
線１とドレイン配線２との交点に対応した各画素部に
は、スイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）３が接続されている。ＴＦＴ３のソース電極Ｓに
は、液晶容量ＣLCの一方の電極（画素電極）が接続さ
れ、ゲート電極Ｇにはゲート配線１が接続され、ドレイ
ン電極Ｄにはドレイン配線２が接続されている。
【０００４】液晶は、ＴＦＴ基板とそれに対向するガラ
ス基板（コモン基板）間に注入される。液晶容量ＣLC
は、ＴＦＴ基板上にマトリクス状に形成された各画素電
極とコモン基板上に形成されたコモン電極４との間の電
気容量である。５はコモン電極４の端子である。
ス基板（コモン基板）間に注入される。液晶容量ＣLC
は、ＴＦＴ基板上にマトリクス状に形成された各画素電
極とコモン基板上に形成されたコモン電極４との間の電
気容量である。５はコモン電極４の端子である。
【０００５】ゲート配線１には、ゲートドライバ（走査
側ドライバ）６からゲート電圧が与えられる。ＴＦＴ３
は、ゲート配線１にハイレベルのゲート電圧ＶGが印加
されるとオンとなってソース電極Ｓとドレイン電極Ｄ間
が導通状態となる。このとき、ドレイン配線２から映像
信号としてのドレイン電圧ＶD が液晶容量ＣLCに電荷の
形で書き込まれ、別なゲート配線１が選択されている
間、選択されていないＴＦＴ３をオフすることで、書き
込まれた電荷によって画素が駆動される。
側ドライバ）６からゲート電圧が与えられる。ＴＦＴ３
は、ゲート配線１にハイレベルのゲート電圧ＶGが印加
されるとオンとなってソース電極Ｓとドレイン電極Ｄ間
が導通状態となる。このとき、ドレイン配線２から映像
信号としてのドレイン電圧ＶD が液晶容量ＣLCに電荷の
形で書き込まれ、別なゲート配線１が選択されている
間、選択されていないＴＦＴ３をオフすることで、書き
込まれた電荷によって画素が駆動される。
【０００６】図８には、従来のＴＦＴ−ＬＣＤにおける
駆動信号のタイミングが示されている。ゲート電圧ＶG
は、マトリクス状に配された画素の各行を走査していく
ものである。ここでは、ゲート配線１本分について示さ
れている。実際には、各ゲート配線毎にタイミングをず
らして走査が行われる。データ信号電圧２は、液晶の劣
化を防ぐために１フレーム毎に極性を反転させるように
している。同図に示す波形では更に細かく、ゲート配線
１を一行ずつ走査するタイミングと同期させて反転させ
ている。この反転法はフリッカーを目立ちにくくする方
法としてよく用いられる。コモン電圧ＶCOMは、ここで
は時間的に一定値に設定されている。
駆動信号のタイミングが示されている。ゲート電圧ＶG
は、マトリクス状に配された画素の各行を走査していく
ものである。ここでは、ゲート配線１本分について示さ
れている。実際には、各ゲート配線毎にタイミングをず
らして走査が行われる。データ信号電圧２は、液晶の劣
化を防ぐために１フレーム毎に極性を反転させるように
している。同図に示す波形では更に細かく、ゲート配線
１を一行ずつ走査するタイミングと同期させて反転させ
ている。この反転法はフリッカーを目立ちにくくする方
法としてよく用いられる。コモン電圧ＶCOMは、ここで
は時間的に一定値に設定されている。
【０００７】図９は、図８のタイミングで上記ＴＦＴ―
ＬＣＤを駆動した際の画素電極の電位変化の様子を簡略
化して示したものである。ゲート電圧ＶGがハイレベル
からローレベルに立ち下がるときにＦＥＴ３のゲートソ
ース間寄生容量ＣGSにより飛び込み電圧ΔＶGSが生じ
る。そのため、コモン電圧ＶCOMを信号電圧ＶDの中心値
と同じにすると液晶に直流抵抗が印加されてしまうので
残像やフリッカーを生じてしまう。そこで、コモン電圧
ＶCOMを信号電圧の中心値から飛び込み電圧ΔＶGS分だ
けずらすことで、液晶に印加される電圧の直流成分が時
間的に相殺されるようにしている。
ＬＣＤを駆動した際の画素電極の電位変化の様子を簡略
化して示したものである。ゲート電圧ＶGがハイレベル
からローレベルに立ち下がるときにＦＥＴ３のゲートソ
ース間寄生容量ＣGSにより飛び込み電圧ΔＶGSが生じ
る。そのため、コモン電圧ＶCOMを信号電圧ＶDの中心値
と同じにすると液晶に直流抵抗が印加されてしまうので
残像やフリッカーを生じてしまう。そこで、コモン電圧
ＶCOMを信号電圧の中心値から飛び込み電圧ΔＶGS分だ
けずらすことで、液晶に印加される電圧の直流成分が時
間的に相殺されるようにしている。
【０００８】
【発明が解決しようとする課題】しかし、ゲート配線１
に抵抗があることから、上述の飛び込み電圧ΔＶGSは、
ゲートドライバに近い方の画素（以下、近接側画素とも
いう。）と遠い方の画素（以下、遠隔側画素ともい
う。）とでは値が異なる。
に抵抗があることから、上述の飛び込み電圧ΔＶGSは、
ゲートドライバに近い方の画素（以下、近接側画素とも
いう。）と遠い方の画素（以下、遠隔側画素ともい
う。）とでは値が異なる。
【０００９】その理由について図１０を用いて説明す
る。図中、ＶG1は近接側画素電極の電位、ＶG2は遠隔側
画素電極の電位、ΔＶGS1は近接側画素での飛び込み電
圧、ΔＶGS2は遠隔側画素での飛び込み電圧である。図
示するように、遠隔側画素の飛び込み電圧はΔＶGS2は
近接側画素の飛び込み電圧ΔＶGS1よりも小さい。これ
は、ゲートドライバから遠い方の画素では、ゲート配線
抵抗と配線上の容量によりゲート電圧のパルスが鈍り、
近い方の画素における場合よりもＦＥＴ３のスイッチオ
フ動作が緩やかに行われることによる。
る。図中、ＶG1は近接側画素電極の電位、ＶG2は遠隔側
画素電極の電位、ΔＶGS1は近接側画素での飛び込み電
圧、ΔＶGS2は遠隔側画素での飛び込み電圧である。図
示するように、遠隔側画素の飛び込み電圧はΔＶGS2は
近接側画素の飛び込み電圧ΔＶGS1よりも小さい。これ
は、ゲートドライバから遠い方の画素では、ゲート配線
抵抗と配線上の容量によりゲート電圧のパルスが鈍り、
近い方の画素における場合よりもＦＥＴ３のスイッチオ
フ動作が緩やかに行われることによる。
【００１０】このように飛び込み電圧が近接側の画素と
左側の画素とで異なると、コモン信号を調整しても画素
量域に全てに亙って飛び込み電圧ΔＶGSをうまく補償す
ることができない。すなわち、近接側の画素を基準に最
適化しようとすると遠隔側でずれが生じ、遠隔側の画素
を基準に最適化しようとすると近接側でずれが生じる。
特に、大型の液晶パネルでは、ゲート配線長が長く配線
抵抗が大きくなるので、フリッカーが発生しやすい。ま
た、液晶の複屈折性を利用したマルチカラー画素などで
は、電圧変化に対応して表示色が敏感に変わるので、右
から左にかけての輝度傾斜が生じたりしてしまう。
左側の画素とで異なると、コモン信号を調整しても画素
量域に全てに亙って飛び込み電圧ΔＶGSをうまく補償す
ることができない。すなわち、近接側の画素を基準に最
適化しようとすると遠隔側でずれが生じ、遠隔側の画素
を基準に最適化しようとすると近接側でずれが生じる。
特に、大型の液晶パネルでは、ゲート配線長が長く配線
抵抗が大きくなるので、フリッカーが発生しやすい。ま
た、液晶の複屈折性を利用したマルチカラー画素などで
は、電圧変化に対応して表示色が敏感に変わるので、右
から左にかけての輝度傾斜が生じたりしてしまう。
【００１１】これを抑えるために、ゲート配線の膜圧を
厚くして配線抵抗を下げることにより飛び込み電圧の左
右アンバランスを小さくする方法が有効と考えられる。
しかし、この方法では、配線交差部での段差が大きくな
り歩留まり低下の原因となる。また、いわゆる補助容量
を用いて飛び込み電圧そのものを小さくする方法が考え
られる。しかし、余り大きな補助容量を用いると、開口
率を低下させてしまうことになる。いずれにしても左右
差を目立たない範囲内に収めるに過ぎず、完全には補償
できない。
厚くして配線抵抗を下げることにより飛び込み電圧の左
右アンバランスを小さくする方法が有効と考えられる。
しかし、この方法では、配線交差部での段差が大きくな
り歩留まり低下の原因となる。また、いわゆる補助容量
を用いて飛び込み電圧そのものを小さくする方法が考え
られる。しかし、余り大きな補助容量を用いると、開口
率を低下させてしまうことになる。いずれにしても左右
差を目立たない範囲内に収めるに過ぎず、完全には補償
できない。
【００１２】本発明は、上記従来技術の課題を解消し、
飛び込み電圧の左右アンバランスを補償し、表示領域の
左右領域におけるフリッカーの発生や輝度の表示ムラの
発生を防ぐことができる表示装置を提供することを目的
とする。
飛び込み電圧の左右アンバランスを補償し、表示領域の
左右領域におけるフリッカーの発生や輝度の表示ムラの
発生を防ぐことができる表示装置を提供することを目的
とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、マトリクス状に配された画
素電極とコモン電極とを表示素子を介在して対向し、各
画素電極にスイッチング素子を接続すると共に該スイッ
チング素子の一端及び他端をそれぞれ走査配線および信
号配線に接続し、前記コモン電極、前記走査配線および
前記信号配線を走査側ドライバに接続してそれぞれに所
定の電圧を供給する表示装置において、前記コモン電極
の、前記走査側ドライバに対する近接側と遠隔側に入力
部を設け、この入力部にそれぞれゲート電圧立ち下がり
時のゲートとソース間の寄生容量に基づく飛び込み電圧
ΔＶGSの差に対応する電位差を有する相異なる電圧を印
加するようになしたことを特徴としている。
に、請求項１記載の発明は、マトリクス状に配された画
素電極とコモン電極とを表示素子を介在して対向し、各
画素電極にスイッチング素子を接続すると共に該スイッ
チング素子の一端及び他端をそれぞれ走査配線および信
号配線に接続し、前記コモン電極、前記走査配線および
前記信号配線を走査側ドライバに接続してそれぞれに所
定の電圧を供給する表示装置において、前記コモン電極
の、前記走査側ドライバに対する近接側と遠隔側に入力
部を設け、この入力部にそれぞれゲート電圧立ち下がり
時のゲートとソース間の寄生容量に基づく飛び込み電圧
ΔＶGSの差に対応する電位差を有する相異なる電圧を印
加するようになしたことを特徴としている。
【００１４】請求項１記載の発明によれば、コモン電極
の、走査側ドライバに対する近接側と遠隔側の入力部に
それぞれゲート電圧立ち下がり時のゲートとソース間の
寄生容量に基づく飛び込み電圧ΔＶGSの差に対応する電
位差を有する相異なる電圧、すなわち飛び込み電圧ΔＶ
GSが小さい遠隔側において飛び込み電圧ΔＶGSが大きい
近接側よりもデータ信号電圧との電位差が小さい電圧を
印加するので、飛び込み電圧ΔＶGSが発生した後では、
画素電極とコモン電極間の電圧、つまり表示素子に印加
される電圧はほぼ等しくなる。コモン電極には近接側と
遠隔側の入力部に印加される相異なる電圧により電位傾
斜が生じており、この電位傾斜は走査配線の電位傾斜と
比例するものであるから、飛び込み電圧ΔＶGSの差に基
づく画素電極とコモン電極間の電位差は走査配線の全領
域において補償され、フリッカの発生や輝度ムラをほぼ
完全に無くすことができる。
の、走査側ドライバに対する近接側と遠隔側の入力部に
それぞれゲート電圧立ち下がり時のゲートとソース間の
寄生容量に基づく飛び込み電圧ΔＶGSの差に対応する電
位差を有する相異なる電圧、すなわち飛び込み電圧ΔＶ
GSが小さい遠隔側において飛び込み電圧ΔＶGSが大きい
近接側よりもデータ信号電圧との電位差が小さい電圧を
印加するので、飛び込み電圧ΔＶGSが発生した後では、
画素電極とコモン電極間の電圧、つまり表示素子に印加
される電圧はほぼ等しくなる。コモン電極には近接側と
遠隔側の入力部に印加される相異なる電圧により電位傾
斜が生じており、この電位傾斜は走査配線の電位傾斜と
比例するものであるから、飛び込み電圧ΔＶGSの差に基
づく画素電極とコモン電極間の電位差は走査配線の全領
域において補償され、フリッカの発生や輝度ムラをほぼ
完全に無くすことができる。
【００１５】請求項２記載の発明は、請求項１記載の装
置構成を前提にし、前記各画素毎に一方の電極を前記画
素電極とする補助容量が形成され、各補助容量の他方の
電極は、専用の配線を介して共通の補助容量端子に接続
されていることを特徴としている。
置構成を前提にし、前記各画素毎に一方の電極を前記画
素電極とする補助容量が形成され、各補助容量の他方の
電極は、専用の配線を介して共通の補助容量端子に接続
されていることを特徴としている。
【００１６】請求項２記載の発明によれば、各画素毎に
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右かけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。。
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右かけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。。
【００１７】請求項３記載の発明は、請求項１記載の装
置構成を前提にし、前記各画素毎に一方の電極を前記画
素電極とする補助容量が形成され、各補助容量の他方の
電極は、前記ゲート配線に接続されていることを特徴と
している。
置構成を前提にし、前記各画素毎に一方の電極を前記画
素電極とする補助容量が形成され、各補助容量の他方の
電極は、前記ゲート配線に接続されていることを特徴と
している。
【００１８】請求項３記載の発明によれば、各画素毎に
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右かけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。この場
合、各補助容量と共通の補助容量端子とを結ぶ専用の配
線を設ける必要がないので、請求項２の場合よりも開口
率を大きくすることができる。
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右かけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。この場
合、各補助容量と共通の補助容量端子とを結ぶ専用の配
線を設ける必要がないので、請求項２の場合よりも開口
率を大きくすることができる。
【００１９】
【発明の実施の形態】以下に、この発明の表示装置の実
施の形態の例について説明する。
施の形態の例について説明する。
【００２０】［第１の実施形態］図１はこの発明に係る
表示装置をＴＦＴ−ＬＣＤに適用した場合における各画
素毎の等価回路を示す概略図、図２は図１のＴＦＴ−Ｌ
ＣＤを駆動する電圧波形のタイミング図である。図中括
弧内には電圧値の例が示されている。
表示装置をＴＦＴ−ＬＣＤに適用した場合における各画
素毎の等価回路を示す概略図、図２は図１のＴＦＴ−Ｌ
ＣＤを駆動する電圧波形のタイミング図である。図中括
弧内には電圧値の例が示されている。
【００２１】図１に示すＴＦＴ−ＬＣＤのゲート配線
（走査配線）１、ドレイン配線（信号配線）２、ＴＦＴ
３、及びコモン電極４の構造及び配置は、図７に示した
従来のものと同様であるが、コモン電極４の左端縁部と
右端縁部にそれぞれコモン端子（入力部）５Ａ、５Ｂが
設けられている点が従来のものと異なっている。
（走査配線）１、ドレイン配線（信号配線）２、ＴＦＴ
３、及びコモン電極４の構造及び配置は、図７に示した
従来のものと同様であるが、コモン電極４の左端縁部と
右端縁部にそれぞれコモン端子（入力部）５Ａ、５Ｂが
設けられている点が従来のものと異なっている。
【００２２】また、図２に示すように、ゲート電圧ＶG
と信号電圧ＶDは従来と同様であるが、コモン電圧がＶC
OMＡとＶCOMＢの２種類用いられている点に特徴があ
る。ＶCOMＡは左側（遠隔側）のコモン端子５Ａに印加
されるコモン電圧であり、ＶCOMＢは右側（近接側）の
コモン端子５Ｂに印加されるコモン電圧である。
と信号電圧ＶDは従来と同様であるが、コモン電圧がＶC
OMＡとＶCOMＢの２種類用いられている点に特徴があ
る。ＶCOMＡは左側（遠隔側）のコモン端子５Ａに印加
されるコモン電圧であり、ＶCOMＢは右側（近接側）の
コモン端子５Ｂに印加されるコモン電圧である。
【００２３】遠隔側のコモン電圧ＶCOMＡと近接側のコ
モン電圧ＶCOMＢの値は、ＴＦＴ−ＬＣＤの表示が表示
領域の左側でも右側でも良好になるように設定する。例
えば、ＴＦＴ−ＬＣＤの表示領域における左側の画素の
飛び込み電圧ΔＶGSＡと右側の画素の飛び込み電圧ΔＶ
GSＢの差ΔＶGSＢ−ΔＶGSＡが０．２Ｖであれば、左右
のコモン電圧の電位差ＶCOMＡ−ＶCOMＢは０．２Ｖに設
定しておく。
モン電圧ＶCOMＢの値は、ＴＦＴ−ＬＣＤの表示が表示
領域の左側でも右側でも良好になるように設定する。例
えば、ＴＦＴ−ＬＣＤの表示領域における左側の画素の
飛び込み電圧ΔＶGSＡと右側の画素の飛び込み電圧ΔＶ
GSＢの差ΔＶGSＢ−ΔＶGSＡが０．２Ｖであれば、左右
のコモン電圧の電位差ＶCOMＡ−ＶCOMＢは０．２Ｖに設
定しておく。
【００２４】図２の例では、遠隔側コモン電圧ＶCOMＡ
を−１．３Ｖ、近接側コモン電圧ＶCOMＢを−１．５Ｖ
として信号電圧ＶDの平均値０Ｖに対する電位差を、近
接側よりも遠隔側が０．２Ｖ小さい電圧としている。こ
のため、ゲート電圧ＶGが立ち下がり、飛び込み電圧Δ
ＶGSが発生し、画素電極の電圧が遠隔側で０．２Ｖ、近
接側で０．４Ｖ低下しても、コモン電圧の平均値０Ｖと
画素電極との電位差は、遠隔側でも近接側でも１．１Ｖ
と同じになる。すなわち、ゲートドライバに対して遠隔
側でも近接側でも画素電極とコモン電極間の電位差、換
言すれば、液晶に印加される電圧は同じとなり、ゲート
ドライバの遠隔側と近接側における飛び込み電圧ΔＶGS
の差は補償される。
を−１．３Ｖ、近接側コモン電圧ＶCOMＢを−１．５Ｖ
として信号電圧ＶDの平均値０Ｖに対する電位差を、近
接側よりも遠隔側が０．２Ｖ小さい電圧としている。こ
のため、ゲート電圧ＶGが立ち下がり、飛び込み電圧Δ
ＶGSが発生し、画素電極の電圧が遠隔側で０．２Ｖ、近
接側で０．４Ｖ低下しても、コモン電圧の平均値０Ｖと
画素電極との電位差は、遠隔側でも近接側でも１．１Ｖ
と同じになる。すなわち、ゲートドライバに対して遠隔
側でも近接側でも画素電極とコモン電極間の電位差、換
言すれば、液晶に印加される電圧は同じとなり、ゲート
ドライバの遠隔側と近接側における飛び込み電圧ΔＶGS
の差は補償される。
【００２５】この場合、このＴＦＴ−ＬＣＤにおいても
飛び込み電圧ＶGSの値は表示領域の右側と左側との間で
徐々に変化しているが、コモン電極４内にも右側から左
側にかけて直線的に電位傾斜が形成されるので、結果的
に表示領域全体で飛び込み電圧ＶGSをほぼ完全に補償す
ることができ、表示領域の左右両端部におけるフリッカ
ーの発生や輝度の表示ムラの発生をほぼ完全に防ぐこと
ができる。
飛び込み電圧ＶGSの値は表示領域の右側と左側との間で
徐々に変化しているが、コモン電極４内にも右側から左
側にかけて直線的に電位傾斜が形成されるので、結果的
に表示領域全体で飛び込み電圧ＶGSをほぼ完全に補償す
ることができ、表示領域の左右両端部におけるフリッカ
ーの発生や輝度の表示ムラの発生をほぼ完全に防ぐこと
ができる。
【００２６】ところで、上記のようにコモン電極４内に
電位傾斜が形成された結果、定常電流がコモン電極４に
流れることになる。コモン電極材料として、通常使用さ
れるシート抵抗８０ΩのＩＴＯ膜を用い、表示領域のア
スペクト比を３：４とし、左右両端部間の電位差を０．
２Ｖとすると、流れる電流は０．２Ｖ／（８０Ω×４／
３）＝２ｍＡとなる。しかしこれはＴＦＴ−ＬＣＤの駆
動系の負担増大分としては問題の無い範囲である。
電位傾斜が形成された結果、定常電流がコモン電極４に
流れることになる。コモン電極材料として、通常使用さ
れるシート抵抗８０ΩのＩＴＯ膜を用い、表示領域のア
スペクト比を３：４とし、左右両端部間の電位差を０．
２Ｖとすると、流れる電流は０．２Ｖ／（８０Ω×４／
３）＝２ｍＡとなる。しかしこれはＴＦＴ−ＬＣＤの駆
動系の負担増大分としては問題の無い範囲である。
【００２７】なお、上記の例では左右のコモン電圧ＶCO
MＡ、ＶCOMＢを直流電圧としたが、図３（ｃ）、（ｄ）
に示すような矩形波形の電圧を用いることもできる（コ
モン反転駆動）。ただし、その場合には、電圧変動の振
幅は左右で同じとし、コモン電圧の中心値を表示領域の
左右でずらしておくことが望ましい。
MＡ、ＶCOMＢを直流電圧としたが、図３（ｃ）、（ｄ）
に示すような矩形波形の電圧を用いることもできる（コ
モン反転駆動）。ただし、その場合には、電圧変動の振
幅は左右で同じとし、コモン電圧の中心値を表示領域の
左右でずらしておくことが望ましい。
【００２８】［第２の実施形態］図４は、この発明の第
２の実施形態におけるＴＦＴ−ＬＣＤの各画素毎の等価
回路を示すものであり、各画素が補助容量ＣSを有して
いる点が第１の実施形態とは異なっている。各補助容量
ＣSの一端はそれぞれの画素電極に接続され、他端は専
用の配線８を介して補助容量端子７として外部に引き出
されている。この接続方式は蓄積容量方式と呼ばれる。
なお、実際には、各補助容量ＣSの一方の電極は画素電
極そのものであってもよい。
２の実施形態におけるＴＦＴ−ＬＣＤの各画素毎の等価
回路を示すものであり、各画素が補助容量ＣSを有して
いる点が第１の実施形態とは異なっている。各補助容量
ＣSの一端はそれぞれの画素電極に接続され、他端は専
用の配線８を介して補助容量端子７として外部に引き出
されている。この接続方式は蓄積容量方式と呼ばれる。
なお、実際には、各補助容量ＣSの一方の電極は画素電
極そのものであってもよい。
【００２９】このＴＦＴ−ＬＣＤを駆動する場合、ゲー
ト電圧ＶG、信号電圧ＶD、左右のコモン電圧ＶCOMＡ、
ＶCOMＢについては、第１の実施形態と同様にそれぞれ
図２に示す電圧を与える。そしてＣS端子７には、左右
いずれかのコモン電圧ＶCOMＡ又はＶCOMＢを与える。
ト電圧ＶG、信号電圧ＶD、左右のコモン電圧ＶCOMＡ、
ＶCOMＢについては、第１の実施形態と同様にそれぞれ
図２に示す電圧を与える。そしてＣS端子７には、左右
いずれかのコモン電圧ＶCOMＡ又はＶCOMＢを与える。
【００３０】上記のように各画素に補助容量ＣSを接続
したことで、各画素における飛び込み電圧ΔＶGSそのも
のを小さくでき、表示領域の左右にかけての飛び込み電
圧の差異も低減されるので、第１の実施形態の場合より
もフリッカーの発生や輝度の表示ムラの発生の少ない、
良好な画質が得られる。
したことで、各画素における飛び込み電圧ΔＶGSそのも
のを小さくでき、表示領域の左右にかけての飛び込み電
圧の差異も低減されるので、第１の実施形態の場合より
もフリッカーの発生や輝度の表示ムラの発生の少ない、
良好な画質が得られる。
【００３１】この場合、飛び込み電圧を十分なまでに抑
えようとすると、補助容量面積を大きくする必要があ
り、開口率が小さくなってしまうという問題が生じる
が、ある補助容量面積までであれば、補助容量を構成す
る電極膜や配線の遮光性を利用してかえって開口率を大
きくできることが知られている。
えようとすると、補助容量面積を大きくする必要があ
り、開口率が小さくなってしまうという問題が生じる
が、ある補助容量面積までであれば、補助容量を構成す
る電極膜や配線の遮光性を利用してかえって開口率を大
きくできることが知られている。
【００３２】そこで、開口率的に最も有利になるように
補助容量を形成して飛び込み電圧の左右の差をある程度
補償し、補償しきれない分をコモン電圧の左右差で補償
するようにする。そうすれば、高開口率でむらの無い表
示を行うことができ、かつ駆動系の負担も小さくて済
む。
補助容量を形成して飛び込み電圧の左右の差をある程度
補償し、補償しきれない分をコモン電圧の左右差で補償
するようにする。そうすれば、高開口率でむらの無い表
示を行うことができ、かつ駆動系の負担も小さくて済
む。
【００３３】なお、上記の例では左右のコモン電圧ＶCO
MＡ、ＶCOMＢを直流電圧として説明したが、図３
（ｃ）、（ｄ）に示すような矩形波を用いてもよい（コ
モン反転駆動）。その場合、ＣS端子７には、左側コモ
ン電圧ＶCOMＡ（図３（ｃ））か右側コモン電圧ＶCOMＢ
（図３（ｄ））のいずれか一方を与える。より一般的に
は、補助容量端子７に与える電圧は、時間変動の仕方
（タイミングおよび変動振幅）をコモン電圧と一致させ
さえすれば電圧の中心値は任意でよい。補助容量端子７
に与える電圧がコモン電圧と同じように変化しないと、
液晶容量ＣLCと補助容量ＣSとの結合によるカップリン
グノイズが発生してしまうためである。
MＡ、ＶCOMＢを直流電圧として説明したが、図３
（ｃ）、（ｄ）に示すような矩形波を用いてもよい（コ
モン反転駆動）。その場合、ＣS端子７には、左側コモ
ン電圧ＶCOMＡ（図３（ｃ））か右側コモン電圧ＶCOMＢ
（図３（ｄ））のいずれか一方を与える。より一般的に
は、補助容量端子７に与える電圧は、時間変動の仕方
（タイミングおよび変動振幅）をコモン電圧と一致させ
さえすれば電圧の中心値は任意でよい。補助容量端子７
に与える電圧がコモン電圧と同じように変化しないと、
液晶容量ＣLCと補助容量ＣSとの結合によるカップリン
グノイズが発生してしまうためである。
【００３４】［第３の実施形態］図５は、この発明の第
３の実施形態におけるＴＦＴ−ＬＣＤの各画素毎の等価
回路を示すものであり、第２の実施形態の場合とは補助
容量ＣS の接続形態が異なる。補助容量ＣS の一端は画
素電極に接続され、他端は隣接するゲート配線１に接続
されている。この接続方式は付加容量方式と呼ばれるも
のである。なお、実際には、各補助容量ＣSの一方の電
極は画素電極そのものとし、他方の電極はゲート配線１
そのものとしてもよい。
３の実施形態におけるＴＦＴ−ＬＣＤの各画素毎の等価
回路を示すものであり、第２の実施形態の場合とは補助
容量ＣS の接続形態が異なる。補助容量ＣS の一端は画
素電極に接続され、他端は隣接するゲート配線１に接続
されている。この接続方式は付加容量方式と呼ばれるも
のである。なお、実際には、各補助容量ＣSの一方の電
極は画素電極そのものとし、他方の電極はゲート配線１
そのものとしてもよい。
【００３５】この第３の実施形態のＴＦＴ−ＬＣＤを駆
動する場合も、第２の実施形態と同じく図２に示す駆動
波形が用いられる。ただし、この場合補助容量端子７は
設けられていないので、補助容量端子７に電圧を与える
必要はない。
動する場合も、第２の実施形態と同じく図２に示す駆動
波形が用いられる。ただし、この場合補助容量端子７は
設けられていないので、補助容量端子７に電圧を与える
必要はない。
【００３６】上記のように各画素に補助容量ＣSを接続
したことで、第２の実施形態に示した蓄積容量方式の場
合と同様に各画素における飛び込み電圧ΔＶGSそのもの
を小さくでき、表示領域の左右にかけての飛び込み電圧
の差異も低減される。したがって、第１の実施形態の場
合よりもフリッカーの発生や輝度の表示ムラの発生の少
ない、良好な画質が得られる。さらに、この第３の実施
形態では、付加容量方式を採用したことにより、補助容
量端子７用の配線を省略できるので、第２の実施形態の
場合よりも高開口率化できるという利点がある。
したことで、第２の実施形態に示した蓄積容量方式の場
合と同様に各画素における飛び込み電圧ΔＶGSそのもの
を小さくでき、表示領域の左右にかけての飛び込み電圧
の差異も低減される。したがって、第１の実施形態の場
合よりもフリッカーの発生や輝度の表示ムラの発生の少
ない、良好な画質が得られる。さらに、この第３の実施
形態では、付加容量方式を採用したことにより、補助容
量端子７用の配線を省略できるので、第２の実施形態の
場合よりも高開口率化できるという利点がある。
【００３７】ところで、一般に、付加容量方式ではゲー
ト配線１に補助容量ＣSが接続されるため、蓄積容量方
式よりもゲート遅延が大きくなり、飛び込み電圧の左右
差が大きくなるという欠点がある。しかし、この第３の
実施形態では、ゲート遅延による右左にかけての飛び込
み電圧の差異に対応した電位傾斜がコモン電極４内に形
成されるため、表示領域の左側の画素でも右側の画素で
も良好な表示を実現できる。したがって、高開口率とい
う付加容量方式の利点を活かしつつムラの無い表示を行
うことができる。
ト配線１に補助容量ＣSが接続されるため、蓄積容量方
式よりもゲート遅延が大きくなり、飛び込み電圧の左右
差が大きくなるという欠点がある。しかし、この第３の
実施形態では、ゲート遅延による右左にかけての飛び込
み電圧の差異に対応した電位傾斜がコモン電極４内に形
成されるため、表示領域の左側の画素でも右側の画素で
も良好な表示を実現できる。したがって、高開口率とい
う付加容量方式の利点を活かしつつムラの無い表示を行
うことができる。
【００３８】なお、上記の例では左右のコモン電圧ＶCO
MＡ、ＶCOMＢを直流電圧として説明したが、図６
（ｃ）、（ｄ）に示すような矩形波を用いてもよい（コ
モン反転駆動）。その場合、図６（ａ）に示すようにゲ
ート電圧ＶGのオフレベルをコモン電圧ＶCOMＡ、ＶCOM
Ｂと同様に上下に変動させる必要がある。そうしないと
液晶容量ＣLCと補助容量ＣSとの結合によるカップリン
グノイズが生じてしまうからである。
MＡ、ＶCOMＢを直流電圧として説明したが、図６
（ｃ）、（ｄ）に示すような矩形波を用いてもよい（コ
モン反転駆動）。その場合、図６（ａ）に示すようにゲ
ート電圧ＶGのオフレベルをコモン電圧ＶCOMＡ、ＶCOM
Ｂと同様に上下に変動させる必要がある。そうしないと
液晶容量ＣLCと補助容量ＣSとの結合によるカップリン
グノイズが生じてしまうからである。
【００３９】
【発明の効果】請求項１記載の発明によれば、コモン電
極の、走査側ドライバに対する近接側と遠隔側の入力部
にそれぞれゲート電圧立ち下がり時のゲートとソース間
の寄生容量に基づく飛び込み電圧ΔＶGSの差に対応する
電位差を有する相異なる電圧、すなわち飛び込み電圧Δ
ＶGSが小さい遠隔側において飛び込み電圧ΔＶGSが大き
い近接側よりもデータ信号電圧との電位差が小さい電圧
を印加するので、飛び込み電圧ΔＶGSが発生した後で
は、画素電極とコモン電極間の電圧、つまり表示素子に
印加される電圧はほぼ等しくなるので、飛び込み電圧Δ
ＶGSの差に基づく画素電極とコモン電極間の電位差は走
査配線の全領域において補償され、フリッカの発生や輝
度ムラをほぼ完全に無くすことができる。
極の、走査側ドライバに対する近接側と遠隔側の入力部
にそれぞれゲート電圧立ち下がり時のゲートとソース間
の寄生容量に基づく飛び込み電圧ΔＶGSの差に対応する
電位差を有する相異なる電圧、すなわち飛び込み電圧Δ
ＶGSが小さい遠隔側において飛び込み電圧ΔＶGSが大き
い近接側よりもデータ信号電圧との電位差が小さい電圧
を印加するので、飛び込み電圧ΔＶGSが発生した後で
は、画素電極とコモン電極間の電圧、つまり表示素子に
印加される電圧はほぼ等しくなるので、飛び込み電圧Δ
ＶGSの差に基づく画素電極とコモン電極間の電位差は走
査配線の全領域において補償され、フリッカの発生や輝
度ムラをほぼ完全に無くすことができる。
【００４０】請求項２記載の発明によれば、各画素毎に
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右にかけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右にかけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。
【００４１】請求項３記載の発明によれば、各画素毎に
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右かけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。また、
各補助容量と共通の補助容量端子とを結ぶ専用の配線を
設ける必要がないので、請求項２の場合よりも開口率を
大きくすることができる。
補助容量が形成されていることにより、各画素における
飛び込み電圧そのものが小さくなり、その結果、表示領
域の左右かけての飛び込み電圧の差異も低減されるの
で、請求項１の場合よりもフリッカーの発生や輝度の表
示ムラの発生の少ない、良好な画質が得られる。また、
各補助容量と共通の補助容量端子とを結ぶ専用の配線を
設ける必要がないので、請求項２の場合よりも開口率を
大きくすることができる。
【図１】この発明に係る液晶表示装置をＴＦＴ−ＬＣＤ
に適用した場合における第１の実施形態の等価回路を示
す概略図である。
に適用した場合における第１の実施形態の等価回路を示
す概略図である。
【図２】図１のＴＦＴ−ＬＣＤを駆動する電圧波形のタ
イミング図である。
イミング図である。
【図３】図１のＴＦＴ−ＬＣＤを駆動する別の電圧波形
のタイミング図である。
のタイミング図である。
【図４】この発明に係る液晶表示装置をＴＦＴ−ＬＣＤ
に適用した場合における第２の実施形態の等価回路を示
す概略図である。
に適用した場合における第２の実施形態の等価回路を示
す概略図である。
【図５】この発明に係る液晶表示装置をＴＦＴ−ＬＣＤ
に適用した場合における第３の実施形態の等価回路を示
す概略図である。
に適用した場合における第３の実施形態の等価回路を示
す概略図である。
【図６】図５のＴＦＴ−ＬＣＤを駆動する電圧波形のタ
イミング図である。
イミング図である。
【図７】従来のＴＦＴ−ＬＣＤの等価回路を示す概略図
である。
である。
【図８】図７のＴＦＴ−ＬＣＤを駆動する電圧波形のタ
イミング図である。
イミング図である。
【図９】従来例の課題を説明する波形図である。
【図１０】飛び込み電圧が不均一になる理由を説明する
波形図である。
波形図である。
１ ゲート配線 ２ ドレイン配線（信号配線） ３ ＴＦＴ（スイッチング素子） ４ コモン電極 ５Ａ ５Ｂ コモン端子（入力部） ６ ゲートドライバ ８ 配線 ７ 補助容量端子 ＣS 補助容量 Ｇ ゲート端子
Claims (3)
- 【請求項１】マトリクス状に配された画素電極とコモン
電極とを表示素子を介在して対向し、各画素電極にスイ
ッチング素子を接続すると共に該スイッチング素子の一
端及び他端をそれぞれ走査配線および信号配線に接続
し、前記コモン電極、前記走査配線および前記信号配線
を走査側ドライバに接続してそれぞれに所定の電圧を供
給する表示装置において、 前記コモン電極の、前記走査側ドライバに対する近接側
と遠隔側に入力部を設け、この入力部にそれぞれゲート
電圧立ち下がり時のゲートとソース間の寄生容量に基づ
く飛び込み電圧ΔＶGSの差に対応する電位差を有する相
異なる電圧を印加することを特徴とする表示装置。 - 【請求項２】前記各画素毎に一方の電極を前記画素電極
とする補助容量が形成され、各補助容量の他方の電極は
専用の配線を介して共通の補助容量端子に接続されてい
ることを特徴とする請求項１記載の表示装置。 - 【請求項３】前記各画素毎に一方の電極を前記画素電極
とする補助容量が形成され、各補助容量の他方の電極は
前記ゲート配線に接続されていることを特徴とする請求
項１記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35188595A JPH09179098A (ja) | 1995-12-26 | 1995-12-26 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35188595A JPH09179098A (ja) | 1995-12-26 | 1995-12-26 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09179098A true JPH09179098A (ja) | 1997-07-11 |
Family
ID=18420284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35188595A Pending JPH09179098A (ja) | 1995-12-26 | 1995-12-26 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09179098A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020038304A (ko) * | 2000-11-17 | 2002-05-23 | 박원석 | 유기 전계 발광 디스플레이 장치 및 구동방법 |
| KR100686223B1 (ko) * | 2000-04-28 | 2007-02-22 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2009282333A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 液晶表示装置 |
| WO2018126721A1 (zh) * | 2017-01-03 | 2018-07-12 | 京东方科技集团股份有限公司 | 显示面板及其公共电压的补偿方法、显示装置 |
-
1995
- 1995-12-26 JP JP35188595A patent/JPH09179098A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686223B1 (ko) * | 2000-04-28 | 2007-02-22 | 삼성전자주식회사 | 액정 표시 장치 |
| KR20020038304A (ko) * | 2000-11-17 | 2002-05-23 | 박원석 | 유기 전계 발광 디스플레이 장치 및 구동방법 |
| JP2009282333A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 液晶表示装置 |
| WO2018126721A1 (zh) * | 2017-01-03 | 2018-07-12 | 京东方科技集团股份有限公司 | 显示面板及其公共电压的补偿方法、显示装置 |
| US10529297B2 (en) | 2017-01-03 | 2020-01-07 | Boe Technology Group Co., Ltd. | Display panel and common voltage compensation method thereof and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8411006B2 (en) | Display device including scan signal line driving circuits connected via signal wiring | |
| KR100590746B1 (ko) | 서로다른공통전압을가지는액정표시장치 | |
| US6714182B2 (en) | Method and system of compensating kickback voltage for a liquid crystal display device | |
| JP2002072989A (ja) | 表示装置およびその駆動方法並びに表示素子 | |
| US20040041153A1 (en) | Array substrate for liquid crystal display device | |
| KR20020045017A (ko) | 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법 | |
| US20040263701A1 (en) | Electrophoretic display apparatus | |
| US5986631A (en) | Method for driving active matrix LCD using only three voltage levels | |
| KR100709701B1 (ko) | 서로 다른 공통 전압을 가지는 액정 표시 장치 | |
| US6864868B2 (en) | Control device of a liquid crystal display device | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| JPH02216121A (ja) | 液晶表示装置 | |
| JPH09179098A (ja) | 表示装置 | |
| KR100552278B1 (ko) | 게이트 신호를 가변하는 액정 표시 장치 | |
| KR100840324B1 (ko) | 게이트 라인 신호 지연을 보상하기 위한 액정 표시 장치 | |
| CN111061107A (zh) | 显示装置及其驱动方法 | |
| US6300925B1 (en) | Display device | |
| JP3361265B2 (ja) | 表示装置 | |
| KR100928485B1 (ko) | 액정표시장치 | |
| KR20020071995A (ko) | 킥백 전압을 보상하는 액정 표시 장치 | |
| JPH085989A (ja) | 液晶マトリクス表示装置とその駆動方法 | |
| KR100783709B1 (ko) | 킥백 전압을 보상하는 액정 표시 장치 및 그 구동 방법 | |
| US20090073106A1 (en) | Liquid crystal display apparatus | |
| KR20030056526A (ko) | 액정 표시 장치의 구동 방법 | |
| JP2003036058A (ja) | 平面表示装置 |