JPH085989A - 液晶マトリクス表示装置とその駆動方法 - Google Patents
液晶マトリクス表示装置とその駆動方法Info
- Publication number
- JPH085989A JPH085989A JP13608894A JP13608894A JPH085989A JP H085989 A JPH085989 A JP H085989A JP 13608894 A JP13608894 A JP 13608894A JP 13608894 A JP13608894 A JP 13608894A JP H085989 A JPH085989 A JP H085989A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- scanning
- line
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】ＴＦＴ駆動による液晶マトリクスパネルの明る
さやコントラスト比が表示パタ−ンにより変化するのを
防止できる高画質駆動方式を提供する。 【構成】液晶マトリクスパネルの走査線、共通電極に印
加されている走査電圧、共通電圧の波形の歪み状態を検
出し、この検出量に応じて外部から液晶マトリクスパネ
ルに入力する電圧の補正を行う。 【効果】本発明により表示パタ−ンによる明るさやコン
トラスト比の変動を低減できるために高品質のカラ−表
示を実現できる。又、駆動ＬＳＩのオン抵抗や回路とパ
ネルとの接続抵抗等による画質の劣化を防止できる。さ
らに、大型で高精細のパネルのカラ−表示駆動が容易に
なるばかりか、装置の小型化、簡素化を実現できる。
さやコントラスト比が表示パタ−ンにより変化するのを
防止できる高画質駆動方式を提供する。 【構成】液晶マトリクスパネルの走査線、共通電極に印
加されている走査電圧、共通電圧の波形の歪み状態を検
出し、この検出量に応じて外部から液晶マトリクスパネ
ルに入力する電圧の補正を行う。 【効果】本発明により表示パタ−ンによる明るさやコン
トラスト比の変動を低減できるために高品質のカラ−表
示を実現できる。又、駆動ＬＳＩのオン抵抗や回路とパ
ネルとの接続抵抗等による画質の劣化を防止できる。さ
らに、大型で高精細のパネルのカラ−表示駆動が容易に
なるばかりか、装置の小型化、簡素化を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶マトリクス表示装
置とその駆動方法に係り、特に均一の明るさ、コントラ
ストを実現する高品質の表示を実現するための液晶マト
リクス表示装置とその駆動方法に関する。
置とその駆動方法に係り、特に均一の明るさ、コントラ
ストを実現する高品質の表示を実現するための液晶マト
リクス表示装置とその駆動方法に関する。
【０００２】
【従来の技術】ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ）やＭＯＳトランジスタ−により液晶を駆
動して画像を表示する液晶アクティブマトリクス表示装
置は、他のフラットディスプレイと比較して薄型、軽量
でカラ−表示を実現できるため近年パ−ソナルコンピュ
−タなどのＯＡ機器等に幅広く使われつつある。
ｓｉｓｔｏｒ）やＭＯＳトランジスタ−により液晶を駆
動して画像を表示する液晶アクティブマトリクス表示装
置は、他のフラットディスプレイと比較して薄型、軽量
でカラ−表示を実現できるため近年パ−ソナルコンピュ
−タなどのＯＡ機器等に幅広く使われつつある。
【０００３】表示画質は、液晶材料の改良やＴＦＴの製
造プロセスの改良等により向上しつつあるが、パネルが
大型化や高精細化すると明るさや、コントラス比の均一
な表示を実現することが困難となる。また、表示する内
容によっては、パネル内の電圧波形の歪が大きくなる。
この電圧波形の歪によって、パネル面内の明るさが不均
一となったり、コントラスト比が低下するなどの問題が
ある。
造プロセスの改良等により向上しつつあるが、パネルが
大型化や高精細化すると明るさや、コントラス比の均一
な表示を実現することが困難となる。また、表示する内
容によっては、パネル内の電圧波形の歪が大きくなる。
この電圧波形の歪によって、パネル面内の明るさが不均
一となったり、コントラスト比が低下するなどの問題が
ある。
【０００４】このような問題を解決するため、従来、特
開昭６０−１４０３２３や特開昭６２−２１７２２５に
記載のような駆動方式が取られていた。
開昭６０−１４０３２３や特開昭６２−２１７２２５に
記載のような駆動方式が取られていた。
【０００５】
【発明が解決しようとする課題】しかしこのような方式
では、制御回路の回路規模が大きくなり、薄型化が困難
であるばかりか消費電力も大きくなり、さらに価格も高
くなる。また、ＴＦＴの端子間の寄生容量がパネル毎に
異なるために完全に明るさの変動を補償することが困難
であった。
では、制御回路の回路規模が大きくなり、薄型化が困難
であるばかりか消費電力も大きくなり、さらに価格も高
くなる。また、ＴＦＴの端子間の寄生容量がパネル毎に
異なるために完全に明るさの変動を補償することが困難
であった。
【０００６】本発明の目的は、パネル面内の明るさやコ
ントラスト比のバラツキを補正する駆動回路を小型、簡
素化するとともに、パネル内の寄生容量等の回路定数が
変動してもこれに影響を受けない駆動方式を実現するこ
とにある。
ントラスト比のバラツキを補正する駆動回路を小型、簡
素化するとともに、パネル内の寄生容量等の回路定数が
変動してもこれに影響を受けない駆動方式を実現するこ
とにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、以下のような手段を用いる。
め、以下のような手段を用いる。
【０００８】液晶マトリクスパネルにおいて、駆動すべ
き走査線の前の走査線あるいは共通電極に印加されてい
るの走査電圧、共通電圧の波形の状態を検出する手段を
設けると共に、この検出手段により得られた検出量に基
づき外部回路パネルに入力する前記電圧を補正する。
き走査線の前の走査線あるいは共通電極に印加されてい
るの走査電圧、共通電圧の波形の状態を検出する手段を
設けると共に、この検出手段により得られた検出量に基
づき外部回路パネルに入力する前記電圧を補正する。
【０００９】また、全ての走査線に入力する電圧を補正
するために各々の走査線に流れる電流を検出し、この検
出量に応じて走査電圧を線順次のタイミングに合わせて
補正いく。
するために各々の走査線に流れる電流を検出し、この検
出量に応じて走査電圧を線順次のタイミングに合わせて
補正いく。
【００１０】また、単独もしくは任意の組合せにより走
査線、信号線、共通電極に流れる電流を検出した時に、
予め設定した補正量に基づいて駆動走査線の走査電圧の
波形の状態を補正する。
査線、信号線、共通電極に流れる電流を検出した時に、
予め設定した補正量に基づいて駆動走査線の走査電圧の
波形の状態を補正する。
【００１１】また、単独もしくは任意の組合せにより走
査線、信号線、共通電極、蓄積容量共通線に流出入する
電流に起因する電圧波形歪みを予測制御により反対電圧
を与えて駆動走査線の走査電圧の波形の状態を補正す
る。
査線、信号線、共通電極、蓄積容量共通線に流出入する
電流に起因する電圧波形歪みを予測制御により反対電圧
を与えて駆動走査線の走査電圧の波形の状態を補正す
る。
【００１２】また、液晶マトリクスパネル内または液晶
マトリクスパネルの駆動装置の出力部における信号電
圧、走査電圧、共通電圧及び蓄積容量電圧のうち少なく
とも１つの過渡状態を検出する過渡状態の情報検出手
段、または表示内容に応じて過渡状態の情報を発生する
情報発生手段を具備し、情報検出手段または情報発生手
段の内容に応じて少なくとも駆動装置のいずれかに時間
的変化する電圧を入力して所定のタイミングで選択、出
力する。
マトリクスパネルの駆動装置の出力部における信号電
圧、走査電圧、共通電圧及び蓄積容量電圧のうち少なく
とも１つの過渡状態を検出する過渡状態の情報検出手
段、または表示内容に応じて過渡状態の情報を発生する
情報発生手段を具備し、情報検出手段または情報発生手
段の内容に応じて少なくとも駆動装置のいずれかに時間
的変化する電圧を入力して所定のタイミングで選択、出
力する。
【００１３】
【作用】前記した方式とすることにより、表示パタ−ン
すなわち信号電圧の電圧レベル依存した走査電圧及び共
通電圧の波形歪みを防止することができる。特に、走査
電圧の波形歪みを補正することにより、蓄積容量、画素
と走査線間との寄生容量による走査線の波形歪みを低減
できるために画素に書き込まれる電圧が表示パタ−ンに
依存しない。これによって、明るさやコントラスト比の
表示パタ−ン依存性を防止でき高品質の表示を実現でき
る。
すなわち信号電圧の電圧レベル依存した走査電圧及び共
通電圧の波形歪みを防止することができる。特に、走査
電圧の波形歪みを補正することにより、蓄積容量、画素
と走査線間との寄生容量による走査線の波形歪みを低減
できるために画素に書き込まれる電圧が表示パタ−ンに
依存しない。これによって、明るさやコントラスト比の
表示パタ−ン依存性を防止でき高品質の表示を実現でき
る。
【００１４】
【実施例】図１に本発明による液晶表示装置の構成の概
略を示す。装置は、液晶パネル１、走査電圧発生手段
７、走査側負荷検出手段８、信号電圧発生手段９、共通
電圧発生手段１１、共通側負荷検出手段１２及び画像信
号、コントロ−ル信号発生回路１３により構成されてい
る。また、液晶パネル１は、ＴＦＴ２、液晶画素３、共
通電極４、信号線５及び、走査線６により構成されてい
る。走査側負荷検出手段８、共通側負荷検出手段１２の
詳細は後で述べるが、本発明の実施例では、前記した２
つの負荷検出手段を、同時に液晶表示装置に含んでも良
いが、単独あるいは適宜組み合わせても良く、構成につ
いては、特に限定するものではない。図１に示した実施
例の目的とするところは、ＴＦＴで液晶を駆動したとき
の特有の画質の劣化を防止することにある。そこで、図
１の実施例を説明する前に、このＴＦＴの動作とＴＦＴ
駆動特有の画質の劣化について説明する。
略を示す。装置は、液晶パネル１、走査電圧発生手段
７、走査側負荷検出手段８、信号電圧発生手段９、共通
電圧発生手段１１、共通側負荷検出手段１２及び画像信
号、コントロ−ル信号発生回路１３により構成されてい
る。また、液晶パネル１は、ＴＦＴ２、液晶画素３、共
通電極４、信号線５及び、走査線６により構成されてい
る。走査側負荷検出手段８、共通側負荷検出手段１２の
詳細は後で述べるが、本発明の実施例では、前記した２
つの負荷検出手段を、同時に液晶表示装置に含んでも良
いが、単独あるいは適宜組み合わせても良く、構成につ
いては、特に限定するものではない。図１に示した実施
例の目的とするところは、ＴＦＴで液晶を駆動したとき
の特有の画質の劣化を防止することにある。そこで、図
１の実施例を説明する前に、このＴＦＴの動作とＴＦＴ
駆動特有の画質の劣化について説明する。
【００１５】本発明が適用できる液晶パネル１の具体的
な構成例を図２及び図３に示す。これらの構成例は、公
知の技術であるために詳細については省略する。図２
は、走査線１００ａ，信号線１００ｂ、ＴＦＴ１００
ｃ、蓄積容量１００ｄ、液晶１００ｅ及び蓄積容量線１
００ｆで構成されている。又、図３は、蓄積容量１００
ｄの接続法が図２と異なり、ＴＦＴの端子と前段の走査
線に接続されている。本発明は、蓄積容量１００ｅが内
蔵されない液晶パネルにも適用することができ、特に図
２及び図３の構成例にとらわれることはない。
な構成例を図２及び図３に示す。これらの構成例は、公
知の技術であるために詳細については省略する。図２
は、走査線１００ａ，信号線１００ｂ、ＴＦＴ１００
ｃ、蓄積容量１００ｄ、液晶１００ｅ及び蓄積容量線１
００ｆで構成されている。又、図３は、蓄積容量１００
ｄの接続法が図２と異なり、ＴＦＴの端子と前段の走査
線に接続されている。本発明は、蓄積容量１００ｅが内
蔵されない液晶パネルにも適用することができ、特に図
２及び図３の構成例にとらわれることはない。
【００１６】さらに、本発明が適用できる駆動電圧波形
例を図４及び図５に示す。図４は、図２及び図３に記載
した液晶パネル１の走査線、信号線及び共通電極を駆動
する波形例また、図５は、図３に記載した液晶パネル１
の走査線、信号線及び共通電極を駆動する波形例であ
る。本発明は、ＴＦＴ等のアクティブ素子によって駆動
される液晶パネルを対象としたものであり、これらが含
まれるパネルの駆動法あれば前記した駆動波形例に特に
とらわれることはない。
例を図４及び図５に示す。図４は、図２及び図３に記載
した液晶パネル１の走査線、信号線及び共通電極を駆動
する波形例また、図５は、図３に記載した液晶パネル１
の走査線、信号線及び共通電極を駆動する波形例であ
る。本発明は、ＴＦＴ等のアクティブ素子によって駆動
される液晶パネルを対象としたものであり、これらが含
まれるパネルの駆動法あれば前記した駆動波形例に特に
とらわれることはない。
【００１７】図６は、液晶パネルのＫ番目の走査線６及
びＫ＋１番目の走査線６’に印加する走査電圧ＶＧＫ及
びＶＧＫ＋１と、ある信号線５に印加する信号電圧ＶＤ
の各電圧波形を示す。また、図７は、液晶パネル１の１
画素の構成を示す。蓄積容量１４は、ＴＦＴの出力端子
Ｓと走査線６の間に形成した構成をしている。なお、図
１と同一部品には、同一符号を記してある。
びＫ＋１番目の走査線６’に印加する走査電圧ＶＧＫ及
びＶＧＫ＋１と、ある信号線５に印加する信号電圧ＶＤ
の各電圧波形を示す。また、図７は、液晶パネル１の１
画素の構成を示す。蓄積容量１４は、ＴＦＴの出力端子
Ｓと走査線６の間に形成した構成をしている。なお、図
１と同一部品には、同一符号を記してある。
【００１８】走査電圧ＶＧＫ＋１が高いレベルのＶＧＨ
になるとＴＦＴ２は導通状態になりＴＦＴ２を通して信
号電圧ＶＤが蓄積容量１４と液晶画素３に書き込まれ
る。次に、走査電圧ＶＧＫ＋１が低いレベルのＶＧＬに
なるとＴＦＴ２は非導通状態になり、書き込まれた信号
電圧はそのまま保持される。これらの動作は、一般には
６０回／１秒程度の周期で繰り返される。
になるとＴＦＴ２は導通状態になりＴＦＴ２を通して信
号電圧ＶＤが蓄積容量１４と液晶画素３に書き込まれ
る。次に、走査電圧ＶＧＫ＋１が低いレベルのＶＧＬに
なるとＴＦＴ２は非導通状態になり、書き込まれた信号
電圧はそのまま保持される。これらの動作は、一般には
６０回／１秒程度の周期で繰り返される。
【００１９】図中で、点線で示した波形は走査電圧の理
想波形であるが、走査電圧発生手段７の出力抵抗や走査
電圧発生手段７と液晶パネル１との接続抵抗等により波
形が実線のように歪む。なお、波形歪みは模式的に示し
てある。図中に示した走査電圧ＶＧＫの波形歪み（ａ）
と（ｂ）は、主に走査線と信号線との間の寄生容量及び
前述した抵抗に起因する。波形歪み（ｃ）は、ＴＦＴ２
が導通状態になった場合に、蓄積容量ＣＳＴＧ１４を経
由し、駆動中の走査線６’の１つ前の走査線６に流れ込
む電流に起因する。信号電圧ＶＤの極性を反転すると波
形歪み（ｃ）の極性も反転する。最後に、波形歪み
（ｄ）は、走査電圧ＶＧＫ＋１が低いレベルの電圧ＶＧ
Ｌに変化する時に、ＴＦＴのＳ端子とＧ端子との間の寄
生容量及び蓄積容量ＣＳＴＧとを経由して走査線６’か
ら電流が引き込まれるために発生する。
想波形であるが、走査電圧発生手段７の出力抵抗や走査
電圧発生手段７と液晶パネル１との接続抵抗等により波
形が実線のように歪む。なお、波形歪みは模式的に示し
てある。図中に示した走査電圧ＶＧＫの波形歪み（ａ）
と（ｂ）は、主に走査線と信号線との間の寄生容量及び
前述した抵抗に起因する。波形歪み（ｃ）は、ＴＦＴ２
が導通状態になった場合に、蓄積容量ＣＳＴＧ１４を経
由し、駆動中の走査線６’の１つ前の走査線６に流れ込
む電流に起因する。信号電圧ＶＤの極性を反転すると波
形歪み（ｃ）の極性も反転する。最後に、波形歪み
（ｄ）は、走査電圧ＶＧＫ＋１が低いレベルの電圧ＶＧ
Ｌに変化する時に、ＴＦＴのＳ端子とＧ端子との間の寄
生容量及び蓄積容量ＣＳＴＧとを経由して走査線６’か
ら電流が引き込まれるために発生する。
【００２０】ところで、走査電圧ＶＧＫ＋１がＶＧＬ付
近に立ち下がるまで波形歪み（ｃ）が継続すると最終的
に液晶画素３への印加電圧が変動し明るさやコントラス
ト比に変動が生じる。この波形歪みは、信号電圧の振幅
値、すなわち表示パタ−ンによって変化する。また、波
形（ｄ）も上記した画質の低下を招く。さらに、液晶画
素３を経由して共通電極４にも電流が流れていくため、
共通電極の電圧すなわち共通電圧にも歪みが発生する。
共通電圧の波形歪みは、共通電極と信号線との寄生容量
によるカップリングによっても発生する。この波形歪み
により、上記したのと同様の画質劣化が起こる。このよ
うな、波形歪みを補正することによって画質の劣化を防
止したことが本発明の特長である。
近に立ち下がるまで波形歪み（ｃ）が継続すると最終的
に液晶画素３への印加電圧が変動し明るさやコントラス
ト比に変動が生じる。この波形歪みは、信号電圧の振幅
値、すなわち表示パタ−ンによって変化する。また、波
形（ｄ）も上記した画質の低下を招く。さらに、液晶画
素３を経由して共通電極４にも電流が流れていくため、
共通電極の電圧すなわち共通電圧にも歪みが発生する。
共通電圧の波形歪みは、共通電極と信号線との寄生容量
によるカップリングによっても発生する。この波形歪み
により、上記したのと同様の画質劣化が起こる。このよ
うな、波形歪みを補正することによって画質の劣化を防
止したことが本発明の特長である。
【００２１】図１の実施例の走査側の補正回路である走
査電圧発生手段７及び走査側負荷検出手段８による走査
電圧の補正に関するより具体的な実施例を図８に示す。
この回路は、図６に示した波形歪みのうち歪み（ｃ）と
（ｄ）を補正する回路である。
査電圧発生手段７及び走査側負荷検出手段８による走査
電圧の補正に関するより具体的な実施例を図８に示す。
この回路は、図６に示した波形歪みのうち歪み（ｃ）と
（ｄ）を補正する回路である。
【００２２】走査電圧発生手段７は、スイッチ回路７ａ
〜７ｅで構成する。各スイッチ回路は、ａ，ｂ，ｃの３
つ入力端子と出力端子を有し、図には記載していないが
スイッチの開閉制御をおこなう制御回路により制御され
る。ａ入力端子は、高いレベルの電圧ＶＧＨを供給する
電源３１に、ｂ入力端子は、低いレベルの電圧ＶＧＬを
供給する電源３０にそれぞれ接続される。図１に示した
走査側負荷検出手段８は、負荷電流検出手段２８と走査
オフ電圧補正手段３２とで構成される。ｃ入力端子は、
負荷電流検出手段２８に接続される。
〜７ｅで構成する。各スイッチ回路は、ａ，ｂ，ｃの３
つ入力端子と出力端子を有し、図には記載していないが
スイッチの開閉制御をおこなう制御回路により制御され
る。ａ入力端子は、高いレベルの電圧ＶＧＨを供給する
電源３１に、ｂ入力端子は、低いレベルの電圧ＶＧＬを
供給する電源３０にそれぞれ接続される。図１に示した
走査側負荷検出手段８は、負荷電流検出手段２８と走査
オフ電圧補正手段３２とで構成される。ｃ入力端子は、
負荷電流検出手段２８に接続される。
【００２３】液晶パネル２０は、走査線２１〜２５と信
号線２６及びＴＦＴ２、液晶画素３、共通電極４、蓄積
容量１４からなる。液晶パネル２０は、線順次駆動で駆
動されるが詳細については省略する。ここでは、本発明
に関することのみの説明に留める。
号線２６及びＴＦＴ２、液晶画素３、共通電極４、蓄積
容量１４からなる。液晶パネル２０は、線順次駆動で駆
動されるが詳細については省略する。ここでは、本発明
に関することのみの説明に留める。
【００２４】図に示したように走査線２３を駆動する場
合、すなわち走査線２３に接続されたＴＦＴをオン状態
にする場合を例に取り説明する。この時、スイッチ回路
７ｃはａ入力端子に入力された走査オン電圧（高いレベ
ルの電圧）ＶＧＨを選択する。これにより、走査線２３
に接続されたＴＦＴは同時にオン状態になり、信号電圧
ＶＤが一斉に蓄積容量１４と液晶画素３に書き込まれ
る。この蓄積容量が接続されている走査線２２に接続し
たスイッチ回路７ｂは、ｃ入力端子を選択し、走査線２
２に流れている電流を電流検出線２９に出力する。他の
スイッチ回路は、ＴＦＴがオフ状態になるようにｂ入力
端子を選択し、それらに接続された走査線に走査オフ電
圧（低いレベルの電圧）ＶＧＬが印加される。すなわ
ち、本実施例の特徴は、線順次のタイミングに合わせて
蓄積容量に流れる電流が検出できるように、駆動してい
る走査線の一つ手前の走査線を流れる電流を検出するこ
とにある。当然のことながら、この動作を液晶パネルの
最初の走査線から後の走査線に順に行っていく。
合、すなわち走査線２３に接続されたＴＦＴをオン状態
にする場合を例に取り説明する。この時、スイッチ回路
７ｃはａ入力端子に入力された走査オン電圧（高いレベ
ルの電圧）ＶＧＨを選択する。これにより、走査線２３
に接続されたＴＦＴは同時にオン状態になり、信号電圧
ＶＤが一斉に蓄積容量１４と液晶画素３に書き込まれ
る。この蓄積容量が接続されている走査線２２に接続し
たスイッチ回路７ｂは、ｃ入力端子を選択し、走査線２
２に流れている電流を電流検出線２９に出力する。他の
スイッチ回路は、ＴＦＴがオフ状態になるようにｂ入力
端子を選択し、それらに接続された走査線に走査オフ電
圧（低いレベルの電圧）ＶＧＬが印加される。すなわ
ち、本実施例の特徴は、線順次のタイミングに合わせて
蓄積容量に流れる電流が検出できるように、駆動してい
る走査線の一つ手前の走査線を流れる電流を検出するこ
とにある。当然のことながら、この動作を液晶パネルの
最初の走査線から後の走査線に順に行っていく。
【００２５】検出された電流は電圧信号ＶＣＭＰに変換
される。この信号が補正信号となる。この補正信号は走
査オフ電圧補正回路３２に入力されるが、ここで液晶パ
ネルに印加される走査電圧の歪みが発生しないように補
正される。すなわち、走査オフ電圧補正回路３２は、補
正信号ＶＣＭＰ及び参照電圧として走査オフ電圧ＶＧＬ
を入力し、歪のない走査電圧を出力して負荷電流検出回
路２９を介して電流検出線２９に印加する。
される。この信号が補正信号となる。この補正信号は走
査オフ電圧補正回路３２に入力されるが、ここで液晶パ
ネルに印加される走査電圧の歪みが発生しないように補
正される。すなわち、走査オフ電圧補正回路３２は、補
正信号ＶＣＭＰ及び参照電圧として走査オフ電圧ＶＧＬ
を入力し、歪のない走査電圧を出力して負荷電流検出回
路２９を介して電流検出線２９に印加する。
【００２６】図８における負荷電流検出手段２８の具体
的な構成例を図９に示す。図９の実施例では、電流検出
線２９からの電流をオペアンプ３６の一方の入力端子
（−入力）し、オペアンプ３６と抵抗３５で構成される
電流検出回路により補正電圧ＶＣＭＰに変換する。そし
て、電圧ＶＣＭＰ及び走査オフ電圧ＶＧＬを走査オフ電
圧補正回路３２に入力し、走査オフ電圧補正回路はＶＧ
ＬとＶＣＭＰに依存する補正された電圧Ｖ1(ＶＧＬ，Ｖ
ＣＭＰ)を出力してオペアンプの他方の端子（＋入力）
に入力する。この結果、電流検出線２９の電位は、補正
された走査オフ電圧Ｖ1(ＶＧＬ，ＶＣＭＰ)と同一にな
るためにＴＦＴの動作上、特に問題となるところはな
い。オペアンプの出力電圧ＶＣＭＰは、それぞれの走査
線に流れる電流に比例して変化するが、出力電圧のレベ
ル調整は抵抗３５で行っても良い。図示していないが、
レベル調整回路を電流検出手段２８の後に付加しても良
くその構成法については特に限定しない。
的な構成例を図９に示す。図９の実施例では、電流検出
線２９からの電流をオペアンプ３６の一方の入力端子
（−入力）し、オペアンプ３６と抵抗３５で構成される
電流検出回路により補正電圧ＶＣＭＰに変換する。そし
て、電圧ＶＣＭＰ及び走査オフ電圧ＶＧＬを走査オフ電
圧補正回路３２に入力し、走査オフ電圧補正回路はＶＧ
ＬとＶＣＭＰに依存する補正された電圧Ｖ1(ＶＧＬ，Ｖ
ＣＭＰ)を出力してオペアンプの他方の端子（＋入力）
に入力する。この結果、電流検出線２９の電位は、補正
された走査オフ電圧Ｖ1(ＶＧＬ，ＶＣＭＰ)と同一にな
るためにＴＦＴの動作上、特に問題となるところはな
い。オペアンプの出力電圧ＶＣＭＰは、それぞれの走査
線に流れる電流に比例して変化するが、出力電圧のレベ
ル調整は抵抗３５で行っても良い。図示していないが、
レベル調整回路を電流検出手段２８の後に付加しても良
くその構成法については特に限定しない。
【００２７】図１０に電流検出手段２８の他の実施例を
示す。電流検出線２９に流れる電流を電流検出コイルで
検出し、バッファ回路３８を介して補正電圧ＶＣＭＰを
出力する。図９の実施例同様電圧ＶＣＭＰ及び走査オフ
電圧ＶＧＬを走査オフ電圧補正回路３２に入力し、走査
オフ電圧補正回路はＶＧＬとＶＣＭＰに依存する補正さ
れた電圧Ｖ2(ＶＧＬ，ＶＣＭＰ)を出力して電流検出線
２９に印加する。
示す。電流検出線２９に流れる電流を電流検出コイルで
検出し、バッファ回路３８を介して補正電圧ＶＣＭＰを
出力する。図９の実施例同様電圧ＶＣＭＰ及び走査オフ
電圧ＶＧＬを走査オフ電圧補正回路３２に入力し、走査
オフ電圧補正回路はＶＧＬとＶＣＭＰに依存する補正さ
れた電圧Ｖ2(ＶＧＬ，ＶＣＭＰ)を出力して電流検出線
２９に印加する。
【００２８】以上のように、電流検出手段により得られ
た補正信号ＶＣＭＰを走査オフ電圧補正手段３２に入力
し、ここで走査オフ電圧ＶＧＬの歪みをなくすように補
正する。この場合、補正の対象となるのは、図８に示し
た走査線２２である。他の、走査線に加える走査電圧の
補正は行わない。走査オフ電圧補正手段３２は、例えば
オペアンプ等を用いて構成されるが、電圧ＶＧＬとＶＣ
ＭＰを入力して上述のような演算をするものであれば良
く、その回路構成については特に限定しない。
た補正信号ＶＣＭＰを走査オフ電圧補正手段３２に入力
し、ここで走査オフ電圧ＶＧＬの歪みをなくすように補
正する。この場合、補正の対象となるのは、図８に示し
た走査線２２である。他の、走査線に加える走査電圧の
補正は行わない。走査オフ電圧補正手段３２は、例えば
オペアンプ等を用いて構成されるが、電圧ＶＧＬとＶＣ
ＭＰを入力して上述のような演算をするものであれば良
く、その回路構成については特に限定しない。
【００２９】走査電圧を補正する他の実施例の構成を図
１１に示す。走査電圧発生手段４０は、ａ及びｂの２つ
の入力端子、及び出力端子を備えたスイッチ回路４０ａ
〜４０ｃで構成されている。走査オフ電圧補正手段４２
は、電流検出手段と電圧補正手段を備え、走査オフ電圧
ＶＧＬに流れる電流に応じてこの電圧を補正する。電流
検出手段と電圧補正手段の詳細は図１０と同一であり、
ここでは省略する。
１１に示す。走査電圧発生手段４０は、ａ及びｂの２つ
の入力端子、及び出力端子を備えたスイッチ回路４０ａ
〜４０ｃで構成されている。走査オフ電圧補正手段４２
は、電流検出手段と電圧補正手段を備え、走査オフ電圧
ＶＧＬに流れる電流に応じてこの電圧を補正する。電流
検出手段と電圧補正手段の詳細は図１０と同一であり、
ここでは省略する。
【００３０】図１１に記載した走査オフ電圧補正手段４
２の具体例を図１２に示す。走査オフ電圧補正手段４２
は、演算増幅器１８１とで構成された加算回路、演算増
幅器１８２と抵抗１８１ａ〜１８１ｅとで構成された波
形歪検出回路で構成されている。走査オフ電圧ＶＧＬに
流れる電流ｉは、抵抗１８２ａによって電圧に変換さ
れ、さらに差動増幅器１８２と抵抗１８ｂ〜１８ｅとで
構成される差動増幅回路によって補正電圧として取り出
される。この補正電圧は、加算回路に入力され、最終的
には電流波形に対応した走査オフ電圧が得られる。
２の具体例を図１２に示す。走査オフ電圧補正手段４２
は、演算増幅器１８１とで構成された加算回路、演算増
幅器１８２と抵抗１８１ａ〜１８１ｅとで構成された波
形歪検出回路で構成されている。走査オフ電圧ＶＧＬに
流れる電流ｉは、抵抗１８２ａによって電圧に変換さ
れ、さらに差動増幅器１８２と抵抗１８ｂ〜１８ｅとで
構成される差動増幅回路によって補正電圧として取り出
される。この補正電圧は、加算回路に入力され、最終的
には電流波形に対応した走査オフ電圧が得られる。
【００３１】図１３は、前述した動作の各部の動作波形
を示したものである。電流ｉは、走査オフ電圧補正手段
４２から走査電圧発生手段４０側への方向を＋、逆の方
向を−としている。また、走査オフ電圧補正手段４２に
入力するＶＧＬ´は、走査オフ電圧の所定レベルに設定
する。この結果、電流ｉが、＋方向に過渡的に増加する
（正電圧側）と走査オフ電圧ＶＧＬは、＋方向に増加し
てパネル内の走査電圧の過渡的な減少（負電圧側）を補
正することができる。電流ｉが、−方向に過渡的に増加
すると走査オフ電圧ＶＧＬは、−方向に増加してパネル
内の走査電圧の過渡的な増加（正電圧）を補正すること
ができる。これによって、液晶パネル内の走査電圧の変
動を防止することができる。
を示したものである。電流ｉは、走査オフ電圧補正手段
４２から走査電圧発生手段４０側への方向を＋、逆の方
向を−としている。また、走査オフ電圧補正手段４２に
入力するＶＧＬ´は、走査オフ電圧の所定レベルに設定
する。この結果、電流ｉが、＋方向に過渡的に増加する
（正電圧側）と走査オフ電圧ＶＧＬは、＋方向に増加し
てパネル内の走査電圧の過渡的な減少（負電圧側）を補
正することができる。電流ｉが、−方向に過渡的に増加
すると走査オフ電圧ＶＧＬは、−方向に増加してパネル
内の走査電圧の過渡的な増加（正電圧）を補正すること
ができる。これによって、液晶パネル内の走査電圧の変
動を防止することができる。
【００３２】なお、補正量を制御して最良の画質状態に
する場合等の場合は、波形歪検出回路によって得られる
補正電圧量及び／または加算回路のフィバック量を可変
させるればよい。
する場合等の場合は、波形歪検出回路によって得られる
補正電圧量及び／または加算回路のフィバック量を可変
させるればよい。
【００３３】図１４は、本発明による走査電圧発生手段
の構成例を示したものである。図１４（ａ）は、走査電
圧発生手段１８４ａ，１８５ａ，走査オフ電圧補正手段
１８４ｂ，１８５ｂをそれぞれ内蔵した駆動回路１８
４、１８５をカスケ−ドに接続し液晶パネルの走査回路
を構成したものである。なお、駆動回路の出力端子１８
４ｃ，１８５ｃの数や駆動回路の数は、特に限定される
ものでない。また、１４（ｂ）は、走査オフ電圧補正手
段１８８を駆動回路１８６、１８７の外部に設置した例
である。本発明は、これらの方式にと割られることな
く、例えば信号回路側に走査オフ電圧補正手段を設けて
も良く設置場所は特に限定しない。
の構成例を示したものである。図１４（ａ）は、走査電
圧発生手段１８４ａ，１８５ａ，走査オフ電圧補正手段
１８４ｂ，１８５ｂをそれぞれ内蔵した駆動回路１８
４、１８５をカスケ−ドに接続し液晶パネルの走査回路
を構成したものである。なお、駆動回路の出力端子１８
４ｃ，１８５ｃの数や駆動回路の数は、特に限定される
ものでない。また、１４（ｂ）は、走査オフ電圧補正手
段１８８を駆動回路１８６、１８７の外部に設置した例
である。本発明は、これらの方式にと割られることな
く、例えば信号回路側に走査オフ電圧補正手段を設けて
も良く設置場所は特に限定しない。
【００３４】なお、走査電圧のオフ電圧ＶＧＬの補正信
号は、走査線に流れる電流を検出することができれよ
く、その構成法については特に限定しない。また、場合
によっては、液晶パネル内の走査配線の走査電圧そのも
のを検出し、検出した結果に基づいて走査電圧のオフ電
圧ＶＧＬを走査電圧発生手段のそれぞれのスイッチ回路
に入力して波形歪みを補正するようにしても良い。
号は、走査線に流れる電流を検出することができれよ
く、その構成法については特に限定しない。また、場合
によっては、液晶パネル内の走査配線の走査電圧そのも
のを検出し、検出した結果に基づいて走査電圧のオフ電
圧ＶＧＬを走査電圧発生手段のそれぞれのスイッチ回路
に入力して波形歪みを補正するようにしても良い。
【００３５】本発明の他の実施例を図１５に示す。これ
は、図１に示した共通電圧発生手段１１及び共通側負荷
検出手段１２に対応するものである。液晶パネルの共通
電極の電圧は、供給線の抵抗や回路とパネルの接続抵抗
等によって波形が歪む。そして、パネルのサイズが大き
くなり、また画素数が増加してくると歪み量が増大して
いく。
は、図１に示した共通電圧発生手段１１及び共通側負荷
検出手段１２に対応するものである。液晶パネルの共通
電極の電圧は、供給線の抵抗や回路とパネルの接続抵抗
等によって波形が歪む。そして、パネルのサイズが大き
くなり、また画素数が増加してくると歪み量が増大して
いく。
【００３６】この共通電圧が歪むと液晶の明るさが変動
する。波形の歪み量は、信号電圧のレベルに依存するた
めに、表示パタ−ンにより前述した画質の劣化を引き起
こす。この共通電圧波形の歪み量は、共通電圧の供給線
に流れる電流に対応することに着目し、この電流を検出
してこの検出量から外部より入力する共通電圧の波形を
前もって補正し、液晶パネル内の波形歪みを防止する。
する。波形の歪み量は、信号電圧のレベルに依存するた
めに、表示パタ−ンにより前述した画質の劣化を引き起
こす。この共通電圧波形の歪み量は、共通電圧の供給線
に流れる電流に対応することに着目し、この電流を検出
してこの検出量から外部より入力する共通電圧の波形を
前もって補正し、液晶パネル内の波形歪みを防止する。
【００３７】共通電圧の供給線４８に流れる電流ＩＣＯ
Ｍは、オペアンプ４５と抵抗４６で構成された電流検出
回路により補正電圧ＶＣＭＰ２に変換される。変換され
た補正電圧ＶＣＭＰ２は、共通電圧補正手段４７に入力
され、既に外部回路から入力されている共通電圧ＶＣＯ
Ｍと合成されて図１６に示すようにＶＣＯＭＡ波形とな
り出力される。これにより、パネル内の共通電圧の波形
歪みは補正できる。なお、補正電圧の絶対レベルの調整
は、抵抗４６の値を調整するか、もしくは共通電圧補正
手段４７内で行っても良い。これにより、表示パタ−ン
すなわち負荷変動に応じて変動する共通電圧の波形歪み
をリアルタイムで補正することができる。
Ｍは、オペアンプ４５と抵抗４６で構成された電流検出
回路により補正電圧ＶＣＭＰ２に変換される。変換され
た補正電圧ＶＣＭＰ２は、共通電圧補正手段４７に入力
され、既に外部回路から入力されている共通電圧ＶＣＯ
Ｍと合成されて図１６に示すようにＶＣＯＭＡ波形とな
り出力される。これにより、パネル内の共通電圧の波形
歪みは補正できる。なお、補正電圧の絶対レベルの調整
は、抵抗４６の値を調整するか、もしくは共通電圧補正
手段４７内で行っても良い。これにより、表示パタ−ン
すなわち負荷変動に応じて変動する共通電圧の波形歪み
をリアルタイムで補正することができる。
【００３８】なお、電流検出回路及び共通電圧補正手段
４７は、上述のような機能を達成するものであれば良
く、その構成については特に限定しない。
４７は、上述のような機能を達成するものであれば良
く、その構成については特に限定しない。
【００３９】本発明による表示装置のさらに他の実施例
を図１７に示す。液晶パネル５０の１ドットは、ＴＦＴ
５１、画素５２及びコモン端子５３がマトリクス状に配
列されている。また、それぞれのＴＦＴのゲ−ト端子に
は、ゲ−ト線５５が接続され、さらにドレイン端子に
は、ドレイン線が接続される。
を図１７に示す。液晶パネル５０の１ドットは、ＴＦＴ
５１、画素５２及びコモン端子５３がマトリクス状に配
列されている。また、それぞれのＴＦＴのゲ−ト端子に
は、ゲ−ト線５５が接続され、さらにドレイン端子に
は、ドレイン線が接続される。
【００４０】ゲ−ト線５５にはゲ−ト駆動回路５６が接
続されており、ここでＴＦＴ５１を制御するゲ−ト電圧
を発生する。さらにドレイン線５４には、ドレイン駆動
回路が接続され、ここで液晶の明るさを決めるドレイン
電圧を発生する。ゲ−ト電圧レベル発生回路５７は、Ｔ
ＦＴをオンに状態するＶＧＨ、もしくはオフ状態にする
ＶＧＬを発生する。
続されており、ここでＴＦＴ５１を制御するゲ−ト電圧
を発生する。さらにドレイン線５４には、ドレイン駆動
回路が接続され、ここで液晶の明るさを決めるドレイン
電圧を発生する。ゲ−ト電圧レベル発生回路５７は、Ｔ
ＦＴをオンに状態するＶＧＨ、もしくはオフ状態にする
ＶＧＬを発生する。
【００４１】ゲ−ト電圧レベル発生回路５７には、補正
電圧発生回路５９が接続されている。補正電圧発生回路
５９は、画像信号の状態に応じて、ゲ−ト電圧の波形歪
を補正するための補正電圧を発生する。この時の補正量
ＶＣＭＰは、液晶パネル５０に表示する１水平ライン毎
の全画素の明るさに応じた値とするが、ゲ−ト線に流れ
る電流の値、もしくはゲ−ト電圧の波形歪が予測できれ
ば良く、補正量の計算方法については特に限定しない。
例えば、補正電圧量を複数のレベルに分割しても良い。
電圧発生回路５９が接続されている。補正電圧発生回路
５９は、画像信号の状態に応じて、ゲ−ト電圧の波形歪
を補正するための補正電圧を発生する。この時の補正量
ＶＣＭＰは、液晶パネル５０に表示する１水平ライン毎
の全画素の明るさに応じた値とするが、ゲ−ト線に流れ
る電流の値、もしくはゲ−ト電圧の波形歪が予測できれ
ば良く、補正量の計算方法については特に限定しない。
例えば、補正電圧量を複数のレベルに分割しても良い。
【００４２】本発明の表示装置のさらに他の実施例を図
１８に示す。表示装置は、液晶パネル６０、ゲ−ト駆動
回路６４、ドレイン駆動回路６５およびゲ−ト電圧検出
回路６８で構成される。液晶パネル６０の１ドットは、
ＴＦＴ６１、液晶画素６２、コモン端子６３で構成され
ている。
１８に示す。表示装置は、液晶パネル６０、ゲ−ト駆動
回路６４、ドレイン駆動回路６５およびゲ−ト電圧検出
回路６８で構成される。液晶パネル６０の１ドットは、
ＴＦＴ６１、液晶画素６２、コモン端子６３で構成され
ている。
【００４３】ＴＦＴ６６ａ〜６６ｅの一方の端子は、ゲ
−ト線６８ａ〜６８ｅに接続され、他方の端子は共通に
接続されてゲ−ト電圧検出回路６８の入力端子に接続さ
れている。
−ト線６８ａ〜６８ｅに接続され、他方の端子は共通に
接続されてゲ−ト電圧検出回路６８の入力端子に接続さ
れている。
【００４４】ＴＦＴ６６ａ〜６６ｅは、ゲ−ト電圧ＶＧ
の電圧状態に応じてオン、オフし前段のゲ−ト電圧を選
択し出力する。例えば、ゲ−ト線６８ｂにオン電圧が印
加されている場合、このゲ−ト線に接続されている画素
のＴＦＴは、オン状態になる。同時に、ＴＦＴ６６ａも
オン状態になりゲ−ト線６８ａに印加されているゲ−ト
電圧（オフ電圧）が、選択されて出力される。以下同様
の動作が線順次毎に行われる。この結果、ゲ−ト電圧検
出回路６８の出力電圧ＶＤＴは、各ゲ−ト線に印加され
ているゲ−ト電圧となる。ここで得られたＶＤＴから、
液晶パネルに入力するゲ−ト電圧を補正し波形歪を低減
する。
の電圧状態に応じてオン、オフし前段のゲ−ト電圧を選
択し出力する。例えば、ゲ−ト線６８ｂにオン電圧が印
加されている場合、このゲ−ト線に接続されている画素
のＴＦＴは、オン状態になる。同時に、ＴＦＴ６６ａも
オン状態になりゲ−ト線６８ａに印加されているゲ−ト
電圧（オフ電圧）が、選択されて出力される。以下同様
の動作が線順次毎に行われる。この結果、ゲ−ト電圧検
出回路６８の出力電圧ＶＤＴは、各ゲ−ト線に印加され
ているゲ−ト電圧となる。ここで得られたＶＤＴから、
液晶パネルに入力するゲ−ト電圧を補正し波形歪を低減
する。
【００４５】なお、ＴＦＴ６６ａ〜６６ｅは、非晶質シ
リコンＴＦＴ、多結晶シリコンＴＦＴでも良く、特に限
定しない。また、液晶パネルの外部に設けても良い。こ
の場合、ＴＦＴでなくとも良く、例えばＭＯＳトランジ
スタでも良い。
リコンＴＦＴ、多結晶シリコンＴＦＴでも良く、特に限
定しない。また、液晶パネルの外部に設けても良い。こ
の場合、ＴＦＴでなくとも良く、例えばＭＯＳトランジ
スタでも良い。
【００４６】さらに、ＴＦＴ６６ａ〜６６ｅの組合せは
図１８に示した構成に限定されることなく、複数のブロ
ックに分割しても良い。
図１８に示した構成に限定されることなく、複数のブロ
ックに分割しても良い。
【００４７】図１８を用いた具体例を図１９に示す。図
１９に示した走査オフ電圧補正手段１９９は、差動増幅
回路と反転回路および加算回路で構成される。加算回路
の抵抗２０３ａには、図１８に記載した走査線の検出電
圧ＶＤＴが入力される。検出回路以降の動作は、図１２
の動作とほぼ同一なので詳細については省略する。図２
０は、図１９に記載した回路の動作を示す図である。図
２０（ａ）は、図４に記載した駆動波に適用したとき、
図２０（ｂ）は、図５に記載した駆動波形に適用したと
きの波形例である。
１９に示した走査オフ電圧補正手段１９９は、差動増幅
回路と反転回路および加算回路で構成される。加算回路
の抵抗２０３ａには、図１８に記載した走査線の検出電
圧ＶＤＴが入力される。検出回路以降の動作は、図１２
の動作とほぼ同一なので詳細については省略する。図２
０は、図１９に記載した回路の動作を示す図である。図
２０（ａ）は、図４に記載した駆動波に適用したとき、
図２０（ｂ）は、図５に記載した駆動波形に適用したと
きの波形例である。
【００４８】さらに、図２１は共通電極に印加するＶＣ
ＯＭ電圧の補正の他の実施例である。ＶＣＯＭの検出位
置は、ＶＣＯＭの供給場所２１０ａ〜２１０ｄの近くあ
るいは、任意の場所でも良く特に限定しない。検出され
た電圧ＶＣＯＭ１は，ＶＣＯＭ電圧補正手段１９９に入
力される。図２２は、この時の動作を示したものであ
る。なお、ＶＣＯＭ電圧補正手段１９９の詳細な回路の
記述は省略するが、図１９に記載の回路例としてもよ
い。
ＯＭ電圧の補正の他の実施例である。ＶＣＯＭの検出位
置は、ＶＣＯＭの供給場所２１０ａ〜２１０ｄの近くあ
るいは、任意の場所でも良く特に限定しない。検出され
た電圧ＶＣＯＭ１は，ＶＣＯＭ電圧補正手段１９９に入
力される。図２２は、この時の動作を示したものであ
る。なお、ＶＣＯＭ電圧補正手段１９９の詳細な回路の
記述は省略するが、図１９に記載の回路例としてもよ
い。
【００４９】本発明の変形例として、ゲ−ト電圧及びゲ
−ト電流の検出量に応じてゲ−ト電圧を補正する以外
に、図示していないがコモン電圧または電流を検出して
ゲ−ト電圧もしくはコモン電圧を補正しても良い。
−ト電流の検出量に応じてゲ−ト電圧を補正する以外
に、図示していないがコモン電圧または電流を検出して
ゲ−ト電圧もしくはコモン電圧を補正しても良い。
【００５０】
【発明の効果】本発明によれば、表示パタ−ンによる波
形歪みに起因する明るさやコントラスト比の変動を防
止、低減できるために高品質の表示装置が実現できる。
特に、パネルの表示サイズや画素数が増大しても画質の
劣化を防止することができる。さらに、装置の小型化、
簡素化が可能となる。
形歪みに起因する明るさやコントラスト比の変動を防
止、低減できるために高品質の表示装置が実現できる。
特に、パネルの表示サイズや画素数が増大しても画質の
劣化を防止することができる。さらに、装置の小型化、
簡素化が可能となる。
【図１】本発明による表示装置の概略図。
【図２】本発明が適用できる液晶パネル１の具体的な構
成例を示す図。
成例を示す図。
【図３】本発明が適用できる液晶パネル１の具体的な構
成例を示す図。
成例を示す図。
【図４】本発明が適用できる駆動電圧波形例を示す図。
【図５】本発明が適用できる駆動電圧波形例を示す図。
【図６】走査電圧波形の歪みを示す図。
【図７】液晶パネルの１画素の構成を示す図。
【図８】走査電圧の波形歪みを補正する実施例の構成
図。
図。
【図９】走査線に流れる電流を検出する回路の構成図。
【図１０】走査線に流れる電流を検出する回路の構成
図。
図。
【図１１】走査電圧の波形歪みを補正する他の実施例の
構成図。
構成図。
【図１２】図１１に記載した走査オフ電圧補正手段４２
の具体例を示す図。
の具体例を示す図。
【図１３】各部の動作波形を示す図。
【図１４】走査電圧発生手段の構成例を示す図。
【図１５】共通電圧を補正する実施例の構成図。
【図１６】図１１における各部の波形を示す図。
【図１７】本発明の他の実施例の構成図。
【図１８】本発明の他の実施例の構成図。
【図１９】図１８を用いた具体例を示す図。
【図２０】図１９に記載した回路の動作を示す図。
【図２１】共通電極に印加するＶＣＯＭ電圧の補正の他
の実施例を示す図。
の実施例を示す図。
【図２２】図２１の動作を示す図。
１…液晶パネル、７…走査電圧発生手段、８…走査側負
荷検出手段、９…信号電圧発生手段、１１…共通電圧発
生手段、１２…共通側負荷検出手段
荷検出手段、９…信号電圧発生手段、１１…共通電圧発
生手段、１２…共通側負荷検出手段
Claims (12)
- 【請求項１】走査線と信号線と前記走査線及び信号線に
接続されたスイッチング素子と該スイッチング素子に駆
動される液晶画素と該液晶画素に接続された共通電極と
で構成された液晶マトリクス表示装置において、 駆動すべき走査線の前の走査線の走査電圧の波形の状態
を求める検出手段と、該検出手段の検出量に基づき駆動
すべき走査線の走査電圧の波形の状態を補正する電圧補
正手段とを具備したことを特徴とした液晶マトリクス表
示装置。 - 【請求項２】駆動すべき走査線の前の走査線に流れる電
流から前記走査電圧の波形の状態を求めることを特徴と
した請求項１記載の液晶マトリクス表示装置。 - 【請求項３】走査線と信号線と前記走査線及び信号線に
接続されたスイッチング素子と該スイッチング素子に駆
動される液晶画素と該液晶画素に接続された共通電極と
で構成された液晶マトリクス表示装置において、 前記走査線に流出入する電流を検出する検出手段と、該
検出手段の検出量に基づき駆動すべき走査線の走査電圧
の波形の状態を補正する電圧補正手段とを具備したこと
を特徴とした液晶マトリクス表示装置。 - 【請求項４】走査線と信号線と前記走査線及び信号線に
接続されたスイッチング素子と該スイッチング素子に駆
動される液晶画素と該液晶画素に接続された共通電極と
で構成された液晶マトリクス表示装置において、 ＴＦＴが導通状態になることにより駆動すべき走査線か
らＴＦＴを介してその前の走査線に流れる電流に起因し
た波形の状態に基づいて駆動走査線の走査電圧の波形の
状態を補正する電圧補正手段とを具備したことを特徴と
した液晶マトリクス表示装置。 - 【請求項５】ＴＦＴと前の走査線とを結ぶ回路には蓄積
容量が設けられ、前の走査線は負荷電流検出手段を介し
て走査オフ電圧補正手段に結ばれることを特徴とした請
求項４記載の液晶マトリクス表示装置。 - 【請求項６】走査線と信号線と前記走査線及び信号線に
接続されたスイッチング素子と該スイッチング素子に駆
動される液晶画素と該液晶画素に接続された共通電極と
で構成された液晶マトリクス表示装置において、 ＴＦＴが導通状態になることにより駆動すべき走査線か
らＴＦＴを介して前記共通電極に流れる電流に起因した
波形の状態に基づいて駆動走査線の走査電圧の波形の状
態を補正する電圧補正手段とを具備したことを特徴とし
た液晶マトリクス表示装置。 - 【請求項７】走査線と信号線と前記走査線及び信号線に
接続されたスイッチング素子と該スイッチング素子によ
り駆動される液晶画素と該液晶画素に接続された共通電
極と前記ＴＦＴに接続された蓄積容量と前記蓄積容量を
共通に接続した蓄積容量共通線とで構成されたマトリク
スパネルを駆動する液晶マトリクス表示装置の駆動方法
において、 単独もしくは任意の組合せにより前記走査線、前記信号
線、前記共通電極、蓄積容量共通線に流出入する電流を
検出して、前記走査線、前記信号線、前記共通電極、蓄
積容量共通線に印加される電圧の状態を補正することを
特徴とした液晶マトリクス表示装置の駆動方法。 - 【請求項８】走査線と信号線と前記走査線及び信号線に
接続されたスイッチング素子と該スイッチング素子に駆
動される液晶画素と該液晶画素に接続された共通電極と
で構成されたマトリクスパネルを駆動する液晶マトリク
ス表示装置の駆動方法において、 単独もしくは任意の組合せにより前記走査線、前記信号
線、前記共通電極に流れる電流を検出した時に、予め設
定した補正量に基づいて駆動走査線の走査電圧の波形の
状態を補正することを特徴とした液晶マトリクス表示装
置の駆動方法。 - 【請求項９】走査線と信号線と前記走査線及び信号線に
接続されたスイッチング素子と該スイッチング素子に駆
動される液晶画素と該液晶画素に接続された共通電極と
で構成されたマトリクスパネルを駆動する液晶マトリク
ス表示装置の駆動方法において、 単独もしくは任意の組合せにより前記走査線、前記信号
線、前記共通電極、蓄積容量共通線に流出入する電流に
起因する電圧波形歪みを予測制御により反対電圧を与え
て駆動走査線の走査電圧の波形の状態を補正することを
特徴とした液晶マトリクス表示装置の駆動方法。 - 【請求項１０】走査線と信号線と前記走査線及び信号線
に接続されたスッチング素子と該スイッチング素子に駆
動される液晶画素と該液晶画素に接続された共通電極と
で構成された液晶マトリクスパネルと、 前記走査線に走査電圧、前記信号線に信号電圧及び前記
共通電極に共通電圧をそれぞれ供給する駆動装置とから
なる液晶マトリクス表示装置において、 前記液晶マトリクスパネル内または前記駆動装置の出力
部における前記信号電圧、走査電圧及び共通電圧のうち
少なくとも１つの過渡状態を検出する過渡状態の情報検
出手段、または表示内容に応じて過渡状態の情報を発生
する情報発生手段を具備し、前記情報検出手段または情
報発生手段の内容に応じて少なくとも前記駆動装置のい
ずれかに時間的変化する電圧を入力して所定のタイミン
グで選択、出力することを特徴とした液晶マトリクス表
示装置。 - 【請求項１１】走査線と信号線と前記走査線及び信号線
に接続されたスッチング素子と該スイッチング素子に駆
動される液晶画素と前記液晶画素に接続された共通電極
と前記スイッチング素子に接続された蓄積容量とで構成
された液晶マトリクスパネルと、 前記走査線に走査電圧、前記信号線に信号電圧及び前記
共通線に共通電圧及び前記蓄積容量に蓄積容量電圧をそ
れぞれ供給する駆動装置とからなる液晶マトリクス表示
装置において、 前記液晶マトリクスパネル内または前記駆動装置の出力
部における前記信号電圧、走査電圧、共通電圧及び蓄積
容量電圧のうち少なくとも１つの過渡状態を検出する過
渡状態の情報検出手段、または表示内容に応じて過渡状
態の情報を発生する情報発生手段を具備し、前記情報検
出手段または情報発生手段の内容に応じて少なくとも前
記駆動装置のいずれかに時間的変化する電圧を入力して
所定のタイミングで選択、出力することを特徴とした液
晶マトリクス表示装置。 - 【請求項１２】特許請求範囲第１０項、第１１項の液晶
マトリクス表示装置において、 前記駆動装置に入力する時間的に変化する電圧は、前記
走査線を順次走査駆動する走査タイミングに合わせて可
変ならしめることを特徴とした液晶マトリクス表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13608894A JPH085989A (ja) | 1994-06-17 | 1994-06-17 | 液晶マトリクス表示装置とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13608894A JPH085989A (ja) | 1994-06-17 | 1994-06-17 | 液晶マトリクス表示装置とその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH085989A true JPH085989A (ja) | 1996-01-12 |
Family
ID=15166980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13608894A Pending JPH085989A (ja) | 1994-06-17 | 1994-06-17 | 液晶マトリクス表示装置とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH085989A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009265355A (ja) * | 2008-04-25 | 2009-11-12 | Toppoly Optoelectronics Corp | 液晶ディスプレイパネル及び表示装置 |
| JP2010107980A (ja) * | 2008-10-30 | 2010-05-13 | Samsung Electronics Co Ltd | 表示装置 |
| JP2015041103A (ja) * | 2013-08-23 | 2015-03-02 | ▲し▼創電子股▲ふん▼有限公司 | 電圧校正回路及び液晶ディスプレイ装置 |
| WO2020012655A1 (ja) * | 2018-07-13 | 2020-01-16 | 堺ディスプレイプロダクト株式会社 | 制御装置及び液晶表示装置 |
-
1994
- 1994-06-17 JP JP13608894A patent/JPH085989A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009265355A (ja) * | 2008-04-25 | 2009-11-12 | Toppoly Optoelectronics Corp | 液晶ディスプレイパネル及び表示装置 |
| JP2010107980A (ja) * | 2008-10-30 | 2010-05-13 | Samsung Electronics Co Ltd | 表示装置 |
| US8514162B2 (en) | 2008-10-30 | 2013-08-20 | Samsung Display Co., Ltd. | Display apparatus including voltage compensator to compensate common voltage |
| JP2015041103A (ja) * | 2013-08-23 | 2015-03-02 | ▲し▼創電子股▲ふん▼有限公司 | 電圧校正回路及び液晶ディスプレイ装置 |
| US9653035B2 (en) | 2013-08-23 | 2017-05-16 | Sitronix Technology Corp. | Voltage calibration circuit and related liquid crystal display device |
| WO2020012655A1 (ja) * | 2018-07-13 | 2020-01-16 | 堺ディスプレイプロダクト株式会社 | 制御装置及び液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101167314B1 (ko) | 액정표시장치 | |
| KR101154491B1 (ko) | 공통 전극 구동 회로와 액정 디스플레이 | |
| US6756958B2 (en) | Liquid crystal display device | |
| KR0176295B1 (ko) | 액정 표시 장치 | |
| US7764265B2 (en) | Driving apparatus for display device and display device including the same and method of driving the same | |
| JP2008262196A (ja) | ガンマ電圧生成回路及びそれを有する表示装置 | |
| US6441562B1 (en) | Driving apparatus of a flat panel display | |
| US7355575B1 (en) | Matrix panel display apparatus and driving method therefor wherein auxiliary signals are applied to non-selected picture elements | |
| WO1995000874A1 (fr) | Dispositif d'affichage matriciel a cristaux liquides et systeme d'excitation de ce dispositif | |
| JP4127249B2 (ja) | 電気光学装置の調整方法、電気光学装置の調整装置および電子機器 | |
| JP4373914B2 (ja) | 液晶表示装置の駆動装置 | |
| US20030001811A1 (en) | Drive circuit for improved brightness control in liquid crystal displays and method therefor | |
| KR100965822B1 (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| JPH085989A (ja) | 液晶マトリクス表示装置とその駆動方法 | |
| JP2008216834A (ja) | 電気光学装置、コモン電極電圧設定回路、方法および電子機器 | |
| JP2002189437A (ja) | 液晶表示装置および電子機器 | |
| KR100767373B1 (ko) | 액정 표시 장치의 구동 장치 | |
| KR100840317B1 (ko) | 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치 | |
| KR20060118775A (ko) | 액정 표시 장치의 구동 장치 | |
| KR100551729B1 (ko) | 액정표시장치의 게이트 라인 구동방법 및 그 구동회로 | |
| KR100309924B1 (ko) | 액정표시장치및액정표시장치의구동방법 | |
| KR20110076647A (ko) | 액정 표시장치 및 그의 구동방법 | |
| JPH09179098A (ja) | 表示装置 | |
| JP2006119449A (ja) | 表示パネル制御回路 | |
| US20130307841A1 (en) | Display device |