KR100853212B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

Abstract

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것이다.

본 발명은 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극, 상기 화소 전극에 대향되어 있는 공통 전극을 포함하는 액정 패널; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부; 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함한다. 그리고 액정 패널 상에서 상기 게이트 구동부에 가장 인접한 제1 영역과, 상기 제1 영역보다는 게이트 구동부로부터 떨어진 제2 영역에 대응하는 공통 전극의 위치에 제1 및 제2 공통 전압이 각각 인가되며, 상기 제1 영역과 제2 영역 중 적어도 하나 이상의 영역에 대응하는 공통 전극의 위치에 적어도 하나 이상의 제3 공통 전압이 인가된다.

이러한 본 발명에 따르면, 액정 패널의 위치에 따라 비선형적으로 가변되는 킥백 전압을 보상하기 위해 액정 패널의 위치에 따라 서로 다른 차등 공통 전압을 제공하므로써 킥백 전압에 의해 발생하는 플리커를 줄일 수 있다.

액정, 플리커, 위치, 킥백, 보상, 평균, 화질

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR DRIVING THE SAME}

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구조도이다.

도 2는 도 1에 도시된 110 부분의 등가 회로도이다.

도 3은 본 발명의 실시예에 따른 액정 표시 장치의 킥백 전압과 이에 따른 이상적인 공통 전압 및 실제 공통 전압과의 관계를 나타낸 도이다.

도 4는 본 발명의 실시예에서 액정 패널 상의 세 개의 지점으로 공통 전압을 가변시켜 인가하는 경우의, 킥백 전압과 이에 따른 이상적인 공통 전압 및 실제 공통 전압과의 관계를 나타낸 도이다.

도 5는 본 발명의 제1 실시예에 따른 공통 전압 발생 회로의 구조도이다.

도 6은 도 5에서 가변 저항의 값에 따른 공통 전압 변화를 나타낸 그래프이다.

도 7은 본 발명의 제2 실시예에 따른 공통 전압 발생 회로의 구조도이다.

도 8은 도 7에 도시된 증폭기의 출력 특성을 나타낸 파형도이다.

도 9는 본 발명의 제2 실시예에 따른 공통 전압 특성을 나타낸 파형도이다.

도 10은 본 발명의 제3 실시예에 따른 공통 전압 발생 회로의 구조도이다.

도 11은 도 10에 도시된 증폭기의 출력 특성을 나타낸 파형도이다.

도 12는 본 발명의 제3 실시예에 따른 공통 전압 특성을 나타낸 파형도이다.

도 13은 본 발명의 제4 실시예에 따른 공통 전압 발생 회로의 구조도이다.

도 14는 도 13에 도시된 증폭기의 출력 특성을 나타낸 파형도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 액정 패널 조립체 200 : 게이트 구동부 300 : 데이터 구동부

400: 공통 전압 발생 회로

본 발명은 액정 표시 장치에 관한 것으로, 더욱 상세하게는 액정 패널의 위치에 따라 가변하는 킥백 전압을 보상하여 플리커를 줄이기 위한 액정 표시 장치 및 그 구동 방법에 관한 것이다.

대표적인 평판 표시 장치로서 요즈음 널리 사용되는 액정 표시 장치는 일반적으로 서로 마주 보는 두 개의 기판과 그 사이의 액정층을 포함한다. 기판의 안쪽 면에 구비된 두 종류의 전극에 전압을 인가하면 두 전극의 전위차로 인하여 액정층에 전기장이 생성되고, 이 전기장의 세기에 따라 액정 분자들의 배열이 바뀐다. 액정 분자의 배열 변화는 액정층을 통과하는 빛의 편광을 변화시키고, 이는 기판의 바깥면에 구비된 편광자에 의하여 빛의 투과율 변화로 나타난다. 그러므로 두 전극의 전위차를 조절하여 전기장의 세기를 바꿈으로써 액정 표시 장치를 통과하는 빛의 투과율을 조절할 수 있다.

액정 표시 장치를 기능적으로 보면 행렬의 형태로 배열된 복수의 화소와 이 화소에 신호를 전달하는 복수의 신호선(보기: 주사 신호를 전달하는 게이트선과 화상 신호를 전달하는 데이터선)을 포함하는데, 각 화소는 화소 전극과 공통 전극 및 둘 사이의 액정층으로 이루어진 액정 축전기와 화소 전극에 연결된 스위칭 소자[보기: 박막 트랜지스터(TFT)]를 포함한다. 스위칭 소자는 또한 게이트선 및 데이터선에 연결되어 게이트 신호가 게이트 온 전압일 때 도통되어 데이터선으로부터의 화상 신호를 액정 축전기에 전달하고, 게이트 신호가 게이트 오프 전압일 때에는 불통되어 화상 신호를 전달하지 않는다.

그런데 액정층에 한쪽 방향의 전기장을 계속해서 인가하면, 액정층의 전기적, 물리적인 특성이 나빠지므로, 전기장의 방향을 끊임없이 바꾸어줄 필요가 있다. 전기장의 방향을 바꾸기 위해서는 한 전극(즉, 공통 전극)의 전압에 대한 다른 전극(즉, 화소 전극)의 전압의 극성을 반전시켜야 한다.

그러나 이러한 극성 변화는 화면이 깜빡거리는 플리커(flicker)라는 좋지 않은 현상을 일으킨다. 플리커 현상은, 스위칭 소자의 스위칭 특성으로 인해 발생하는 킥백(kickback) 전압에 의한 것으로 공통 전극에 인가되는 공통 전압이 킥백 전압만큼 낮아지기 때문에 생기는 현상이다.

더욱이, 킥백 전압은 액정 패널 상의 위치에 따라 달라지는데, 특히 행 방향, 즉 게이트선 방향으로 차이가 많이 난다. 이는 게이트선 상에서의 게이트 신호 지연 현상으로 인하여 킥백 전압의 크기를 결정하는 게이트 온 전압과 게이트 오프 전압의 차가 게이트선을 따라가며 달라지기 때문이다. 좀 더 상세히 설명하 자면, 게이트 신호가 처음 인가되는 게이트선 상의 위치에서는 킥백 전압이 가장 크고, 게이트선을 따라 진행할수록 전압 강하가 커지기 때문에 킥백 전압이 줄어든다.

이를 해결하기 위하여 제시된 방법 중 하나는 게이트 신호의 지연을 고려하여 공통 전압을 위치에 따라 다르게 하는 것이다

예를 들어, 액정 패널 가로 방향의 양 끝에 대응하는 위치의 공통 전극으로 서로 다른 공통 전압을 제공하여, 게이트선을 따라 가변되는 킥백 전압을 보상하는 것이다.

이러한 방법은 게이트 신호의 지연에 의하여 킥백 전압의 감소가 선형적으로 발생하는 가정하에서 구현된 것이다. 그러나, 실제 킥백 전압은 비선형적으로 발생하기 때문에 종래의 방법을 이용하여 공통 전압을 제공하는 경우에는 킥백 전압 보상이 효과적이 이루어지지 않아서 플리커를 튜닝하는데 한계가 있다.

또한, 종래의 공통 전압차를 주는 방법은 공통 전압 조정을 위해 하나의 위치에 가변 저항을 둘 수밖에 없는데, 가변 저항 조정에 의한 공통 전압 변경시 유지되어야할 좌우간 공통 전극 전위차가 영향을 받게 된다.

그 결과, 플리커 조정이 어렵게 되는 문제점이 발생한다.

본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 액정 표시 장치에서, 액정 패널상에서 비선형적으로 가변하는 킥백 전압을 보상하여 플리커를 감소시키는데 있다.

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치는, 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극, 상기 화소 전극에 대향되어 있는 공통 전극을 포함하는 액정 패널; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부; 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부; 및 상기 액정 패널 상에서 상기 게이트 구동부에 가장 인접한 제1 영역과, 상기 제1 영역보다는 게이트 구동부로부터 떨어진 제2 영역에 대응하는 공통 전극의 위치에 제1 및 제2 공통 전압을 각각 인가하며, 상기 제1 영역과 제2 영역 중 적어도 하나 이상의 영역에 대응하는 공통 전극의 위치에 적어도 하나 이상의 제3 공통 전압을 인가하는 공통 전압 발생부를 포함한다.

여기서, 제1 내지 제3 공통 전압은 제1 공통 전압 < 제3 공통 전압< 제2 공통 전압의 관계를 만족하고, 제2 영역은 액정 패널 상에서 상기 게이트 구동부로부터 가장 멀리 떨어진 영역인 것이 바람직하다. 그리고, 상기 제3 공통 전압은 상기 제1 공통 전압과 제2 공통 전압의 산술 평균에 해당하는 전압일 수 있다.

한편, 상기 공통 전압 발생부는, 인가되는 외부 전압을 분압하는 제1 저항열; 상기 저항열에 의하여 분압되는 전압에 의하여 동작하는 트랜지스터; 상기 트랜지스터로부터 출력되는 전압을 충전하며, 상기 충전 전압이 제2 공통 전압으로서 출력되어 액정 패널상의 제2 영역에 대응하는 공통 전극으로 제공되는 캐패시터; 상기 트랜지스터로부터 출력되는 전압을 강하시키는 다이오드열; 상기 다이오드열의 양단에 걸리는 전압을 분압하는 제2 저항열; 비반전 단자로 입력되는 상기 제2 저항열에 의하여 분압되는 전압을 증폭하여 출력하며, 상기 출력 전압은 제1 공통 전압으로 출력되어 액정 패널 상의 제1 영역에 대응하는 공통 전극으로 제공되는 증폭기를 포함하며, 상기 제1 공통 전압과 제2 공통 전압이 액정 패널상의 내부 저항에 의하여 분압된 다음에 상기 증폭기의 반전 단자로 피드백되어 제3 공통 전압으로 이용된다.

또한, 상기 공통 전압 발생부는, 비반전 단자로 입력되는 제1 전압을 증폭하여 출력하며, 상기 출력 전압은 상기 제1 공통 전압으로 출력되어 액정 패널 상의 제1 영역에 대응하는 공통 전극으로 제공되는 제1 증폭기; 및 비반전 단자로 입력되는 제2 전압을 증폭하여 출력하며, 상기 출력 전압은 상기 제2 공통 전압으로 출력되어 액정 패널 상의 제2 영역에 대응하는 공통 전극으로 제공되는 제2 증폭기를 포함할 수 있으며, 이 경우에 상기 제1 공통 전압과 제2 공통 전압이 액정 패널상의 내부 저항에 의하여 분압된 다음에 상기 제1 증폭기의 반전 단자로 피드백되어 제3 공통 전압으로 이용된다.

이러한 공통 전압 발생부에서, 상기 제1 증폭기의 출력 전압이 상기 제2 증폭기의 반전 단자로 피드백되어, 상기 제2 증폭기가 제1 증폭기의 출력이 저하되는 부분을 보상할 수 있다.

이 경우, 상기 공통 전압 발생부는, 상기 제1 증폭기의 출력 단자와 상기 제2 증폭기의 반전 단자 사이에 설치되어, 제1 증폭기의 출력 전압을 충전하여 상기 제2 증폭기의 반전 단자로 입력시키는 캐패시터; 및 상기 제2 증폭기의 비반전 단자에 연결된 저항을 더 포함할 수 있으며, 여기서 저항 및 캐패시터의 시정수는 1H 주기 이상인 것이 바람직하다.

또한, 상기 공통 전압 발생부는, 상기 제2 증폭기의 반전 단자에 연결된 제1 조절 저항; 및 상기 반전 단자와 출력 단자 사이에 연결된 제2 조절 저항을 더 포함할 수 있으며, 이 때 상기 제1 증폭기의 출력 전압인 제1 공통 전압과 제2 증폭기의 출력 전압인 제2 공통 전압은 △ 제2 공통 전압 = △제1 공통 전압 × (1+ 제2 조절 저항/제1 조절 저항)의 관계를 만족한다.

본 발명의 다른 특징에 따른 액정 표시 장치의 구동 방법은, 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극, 상기 화소 전극에 대향되어 있는 공통 전극을 포함하는 액정 패널; 상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부; 상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부를 포함하는 액정 표시 장치의 구동 방법으로, 상기 데이터선으로 인가되는 화상 신호에 따른 계조 전압을 공급하는 단계; 및 상기 게이트선으로 게이트 전압을 공급하여 상기 계조 전압이 화소로 인가되도록 하는 단계를 포함하며, 액정 패널 상에서 상기 게이트 구동부에 가장 인접한 제1 영역과, 상기 제1 영역보다는 게 이트 구동부로부터 떨어진 제2 영역에 대응하는 공통 전극의 위치에 제1 및 제2 공통 전압이 각각 인가되며, 상기 제1 영역과 제2 영역 중 적어도 하나 이상의 영역에 대응하는 공통 전극의 위치에 적어도 하나 이상의 제3 공통 전압이 인가된다.

이 경우에도 제1 내지 제3 공통 전압은 제1 공통 전압 < 제3 공통 전압< 제2 공통 전압의 관계를 만족하는 것이 바람직하며, 상기 제3 공통 전압은 상기 제1 공통 전압과 제2 공통 전압의 산술 평균에 해당하는 전압일 수 있다.

이하에서는 본 발명의 실시예를 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치를 개략적으로 도시한 도면이고, 도 2는 도 1의 110 부분의 등가회로도이다.

도 1을 참조하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 패널 조립체(100)과 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.

도 1 및 도 2에 도시한 바와 같이, 액정 패널 조립체(100)는 서로 절연되어 있으며, 각각 가로 및 세로 방향으로 뻗어 있는 복수의 게이트선(G)과 복수의 데이터선(D)을 포함한다. 액정 패널 조립체(100)는 또한 게이트선(G)과 데이터선(D)에 연결되어 있으며 행렬의 형태로 배열된 복수의 화소를 포함한다. 각 화소는 게이트선에 연결된 제어 단자와 데이터선에 연결된 입력 단자를 가지는 박막 트랜지스터 등의 스위칭 소자(Q)와 스위칭 소자의 출력 단자에 한 단자가 연결된 액정 축전기(C_LC)와 유지 축전기(C_ST)를 포함한다. 액정 축전기(C_LC )와 유지 축전기(C_ST)의 다른 단자는 공통 전압(Vcom)에 연결되어 있다. 본 발명의 실시예에 따르면, 액정 축전 기(C_LC)를 구조적으로 볼 때, 액정 패널 조립체(100)를 이루는 하나의 표시판(도시하지 않음)에 구비된 화소 전극(도시하지 않음)이 입력 단자가 되고, 다른 표시판(도시하지 않음)에 구비된 공통 전극(도시하지 않음)이 출력 단자가 되며, 두 표시판 사이의 액정층이 액정 축전기(C_LC) 내의 유전체의 역할을 한다. 화소 전극은 화소별로 하나씩 분리되어 있는 반면, 공통 전극은 표시판에 전면에 걸쳐 형성되어 각 화소가 공유한다. 그러나 공통 전극이 화소 전극과 동일한 표시판에 형성된 경우에도 본 발명을 적용할 수 있다.

도 1에 도시한 것처럼, 게이트 구동부(200)는 게이트선(G)의 한 쪽 끝과 연결되어 있는 복수의, 예를 들면 두 개의 게이트 구동부 IC(integrated circuit)(210, 220)로 이루어진다. 각 게이트 구동부 IC(210, 220)는 시프트 레지스터(도시하지 않음), 레벨 시프터(도시하지 않음), 버퍼(도시하지 않음) 등을 구비하고 있다.

다시 도 1을 참조하면, 데이터 구동부(300)는 데이터선(D)의 한 쪽 끝과 연결되어 있는 복수의, 예를 들어 4개의 데이터 구동부 IC(110, 120, 130, 140)로 이루어진다.

본 발명의 실시예에 따르면, 공통 전압의 크기가 액정 패널 조립체(100) 상의 위치, 특히 가로 방향에서의 위치에 따라 달라진다. 도 1에는 그 예로서 크기가 다른 공통 전압을 다섯 곳(x1-x5)에서 인가하도록 하고 있으며 인가 위치는 데이터 구동부 IC(310-350)의 사이와 패널 조립체(100)의 좌우 끝부분이다. 공통 전 압의 크기는 게이트 구동부(200)에 인접한 부분부터 차례로 같거나 커지며, 도 1에 도시한 본 실시예의 경우,

Vcom(x1) ≤ Vcom(x2) ≤ Vcom(x3) ≤ Vcom(x4) ≤ Vcom(x5)

가 된다. 본 실시예에서와 달리 게이트 구동부(200)가 패널 조립체(100)의 오른쪽에 위치하면 그 관계는,

Vcom(x5) ≤ Vcom(x4) ≤ Vcom(x3) ≤ Vcom(x2) ≤ Vcom(x1)

이 된다.

도 3에는 본 발명의 실시예에 따른 액정 표시 장치의 킥백 전압 [ {V}_{k } (x) ]과 이에 따른 이상적인 공통 전압

및 실제 공통 전압 [ {V}_{com } (x) ]이 나타나 있다.

도 3에 도시한 바와 같이, 본 실시예와 같은 액정 표시 장치에서의 킥백 전압 [ {V}_{k } (x) ]은 게이트선(G)의 저항과 기생 용량에 따른 RC 시정수에 의하여 Vk2와 Vk1 사이에서 지수 함수적으로(또는 로그 함수적으로) 감소하기 때문에 이를 보완하기 위해서는 공통 전압(Vcom)을 Vcom1과 Vcom2 사이에서 지수함수적으로(또는 로그 함수적으로) 증가하도록 하는 것이 이상적이다. 그러나 현실적으로 그러한 전압을 인가하기가 어렵기 때문에 본 발명에서는 몇 개의 공통 전압 인가 지점에서의 인가 공통 전압 크기만을 그 지점에서의 이상적인 공통 전압 크기에 맞춘다. 그러면 공통 전압 인가 지점 사이의 실제 공통 전압은 선형적으로 상승 또는 강하하게 되어 이상적인 공통 전압과는 조금 차이가 나지만, 공통 전압의 인가 지점이 많아질수록 액정 조립체(100)에서의 실제 공통 전압은 이상적인 공통 전압 에 가까워진다. 그러나 공통 전압 인가 지점의 수효는 데이터 구동부 IC의 수에 1을 더한 수보다 작도록 하는 것이 실제 구현을 위해서는 바람직하다.

한편, 본 발명을 비교적 쉽게 구현하기 위해서는 세 지점에만 크기가 다른 공통 전압을 인가할 수도 있으며, 도 4에 이러한 경우의 액정 표시 장치의 킥백 전압 [ {V}_{k } (x) ]과 이에 따른 이상적인 공통 전압

및 실제 공통 전압 [ {V}_{com } (x) ]이 나타나 있다.

킥백 전압 [ {V}_{k } (x) ]과 그에 따른 이상적인 공통 전압

은 도 3에서와 같이 로그 함수적으로 증가하기 때문에 게이트 신호가 인가되는 시점에 가까울수록 변화가 심하다. 그러므로 도 4에 도시한 것처럼, 게이트 신호의 인가 시점(x1) 및 끝점(x5)과 인가 시점에 가장 가까운 지점(x2)을 택하여 서로 다른 공통 전압을 인가하면, 이상적인 공통 전압

에 가장 근접할 것이다. 이 경우에는 공통 전압의 크기를 세 가지로만 하면 되므로 비교적 간단한 회로로 구현할 수 있다.

본 발명의 실시예에서는 서로 다른 크기의 공통 전압을 공급하는 회로를 보다 간단하게 구현하기 위하여, 게이트 신호의 인가 시점(x1) 및 끝점(x5)에 각각 서로 다른 크기의 공통 전압(Vcom1, Vcom2)을 공급하고, 인가 시점과 끝점 사이의 임의 지점을 선택하여 (Vcom1+Vcom2)/2 크기를 가지는 공통 전압이 공급되도록 한다.

도 5에 이러한 개념을 토대로 하여 공통 전압을 생성하는 본 발명의 제1 실 시예에 따른 액정 표시 장치의 공통 전압 발생 회로(400)가 도시되어 있으며, 액정 패널 조립체(100)를 공통 전압과 관련한 등가 회로로 표현하였다.

첨부한 도 5에 도시되어 있듯이, 본 발명의 제1 실시예에 따른 공통 전압 발생 회로(400)는, 인가되는 외부 전압(AVDD)에 연결되고 서로 직렬로 연결된 3개의 저항열(R3, RVR, R4), 가변 저항(RVR)과 저항(R4) 사이의 접점에 베이스 단자가 연결되고 콜렉터 단자가 외부 전압(AVDD)에 연결된 트랜지스터(Q1), 트랜지스터(Q1)의 에미터 단자에 연결되고 서로 직렬로 연결된 3개의 다이오드(D1, D2, D3), 일측이 다이오드(D3)의 캐소드 단자에 연결되고 타측이 접지된 저항(R2), 다이오드열(D1, D3)의 양단에 서로 직렬로 연결된 저항쌍(R1, R6), 저항(R1, R6)의 접점에 비반전 단자가 연결된 증폭기(A1), 증폭기(A1)의 반전 단자(-)에 일측이 연결된 저항(Rf1), 저항(R1)의 일측에 연결된 캐패시터(C1)를 포함한다. 여기서, 캐패시터(C1)의 일측 단자, 증폭기(A1)의 출력 단자 및 저항(Rf1)의 타측 단자는 각각 액정 패널 조립체(100)의 임의 지점(x1, x2, x3)으로 연결된다.

이러한 구조로 이루어지는 본 발명의 제1 실시에에 따른 공통 전압 발생 회로(400)로부터 V'com(x1), V'com(x2) 및 V'com(x5)의 전압이 출력되어 액정 패널 조립체(100)의 세 지점(x1, x2, x5)으로 각각 공급되며, V'com(x2)의 전압은 대략적으로 (V'com(x1) + V'com(x5))/2에 해당하는 크기를 가진다.

도 5에서, 액정 패널 조립체(100) 내의 R(x1), R(x2), R(x5)은 각각 공통 전압 발생 회로(400)로부터 공통 전압 인가 지점(x1, x2, x3)까지의 경로 상의 등가 저항이고, R(x25)과 R(x12)은 각각 인가 지점(x2)과 인가 지점(x5) 사이의 공통 전 극 등가 저항과, 인가 지점(x1)과 인가 지점(x2) 사이의 공통 전극 등가 저항이다.

이러한 구조로 이루어지는 본 발명의 제1 실시에에 따른 공통 전압 발생 회로(400)의 동작을 구체적으로 살펴보면, 외부에서 인가되는 전압(AVDD)이 저항열(R3, RVR, R4)에 의하여 분압되며, 저항(R3)와 가변 저항(RVR)의 접점에 걸리는 분압 전압이 트랜지스터(Q1)의 문턱 전압 이상이 되면 트랜지스터(Q1)가 턴온된다.

트랜지스터(Q1)가 턴온되어 외부 전압(AVDD)에 해당하는 전류가 다이오드열(D1∼D3)과 저항쌍(R1,R6)으로 각각 흐르게 되며, 또한 캐패시터(C1)로 인가되어 충전되기 시작한다.

트랜지스터(Q1)의 턴온에 따라 다이오드열(D1, D2, D3)의 양단에 전위차가 형성되며, 이러한 전위차는 저항쌍(R1,R6)에 의하여 분압되어 증폭기(A1)의 비반전 단자(+)로 제공된다. 증폭기(A1)는 비반전 단자(+)로 인가되는 전압을 증폭하여 액정 패널 조립체(100)의 인가 시점(x1)으로 제공하기 위한 공통 전압(V'com(x1))으로 출력한다.

한편, 캐패시터(C1)에 충전된 전압은 액정 패널 조립체(100)의 끝점(x1)으로 제공하기 위한 공통 전압(V'com(x5))으로 출력된다.

이와 같이 공통 전압 발생 회로(400)로부터 생성된 공통 전압(V'com(x1), Vcom(x5))은 경로상의 저항(R(x1), R(x5))에 의하여 감소되어 액정 패널 조립체(100)의 해당 지점(x1, x5)으로 각각 인가된다.

따라서, 액정 패널 조립체(100)의 게이트 신호가 최초로 입력되는 지점(x1) 에 대응하는 공통 전극으로 제1 기준 전압(Vcom1)이 제공되고, 게이트 신호가 마지막으로 입력되는 지점(x5)에 대응하는 공통 전극으로 제2 기준 전압(Vcom2)이 제공된다.

또한, 제1 기준 전압(Vcom1)과 제2 기준 전압(Vcom2)은 액정 패널 조립체(100)의 인가 지점(x1)과 인가 지점(x2) 사이의 내부 저항(R(x12))과, 인가 지점(x2)과 인가 지점(x5) 사이의 내부 저항(R(x25))에 의하여 분압되어 공통 전압 발생 회로(400)의 증폭기(A1)의 비반전단자(-)로 피드백됨으로써, 인가 지점(x2)에 대응하는 공통 전극에 (Vcom1+Vcom2)/2에 해당하는 공통 전압이 제공된다.

여기서, Vcom2-(Vcom1+Vcom2)/2의 전위차는 다이오드열(D1, D2, D3)에 의해 형성된 전위차를 R1과 R6의 분할 저항비로 분압하는 것에 의하여 결정된다. 그리고, 입력측의 가변 저항(RVR) 값을 조절하여 출력되는 제1 및 제2 공통 전압(Vcom1, Vcom2)을 가변시킬 수 있다.

도 6에 가변 저항(RVR)의 값을 가변시켰을때의 공통 전압(Vcom1,Vcom2, Vcom) 변화량이 도시되어 있다. 도 6에서, 세로축은 가변 저항(RVR)의 값에 따라 트랜지스터(Q1)로 입력되는 전압을 나타내며, 가로축은 공통 전압을 나타낸다.

도 6으로부터, 입력측에 설치된 가변 저항(RVR)의 값을 가변시켜 트랜지스터(Q1)로 입력되는 전압이 변화되면, 이 전압에 비례하여 증폭기(A1), 캐패시터(C1)의 출력 전압이 증가되어, 결과적으로 액정 패널 조립체(100)의 임의 지점(x, x2, x5)으로 인가되는 공통 전압(Vcom1, Vcom2, Vcom)이 증가됨을 알 수 있다. 또한 트랜지스터(Q1)로 입력되는 전압이 변하여도, 제1 공통 전압과 제2 공통 전압간의 전압차 (Vcom2-Vcom1)는 일정 레벨을 유지함을 확인할 수 있다.

이러한 결과에 따라, 액정 패널상 공통 전극의 소정의 위치에서 전압을 피드백함으로써 해당 위치에서 액정 패널 좌우의 공통 전압의 평균 전압(Vcom)을 발생시킬 수 있고, 또한 평균 전압(Vcom)을 조정할 때 액정 패널 양단간의 전위차(Vcom1, Vcom2)를 일정하게 유지할 수 있다.

또한, 위의 실시예와는 달리, 액정 패널 조립체(100)의 좌우, 예를 들어 액정 패널의 가장 좌측(x1)과 가장 우측(x5)의 위치에 제1 공통 전압(Vcom1)과 제2 공통 전압(Vcom2)을 각각 인가하고, (Vcom1+Vcom2)/2에 근접하는 x2, x3, x4 위치 중 어느 한 위치를 선택하여 (Vcom1+Vcom2)/2 전압을 생성하여 인가할 수도 있다.

한편, 두 지점(예를 들어 x1, x5) 사이의 경로상 저항은 기판 면적이 매우 크다고 가정하였을 때, 기판의 시트 저항(sheet resistance)은 동일하므로 임의의 두 지점 사이에서의 경로상 저항은 거의 같게 된다. 따라서, 이러한 공통 전극 기판상의 저항 특성을 이용하여 (Vcom1+Vcom2)/2 위치를 도 2에 도시한 액정 패널의 x2, x3, x4 중 어느 위치에서도 발생시킬 수 있다.

이러한 본 발명의 실시예에 따르면, 임의의 게이트선의 증가에 따라 직선적으로 증가하는 종래의 공통 전압의 분포에 비해, 플리커 측면에서 보다 이상적인 Vcom(x) 전압 분포에 근접한 전압 분포를 얻을 수 있으므로, 플리커 특성을 개선할 수 있다.

또한, 회로적으로는 공통 전압간의 전위차를 일정하게 유지시킬 수 있고, 생산적인 측면에서는 차등화된 공통 전압을 가변 저항으로 조정하기 때문에 전위차 조정이 용이하여 조정 시간이 단축되고, 이로 인하여 생산성 향상과 함께 표시 품질이 양호한 액정 표시 장치를 얻을 수 있다.

한편, 위의 제1 실시예와는 달리, 두 개의 증폭기를 사용하여 제1 공통 전압(Vcom1)과 제2 공통 전압(Vcom2) 그리고 (Vcom1+Vcom2)/2에 해당하는 제3 공통 전압(Vcom3)을 생성할 수도 있다.

도 7에 본 발명의 제2 실시예에 따른 공통 전압 발생 회로의 구조가 도시되어 있다.

첨부한 도 6에 도시되어 있듯이, 본 발명의 제2 실시예에 따른 공통 전압 발생 회로(400)는, 외부로부터 인가되는 전압(AVDD)에 따라 구동하며, 비반전 단자(+)로 각각 공통 전압 생성을 위하여 외부로부터 인가되는 전압(Vcm1, Vcm2)이 제공되는 제1 증폭기(op1) 및 제2 증폭기(op2)를 포함한다. 액정 패널 조립체(100)는 제1 실시예와 동일하게 기준 전압과 관련한 등가 회로로 도시되어 있으며, 단지 데이터선과 공통 전극 사이의 기생 용량(CDC), 데이터선 상의 경로 저항(RD)이 더 도시되어 있다.

도 6에서, 제1 증폭기(op1)의 출력 전압이 액정 패널 조립체(100)의 인가 시점(x1)으로 인가되고, 제2 증폭기(op2)의 출력 전압이 끝점(x5)으로 인가된다. 그리고 제2 증폭기(op2)의 출력 단자는 반전 단자(-)에 연결되어 제2 증폭기(op2)로부터 출력되는 전압이 반전 단자(-)로 피드백되도록 되어 있으며, 위의 제1 실시예와 같이 (Vcom1+Vcom2)/2에 해당하는 Vcom이 평균 공통 전압(Vcom)으로 하여 제1 증폭기(op1)의 반전 단자로 피드백되도록 되어 있다.

따라서, 본 발명의 제2 실시예에서도 외부로부터 인가되는 전압(Vcm1, Vcm2)이 각각 제1 및 제2 증폭기(op1,op2)에 의하여 증폭되어 경로상 저항(Rx1, Rx5)을 통하여 제1 및 제2 공통 전압(Vcom1, Vcom2)으로서 액정 패널 조립체(100)의 인가 지점(x1,x5)으로 각각 공급된다. 그리고 인가 지점(x1)과 인가 지점(x2) 사이의 내부 저항(R(x12))과, 인가 지점(x2)과 인가 지점(x5) 사이의 내부 저항(R(x25))에 의하여 (Vcom1+Vcom2)/2에 해당하는 평균 공통 전압이 제1 증폭기(op1)의 반전 단자(-)로 피드백되면서, 액정 패널 조립체(100)의 임의 지점(x2)에 평균 공통 전압 즉, 제3 공통 전압이 인가되게 된다.

이러한 본 발명의 제2 실시예에 따르면, 두 개의 증폭기를 사용하여 제1 공통 전압(Vcom1)과 제2 공통 전압(Vcom2) 그리고 (Vcom1+Vcom2)/2에 해당하는 제3 공통 전압(Vcom3)을 용이하게 생성할 수 있다.

또한, 공통 전극과 데이터선 사이에 기생 용량(Cdc)으로 인하여 DC 상태를 유지해야 하는 공통 전압(Vcom)이 데이터선에 인가되는 데이터 전압(data)에 커플링이 되어도, 위에 기술된 바와 같이 공통 전압이 제1 증폭기로 피드백됨으로써, 공통 전압과 데이터 전압간의 결합 용량 효과가 감소된다.

그러나, 데이터 전압의 진폭이 커지게 될 경우에는 공통 전압이 DC 상태를 유지하지 못하고 변화하게 된다. 이것은 증폭기의 출력 전압이 주기별로 대칭적이지 않기 때문이다.

도 8에 증폭기의 출력 전압 특성이 도시되어 있으며, 도 9에 도 8의 특성에 따라 1H별로 변화되는 공통 전압 파형의 도시되어 있다.

첨부한 도 8에서와 같이, 증폭기에서 출력되는 전압이 1H 주기별로 대칭적인 값을 가지지 않기 때문에, 공통 전압이 DC 상태를 유지하지 않고 데이터 전압에 커플링되어 1H 주기별로 다른 값을 가지게 된다. 즉, 데이터 전압의 진폭이 큰 부분에서 공통 전압을 안정화시키기 위하여 보다 큰 증폭기의 출력이 요구되는데 비하여, 증폭기의 출력이 대칭적이지 못하여 해당 부분에서의 출력이 떨어지기 때문에, 도 9에서와 같이 공통 전압이 변하게 된다.

본 발명의 제3 실시예에서는 한 증폭기의 부족한 구동 능력을 다른 증폭기에서 보완하도록 하여, 공통 전압의 변화를 방지한다.

도 10에 본 발명의 제3 실시에에 따른 공통 전압 발생 회로의 구조가 도시되어 있다.

본 발명의 제3 실시예에 따른 공통 전압 발생 회로에서는 도 10에서와 같이 제2 실시예와 동일하게 이루어지며, 단지 제1 증폭기(op1)의 출력이 제2 증폭기(op2)의 비반전 단자(+)로 피드백되도록 되어 있는 것이 다르다.

구체적으로, 제1 증폭기(op1)의 출력 단자와 제2 증폭기(op2)의 반전 단자 사이에 캐패시터(CF)가 설치되어 있으며, 제2 증폭기(op2)의 반전 단자(-)에 저항(RS)이 캐패시터(CF)와 병렬로 연결되어 있다. 따라서, 제1 증폭기(op1)로부터 출력되는 전압이 액정 패널 조립체(100)로 제공됨과 동시에 캐패시터(CF)에 충전되며, 캐패시터(CF)에 충전된 전압은 저항(RS)을 통하여 외부로부터 인가되는 전압(Vcm2)과 커플링되어 제2 증폭기(op2)로 입력되어 증폭된다. 그 결과 제1 증폭기(op1)의 출력과 외부 전압(Vcm2)이 커플링된 전압이 제2 공통 전압(Vcom1)으로 출력되어 제1 증폭기(op1)의 출력을 보완함으로써, 제1 공통 전압(Vcom1)과 제2 공통 전압(Vcom2)의 평균값인 공통 전압(Vcom) 값이 데이터 전압에 영향을 받지 않는다.

도 11에 제3 실시예에 따라 공통 전압 안정화를 위하여 제1 및 제2 증폭기의 출력을 분산하였을때의 증폭기 출력 전압 파형이 도시되어 있으며, 도 12에 그 결과에 따른 공통 전압 파형이 도시되어 있다.

도 11에서 알 수 있듯이, 제3 실시예에 따르면 공통 전압을 안정화시키는데 필요한 증폭기의 출력이 제1 증폭기와 제2 증폭기로 분산되어 제1 증폭기의 오동작 현상이 제거된다. 그 결과 도 12에서와 같이 데이터 전압의 진폭이 큰 부분에서도 공통 전압이 변화되지 않고 DC 상태를 유지하게 된다.

이외에도 제1 증폭기와 제2 증폭기의 출력비를 조절하여 보다 안정된 공통 전압이 생성되도록 할 수 있다.

도 13에 본 발명의 제4 실시예에 따른 공통 전압 발생 회로의 구조가 도시되어 있다.

첨부한 도 12에 도시되어 있듯이, 본 발명의 제4 실시예에 따른 공통 전압 발생 회로(400)는 위의 제3 실시예와 동일하게 이루어지며, 단지 제2 증폭기(op2)의 출력이 피드백되는 경로(출력 단자와 반전 단자 사이)에 저항(R22)이 설치되어 있으며, 또한 제2 증폭기(op2)의 반전 단자(-)가 저항(R11)을 통하여 외부 전압(Vcm2)에 연결되어 있는 것이 다르다.

위의 실시예들과는 달리, 제2 증폭기(op1)의 반전 단자(-)로 출력 전압이 피 드백되면서 외부 전압(Vcm2)이 함께 입력됨으로써, 제2 증폭기(op2)의 출력값이 피드백 경로에 형성된 저항(R22)과 반전 단자(-)의 입력 경로에 형성된 저항(R11) 비에 따라 달라지게 된다.

구체적으로, 제1 증폭기(op1)의 출력 전압(Vcom1)과 제2 증폭기(op2)의 출력 전압(Vcom2) 사이에 △Vcom2 = △Vcom1 ×(1+R2/R1)의 관계가 성립된다.

도 14에 본 발명의 제4 실시예에 따른 제1 및 제2 증폭기의 출력 전압 파형이 도시되어 있다. 도 14는 R11=R22인 경우의 출력 전압 파형으로서, 제1 증폭기의 출력 전압 진폭에 비하여 제2 증폭기의 출력 전압 진폭이 2배가 되는 것을 알 수 있다.

이것은 증폭기의 바이어스(bias) 상태에 따라 공통 전압을 안정화시키는 제1 증폭기의 출력 배분을 R1, R2의 저항비로서 조절할 수 있음을 나타낸다. 특히 공통 전압이 전원 전압의 1/2보다 낮은 경우에 제1 증폭기의 낮은 출력 전압이 문제가 될 수 있으므로, R1과 R2의 저항비를 조절하여 제2 증폭기의 출력이 보다 높게 출력되도록 하여 제1 증폭기의 낮은 출력 전압을 보상할 수 있다.

위의 제3 및 제4 실시예에 따르면 데이터 전압의 진폭이 크게 변하여도 공통 전압을 안정화시킬 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상 설명한 바와 같이, 본 발명에 따르면 액정 패널에 연계되는 데이터 구동부의 수에 연동하여 서로 다른 레벨의 다수의 차등 공통 전압을 인가하므로써, 액정 패널의 좌우간에 발생하는 킥백 전압을 보상하여 플리커의 발생을 저감시킬 수 있다.

또한, 본 발명에 따르면 게이트 구동부에 최근접하는 액정 패널의 일정 영역과 최원접하는 액정 패널의 일정 영역에 서로 다른 레벨의 공통 전압을 인가하고, 그 중간 영역중 하나를 선택하여 상기 서로 다른 레벨의 공통 전압의 평균 전압을 인가하므로써, 액정 패널의 좌우간에 발생하는 킥백 전압을 보상하여 플리커의 발생을 저감함과 함께 차등 공통 전압의 수를 줄일 수 있다.

또한, 본 발명에 따르면 데이터 전압의 진폭에 대해서도 공통 전압을 안정화시킬 수 있으므로, 크로스토크 및 플리커 특성을 보다 개선시킬 수 있다.

Claims (12)

1. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극, 상기 화소 전극에 대향되어 있는 공통 전극을 포함하는 액정 패널;

   상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부;`

   상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부; 및

   액정 패널 상에서 상기 게이트 구동부에 가장 인접한 제1 영역과, 상기 게이트 구동부로부터 상기 제1 영역보다 더 떨어진 제2 영역에 대응하는 공통 전극의 위치에 제1 및 제2 공통 전압이 각각 인가하며, 상기 제1 영역과 제2 영역 중 적어도 하나 이상의 영역에 대응하는 공통 전극의 위치에 적어도 하나 이상의 제3 공통 전압을 인가하는 공통 전압 발생부를 포함하고,

   상기 공통 전압 발생부는,

   인가되는 외부 전압을 분압하는 제1 저항열;

   상기 저항열에 의하여 분압되는 전압에 의하여 동작하는 트랜지스터;

   상기 트랜지스터로부터 출력되는 전압을 충전하며, 상기 충전 전압이 제2 공통 전압으로서 출력되어 액정 패널상의 제2 영역에 대응하는 공통 전극으로 제공되는 캐패시터;

   상기 트랜지스터로부터 출력되는 전압을 강하시키는 다이오드열;

   상기 다이오드열의 양단에 걸리는 전압을 분압하는 제2 저항열;

   비반전 단자로 입력되는 상기 제2 저항열에 의하여 분압되는 전압을 증폭하여 출력하며, 상기 출력 전압은 제1 공통 전압으로 출력되어 액정 패널 상의 제1 영역에 대응하는 공통 전극으로 제공되는 증폭기를 포함하며,

   상기 제1 공통 전압과 제2 공통 전압이 액정 패널상의 내부 저항에 의하여 분압된 다음에 상기 증폭기의 반전 단자로 피드백되어 제3 공통 전압으로 이용되는 액정 표시 장치.
2. 제1항에서,

   상기 제1 내지 제3 공통 전압은 다음의 관계를 만족하는 액정 표시 장치

   제1 공통 전압 < 제3 공통 전압< 제2 공통 전압
3. 제1항에서,

   상기 제2 영역은 액정 패널 상에서 상기 게이트 구동부로부터 가장 멀리 떨어진 영역인 액정 표시 장치.
4. 제1항에서,

   상기 제3 공통 전압은 상기 제1 공통 전압과 제2 공통 전압의 산술 평균에 해당하는 전압인 액정 표시 장치.
5. 삭제
6. 다수의 게이트선, 상기 다수의 게이트선에 절연되어 교차하는 다수의 데이터선, 상기 게이트선에 연결되는 게이트 전극과 상기 데이터선에 연결되는 소스전극을 가지는 다수의 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극, 상기 화소 전극에 대향되어 있는 공통 전극을 포함하는 액정 패널;

   상기 게이트선에 상기 박막 트랜지스터를 온/오프시키기 위한 게이트 전압을 인가하기 위한 게이트 구동부;`

   상기 데이터선에 화상 신호를 나타내는 데이터 전압을 인가하기 위한 데이터 구동부; 및

   액정 패널 상에서 상기 게이트 구동부에 가장 인접한 제1 영역과, 상기 게이트 구동부로부터 상기 제1 영역보다 더 떨어진 제2 영역에 대응하는 공통 전극의 위치에 제1 및 제2 공통 전압이 각각 인가하며, 상기 제1 영역과 제2 영역 중 적어도 하나 이상의 영역에 대응하는 공통 전극의 위치에 적어도 하나 이상의 제3 공통 전압을 인가하는 공통 전압 발생부를 포함하고,

   상기 공통 전압 발생부는,

   비반전 단자로 입력되는 제1 전압을 증폭하여 출력하며, 상기 출력 전압은 상기 제1 공통 전압으로 출력되어 액정 패널 상의 제1 영역에 대응하는 공통 전극으로 제공되는 제1 증폭기; 및

   비반전 단자로 입력되는 제2 전압을 증폭하여 출력하며, 상기 출력 전압은 상기 제2 공통 전압으로 출력되어 액정 패널 상의 제2 영역에 대응하는 공통 전극으로 제공되는 제2 증폭기를 포함하며,

   상기 제1 공통 전압과 제2 공통 전압이 액정 패널상의 내부 저항에 의하여 분압된 다음에 상기 제1 증폭기의 반전 단자로 피드백되어 제3 공통 전압으로 이용되는 액정 표시 장치.
7. 제6항에서,

   상기 제1 증폭기의 출력 전압이 상기 제2 증폭기의 반전 단자로 피드백되어, 상기 제2 증폭기가 제1 증폭기의 출력이 저하되는 부분을 보상하는 액정 표시 장치.
8. 제7항에서,

   상기 공통 전압 발생부는,

   상기 제1 증폭기의 출력 단자와 상기 제2 증폭기의 반전 단자 사이에 설치되어, 제1 증폭기의 출력 전압을 충전하여 상기 제2 증폭기의 반전 단자로 입력시키는 캐패시터; 및

   상기 제2 증폭기의 비반전 단자에 연결된 저항

   을 더 포함하고,

   상기 저항 및 캐패시터의 시정수는 1H 주기 이상인 액정 표시 장치.
9. 제8항에서,

   상기 공통 전압 발생부는,

   상기 제2 증폭기의 반전 단자에 연결된 제1 조절 저항; 및

   상기 반전 단자와 출력 단자 사이에 연결된 제2 조절 저항

   을 더 포함하며,

   상기 제1 증폭기의 출력 전압인 제1 공통 전압과 제2 증폭기의 출력 전압인 제2 공통 전압은 다음의 관계를 만족하는 액정 표시 장치

   △ 제2 공통 전압 = △제1 공통 전압 × (1+ 제2 조절 저항/제1 조절 저항)
10. 삭제
11. 삭제
12. 삭제

Images