KR20210063158A - 디스플레이 장치 및 구동 방법 - Google Patents

디스플레이 장치 및 구동 방법 Download PDF

Info

Publication number
KR20210063158A
KR20210063158A KR1020190151733A KR20190151733A KR20210063158A KR 20210063158 A KR20210063158 A KR 20210063158A KR 1020190151733 A KR1020190151733 A KR 1020190151733A KR 20190151733 A KR20190151733 A KR 20190151733A KR 20210063158 A KR20210063158 A KR 20210063158A
Authority
KR
South Korea
Prior art keywords
common voltage
line
voltage line
display panel
display device
Prior art date
Application number
KR1020190151733A
Other languages
English (en)
Other versions
KR102656851B1 (ko
Inventor
최순현
김경운
신용준
김영도
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190151733A priority Critical patent/KR102656851B1/ko
Priority to CN202010831205.XA priority patent/CN112835217A/zh
Priority to US17/074,211 priority patent/US11170727B2/en
Publication of KR20210063158A publication Critical patent/KR20210063158A/ko
Application granted granted Critical
Publication of KR102656851B1 publication Critical patent/KR102656851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 실시예들은 디스플레이 장치 및 구동 방법에 관한 것으로서, 더욱 상세하게는, 디스플레이 패널에 공통 전압이 인가되는 공통 전압 라인을 수평 및 수직 방향으로 동시에 배치함으로써 공통 전압의 신호 지연을 감소시키고 화질을 개선할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

Description

디스플레이 장치 및 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명의 실시예들은 디스플레이 장치 및 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 디스플레이 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 디스플레이 장치(LCD: Liquid Crystal Display), 플라즈마 디스플레이 장치(PDP: Plasma Display Panel), 유기 발광 디스플레이 장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 디스플레이 장치가 활용되고 있다.
이 중에서, 액정 디스플레이 장치(LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 영상을 표시한다. 이를 위하여, 액정 디스플레이 장치(LCD)는 액정셀들이 매트릭스 형태로 배열된 액정 디스플레이 패널과, 액정 디스플레이 패널을 구동하기 위한 구동회로를 구비한다.
액정 디스플레이 패널의 픽셀 어레이에는 다수의 게이트 라인과 데이터 라인이 교차되고, 게이트 라인과 데이터 라인의 교차부에는 액정셀을 구동하기 위한 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다. 또한, 액정 디스플레이 패널에는 액정셀의 전압을 유지하기 위한 스토리지 커패시터가 형성되며, 액정셀은 픽셀 전극, 공통 전극 및 액정층을 포함한다.
이 때, 픽셀 전극에 인가되는 데이터 전압과, 공통 전극에 인가되는 공통 전압에 의해 액정셀들의 액정층에는 전계가 형성된다. 이 때, 전계에 의해 액정층을 투과하는 광량이 조절됨으로써 영상이 구현된다.
이러한 디스플레이 장치는 대면적화, 고해상도 및 고주파수 구현, 베젤 영역을 축소하는 추세에 있으며, 고 투과율을 지향하기 위해 점차적으로 디스플레이 패널 내부에 배치되는 공통 전압 라인의 폭을 얇게 형성하고, 공통 전압 라인과 게이트 라인 및 데이터 라인 사이의 간격을 좁게 형성하는 형태로 연구되고 있다.
그러나, 디스플레이 패널의 면적이 넓어지고, 공통 전압 라인의 폭이 얇아짐에 따라 공통 전압의 왜곡 정도가 커지게 되며, 특히 디스플레이 패널에 배치된 공통 전압 라인들은 공통 전압 보상 회로와 전기적으로 연결된 위치에 따라, 신호 지연에 의한 공통 전압의 레벨 차이가 종래보다 더 커지게 된다.
즉, 하나의 공통 전압 라인에서도 공통 전압이 공급되는 부분과 그 반대 부분 사이에 공통 전압의 편차가 발생하게 되어, 잔상 등의 화질 저하기 발생하게 된다.
본 발명의 실시예들은 디스플레이 패널에 공급되는 공통 전압의 신호 지연을 감소시킴으로써 화질을 개선할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 디스플레이 패널에 공통 전압이 인가되는 공통 전압 라인을 수평 및 수직 방향으로 동시에 배치함으로써 공통 전압의 신호 지연을 감소시키고 화질을 개선할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 디스플레이 패널에 공통 전압이 인가되는 공통 전압 라인을 다양한 구조의 금속층으로 형성함으로써 공통 전압의 전달 효율을 높일 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 양측면의 에지 영역을 따라 형성된 좌측 공통 전압 라인과 우측 공통 전압 라인, 좌측 공통 전압 라인과 우측 공통 전압 라인을 연결하며 표시 영역에 배열된 복수의 수평 공통 전압 라인, 및 수평 공통 전압 라인과 교차하도록 배열된 복수의 수직 공통 전압 라인이 형성된 디스플레이 패널과, 데이터 라인을 통해 데이터 전압을 디스플레이 패널로 공급하는 하나 이상의 집적 회로가 실장되는 인쇄 회로 기판과, 좌측 공통 전압 라인과 우측 공통 전압 라인으로 공통 전압을 인가하는 동시에, 집적 회로를 통해 수직 공통 전압 라인으로 공통 전압을 공급하는 공통 전압 보상 회로를 포함하는 디스플레이 장치를 제공할 수 있다.
일 측면에서, 좌측 공통 전압 라인과 우측 공통 전압 라인은 표시 영역에 게이트 구동 전압을 공급하는 게이트 구동 회로의 외곽에 배치되어, 공통 전압을 공통 전압 보상 회로에 피드백하기 위한 좌측 피드백 라인과 우측 피드백 라인에 각각 연결되는 디스플레이 장치를 제공할 수 있다.
일 측면에서, 수직 공통 전압 라인은 하나의 집적 회로로부터 디스플레이 패널로 연결되는 하나의 이상의 신호 라인으로 형성되는 디스플레이 장치를 제공할 수 있다.
일 측면에서, 수직 공통 전압 라인은 복수의 집적 회로로부터 하나의 신호 라인으로 결합되어, 디스플레이 패널에 연결되는 디스플레이 장치를 제공할 수 있다.
일 측면에서, 수직 공통 전압 라인은 게이트 층 또는 소스/드레인 층에 형성되는 디스플레이 장치를 제공할 수 있다.
일 측면에서, 수직 공통 전압 라인은 게이트 층과 소스/드레인 층에 교대로 형성되는 디스플레이 장치를 제공할 수 있다.
일 측면에서, 수직 공통 전압 라인은 집적 회로에서 연장되며 게이트 층에 형성된 제 1 신호 라인과, 집적 회로에서 연장되며, 게이트 층에 평행한 방향으로 소스/드레인 층에 형성된 제 2 신호 라인과, 제 1 신호 라인과 제 2 신호 라인을 연결하며, 디스플레이 패널에 연결되는 점핑 배선으로 이루어지는 디스플레이 장치를 제공할 수 있다.
일 측면에서, 공통 전압 보상 회로는 피드백 라인을 통해 상기 디스플레이 패널에서 피드백된 공통 전압을 제 1 저항을 통해 반전 입력 단자 입력받고, 기준 전압이 비반전 입력 단자에 공급되는 연산 증폭기로 이루어진 디스플레이 장치를 제공할 수 있다.
일 측면에서, 디스플레이 패널을 중심으로 집적 회로의 반대편 에지 영역에 배치되는 보조 수평 공통 전압 라인을 더 포함하고, 보조 수평 공통 전압 라인은 하나 이상의 지점에서 표시 영역에 위치하는 수평 공통 전압 라인에 연결되는 디스플레이 장치를 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 양측면의 에지 영역을 따라 형성된 좌측 공통 전압 라인과 우측 공통 전압 라인을 통해, 좌측 공통 전압 라인과 우측 공통 전압 라인과 연결되며 디스플레이 패널의 표시 영역에 배열된 복수의 수평 공통 전압 라인에 공통 전압을 공급하는 단계와, 수평 공통 전압 라인과 교차하도록 배열된 복수의 수직 공통 전압 라인에 공통 전압을 공급하는 단계와, 좌측 공통 전압 라인과 우측 공통 전압 라인에 연결된 피드백 라인을 통해, 디스플레이 패널로부터 피드백 되는 공통 전압을 수신하는 단계와, 피드백 되는 공통 전압을 정해진 보상 비율에 따라 보상하여 공통 전압으로 출력하는 단계를 포함하는 디스플레이 장치의 구동 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 디스플레이 패널에 공급되는 공통 전압의 신호 지연을 감소시킴으로써 화질을 개선할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 디스플레이 패널에 공통 전압이 인가되는 공통 전압 라인을 수평 및 수직 방향으로 동시에 배치함으로써 공통 전압의 신호 지연을 감소시키고 화질을 개선할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 디스플레이 패널에 공통 전압이 인가되는 공통 전압 라인을 다양한 구조의 금속층으로 형성함으로써 공통 전압의 전달 효율을 높일 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.
도 1은 디스플레이 장치에서 공통 전압이 공급되는 구조를 나타낸 도면이다.
도 2는 디스플레이 장치에 사용되는 공통 전압 보상 회로의 예시를 나타낸 회로도이다.
도 3은 디스플레이 장치에서 공통 전압의 시간 지연에 의하여 공통 전압의 왜곡 및 잔상이 나타나는 경우를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치를 나타낸 블록도이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치에서 디스플레이 패널의 중앙 영역에서 공통 전압의 왜곡이 감소된 경우를 나타낸 도면이다.
도 6 및 도 7은 본 발명의 실시예들에 따른 디스플레이 장치에서, 수직 공통 전압 라인을 게이트 층 또는 소스/드레인 층에 형성하는 경우를 나타낸 단면도이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치에서, 게이트 층 및 소스/드레인 층의 이중 배선을 점핑 배선으로 연결함으로써 수직 공통 전압 라인을 형성하는 경우를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치에서 데이터 구동 회로 또는 집적 회로의 개수보다 수직 공통 전압 라인을 적은 개수로 형성하는 경우를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치에서 데이터 구동 회로 또는 집적 회로의 개수보다 수직 공통 전압 라인을 많은 개수로 형성하는 경우를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치에서 데이터 구동 회로 또는 집적 회로의 반대편에 수평 공통 전압 라인을 이중으로 형성하는 경우를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 디스플레이 장치에서 공통 전압이 공급되는 구조를 나타낸 도면이다.
도 1을 참조하면, 디스플레이 장치(100)는 영상을 표시하는 디스플레이 패널(110)과, 디스플레이 패널(10)을 구동하기 위한 게이트 구동 회로(120) 및 데이터 구동 회로(130)와, 디스플레이 패널(110)에 공통 전압(Vcom)을 공급하기 위한 공통 전압 보상 회로(150)를 포함한다.
게이트 구동 회로(120)는 디스플레이 패널(110)의 측면에 실장되고, 게이트 구동 회로(120)와 수직 방향으로 데이터 전압을 제공하는 데이터 구동 회로(130)가 연성 인쇄 회로 기판(Flexible Printed Circuit Board; 135)의 내부에 실장되어 부착된다.
또한, 디스플레이 패널(110)의 내측으로는 복수의 게이트 라인(GL)과 데이터 라인(DL)이 교차되어 화소 영역을 정의하고, 각 화소 영역에는 박막 트랜지스터(TFT)와 스토리지 커패시터가 형성된다.
게이트 구동 회로(120)는 메인 인쇄 회로 기판(140)에 실장된 타이밍 컨트롤러(미도시)로부터 인가되는 복수의 게이트 제어 신호에 따라 게이트 라인(GL) 에 1 수평기간(1H)씩 순차적으로 게이트 구동 전압을 공급한다.
데이터 구동 회로(130)는 타이밍 컨트롤러로부터 인가되는 데이터 제어 신호에 응답하여 1 수평기간(1H)마다 모든 데이터 라인(DL)을 통해 데이터 전압을 화소 영역에 공급한다.
공통 전압 보상 회로(150)는 반전 증폭을 이용한 보상 회로를 적용하여 디스플레이 패널(110)에 인가되는 공통 전압(Vcom)의 변동을 최소화한다.
이를 위해서, 공통 전압 보상 회로(150)는 디스플레이 패널(110)로부터 피드백 라인(FL)을 통해 피드백된 공통 전압(Vcom)을 지속적으로 수신하고, 보상 비율에 따라 보상된 공통 전압(Vcom)을 공통 전압 라인(CL)을 통해 출력함으로써, 디스플레이 패널(110)에 공급되는 공통 전압(Vcom)을 일정하게 제어한다.
공통 전압(Vcom)은 공통 전압 보상 회로(150)에서 연장된 공통 전압 라인(CL)을 통해 좌측 공통 전압 라인(CL_L) 및 우측 공통 전압 라인(CL_R)으로 공급되고, 좌측 공통 전압 라인(CL_L) 및 우측 공통 전압 라인(CL_R)으로부터 디스플레이 패널(110)의 내부로 공통 전압(Vcom)이 각각 인가된다.
이 때, 좌측 공통 전압 라인(CL_L) 및 우측 공통 전압 라인(CL_R)으로부터 수평 방향으로 디스플레이 패널(110)의 표시 영역에 공통 전압(Vcom)이 공급되는 라인을 수평 공통 전압 라인(CL_H)으로 지칭할 수 있다.
여기에서, 수평 공통 전압 라인(CL_H)은 스토리지 커패시터의 제 1 전극에 공통 전압(Vcom)을 인가하고, 데이터 라인(DL)은 박막 트랜지스터(TFT)를 통해 스토리지 커패시터의 제 2 전극에 데이터 전압(Vdata)을 인가함으로서, 두 전극 사이의 전계에 의해 영상을 구현하게 된다.
이 때, 디스플레이 패널(110)의 내부에 배치되는 수평 공통 전압 라인(CL_H)은 게이트 라인(GL) 및 데이터 라인(DL)과 인접하여 배치되기 때문에, 게이트 라인(GL) 및 데이터 라인(DL)에 인가되는 신호의 레벨이 급격하게 변동하는 경우에, 서로간의 기생 캐패시턴스 등에 의해 수평 공통 전압 라인(CL_H)으로 인가된 공통 전압(Vcom)에 왜곡이 발생하게 된다. 이는 크로스토크(Crosstalk)의 주요 원인이 된다.
이러한 문제를 개선하기 위해, 공통 전압 보상 회로(150)는 디스플레이 패널(110)에 인가된 공통 전압(Vcom)을 피드백(feedback) 받고, 피드백 된 공통 전압의 변동을 반영하여 출력되는 공통 전압(Vcom)의 레벨을 조절하는 구조로 되어 있다.
이를 위해서, 디스플레이 패널(110)에는 좌측 공통 전압 라인(CL_L)의 끝단에 좌측 피드백 라인(FL_L)이 연결되고, 우측 공통 전압 라인(CL_R)의 끝단에 우측 피드백 라인(FL_R)이 연결되어 각각 피드백 라인(FL)을 통해 변동된 공통 전압(Vcom)을 공통 전압 보상 회로(150)에 전달하게 된다.
도 2는 디스플레이 장치에 사용되는 공통 전압 보상 회로의 예시를 나타낸 회로도이다.
도 2를 참조하면, 디스플레이 장치(100)에 사용되는 공통 전압 보상 회로(150)는 디스플레이 패널(110)에서 피드백된 공통 전압(Vcom)을 제 1 저항(R1)을 통해 반전 입력 단자(-)에 입력받고, 기준 전압(Vref)이 비반전 입력 단자(+)에 공급되는 연산 증폭기(OP)를 포함한다.
연산 증폭기(OP)의 반전 입력 단자(-)와 출력 단자 사이에는 제 2 저항(R2)이 연결되기 때문에, 제 1 저항(R1) 및 제 2 저항(R2)의 비율에 따라 연산 증폭기(OP)는 피드백된 공통 전압(Vcom)을 반전 증폭함으로써 보상이 이루어진 공통 전압(Vcom)을 출력한다.
이와 같이, 반전 증폭된 공통 전압(Vcom)이 디스플레이 패널(110)에 공급됨으로써, 연산 증폭기(OP)를 통해 보상된 공통 전압(Vcom)에 의해 원래 공통 전압(Vcom)의 왜곡된 성분이 보상된다. 공통 전압 보상 회로(150)에 의한 공통 전압(Vcom) 보상 동작은 매 프레임마다 이루어진다.
이 때, 디스플레이 패널(110)의 면적이 넓어질 수록 디스플레이 패널(110)에 배치되는 수평 공통 전압 라인(CL_H)의 길이가 증가하게 되어, 공통 전압(Vcom)이 인가되는 양측의 에지 영역과 디스플레이 패널(110)의 표시 영역 내에 있는 중앙 부분 사이에 공통 전압(Vcom)의 편차가 증가하게 된다.
그 결과, 도 3에 도시된 바와 같이, 디스플레이 패널(110)의 중앙 부분에서 공통 전압(Vcom)의 왜곡(ripple)이 발생하고(도 3(a)), 이로 인해 디스플레이 패널(110)에 공통 전압(Vcom)의 편차로 인한 잔상이 나타내는 현상(도 3(b))이 나타나는 문제가 발생한다.
이러한 문제를 해결하기 위하여, 본 발명의 디스플레이 장치(100)는 디스플레이 패널(110)의 제 1 방향을 따라 공통 전압(Vcom)을 공급하는 수평 공통 전압 라인(CL_H)과 전기적으로 연결되며, 수평 공통 전압 라인(CL_H)과 교차하는 수직 방향으로 하나 이상의 수직 공통 전압 라인(CL_V)을 추가로 배치함으로써, 디스플레이 패널(110)에 공급되는 공통 전압(Vcom)의 시간 지연을 감소시킴으로써, 신호 왜곡 및 잔상에 의한 품질 저하를 방지할 수 있도록 한다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치를 나타낸 블록도이다.
도 4를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 수평 공통 전압 라인(CL_H)과 수직 공통 전압 라인(CL_V)이 형성된 디스플레이 패널(110), 데이터 구동 회로(130)가 실장되는 연성 인쇄 회로 기판(135), 및 수평 공통 전압 라인(CL_H) 및 수직 공통 전압 라인(CL_V)으로 공통 전압(Vcom)을 공급하는 공통 전압 보상 회로(150)를 포함한다.
디스플레이 패널(110)의 양측면 에지 영역에는 게이트 구동 회로(120)가 실장되고, 게이트 구동 회로(120)와 인접한 영역 영역에는 각각 제 1 공통 전압 라인(CL_L)과 제 1 피드백 라인(FL_L) 및 제 2 공통 전압 라인(CL_R)과 제 2 피드백 라인(FL_R)이 형성된다.
이 때, 디스플레이 패널(110)의 일측면 에지 영역에만 게이트 구동 회로(120)를 형성할 수도 있지만, 이러한 경우에 게이트 라인(GL)의 저항에 의해서 반대편에 위치하는 화소 영역의 충전이 지연되어 박막 트랜지스터(TFT)의 온-오프 동작에 오류가 발생할 수 있기 때문에, 디스플레이 패널(110)의 양측면 에지 영역에 게이트 구동 회로(120)를 형성하는 것이 바람직하다.
또한, 게이트 구동 회로(120)가 게이트 라인(GL)을 통해 디스플레이 패널(110)에 게이트 구동 전압을 인가하는 과정에서 게이트 라인(GL)과의 접촉을 최소화할 수 있도록 제 1 공통 전압 라인(CL_L)과 제 2 공통 전압 라인(CL_R)은 게이트 구동 회로(120)와 표시 영역 사이에 배치하되, 제 1 피드백 라인(FL_L)과 제 2 피드백 라인(FL_R)은 게이트 구동 회로(120)의 외곽에 배치하는 것이 바람직하다.
디스플레이 패널(110)의 내측에는 복수의 게이트 라인(GL)과 데이터 라인(DL)이 교차되어 화소 영역을 형성하는데, 게이트 라인(GL)과 평행한 방향으로 수평 공통 전압 라인(CL_H)이 배열되고, 데이터 라인(DL)과 평행한 방향으로 수직 공통 전압 라인(CL_V)이 배열되어 교차 지점에서 전기적으로 접속된다.
게이트 구동 회로(120)는 메인 인쇄 회로 기판(140)에 실장된 타이밍 컨트롤러(미도시)로부터 인가되는 복수의 게이트 제어 신호에 따라 게이트 라인(GL) 에 1 수평기간(1H)씩 순차적으로 게이트 구동 전압을 공급한다.
데이터 구동 회로(130)는 타이밍 컨트롤러로부터 인가되는 데이터 제어신호에 응답하여 1 수평기간(1H)마다 모든 데이터 라인(DL)을 통해 데이터 전압을 화소 영역에 공급한다. 즉, 데이터 구동 회로(130)는 게이트 구동 회로(120)의 게이트 구동 전압에 동기하여 디스플레이 패널(110)에 데이터 전압을 인가한다.
이 때, 디스플레이 패널(110)에 터치의 유무 및 터치 좌표를 센싱하기 위한 터치 구동 회로가 포함되는 경우, 데이터 구동 회로(130)는 터치 구동 회로와 합쳐져서 하나의 집적 회로(SRIC) 형태로 구성될 수도 있다.
공통 전압 보상 회로(150)는 전원 전압을 인가받아 디스플레이 패널(110)을 구동시키기 위한 소정 레벨의 공통 전압(Vcom)을 생성할 수 있다. 공통 전압 보상 회로(150)에서 생성된 공통 전압(Vcom)은 공통 전압 라인(CL)을 따라 좌측의 제 1 공통 전압 라인(CL_L) 및 우측의 제 2 공통 전압 라인(CL_R)을 통해 디스플레이 패널(110)에 배치된 수평 공통 전압 라인(CL_H)에 인가될 뿐만 아니라, 데이터 구동 회로(130) 또는 집적 회로(SRIC)를 통해 디스플레이 패널(110)에 배치된 수직 공통 전압 라인(CL_V)으로도 함께 인가된다.
디스플레이 패널(110)의 양측 에지 영역에는 제 1 공통 전압 라인(CL_L)과 연결되는 제 1 피드백 라인(FL_L) 및 제 2 공통 전압 라인(CL_R)과 연결되는 제 2 피드백 라인(FL_R)이 형성되며, 공통 전압 보상 회로(150)는 제 1 피드백 라인(FL_L) 및 제 2 피드백라인(FL_R)을 통해 디스플레이 패널(110)에 인가된 공통 전압(Vcom)을 피드백 받게 된다.
제 1 공통 전압 라인(CL_L) 및 제 2 공통 전압 라인(CL_R)은 연성 인쇄 회로 기판(135) 및 메인 인쇄 회로 기판(140)에 형성된 공통 전압 라인(CL)을 통해 공통 전압 보상 회로(150)의 출력 단자와 연결된다.
수직 공통 전압 라인(CL_V)은 데이터 구동 회로(130) 또는 집적 회로(SRIC)를 통해 메인 인쇄 회로 기판(140)에 형성된 공통 전압 라인(CL)에 연결될 수 있으며, 데이터 구동 회로(130) 또는 집적 회로(SRIC)는 디스플레이 패널(110)에 데이터 전압을 공급하기 위한 데이터 라인(DL)이 형성되지 않은 단자를 통해 수직 공통 전압 라인(CL_V)을 형성할 수 있다.
제 1 공통 전압 라인(CL_L)과 제 1 피드백 라인(FL_L), 제 2 공통 전압 라인(CL_R)과 제 2 피드백 라인(FL_R), 디스플레이 패널(110)에 배치되는 수평 공통 전압 라인(CL_H) 및 수직 공통 전압 라인(CL_V)은 메인 인쇄 회로 기판(140)에서 연장되는 공통 전압 라인(CL)과 동일 층에 동일 재질로 형성되거나, 상이한 층에 상이한 재질로 형성될 수 있다.
한편, 데이터 구동 회로(130) 또는 집적 회로(SRIC)에서 디스플레이 패널(110)로 연결되는 수직 공통 전압 라인(CL_V)은 인가되는 공통 전압(Vcom)의 신호 지연 또는 신호 레벨의 감소를 최소화하기 위해서, 점핑 라인으로 연결되는 복수의 라인으로 형성될 수도 있다.
이러한 수직 공통 전압 라인(CL_V)의 개수나 위치, 두께, 길이는 디스플레이 패널(110)의 특성에 따라 다양하게 선택할 수 있을 것이다.
이러한 구조에 따라, 공통 전압 보상 회로(150)는 디스플레이 패널(110)의 양측에서 수평 방향으로 공통 전압(Vcom)을 인가함으로써 디스플레이 패널(110)의 수평 방향에 대한 공통 전압(Vcom)의 편차를 감소시킬 뿐만 아니라, 데이터 구동 회로(130) 또는 집적 회로(SRIC)를 통해 수직 방향으로 공통 전압(Vcom)을 동시에 인가함으로써, 디스플레이 패널(110)의 수직 방향에 대한 공통 전압(Vcom)의 편차도 감소시킬 수 있게 된다.
그 결과, 도 5에 도시된 바와 같이, 디스플레이 패널(110)의 중앙 영역에서 공통 전압(Vcom)의 왜곡을 감소시키고 품질 저하를 방지할 수 있는 효과가 있다.
본 발명의 디스플레이 장치(100)에서 데이터 구동 회로(130) 또는 집적 회로(SRIC)로부터 수직 방향으로 디스플레이 패널(110)에 배치되는 수직 공통 전압 라인(CL_V)은 디스플레이 패널(110)을 구성하는 복수의 금속층 중에서 게이트 층이나 소스/드레인 층과 같은 임의의 금속층을 형성하는 공정에서 형성될 수 있을 것이다.
도 6 및 도 7은 본 발명의 실시예들에 따른 디스플레이 장치에서, 수직 공통 전압 라인을 게이트 층 또는 소스/드레인 층에 형성하는 경우를 나타낸 단면도이다.
먼저, 도 6을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 디스플레이 패널(110)은 기판 상부에 폴리이미드 층과 버퍼층, 층간 절연막이 순차적으로 적층될 수 있으며, 층간 절연막의 상부에 게이트 층(GATE)이 형성될 수 있다.
게이트 층(GATE)은 게이트 전극을 형성하기 위한 도전성 금속층으로 이루어지며, 게이트 전극을 형성하는 과정에서 데이터 구동 회로(130) 또는 집적 회로(SRIC)에 있는 여분의 단자로부터 연장되는 수직 공통 전압 라인(CL_V)을 형성함으로써 디스플레이 패널(110)에 수직 방향으로 공통 전압(Vcom)을 인가하는 배선으로 사용할 수 있다(도 6(a)). 여기에서는 디스플레이 패널(110)로 연결되는 수직 공통 전압 라인(CL_V)이 4개의 배선으로 형성되는 경우를 예로 도시하였다.
또한, 게이트 층(GATE)의 상부에는 게이트 절연막이 적층되고, 게이트 절연막의 상부에 소스/드레인 층(S/D)이 형성될 수 있다.
소스/드레인 층(S/D)에는 소스/드레인 전극 또는 게이트 라인(GL)이나 데이터 라인(DL) 등의 신호 배선이 형성될 수 있는데, 이러한 소스/드레인 층(S/D)을 이용해서 디스플레이 패널(110)에 연결되는 수직 공통 전압 라인(CL_V)을 형성할 수 있을 것이다(도 6(b)).
또한, 본 발명의 디스플레이 장치(100)에서 데이터 구동 회로(130) 또는 집적 회로(SRIC)로부터 수직 방향으로 디스플레이 패널(110)에 연결되는 복수의 수직 공통 전압 라인(CL_V)은 게이트 층(GATE) 또는 소스/드레인 층(S/D)을 구성하는 단일 금속층으로 형성될 수도 있지만, 도 7에 도시된 바와 같이 일부 수직 공통 전압 라인(CL_V)이 게이트 층(GATE)에 형성되고 다른 수직 공통 전압 라인(CL_V)이 소스/드레인 층(S/D)에 형성될 수도 있을 것이다.
예를 들어, 수직 공통 전압 라인(CL_V) 중에서 홀수 번째 수직 공통 전압 라인(CL_V)은 소스/드레인 층(S/D)에 형성되고, 짝수 번째 수직 공통 전압 라인(CL_V)은 게이트 층(GATE)에 형성되거나, 그 반대로 홀수 번째 수직 공통 전압 라인(CL_V)은 게이트 층(GATE)에 형성되고, 짝수 번째 수직 공통 전압 라인(CL_V)은 소스/드레인 층(S/D)에 형성될 수도 있을 것이다(도 7(a)).
또는, 첫 번째 및 네 번째 수직 공통 전압 라인(CL_V)이 소스/드레인 층(S/D)에 형성되고, 두 번째 및 세 번째 수직 공통 전압 라인(CL_V)이 게이트 층(GATE)에 형성되는 경우와 같이(도 7(b)), 복수의 수직 공통 전압 라인(CL_V)을 임의의 순서에 따라 게이트 층(GATE)과 소스/드레인 층(S/D)에 교대로 형성할 수도 있을 것이다.
한편, 디스플레이 패널(110)에 인가되는 공통 전압(Vcom)은 디스플레이 패널(110)의 내부에서 시간 지연이 발생할 수도 있지만, 데이터 구동 회로(130) 또는 집적 회로(SRIC)로부터 디스플레이 패널(110)로 인가되는 과정에서도 시간 지연이 발생하거나 전압 레벨이 감소될 수도 있다.
따라서, 데이터 구동 회로(130) 또는 집적 회로(SRIC)에서 디스플레이 패널(110)로 연결되는 구간에 대해서, 게이트 층(GATE) 및 소스/드레인 층(S/D)의 이중 구조로 공통 전압(Vcom)을 공급하되, 디스플레이 패널(110)에 연결되는 부분에서 게이트 층(GATE)과 소스/드레인 층(S/D)을 연결하는 점핑 배선으로 수직 공통 전압 라인(CL_V)을 형성함으로써, 공통 전압(Vcom)의 공급 효율을 높일 수도 있다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치에서, 게이트 층 및 소스/드레인 층의 이중 배선을 점핑 배선으로 연결함으로써 수직 공통 전압 라인을 형성하는 경우를 나타낸 도면이다.
도 8을 참조하면, 본 발명의 디스플레이 장치(100)에서 수직 방향으로 디스플레이 패널(110)에 연결되는 수직 공통 전압 라인(CL_V)은 데이터 구동 회로(130) 또는 집적 회로(SRIC)로부터 연장되는 부분을 게이트 층(GATE)과 소스/드레인 층(S/D)의 이중 배선으로 형성하고, 디스플레이 패널(110)에 연결되는 부분에서 점핑 배선을 통해 게이트 층(GATE)과 소스/드레인 층(S/D)을 연결함으로써 수직 공통 전압 라인(CL_V)으로 구성할 수 있다.
이 때, 데이터 구동 회로(130) 또는 집적 회로(SRIC)로부터 연장되어 공통 전압(Vcom)을 공급하는 게이트 층(GATE)과 소스/드레인 층(S/D)의 이중 배선은 디스플레이 패널(110)의 방향으로 평행하게 배치되는 것이 바람직하다.
이와 같이, 게이트 층(GATE)과 소스/드레인 층(S/D)의 이중 배선을 통해 디스플레이 패널(110)로 인가되는 공통 전압(Vcom)의 레벨이 낮아지는 것을 방지할 수 있다.
또한, 본 발명의 디스플레이 장치(100)는 디스플레이 패널(110)에 연결되는 수직 공통 전압 라인(CL_V)의 개수를 다양하게 변경할 수 있을 것이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치에서 데이터 구동 회로 또는 집적 회로의 개수보다 수직 공통 전압 라인을 적은 개수로 형성하는 경우를 나타낸 도면이다.
도 9를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 수직 방향으로 디스플레이 패널(110)에 연결되는 수직 공통 전압 라인(CL_V)은 데이터 구동 회로(130) 또는 집적 회로(SRIC)에서 각각 하나씩 연장될 수도 있지만, 디스플레이 패널(110)의 크기나 신호 배선의 구조, 데이터 구동 회로(130) 또는 집적 회로의 구성을 고려하여, 데이터 구동 회로(130) 또는 집적 회로(SRIC)의 개수보다 적은 수로 구성할 수도 있다.
이 경우, 복수의 데이터 구동 회로(130) 또는 집적 회로에서 연장되는 공통 전압(Vcom)의 배선을 하나의 수직 공통 전압 라인(CL_V)으로 연결하고 이를 디스플레이 패널(110)에 연결함으로써 구성할 수 있을 것이다.
이와 같이, 복수의 데이터 구동 회로(130) 또는 집적 회로에서 연장되는 공통 전압(Vcom)의 배선을 하나의 수직 공통 전압 라인(CL_V)으로 연결하는 경우, 복수의 데이터 구동 회로(130) 또는 집적 회로에서 공급되는 공통 전압(Vcom)이 하나의 수직 공통 전압 라인(CL_V)을 통해 공급되기 때문에, 공통 전압(Vcom)의 신호 감소나 시간 지연을 감소시킬 수 있는 효과가 있다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치에서 데이터 구동 회로 또는 집적 회로의 개수보다 수직 공통 전압 라인을 많은 개수로 형성하는 경우를 나타낸 도면이다.
도 10을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 수직 방향으로 디스플레이 패널(110)에 연결되는 수직 공통 전압 라인(CL_V)은 데이터 구동 회로(130) 또는 집적 회로(SRIC)에서 각각 하나씩 연장될 수도 있지만, 디스플레이 패널(110)의 크기나 신호 배선의 구조, 데이터 구동 회로(130) 또는 집적 회로의 구성을 고려하여, 데이터 구동 회로(130) 또는 집적 회로(SRIC)에서 각각 2개 이상의 수직 공통 전압 라인(CL_V)이 형성될 수도 있다.
이 경우, 데이터 구동 회로(130) 또는 집적 회로는 각각 데이터 라인(DL)으로 사용되지 않는 단자를 통해서 복수의 수직 공통 전압 라인(CL_V)을 연장하고 이를 디스플레이 패널(110)에 연결할 수 있을 것이다.
이와 같이, 데이터 구동 회로(130) 또는 집적 회로(SRIC)에서 각각 2개 이상의 수직 공통 전압 라인(CL_V)이 형성하는 경우에는 수직 공통 전압 라인(CL_V)의 개수를 증가시킬 수 있으므로, 수평 공통 전압 라인(CL_H)을 통해 전달되는 공통 전압(Vcom)이 디스플레이 패널(110) 내에서 신호 레벨이 감소하거나 신호 지연이 발생하는 것을 효과적으로 방지할 수 있을 것이다.
이 때, 데이터 구동 회로(130) 또는 집적 회로(SRIC)의 반대편(여기에서는 디스플레이 패널(110)의 상부면)은 데이터 구동 회로(130) 또는 집적 회로(SRIC)로부터 멀리 떨어져 있기 때문에, 공통 전압(Vcom)이 전달되는 과정에서 신호 레벨이 감소하거나 신호 지연이 발생할 수 있다.
따라서, 공통 전압(Vcom)을 공급하는 데이터 구동 회로(130) 또는 집적 회로(SRIC)의 반대편 에지 영역에 보조 수평 공통 전압 라인을 추가로 배치하고, 임의의 지점을 통해 표시 영역에 위치하는 수평 공통 전압 라인(CL_H)으로 공통 전압(Vcom)을 전달되도록 함으로써, 디스플레이 패널(110) 내에서 공통 전압(Vcom)의 신호 레벨이 감소하거나 신호 지연이 발생하는 것을 효과적으로 방지할 수 있을 것이다
도 11은 본 발명의 실시예들에 따른 디스플레이 장치에서 데이터 구동 회로 또는 집적 회로의 반대편에 수평 공통 전압 라인을 이중으로 형성하는 경우를 나타낸 도면이다.
도 11을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서 공통 전압(Vcom)을 공급하는 데이터 구동 회로(130) 또는 집적 회로(SRIC)가 디스플레이 패널(110)의 일측, 예를 들어 하부에 위치하는 경우에 데이터 구동 회로(130) 또는 집적 회로(SRIC)의 반대편, 즉 디스플레이 패널(110)의 상부에 위치하는 수평 공통 전압 라인(CL_H)에 흐르는 공통 전압(Vcom)은 전달되는 과정에서 신호 레벨이 감소하거나 신호 지연이 발생할 수 있다.
따라서, 데이터 구동 회로(130) 또는 집적 회로(SRIC)의 반대편 에지 영역에 보조 수평 공통 전압 라인을 병렬로 형성하고, 하나 이상의 연결 지점을 통해 표시 영역에 위치하는 수평 공통 전압 라인(CL_H)에 공통 전압(Vcom)이 공급되도록 할 수 있다.
이와 같이, 데이터 구동 회로(130) 또는 집적 회로(SRIC)의 반대편 에지 영역에 보조 수평 공통 전압 라인을 형성하는 경우에는 데이터 구동 회로(130) 또는 집적 회로(SRIC)의 반대편 표시 영역에 위치하는 수평 공통 전압 라인(CL_H)에 전달되는 공통 전압(Vcom)의 신호 레벨이 감소하거나 신호 지연이 발생하는 것을 효과적으로 방지할 수 있을 것이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치 110: 디스플레이 패널
120: 게이트 구동 회로 130: 데이터 구동 회로
135: 연성 인쇄 회로 기판 140: 메인 인쇄 회로 기판
150: 공통 전압 보상 회로

Claims (15)

  1. 양측면의 에지 영역을 따라 형성된 좌측 공통 전압 라인과 우측 공통 전압 라인, 상기 좌측 공통 전압 라인과 상기 우측 공통 전압 라인을 연결하며 표시 영역에 배열된 복수의 수평 공통 전압 라인, 및 상기 수평 공통 전압 라인과 교차하도록 배열된 복수의 수직 공통 전압 라인이 형성된 디스플레이 패널;
    데이터 라인을 통해 데이터 전압을 상기 디스플레이 패널로 공급하는 하나 이상의 집적 회로가 실장되는 인쇄 회로 기판; 및
    상기 좌측 공통 전압 라인과 상기 우측 공통 전압 라인으로 공통 전압을 인가하는 동시에, 상기 집적 회로를 통해 상기 수직 공통 전압 라인으로 공통 전압을 공급하는 공통 전압 보상 회로를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 좌측 공통 전압 라인과 상기 우측 공통 전압 라인은
    상기 표시 영역에 게이트 구동 전압을 공급하는 게이트 구동 회로의 외곽에 배치되어, 공통 전압을 상기 공통 전압 보상 회로에 피드백하기 위한 좌측 피드백 라인과 우측 피드백 라인에 각각 연결되는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 수직 공통 전압 라인은
    하나의 상기 집적 회로로부터 상기 디스플레이 패널로 연결되는 하나의 이상의 신호 라인으로 형성되는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 수직 공통 전압 라인은
    복수의 상기 집적 회로로부터 하나의 신호 라인으로 결합되어, 상기 디스플레이 패널에 연결되는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 수직 공통 전압 라인은
    게이트 층 또는 소스/드레인 층에 형성되는 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 수직 공통 전압 라인은
    게이트 층과 소스/드레인 층에 교대로 형성되는 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 수직 공통 전압 라인은
    상기 집적 회로에서 연장되며 게이트 층에 형성된 제 1 신호 라인;
    상기 집적 회로에서 연장되며, 상기 게이트 층에 평행한 방향으로 소스/드레인 층에 형성된 제 2 신호 라인; 및
    상기 제 1 신호 라인과 상기 제 2 신호 라인을 연결하며, 상기 디스플레이 패널에 연결되는 점핑 배선으로 이루어지는 디스플레이 장치.
  8. 제 2 항에 있어서,
    상기 공통 전압 보상 회로는
    상기 피드백 라인을 통해 상기 디스플레이 패널에서 피드백된 공통 전압을 제 1 저항을 통해 반전 입력 단자 입력받고, 기준 전압이 비반전 입력 단자에 공급되는 연산 증폭기로 이루어진 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 디스플레이 패널을 중심으로 상기 집적 회로의 반대편 에지 영역에 배치되는 보조 수평 공통 전압 라인을 더 포함하고,
    상기 보조 수평 공통 전압 라인은 하나 이상의 지점에서 상기 표시 영역에 위치하는 수평 공통 전압 라인에 연결되는 디스플레이 장치.
  10. 양측면의 에지 영역을 따라 형성된 좌측 공통 전압 라인과 우측 공통 전압 라인을 통해, 상기 좌측 공통 전압 라인과 상기 우측 공통 전압 라인과 연결되며 디스플레이 패널의 표시 영역에 배열된 복수의 수평 공통 전압 라인에 공통 전압을 공급하는 단계;
    상기 수평 공통 전압 라인과 교차하도록 배열된 복수의 수직 공통 전압 라인에 공통 전압을 공급하는 단계;
    상기 좌측 공통 전압 라인과 상기 우측 공통 전압 라인에 연결된 피드백 라인을 통해, 상기 디스플레이 패널로부터 피드백 되는 공통 전압을 수신하는 단계; 및
    상기 피드백 되는 공통 전압을 정해진 보상 비율에 따라 보상하여 공통 전압으로 출력하는 단계를 포함하는 디스플레이 장치의 구동 방법.
  11. 제 10 항에 있어서,
    상기 좌측 공통 전압 라인과 상기 우측 공통 전압 라인은
    상기 표시 영역에 게이트 구동 전압을 공급하는 게이트 구동 회로의 외곽에 배치되어, 공통 전압을 상기 공통 전압 보상 회로에 피드백하기 위한 좌측 피드백 라인과 우측 피드백 라인에 각각 연결되는 디스플레이 장치의 구동 방법.
  12. 제 10 항에 있어서,
    상기 수직 공통 전압 라인은
    게이트 층 또는 소스/드레인 층에 형성되는 디스플레이 장치의 구동 방법.
  13. 제 10 항에 있어서,
    상기 수직 공통 전압 라인은
    게이트 층과 소스/드레인 층에 교대로 형성되는 디스플레이 장치의 구동 방법.
  14. 제 10 항에 있어서,
    상기 수직 공통 전압 라인은
    게이트 층에 형성된 제 1 신호 라인;
    상기 게이트 층에 평행한 방향으로 소스/드레인 층에 형성된 제 2 신호 라인; 및
    상기 제 1 신호 라인과 상기 제 2 신호 라인을 연결하며, 상기 디스플레이 패널에 연결되는 점핑 배선으로 이루어지는 디스플레이 장치의 구동 방법.
  15. 제 10 항에 있어서,
    상기 디스플레이 패널을 중심으로 상기 집적 회로의 반대편 에지 영역에 배치되는 보조 수평 공통 전압 라인을 더 포함하고,
    상기 보조 수평 공통 전압 라인은 하나 이상의 지점에서 상기 표시 영역에 위치하는 수평 공통 전압 라인에 연결되는 디스플레이 장치의 구동 방법.
KR1020190151733A 2019-11-22 2019-11-22 디스플레이 장치 및 구동 방법 KR102656851B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190151733A KR102656851B1 (ko) 2019-11-22 2019-11-22 디스플레이 장치 및 구동 방법
CN202010831205.XA CN112835217A (zh) 2019-11-22 2020-08-18 显示装置及其驱动方法
US17/074,211 US11170727B2 (en) 2019-11-22 2020-10-19 Display device including a common voltage compensation circuit, and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190151733A KR102656851B1 (ko) 2019-11-22 2019-11-22 디스플레이 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20210063158A true KR20210063158A (ko) 2021-06-01
KR102656851B1 KR102656851B1 (ko) 2024-04-12

Family

ID=75923798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190151733A KR102656851B1 (ko) 2019-11-22 2019-11-22 디스플레이 장치 및 구동 방법

Country Status (3)

Country Link
US (1) US11170727B2 (ko)
KR (1) KR102656851B1 (ko)
CN (1) CN112835217A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115331610B (zh) * 2022-10-13 2023-01-24 惠科股份有限公司 公共电压的补偿方法和显示模组
CN115437187B (zh) 2022-11-09 2023-03-24 惠科股份有限公司 阵列基板和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140013523A (ko) * 2012-07-24 2014-02-05 엘지디스플레이 주식회사 공통전압 보상회로를 포함하는 액정표시장치
KR20140087696A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060085749A (ko) * 2005-01-25 2006-07-28 삼성전자주식회사 표시 패널 어셈블리 및 이를 구비한 표시 장치
KR101127856B1 (ko) * 2005-10-18 2012-03-22 엘지디스플레이 주식회사 액정표시장치
KR100882245B1 (ko) * 2006-11-27 2009-02-06 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 이를 구비한 티엔 모드액정표시장치
KR101308462B1 (ko) * 2007-08-09 2013-09-16 엘지디스플레이 주식회사 액정 표시 장치
KR102170556B1 (ko) * 2014-10-23 2020-10-28 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102200255B1 (ko) * 2014-11-24 2021-01-07 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140013523A (ko) * 2012-07-24 2014-02-05 엘지디스플레이 주식회사 공통전압 보상회로를 포함하는 액정표시장치
KR20140087696A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR102656851B1 (ko) 2024-04-12
CN112835217A (zh) 2021-05-25
US11170727B2 (en) 2021-11-09
US20210158769A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
US9218757B2 (en) Liquid crystal display device including common voltage compensating circuit
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
JP4502576B2 (ja) 液晶表示装置及びその駆動方法
KR20070001507A (ko) 액정표시장치
JP2008225142A (ja) 電気光学装置、駆動回路および電子機器
KR20100026412A (ko) 표시 장치
US8854291B2 (en) Gate signal line driving circuit for supressing noise in a gate signal in a display device
JP5817580B2 (ja) 電気光学装置および電子機器
US10964287B1 (en) Level voltage generation circuit, data driver, and display apparatus
US9780126B2 (en) Z-inversion type display device and method of manufacturing the same
KR102656851B1 (ko) 디스플레이 장치 및 구동 방법
KR102122535B1 (ko) 공통전압 보상부를 포함하는 액정표시장치
JP5095821B2 (ja) 表示装置
KR102349504B1 (ko) 액정 표시 장치
JP3527168B2 (ja) 液晶表示装置
JP4702114B2 (ja) デマルチプレクサ、電気光学装置および電子機器
JP6555381B2 (ja) 電気光学装置および電子機器
JP6164269B2 (ja) 電気光学装置および電子機器
US11580928B2 (en) Circuit of controlling common voltage of liquid crystal panel
JP2017151447A (ja) 電気光学装置および電子機器
KR101083135B1 (ko) 보상회로를 구비한 액정표시소자
JP5540502B2 (ja) 液晶表示パネル及びそれを備えた電子機器
US20120229441A1 (en) Liquid crystal display panel
KR20060029063A (ko) 액정표시장치
WO2010032546A1 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant