KR20060085749A - 표시 패널 어셈블리 및 이를 구비한 표시 장치 - Google Patents

표시 패널 어셈블리 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR20060085749A
KR20060085749A KR1020050006571A KR20050006571A KR20060085749A KR 20060085749 A KR20060085749 A KR 20060085749A KR 1020050006571 A KR1020050006571 A KR 1020050006571A KR 20050006571 A KR20050006571 A KR 20050006571A KR 20060085749 A KR20060085749 A KR 20060085749A
Authority
KR
South Korea
Prior art keywords
gate
driving voltage
display panel
output
tcp
Prior art date
Application number
KR1020050006571A
Other languages
English (en)
Inventor
오세춘
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050006571A priority Critical patent/KR20060085749A/ko
Priority to TW094146162A priority patent/TW200628951A/zh
Priority to US11/320,020 priority patent/US20060164587A1/en
Priority to JP2006005538A priority patent/JP2006209109A/ja
Priority to CNA2006100019520A priority patent/CN1811890A/zh
Publication of KR20060085749A publication Critical patent/KR20060085749A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

구동의 신뢰성을 향상시키기 위한 표시 패널 어셈블리 및 이를 구비한 표시 장치가 개시된다. 표시 패널 어셈블리는 표시 패널, 소스 인쇄회로기판, 메인 경로부 및 서브 경로부를 포함한다. 표시 패널은 데이터 신호와, 구동전압에 기초하여 생성된 게이트 신호에 의해 화상이 표시된다. 소스 인쇄회로기판은 표시 패널의 일측부에 배치되어, 구동전압을 출력하는 구동 회로부가 실장된다. 메인 경로부는 표시 패널에 구동전압을 전달하고, 서브 경로부는 표시 패널에 상기 구동전압을 전달한다. 이에 따라, 게이트 구동전압을 전달하는 서브 경로를 확보함으로써 구동의 신뢰성을 향상시킬 수 있다.
게이트 구동전압, 리페어 배선, 게이트 TCP, 데이터 TCP

Description

표시 패널 어셈블리 및 이를 구비한 표시 장치{DISPLAY PANEL ASSEMBLY AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 표시 패널 어셈블리에 대한 개략적인 평면도이다.
도 2는 도 1에 도시된 'I' 부분의 확대도이다.
도 3은 도 1에 도시된 'II' 부분의 확대도이다.
도 4는 도 1에 도시된 'III' 부분의 확대도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 패널 어셈블리에 대한 개략적인 평면도이다.
도 6은 도 5에 도시된 게이트 구동회로부 및 게이트 구동전압의 전달 경로를 설명하기 위한 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치에 대한 개략적인 분해 사시도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 패널 140 : 리페어 배선부
200 : 소스 인쇄회로기판 230 : 구동 회로부
310 : 게이트 TCP 410 : 데이터 TCP
412 : 더미 패턴부
본 발명은 표시 패널 어셈블리 및 이를 구비한 표시 장치에 관한 것으로, 보다 상세하게는 구동의 신뢰성을 향상시키기 위한 표시 패널 어셈블리 및 이를 구비한 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널을 구동하기 위한 구동신호를 출력하는 구동 회로부를 갖는다. 상기 액정표시패널은 박막트랜지스터(TFT)가 배열된 TFT 기판과, 상기 TFT 기판과 합체되어 액정층을 수용하는 칼라필터 기판을 포함한다.
상기 구동장치는 소스 인쇄회로기판과, 상기 TFT 기판과 소스 인쇄회로기판을 전기적으로 연결하기 위한 복수의 데이터 테이프 캐리어 패키지(Tape Carrier Package : 이하, TCP라 칭함) 및 상기 TFT 기판의 게이트 라인과 연결된 복수의 게이트 TCP를 포함한다.
이때, 각각의 데이터 TCP에는 상기 TFT 기판의 데이터 라인을 구동하기 위한 데이터 구동칩이 탑재되며, 각각의 게이트 TCP에는 상기 게이트 라인을 구동하기 위한 게이트 구동칩을 구비한다.
상기 소스 인쇄회로기판은 상기 데이터 구동칩 및 게이트 구동칩을 구동하기 위한 데이터 구동신호 및 게이트 구동신호를 상기 데이터 구동칩 및 게이트 구동칩 에 출력한다. 상기 게이트 구동칩에 인가되는 상기 게이트 구동신호는 첫 번째 데이터 TCP를 통해서 첫 번째 게이트 TCP에 인가된다.
이와 같이 첫 번째 게이트 TCP에 인가된 게이트 구동신호는 마지막 게이트 TCP 까지 순차적으로 인가되어, 게이트 구동칩을 구동시킨다. 상기 게이트 구동신호는 상기 게이트 라인에 연결된 스위칭 소자(TFT)를 턴-온 시키는 게이트 온 전압과 턴-오프 시키는 게이트 오프 전압을 포함한다.
상기와 같이 첫 번째 데이터 TCP를 통해서 상기 게이트 구동칩에 상기 게이트 구동전압을 인가하는 경우 장시간 구동에 의해 첫 번째 데이터 TCP와 상기 TFT 기판 간의 접착 불량이 발생한다. 이에 의해 구동전압이 인가되는 부분이 단선이 발생하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 구동의 신뢰성을 향상시키기 위한 표시 패널 어셈블리를 제공하는 것이다.
상기 본 발명의 다른 목적은 상기 표시 패널 어셈블리를 구비한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 패널 어셈블리는 표시 패널, 소스 인쇄회로기판, 메인 경로부 및 서브 경로부를 포함한다. 상기 표시 패널은 데이터 신호와, 구동전압에 기초하여 생성된 게이트 신호에 의해 화상 이 표시된다. 상기 소스 인쇄회로기판은 상기 표시 패널의 일측부에 배치되어, 상기 구동전압을 출력하는 구동 회로부가 실장된다. 상기 메인 경로부는 상기 표시 패널에 구동전압을 전달하고, 상기 서브 경로부는 상기 표시 패널에 상기 구동전압을 전달한다.
상기 메인 경로부는 상기 구동 회로부로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)를 전달하는 제1 출력 배선부 및 상기 제1 데이터 TCP로부터 전달된 상기 구동전압을 제1 게이트 TCP에 전달하는 제1 연결 배선부를 포함한다.
바람직하게 상기 제1 출력 배선부와 상기 제1 연결 배선부는 상기 제1 데이터 TCP에 형성된 더미 패턴부를 통해 연결된다.
상기 서브 경로부는 상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP(Tape Carrier Package)를 전달하는 제2 출력 배선부 및 상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 제2 게이트 TCP에 전달하는 제2 연결 배선부를 포함한다.
바람직하게 상기 제2 연결 배선부는 실질적으로 화상이 표시되는 상기 표시 패널의 표시 영역의 일부를 둘러싸도록 형성된 리페어 배선부 및 상기 리페어 배선부와 상기 제2 게이트 TCP를 연결하는 제3 연결 배선부를 포함한다.
상기 표시 패널은 실질적으로 화상이 표시되는 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역으로 이루어지며,상기 주변 영역에는 복수의 스테이지들이 종속 적으로 연결되어 상기 표시 영역에 게이트 신호들을 출력하는 게이트 구동부 가 형성된다.
상기 메인 경로부는 상기 구동 회로부로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)를 전달하는 제1 출력 배선부 및 상기 제1 데이터 TCP로부터 전달된 상기 구동전압을 상기 복수의 스테이지들 중 제1 스테이지에 인가하는 제1 입력단자부를 포함한다.
바람직하게 상기 제1 출력 배선부와 상기 제1 입력단자부는 상기 제1 데이터 TCP에 형성된 더미 패턴부를 통해 연결된다.
상기 서브 경로부는 상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP(Tape Carrier Package)를 전달하는 제2 출력 배선부와, 상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 상기 게이트 구동부에 전달하는 제2 연결 배선부 및 상기 제2 연결 배선부로부터 전달된 상기 구동전압을 상기 복수의 스테이지들 중 제2 스테이지에 인가하는 제2 입력단자부를 포함한다.
바람직하게 상기 제2 연결 배선부는 상기 표시 영역의 일부를 둘러싸고 상기 표시 영역에 형성된 데이터 라인들을 리페어하기 위해 형성된 리페어 배선부를 포함한다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 패널 어셈블리는 구동 회로부와, 제1 출력 배선부와, 제2 출력 배선부와, 게이트 구동부 및 리페어 배선부를 포함한다.
상기 구동 회로부는 표시 패널의 일측부에 배치된 소스 인쇄회로기판에 실장되어, 상기 표시 패널에 구동전압을 출력한다. 상기 제1 출력 배선부는 상기 구동 회로부로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)에 전달한다. 상기 제2 출력 배선부는 상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP에 전달한다. 상기 게이트 구동부는 상기 구동전압에 기초하여 게이트 신호를 상기 표시 패널의 표시 영역에 출력한다. 상기 리페어 배선부는 상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 게이트 구동부에 전달한다.
바람직하게 상기 게이트 구동부는 복수의 게이트 TCP들을 포함하며, 상기 제1 데이터 TCP에 전달된 상기 구동전압은 제1 게이트 TCP에 전달되며, 상기 제2 데이터 TCP에 전달된 상기 구동전압은 상기 제2 게이트 TCP에 전달된다.
더욱 바람직하게 상기 게이트 구동부는 복수의 스테이지들이 종속적으로 연결된 쉬프트 레지스터를 포함한다. 상기 제1 데이터 TCP에 전달된 상기 구동전압은 쉬프트 레지스터의 제1 스테이지에 입력되며, 상기 제2 데이터 TCP에 전달된 상기 구동전압은 상기 제2 스테이지에 입력된다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 장치는 표시 패널 어셈블리 및 백라이트 어셈블리를 포함한다. 상기 표시 패널 어셈블리는 표시 패널의 일측부에 배치된 소스 인쇄회로기판에 실장되어 구동전압을 출력하는 구동 회로부와, 상기 구동전압에 기초하여 게이트 신호를 상기 표시 패널의 표시 영역에 출력하는 게이트 구동부와, 상기 게이트 구동부에 상기 구동전압을 전달하는 메인 경로부 및 상기 게이트 구동부에 상기 구동전압을 전달하는 서브 경로부를 포함한다.
상기 메인 경로부는 상기 소스 인쇄회로기판에 형성되어, 상기 구동 회로부 로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)를 전달하는 제1 출력 배선부를 포함한다.
상기 서브 경로부는 상기 소스 인쇄회로기판에 형성되어, 상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP(Tape Carrier Package)를 전달하는 제2 출력 배선부 및 상기 표시 패널에 형성되어 상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 상기 게이트 구동부에 전달하는 리페어 배선부를 포함한다.
이러한 표시 패널 어셈블리 및 이를 구비한 표시 장치에 의하면, 게이트 구동칩에 게이트 온 전압을 전달하는 서브 경로를 확보함으로써 구동의 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 패널 어셈블리에 대한 개략적인 평면도이다.
도 1을 참조하면, 표시 패널 어셈블리는 표시 패널(100)과, 소스 인쇄회로기판(200), 구동 회로부(230), 리페어 배선부(140), 게이트 구동부(300) 및 데이터 구동부(400)를 포함한다. 상기 게이트 구동부(300)는 복수의 게이트 테이프 캐리어 패키지들(310,320,330,340)을 포함하며, 상기 데이터 구동부(400)는 복수의 데이터 테이프 캐리어 패키지들(410,420,430,440,450,460)을 포함한다. 이하에서는 게이트 테이프 캐리어 패키지를 '게이트 TCP'라 하고, 데이터 테이프 캐리어 패키지를 '데이터 TCP'라고 명칭한다.
상기 표시 패널(100)은 하부 기판(110)과 상부 기판(130) 및 상기 하부 기판 (110)과 상부 기판(130) 사이에 개재된 액정층을 포함한다. 상기 하부 기판(110)에는 제1 방향으로 배열된 복수의 게이트 라인(GL)들과 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 데이터 라인(DL)들이 형성된다.
상기 하부 기판(110)에는 상기 게이트 라인(GL)들과 데이터 라인(DL)들에 의해 정의되는 복수의 화소 영역들이 형성되고, 상기 화소 영역에는 스위칭 소자(TFT)와, 액정 캐패시터(CLC)의 제1 전극인 화소 전극 및 스토리지 캐패시터(CST)가 형성된다. 상기 화소 영역들은 상기 하부 기판의 전체 영역 중 실질적으로 화상이 표시되는 영역에 대응하는 표시 영역(DA)에 형성된다.
상기 상부 기판(130)은 상기 하부 기판(110)과의 합체를 통해서 상기 액정층을 수용하며, 상기 화소 전극에 대향하는 공통 전극이 형성된다. 상기 상부 기판(130)은 상기 표시 영역(DA)에 대응하여 배치된다.
상기 소스 인쇄회로기판(200)은 상기 표시 패널(100)의 일측부에 배치되며, 상기 구동 회로부(230)가 실장된다. 상기 소스 인쇄회로기판(200)에는 상기 구동 회로부(230)의 출력단자에 대응하는 복수의 출력 배선들이 형성된다.
구체적으로 게이트 온 전압(VON)을 출력하는 상기 구동 회로부(230)의 출력단자는 제1 출력 배선(201a)과 제2 출력 배선(203)에 각각 연결된다. 상기 제1 출력 배선(201a)은 첫 번째 데이터 TCP(410)의 더미 패턴(412a)과 전기적으로 연결되고, 상기 제2 출력 배선(203)은 상기 첫 번째 데이터 TCP(410) 이외의 다른 데이터 TCP의 더미 패턴과 연결된다.
바람직하게 상기 제2 출력 배선(203)은 마지막 데이터 TCP(460)의 더미 패턴 (462a)과 전기적으로 연결된다. 따라서, 상기 게이트 온 전압(VON)은 제1 출력 배선(201a) 및 제2 출력 배선(203)을 통해 첫 번째 데이터 TCP(410)와 마지막 데이터 TCP(460)의 각각의 더미 패턴(412a,462a)에 각각 인가된다.
상기 구동 회로부(230)는 외부 장치로부터 입력되는 신호에 기초하여 상기 표시 패널(100)을 구동하기 위한 구동신호를 발생한다. 상기 구동 회로부(230)는 게이트 온 전압, 게이트 오프 전압 및 공통전압(VCOM,VCST)을 발생하는 구동전압발생부를 포함한다. 이에 의해 상기 게이트 온 전압 및 게이트 오프 전압은 상기 게이트 TCP들(310,320,330,340)에 탑재된 게이트 구동칩(311,341)에 인가되고, 상기 공통전압(VCOM,VCST)은 상기 표시 패널(100)에 인가된다.
상기 리페어 배선부(140)는 상기 표시 영역(DA)을 둘러싸도록 상기 표시 영역(DA)의 외곽 영역에 형성되며, 2개 이상의 리페어 배선들을 포함한다.
상기 게이트 TCP들(310,320,330,340)은 상기 하부 기판(110)의 제1 주변 영역(PA1)에 상기 제1 방향으로 배열된다. 각각의 게이트 TCP(310)는 게이트 라인에 게이트 신호를 출력하는 게이트 구동칩(311)이 탑재된다. 상기 게이트 TCP(310)는 게이트 제어신호가 입력되는 입력 패턴부(312)와 상기 게이트 제어신호를 다음 게이트 TCP에 전달하는 출력 패턴부(313)를 포함한다. 상기 게이트 제어신호는 클럭 신호, 게이트 온 전압 및 게이트 오프 전압을 포함한다.
첫 번째 게이트 TCP(310)의 입력 패턴부(312)를 통해서 상기 소스 인쇄회로기판(200)의 상기 구동 회로부(230)로부터 출력되는 상기 게이트 제어신호들이 첫 번째 게이트 구동칩(311)에 입력된다. 상기 게이트 구동칩(311)은 상기 게이트 제 어신호들에 기초하여 소정개의 게이트 신호들을 생성하여 해당하는 게이트 라인들에 출력한다. 이와 같은 방식으로, 각각의 게이트 TCP는 이전 게이트 TCP로부터 전달된 게이트 제어신호들이 입력됨에 따라서 게이트 신호들을 출력한다.
마지막 게이트 TCP(340)의 출력 패턴부(343) 중 게이트 온 전압(VON)이 출력되는 패턴은 상기 리페어 배선부(140)의 리페어 배선들 중 임의의 리페어 배선(이하 '보조 배선'이라 함)과 전기적으로 연결된다. 상기 출력 패턴부(343) 중 게이트 온 전압이 출력되는 패턴은 상기 하부 기판(110) 상에 형성된 제2 연결 배선(152)에 의해 상기 리페어 배선부(140)의 상기 보조 배선과 전기적으로 연결된다.
상기 데이터 TCP들(410 내지 460)은 상기 하부 기판(110)의 제2 주변 영역(PA2)에 상기 제2 방향으로 배열된다. 각각의 데이터 TCP(410)는 데이터 라인에 데이터 신호를 출력하는 데이터 구동칩(411)이 탑재된다. 각각의 상기 데이터 TCP(410)는 신호가 입력되는 입력 패턴부와, 처리된 신호가 출력되는 출력 패턴부 및 더미 패턴부(412)를 포함한다.
첫 번째 데이터 TCP(410)의 더미 패턴부(412)를 통해 상기 구동 회로부(230)로부터 출력된 게이트 제어신호들은 첫 번째 게이트 TCP(310)의 입력 패턴부(312)에 전달된다. 즉, 첫 번째 데이터 TCP(410)의 더미 패턴부(412)와 첫 번째 게이트 TCP(310)의 입력 패턴부(312)는 상기 하부 기판(110)상에 형성된 제1 연결 배선들(151)에 의해 전기적으로 연결된다.
마지막 데이터 TCP(460)의 더미 패턴들 중 임의의 더미 패턴(462a)은 상기 구동 회로부(230)의 출력단자들 중 게이트 온 전압(VON)이 출력되는 단자와 연결된 다. 상기 임의의 더미 패턴(462a)은 상기 하부 기판(110)상에 형성된 제3 연결 배선(153)을 통해 상기 리페어 배선부(140)의 보조 배선과 전기적으로 연결된다.
도 2는 도 1에 도시된 'I' 부분의 확대도이다.
도 1 및 도 2를 참조하면, 상기 구동 회로부(230)로부터 출력된 게이트 온 전압이 복수의 게이트 TCP들에 전달되는 메인 경로는 제1 출력 배선(201a), 첫 번째 데이터 TCP(410), 및 첫 번째 게이트 TCP(310)를 경유한다.
구체적으로, 첫 번째 데이터 TCP(410)는 데이터 구동칩(411)과, 더미 패턴부(412)와, 상기 데이터 구동칩(411)의 입력단자와 전기적으로 연결된 입력 패턴부(413) 및 상기 데이터 구동칩(411)의 출력단자와 전기적으로 연결된 출력 패턴부(414)를 포함한다. 상기 첫 번째 데이터 TCP(410)의 일단부는 상기 소스 인쇄회로기판(200)과 연결되고, 타단부는 상기 하부 기판(110)과 연결된다.
상기 데이터 구동칩(411)은 데이터 신호를 아날로그 형태의 데이터 전압으로 변환하여 상기 표시 패널(100)의 데이터 라인들에 출력한다. 상기 더미 패턴부(412)는 소스 인쇄회로기판(200)에 배치된 구동 회로부로부터 출력되는 게이트 제어신호들이 인가된다. 상기 게이트 제어신호들은 클럭 신호, 게이트 온 전압 및 게이트 오프 전압을 포함하며, 상기 더미 패턴부(412)는 상기 게이트 제어신호들에 대응하여 복수의 더미 패턴들(412a,412b,412c)을 포함한다.
제1 더미 패턴(412a)은 상기 소스 인쇄회로기판(200)에 형성되어 상기 구동 회로부(230)로부터 출력되는 게이트 온 전압을 전달하는 제1 출력 배선(201a)과 연결되어 게이트 온 전압(VON)을 전달한다. 제2 더미 패턴(412b)은 상기 구동 회로부 로부터 게이트 오프 전압(VOFF)을 전달하고, 제3 더미 패턴(412c)은 클럭 신호를 전달한다.
첫 번째 게이트 TCP(310)는 게이트 구동칩(311)과, 입력 패턴부(312) 및 출력 패턴부(313)를 포함한다. 상기 게이트 구동칩(311)은 상기 더미 패턴부(412)로부터 전달된 상기 게이트 제어신호들에 기초하여 게이트 신호들을 생성하여 상기 표시 패널(100)의 게이트 라인들에 출력한다.
상기 입력 패턴부(312)는 상기 더미 패턴부(412)와 전기적으로 연결된다. 구체적으로, 상기 하부 기판(110) 상에 형성된 제1 연결 배선(151)에 의해 상기 입력 패턴부(312)와 상기 더미 패턴부(412)는 연결된다. 상기 입력 패턴부(312)는 제1 내지 제3 입력 패턴(312a,312b,312c)을 포함한다. 상기 제1 입력 패턴(312a)은 상기 제1 더미 패턴(412a)과 연결되어 게이트 온 전압이 인가된다. 상기 제2 입력 패턴(312b)은 상기 제2 더미 패턴(412b)과 연결되어 게이트 오프 전압이 인가된다. 상기 제3 입력 패턴(312c)은 상기 제3 더미 패턴(412c)과 연결되어 클럭 신호가 인가된다.
상기 출력 패턴부(313)는 두 번째 게이트 TCP(320)의 입력 패턴부와 전기적으로 연결된다. 상기 출력 패턴부(313)는 게이트 온 전압을 출력하는 제1 출력 패턴(313a)과 게이트 오프 전압을 출력하는 제2 출력 패턴(313b) 및 클럭 신호를 출력하는 제3 출력 패턴(313c)을 포함한다.
이와 같이, 상기 제1 출력 배선(201a)으로부터 전달된 게이트 온 전압은 첫 번째 데이터 TCP(410)의 더미 패턴(412a) 및 제1 연결 배선(151a)을 경유하여 첫 번째 게이트 TCP(310)에 전달된다. 상기 메인 경로를 통해서 상호 전기적으로 연결된 게이트 TCP들(310,320,330,340)에 게이트 온 전압이 전달된다.
도 3은 도 1에 도시된 'II' 부분의 확대도이다. 도 4는 도 1에 도시된 'III' 부분의 확대도이다.
도 1, 도 3 및 도 4를 참조하면, 상기 구동 회로부(230)로부터 출력된 게이트 온 전압이 복수의 게이트 TCP들에 전달되는 서브 경로는 제2 출력 배선(203), 마지막 데이터 TCP(460), 보조 배선(141) 및 마지막 게이트 TCP(360)를 경유한다.
상기 마지막 데이터 TCP(460)는 데이터 구동칩(461)과, 더미 패턴부(462)와, 상기 데이터 구동칩(461)의 입력단자와 전기적으로 연결된 입력 패턴부(463) 및 상기 데이터 구동칩(461)의 출력단자와 전기적으로 연결된 출력 패턴부(464)를 포함한다. 상기 마지막 데이터 TCP(460)의 일단부는 상기 소스 인쇄회로기판(200)과 연결되고, 타단부는 상기 하부 기판(110)과 연결된다.
상기 데이터 구동칩(461)은 상기 입력 패턴부(463)에 입력되는 데이터 신호를 아날로그 형태의 데이터 전압으로 변환하여 상기 출력 패턴부(464)를 통해서 상기 표시 패널(100)의 데이터 라인에 출력한다.
상기 더미 패턴부(462)는 복수의 더미 패턴들을 포함하며, 상기 더미 패턴들 중 임의의 더미 패턴(462a)의 일단부는 상기 소스 인쇄회로기판(200) 상에 실장된 구동 회로부(230)로부터 게이트 온 전압을 전달하는 제2 출력배선(203)과 전기적으로 연결된다. 상기 임의의 더미 패턴(462a)의 타단부는 상기 하부 기판(110)상에 형성된 제3 연결 배선(153)과 전기적으로 연결된다.
상기 하부 기판(110) 상에는 실질적으로 화상이 표시되는 표시 영역(DA)을 둘러싸는 리페어 배선부(140)가 형성된다. 상기 리페어 배선부(140)는 2개 이상의 리페어 배선들(141,142)을 포함하며, 상기 리페어 배선들(141,142) 중 보조 배선(141)은 상기 제3 연결 배선(153)과 전기적으로 연결된다. 상기 보조 배선(141)에는 상기 더미 패턴(462a)으로부터 전달되는 게이트 온 전압이 인가된다.
상기 마지막 게이트 TCP(340)는 게이트 구동칩(341)과, 입력 패턴부(342) 및 출력 패턴부(343)를 포함한다.
상기 게이트 구동칩(341)은 상기 입력 패턴부(342)로부터 전달된 상기 게이트 제어신호들에 기초하여 게이트 신호들을 생성한다. 상기 게이트 구동칩(341)은 상기 게이트 신호들을 상기 표시 패널(100)에 형성된 해당하는 게이트 라인들에 출력한다.
상기 출력 패턴부(343)는 게이트 온 전압을 출력하는 제1 출력 패턴(343a)과 게이트 오프 전압을 출력하는 제2 출력 패턴(343b) 및 클럭 신호를 출력하는 제3 출력 패턴(343c)을 포함한다. 상기 제1 출력 패턴(343a)은 상기 표시 영역(DA)을 둘러싸도록 형성된 상기 리페어 배선부(140)의 상기 보조 배선(141)과 전기적으로 연결된다. 구체적으로, 상기 제1 출력패턴(343a)은 상기 하부 기판(110)상에 형성된 제2 연결 배선(153)을 통해서 상기 보조 배선(141)과 전기적으로 연결된다.
이에 의해 상기 보조 배선(141)을 통해서 인가되는 상기 게이트 온 전압이 상기 제1 출력 패턴(343a)에 인가된다. 따라서, 상기 보조 배선(141)을 통해서 전달된 상기 게이트 온 전압은 상호 전기적으로 연결된 게이트 TCP들 (310,320,330,340)에 전달된다.
한편, 상기 제1 출력 패턴(343a)을 제외한 상기 제2 및 제3 출력 패턴(343b,343c)을 포함하는 상기 출력 패턴부(343)는 오픈 상태가 된다.
이상과 같이, 마지막 데이터 TCP(460)의 더미 패턴(462a)과 리페어 배선들 중의 하나인 보조 배선(141)을 이용하여 상기 게이트 온 전압을 복수의 게이트 TCP들(310,320,330,340)에 인가하는 서브 경로가 형성된다.
이에 의해 상기 메인 경로인 첫 번째 데이터 TCP(410)를 통해 전달된 상기 게이트 온 전압에 오류가 발생하는 경우, 상기 서브 경로인 마지막 데이터 TCP(460)를 통해 전달된 상기 게이트 온 전압에 의해 복수의 게이트 TCP들(310,320,330,340)에는 정상적인 게이트 온 전압이 전달됨에 따라서 구동의 신뢰성을 향상시킬 수 있다.
이상에서는 서브 경로로 마지막 데이터 TCP(460)를 예로 하였으나, 첫 번째 데이터 TCP(410)를 제외한 나머지 데이터 TCP(420,430,440,450) 들 중 어느 하나를 이용할 수 있음은 당연하다. 또한, 이상에서는 상기 서브 경로로 리페어 배선을 사용하는 경우를 예로 들었으나, 별도의 보조 배선을 형성하여 상기 나머지 데이터 TCP(420,430,440,450) 들 중 어느 하나와 상기 마지막 게이트 TCP(340)를 연결하여 서브 경로로 사용할 수 있음은 당연하다.
도 5는 본 발명의 다른 실시예에 따른 표시 패널 어셈블리에 대한 개략적인 평면도이다. 도 1에 도시된 표시 패널 어셈블리와 동일한 구성요소에 대해서는 동일한 도면 부호를 부여한다.
도 5를 참조하면, 표시 패널 어셈블리는 표시 패널(100)과, 소스 인쇄회로기판(200), 구동 회로부(230), 리페어 배선부(140), 게이트 구동부(300) 및 데이터 구동부(400)를 포함한다.
상기 표시 패널(100)은 하부 기판(110)과 상부 기판(130) 및 상기 하부 기판(110)과 상부 기판(130) 사이에 개재된 액정층을 포함한다. 상기 하부 기판(110)에는 제1 방향으로 배열된 복수의 게이트 라인(GL)들과 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 데이터 라인(DL)들이 형성된다.
상기 하부 기판(110)에는 상기 게이트 라인(GL)들과 데이터 라인(DL)들에 의해 정의되는 복수의 화소 영역들이 형성되고, 상기 화소 영역에는 스위칭 소자(TFT)와, 액정 캐패시터(CLC)의 제1 전극인 화소 전극 및 스토리지 캐패시터(CST)가 형성된다. 상기 화소 영역들은 상기 하부 기판의 전체 영역 중 실질적으로 화상이 표시되는 영역에 대응하는 표시 영역(DA)에 형성된다.
상기 상부 기판(130)은 상기 하부 기판(110)과의 합체를 통해서 상기 액정층을 수용하며, 상기 화소 전극에 대향하는 공통 전극이 형성된다. 상기 상부 기판(130)은 상기 표시 영역(DA)에 대응하여 배치된다.
상기 소스 인쇄회로기판(200)은 상기 표시 패널(100)의 일측부에 배치되며, 상기 구동 회로부(230)가 실장된다. 상기 소스 인쇄회로기판(200)에는 상기 구동 회로부(230)의 출력단자에 대응하는 복수의 출력 배선들이 형성된다.
구체적으로 게이트 구동전압을 출력하는 상기 구동 회로부(230)의 출력단자는 제1 출력 배선부(202)와 제2 출력 배선부(204)에 각각 연결된다. 상기 제1 출력 배선부(202)는 첫 번째 데이터 TCP(410)의 더미 패턴부(413)와 전기적으로 연결되고, 상기 제2 출력 배선부(204)는 상기 첫 번째 데이터 TCP(410) 이외의 다른 데이터 TCP의 더미 패턴부와 전기적으로 연결된다. 상기 게이트 구동전압은 제1 클럭신호(CKV)와 상기 제1 클럭신호에 대해 극성이 반전된 제2 클럭신호(CKVB)와, 오프 전압(VSS) 및 수직개시신호(STV)를 포함한다.
바람직하게 상기 제2 출력 배선부(204)는 마지막 데이터 TCP(460)의 더미 패턴부(463)와 전기적으로 연결된다. 따라서, 상기 게이트 구동전압은 제1 출력 배선부(202) 및 제2 출력 배선부(204)를 통해 첫 번째 데이터 TCP(410)와 마지막 데이터 TCP(460)의 각각의 더미 패턴부(413,463)에 각각 인가된다.
상기 구동 회로부(230)는 외부 장치로부터 입력되는 신호에 기초하여 상기 표시 패널(100)을 구동하기 위한 구동신호를 출력한다. 구체적으로, 상기 구동 회로부(230)는 상기 게이트 구동부(300)에 출력하는 게이트 구동전압을 생성하고, 상기 데이터 TCP들(410 내지 460)에 출력하는 데이터 신호를 신호처리한다.
상기 리페어 배선부(140)는 상기 표시 영역(DA)을 둘러싸도록 상기 표시 영역(DA)을 둘러싸는 주변 영역에 형성되며, 2개 이상의 리페어 배선들을 포함한다. 상기 리페어 배선부(140)는 연결 배선(156)을 통해서 상기 마지막 데이터 TCP(460)의 더미 패턴부(463)와 전기적으로 연결된다. 상기 리페어 배선부(140)와 상기 상기 리페어 배선부(140)에는 상기 제2 출력 배선부(204)로부터 인가된 게이트 구동전압이 인가된다.
상기 게이트 구동부(300)는 상기 하부 기판(110)의 제1 주변 영역(PA1)에 형 성된 복수의 스테이지들을 구비한 쉬프트 레지스터이다.
상기 게이트 구동부(300)는 상기 하부 기판(110)의 제1 주변 영역(PA1)에 형성된다. 상기 게이트 구동부(300)의 첫 번째 스테이지에 대응하여 게이트 구동전압이 인가되는 제1 입력단자부(155)가 형성된다. 상기 입력단자부(155)는 첫 번째 데이터 TCP(410)의 더미 패턴부(413)와 전기적으로 연결되어, 상기 게이트 구동전압이 인가된다. 상기 게이트 구동전압은 제1 클럭신호(CKV)와, 제2 클럭신호(CKVB)와, 게이트 오프 전압(VSS) 및 수직개시신호(STV)를 포함한다.
상기 게이트 구동부(300)의 마지막 스테이지에 대응하여 상기 게이트 구동전압이 인가되는 제2 입력단자부(157)가 형성된다. 상기 제2 입력단자부(157)는 상기 리페어 배선부(140)와 전기적으로 연결된다. 따라서, 상기 리페어 배선부(140)에 인가된 상기 게이트 구동전압은 상기 제2 입력단자부(157)에 인가된다. 바람직하게 제2 입력단자부(157)는 제1 클럭신호(CKV) 및 제2 클럭신호(CKVB)가 입력되는 입력단자들을 포함한다.
상기 데이터 구동부(400)는 복수의 데이터 TCP들(410,420,430,440,450,460)을 포함한다. 상기 데이터 TCP들(410 내지 460)은 상기 하부 기판(110)의 제2 주변 영역(PA2)에 상기 제2 방향으로 배열된다.
각각의 데이터 TCP(410)는 데이터 라인에 데이터 신호를 출력하는 데이터 구동칩(411)이 탑재된다. 각각의 상기 데이터 TCP(410)는 신호가 입력되는 입력 패턴부와, 처리된 신호가 출력되는 출력 패턴부 및 더미 패턴부(413)를 포함한다.
첫 번째 데이터 TCP(410)의 더미 패턴부(413)를 통해 상기 게이트 구동전압 은 상기 게이트 구동부(300)의 제1 입력단자부(155)에 전달된다. 마지막 데이터 TCP(460)의 더미 패턴부(463)를 통해 상기 게이트 구동전압은 상기 리페어 배선부(140)에 전달되고, 상기 리페어 배선부(140)에 전달된 상기 게이트 구동전압은 상기 게이트 구동부(300)의 제2 입력단자부(157)에 전달된다.
이와 같이, 상기 구동 회로부(230)로부터 출력된 게이트 구동전압은 메인 경로인 제1 출력 배선부(202) 및 첫 번째 데이터 TCP(410)를 통해서 상기 게이트 구동부(300)의 제1 입력단자부(155)에 인가된다. 또한, 상기 게이트 구동전압은 서브 경로인 제2 출력 배선부(204), 마지막 데이터 TCP(460) 및 리페어 배선부(140)를 통해서 상기 게이트 구동부(300)의 제2 입력단자부(157)에 인가된다. 물론, 서브 경로는 상기 마지막 데이터 TCP 이외의 다른 데이터 TCP를 이용할 수 있음은 당연하다.
도 6은 도 5에 도시된 게이트 구동부 및 게이트 구동전압의 전달 경로를 설명하기 위한 블록도이다.
도 6을 참조하면, 상기 게이트 구동부(300)는 n개의 스테이지들(SRC1,SRC2,...,SRCn)과 더미 스테이지(SRCd)로 구성되며, 복수의 스테이지들(SRC1,SRC2,...,SRCn,SRCd)은 종속적으로 연결된다. 상기 스테이지는 복수의 박막트랜지스터들이 집적되어 형성된 것으로, 입력단자들과 출력단자들을 갖는다.
상기 입력단자들은 개시신호인 수직개시신호(STV) 또는 이전 스테이지 출력신호가 입력되는 입력단자(IN)와, 다음 스테이지의 출력신호 또는 더미 스테이지(SRCd)의 출력신호가 입력되는 제어단자(CL), 제1 클럭신호(CKV) 또는 제2 클럭신 호(CKVB)가 입력되는 클럭단자(CK)와, 오프 전압(VSS)이 인가되는 전압단자(VSS)를 포함한다. 제1 클럭신호(CKV)는 홀수번째 스테이지들에 제공되고, 제2 클럭신호(CKVB)는 짝수번째 스테이지들에 제공된다. 상기 출력단자는 해당하는 게이트 라인들(GL)과 연결되어 게이트 신호를 출력한다.
도 5 및 도 6을 참조하면, 상기 게이트 구동부(300)에는 상기 게이트 구동전압이 인가되며, 상기 게이트 구동전압은 첫 번째 스테이지에 대응하여 형성된 제1 입력단자부(155)와 마지막 스테이지에 대응하여 형성된 제2 입력단자부(157)를 통해서 인가된다.
구체적으로, 상기 게이트 구동전압은 메인 경로 및 서브 경로를 통해서 상기 게이트 구동부(300)에 인가된다.
먼저, 메인 경로는 상기 소스 인쇄회로기판(200)에 형성된 제1 출력 배선부(202)와, 상기 제1 데이터 TCP(410)의 제1 더미 패턴부(413) 및 상기 제1 입력단자부(155)를 경유한다. 바람직하게 상기 제1 입력단자부(155)는 상기 복수의 스테이지들 중 첫 번째 스테이지에 대응하여 형성된다.
상기 제1 출력 배선부(202)를 통해 전달된 상기 게이트 구동전압은 상기 제1 더미 패턴부(413)를 통해 상기 제1 입력단자부(155)에 인가된다. 이에 의해 상기 게이트 구동부(300)에는 게이트 구동전압이 인가된다. 바람직하게 상기 제1 입력단자부(155)에 인가되는 게이트 구동전압은 제1 클럭신호(CKV), 제2 클럭신호(CKVB), 게이트 오프 전압(VSS) 및 수직개시신호(STV)를 포함한다.
제1 클럭신호(CKV), 제2 클럭신호(CKVB), 게이트 오프 전압(VSS) 및 수직개 시신호(STV)에 대응하여 상기 제1 출력 배선부(202)는 복수의 배선들을 포함하며, 상기 제1 더미 패턴부(413)는 복수의 더미 패턴들을 포함한다.
상기 제1 입력단자부(155)는 상기 게이트 구동전압, 제1 클럭신호(CKV), 제2 클럭신호(CKVB), 게이트 오프 전압(VSS) 및 수직개시신호(STV)에 대응하는 입력단자들(155a,155b,155c,155d)을 포함한다.
상기 메인 경로를 통해서, 상기 구동 회로부(230)로부터 출력된 게이트 구동전압이 상기 게이트 구동부(300)에 인가되어 게이트 신호들을 생성하여 게이트 라인들에 출력한다.
다음, 서브 경로는 상기 소스 인쇄회로기판(200)에 형성된 제2 출력 배선부(204)와, 상기 제2 데이터 TCP(460)의 제2 더미 패턴부(463), 상기 리페어 배선부(140) 및 상기 제2 입력단자부(157)를 경유한다.
바람직하게 상기 제2 입력단자부(157)는 복수의 스테이지들 중 첫 번째 스테이지를 제외한 나머지 중 하나에 대응하여 형성된다. 또한, 상기 서브 경로는 상기 제1 더미 패턴부(463)와 상기 리페어 배선부(140)를 전기적으로 연결하는 연결 배선부(156)를 포함한다.
상기 제2 출력 배선부(204)를 통해서 전달된 게이트 구동전압은 상기 제2 더미 패턴부(463)에 인가되고, 상기 제2 더미 패턴부(463)에 인가된 상기 게이트 구동전압은 상기 연결 배선부(156)를 통해서 상기 리페어 배선부(140)에 인가된다.
상기 리페어 배선부(140)에 인가된 상기 게이트 구동전압은 상기 게이트 구동부(300)의 제2 입력단자부(157)에 인가된다. 이에 의해 상기 게이트 구동부(300) 에 상기 게이트 구동전압이 인가된다. 바람직하게 상기 제2 입력단자부(157)에 인가되는 게이트 구동전압은 제1 클럭신호(CKV) 및 제2 클럭신호(CKVB)이다.
상기 제1 클럭신호(CKV) 및 제2 클럭신호(CKVB)에 대응하여 상기 제2 출력 배선부(204)는 복수의 배선들을 포함하고, 상기 제2 더미 패턴부(463)는 복수의 더미 패턴들을 포함한다.
상기 제2 입력단자부(157)는 제1 클럭신호(CKV) 및 제2 클럭신호(CKVB)에 대응하는 입력단자들(157a,157b)을 포함한다.
이에 따라서, 상기 메인 경로를 통해 제1 및 제2 클럭신호(CKV,CKVB)의 전달 경로에 오류가 발생할 경우 상기 서브 경로를 통해서 제1 및 제2 클럭신호(CKV,CKVB)를 상기 게이트 구동부(300)에 정상적으로 전달할 수 있다.
이상에서는 제1 클럭 신호 및 제2 클럭 신호에 대한 서브 경로가 형성된 경우를 예로 하였으나, 수직개시신호(STV) 및 오프 전압(VSS)에 대한 서브 경로를 형성할 수 있음은 당연하다. 예컨대, 수직개시신호(STV)에 대한 서브 경로를 형성할 경우 리페어 배선을 통해 수직개시신호(STV)는 첫 번째 스테이지에 인가되는 것이 바람직하다. 또한, 상기 오프 전압(VSS)에 대한 서브 경로를 형성할 경우에는 앞서 설명된 바와 같이 마지막 스테이지에 인가되는 것이 바람직하다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치에 대한 개략적인 분해 사시도이다.
도 7을 참조하면, 표시 장치는 백라이트 어셈블리(500) 및 표시 패널 어셈블리(600)를 포함한다.
상기 백라이트 어셈블리(500)는 바텀 샤시(510), 반사 부재(520), 도광판(530), 램프 유닛(540) 및 광학 부재(550)를 포함한다.
구체적으로, 상기 바텀 샤시(510)는 일정 수납 공간을 정의하는 복수의 측벽들과 상기 측벽들의 아래측에 연결된 바닥면을 포함하며, 상기 바닥면의 배면에는 상기 램프 유닛(540)에 전원을 공급하는 인버터 및 상기 표시 패널 어셈블리의 소스 인쇄회로기판이 배치된다. 상기 바텀 샤시(510)에는 상기 반사 부재(520) 및 램프 유닛(130) 등이 수납된다.
상기 반사 부재(520)는 상기 바텀 샤시(510)에 수납되고, 상기 램프 유닛(540)으로부터 출사된 광을 반사시킨다. 상기 도광판(530)은 상기 램프 유닛(530)으로부터 출사된 광을 상기 표시 패널 어셈블리(600) 방향으로 가이드한다. 상기 램프 유닛(540)은 광을 출사하는 광원(541)과 상기 광원(541)을 커버하는 램프 커버(543)를 포함한다.
상기 광학 부재(550)는 상기 도광판(530)의 상부에 배치되어, 상기 도광판(530)에 의해 가이드된 광의 휘도를 향상시킨다. 상기 광학 부재(550)는 확산판(551)과 하나 이상의 프리즘 시트(552,553)를 포함한다.
상기 표시 패널 어셈블리(600)는 표시 패널(610), 소스 인쇄회로기판(620),복수의 게이트 TCP(630), 복수의 데이터 TCP(640) 및 탑 샤시(650)를 포함한다.
상기 표시 패널(610)은 하부 기판(611)과 상부 기판(613) 및 액정층(613)을 포함한다. 상기 하부 기판(611)은 복수의 게이트 라인들과 복수의 게이트 라인들에 연결된 복수의 스위칭 소자들이 형성된 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진다. 상기 상부 기판은 상기 하부 기판과 합체를 통해 상기 액정층(613)을 수용한다.
상기 소스 인쇄회로기판(620)은 상기 표시 패널의 일측부에 배치되며, 외부로부터 입력신호를 상기 표시 패널(610)을 구동하기 위한 구동신호로 처리하는 구동 회로부(625)가 배치된다. 상기 소스 인쇄회로기판(620)에는 상기 구동 회로부(625)로부터 출력되는 구동신호를 상기 표시 패널(610) 측으로 전달하는 복수의 출력 배선들이 형성된다. 구체적으로, 상기 소스 인쇄회로기판(620)에는 상기 구동신호 중 게이트 온 전압을 상기 표시 패널(610) 측으로 전달하는 제1 출력 배선(621) 및 제2 출력 배선(623)이 형성된다.
각각의 게이트 TCP(631,634)는 상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동칩이 탑재되어 상기 하부 기판(611)의 일측부에 실장된다. 첫 번째 게이트 TCP(631)를 통해서 상기 구동 회로부(625)로부터 출력되는 게이트 구동신호가 복수의 게이트 TCP(630)에 인가된다.
각각의 데이터 TCP(641,646)는 상기 데이터 라인들에 아날로그 형태의 데이터 전압들을 출력하는 데이터 구동칩이 탑재되어 상기 하부 기판(611)의 타측부에 실장된다. 첫 번째 데이터 TCP(641)의 더미 패턴을 통해서 상기 게이트 구동신호를 상기 첫 번째 게이트 TCP(631)에 전달한다. 즉, 상기 첫 번째 데이터 TCP(641)의 더미 패턴은 상기 제1 출력 배선(621)으로부터 전달된 상기 게이트 온 전압을 상기 게이트 TCP들(630)에 전달하는 메인 경로로 사용된다.
한편, 마지막 데이터 TCP(646)의 더미 패턴은 상기 제2 출력 배선(621)으로 부터 전달된 상기 게이트 온 전압을 상기 게이트 TCP들(630)에 전달하는 서브 경로로 사용된다. 여기서는, 마지막 데이터 TCP(646)를 통해서 서브 경로를 형성하는 경우를 예로 하였으나, 첫 번째 데이터 TCP(641)외의 다른 데이터 TCP를 통해서 서브 경로를 형성할 수 있음은 당연하다.
구체적으로, 상기 마지막 데이터 TCP(646)의 더미 패턴은 상기 표시 영역의 일부분을 둘러싸도록 형성된 리페어 배선들 중 하나인 보조 배선(614)과 전기적으로 연결된다. 또한, 마지막 게이트 TCP(634) 역시 상기 보조 배선(614)과 전기적으로 연결된다. 이에 의해 상기 제2 출력 배선(613)으로부터 전달된 게이트 온 전압은 상기 마지막 데이터 TCP(646)의 더미 패턴과 보조 배선(614)과 마지막 게이트 TCP(634)를 통해서 게이트 TCP들(630)에 전달된다.
상기 리페어 배선들은 상기 데이터 라인들에 단선이 발생할 경우 리페어를 위한 배선들이다.
상기 탑 샤시(650)는 상기 표시 패널(610)의 상부에 형성되고, 상기 백라이트 어셈블리(500)의 상기 바텀 샤시(510)와 결합된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 게이트 구동부에 공급되는 구동전압의 공급 경로를 첫 번째 데이터 TCP의 더미 패턴을 이용하는 메인 경로 이외에 서브 경로를 통해서 게이트 구동부에 공급함으로써 표시 장치의 구동 신뢰성을 향상시킬 수 있다.
구체적으로 상기 서브 경로는 상기 첫 번 째 데이터 TCP를 제외한 나머지 데 이터 TCP의 더미 패턴과 데이터 배선들의 리페어를 위해 표시 영역을 둘러싸도록 형성된 리페어 배선을 이용한다.
이와 같은 서브 경로를 구비함으로써 메인 경로에 오류가 발생할 경우, 정상적인 구동전압을 게이트 구동부에 전달할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 데이터 신호와, 구동전압에 기초하여 생성된 게이트 신호에 의해 화상이 표시되는 표시 패널;
    상기 표시 패널의 일측부에 배치되어, 상기 구동전압을 출력하는 구동 회로부가 실장된 소스 인쇄회로기판;
    상기 표시 패널에 구동전압을 전달하는 메인 경로부; 및
    상기 표시 패널에 상기 구동전압을 전달하는 서브 경로부를 포함하는 표시 패널 어셈블리.
  2. 제1항에 있어서, 상기 메인 경로부는,
    상기 구동 회로부로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)를 전달하는 제1 출력 배선부; 및
    상기 제1 데이터 TCP로부터 전달된 상기 구동전압을 제1 게이트 TCP에 전달하는 제1 연결 배선부를 포함하는 표시 패널 어셈블리.
  3. 제2항에 있어서, 상기 제1 출력 배선부와 상기 제1 연결 배선부는 상기 제1 데이터 TCP에 형성된 더미 패턴부를 통해 연결된 것을 특징으로 하는 표시 패널 어셈블리.
  4. 제1항에 있어서, 상기 서브 경로부는,
    상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP(Tape Carrier Package)를 전달하는 제2 출력 배선부; 및
    상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 제2 게이트 TCP에 전달하는 제2 연결 배선부를 포함하는 표시 패널 어셈블리.
  5. 제4항에 있어서, 상기 제2 연결 배선부는,
    실질적으로 화상이 표시되는 상기 표시 패널의 표시 영역의 일부를 둘러싸도록 형성된 리페어 배선부; 및
    상기 리페어 배선부와 상기 제2 게이트 TCP를 연결하는 제3 연결 배선부를 포함하는 것을 특징으로 하는 표시 패널 어셈블리.
  6. 제1항에 있어서, 상기 표시 패널은 실질적으로 화상이 표시되는 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역으로 이루어지며,
    상기 주변 영역에는 복수의 스테이지들이 종속적으로 연결되어 상기 표시 영역에 게이트 신호들을 출력하는 게이트 구동부가 형성된 것을 특징으로 하는 표시 패널 어셈블리.
  7. 제6항에 있어서, 상기 메인 경로부는,
    상기 구동 회로부로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)를 전달하는 제1 출력 배선부;
    상기 제1 데이터 TCP로부터 전달된 상기 구동전압을 상기 복수의 스테이지들 중 제1 스테이지에 인가하는 제1 입력단자부를 포함하는 표시 패널 어셈블리.
  8. 제7항에 있어서, 상기 제1 출력 배선부와 상기 제1 입력단자부는 상기 제1 데이터 TCP에 형성된 더미 패턴부를 통해 연결된 것을 특징으로 하는 표시 패널 어셈블리.
  9. 제6항에 있어서, 상기 서브 경로부는,
    상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP(Tape Carrier Package)를 전달하는 제2 출력 배선부;
    상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 상기 게이트 구동부에 전달하는 제2 연결 배선부; 및
    상기 제2 연결 배선부로부터 전달된 상기 구동전압을 상기 복수의 스테이지들 중 제2 스테이지에 인가하는 제2 입력단자부를 포함하는 것을 특징으로 하는 표시 패널 어셈블리.
  10. 제9항에 있어서, 상기 제2 연결 배선부는,
    상기 표시 영역의 일부를 둘러싸고 상기 표시 영역에 형성된 데이터 라인들을 리페어하기 위해 형성된 리페어 배선부를 포함하는 것을 특징으로 하는 표시 패 널 어셈블리.
  11. 표시 패널의 일측부에 배치된 소스 인쇄회로기판에 실장되어, 상기 표시 패널에 구동전압을 출력하는 구동 회로부;
    상기 구동 회로부로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)에 전달하는 제1 출력 배선부;
    상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP에 전달하는 제2 출력 배선부;
    상기 구동전압에 기초하여 게이트 신호를 상기 표시 패널의 표시 영역에 출력하는 게이트 구동부; 및
    상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 게이트 구동부에 전달하는 리페어 배선부을 포함하는 표시 패널 어셈블리.
  12. 제11항에 있어서, 상기 게이트 구동부는 복수의 게이트 TCP들을 포함하는 것을 특징으로 하는 표시 패널 어셈블리.
  13. 제12항에 있어서, 상기 제1 데이터 TCP에 전달된 상기 구동전압은 제1 게이트 TCP에 전달되며,
    상기 제2 데이터 TCP에 전달된 상기 구동전압은 상기 제2 게이트 TCP에 전달되는 것을 특징으로 하는 표시 패널 어셈블리.
  14. 제11항에 있어서, 상기 게이트 구동부는 복수의 스테이지들이 종속적으로 연결된 쉬프트 레지스터를 포함하는 것을 특징으로 하는 표시 패널 어셈블리.
  15. 제14항에 있어서, 상기 제1 데이터 TCP에 전달된 상기 구동전압은 쉬프트 레지스터의 제1 스테이지에 입력되며,
    상기 제2 데이터 TCP에 전달된 상기 구동전압은 상기 제2 스테이지에 입력되는 것을 특징으로 하는 표시 패널 어셈블리.
  16. 표시 패널의 일측부에 배치된 소스 인쇄회로기판에 실장되어 구동전압을 출력하는 구동 회로부와, 상기 구동전압에 기초하여 게이트 신호를 상기 표시 패널의 표시 영역에 출력하는 게이트 구동부와, 상기 게이트 구동부에 상기 구동전압을 전달하는 메인 경로부 및 상기 게이트 구동부에 상기 구동전압을 전달하는 서브 경로부를 포함하는 표시 패널 어셈블리; 및
    상기 표시 패널에 광을 출사하는 백라이트 어셈블리를 포함하는 표시 장치.
  17. 제15항에 있어서, 상기 메인 경로부는,
    상기 소스 인쇄회로기판에 형성되어, 상기 구동 회로부로부터 출력된 상기 구동전압을 제1 데이터 TCP(Tape Carrier Package)를 전달하는 제1 출력 배선부를 포함하는 것을 특징으로 하는 포함하는 표시 장치.
  18. 제15항에 있어서, 상기 서브 경로부는,
    상기 소스 인쇄회로기판에 형성되어, 상기 구동 회로부로부터 출력된 상기 구동전압을 제2 데이터 TCP(Tape Carrier Package)를 전달하는 제2 출력 배선부; 및
    상기 표시 패널에 형성되어, 상기 제2 데이터 TCP로부터 전달된 상기 구동전압을 상기 게이트 구동부에 전달하는 리페어 배선부를 포함하는 것을 특징으로 표시 장치.
  19. 제16항에 있어서, 상기 게이트 구동부는 복수의 게이트 TCP들을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제16항에 있어서, 상기 게이트 구동부는 복수의 스테이지들이 종속적으로 연결된 쉬프트 레지스터를 포함하는 것을 특징으로 하는 표시 장치.
KR1020050006571A 2005-01-25 2005-01-25 표시 패널 어셈블리 및 이를 구비한 표시 장치 KR20060085749A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050006571A KR20060085749A (ko) 2005-01-25 2005-01-25 표시 패널 어셈블리 및 이를 구비한 표시 장치
TW094146162A TW200628951A (en) 2005-01-25 2005-12-23 Display panel assembly and display apparatus having the same
US11/320,020 US20060164587A1 (en) 2005-01-25 2005-12-28 Display panel assembly and display apparatus having the same
JP2006005538A JP2006209109A (ja) 2005-01-25 2006-01-13 表示パネルアセンブリ及びこれを具備した表示装置
CNA2006100019520A CN1811890A (zh) 2005-01-25 2006-01-23 显示面板组件以及具有该组件的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050006571A KR20060085749A (ko) 2005-01-25 2005-01-25 표시 패널 어셈블리 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
KR20060085749A true KR20060085749A (ko) 2006-07-28

Family

ID=36696390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006571A KR20060085749A (ko) 2005-01-25 2005-01-25 표시 패널 어셈블리 및 이를 구비한 표시 장치

Country Status (5)

Country Link
US (1) US20060164587A1 (ko)
JP (1) JP2006209109A (ko)
KR (1) KR20060085749A (ko)
CN (1) CN1811890A (ko)
TW (1) TW200628951A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022068653A1 (zh) * 2020-09-30 2022-04-07 荣耀终端有限公司 一种显示装置、驱动芯片及电子设备

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405341B1 (ko) * 2007-10-30 2014-06-12 삼성디스플레이 주식회사 시인성이 개선된 액정 표시 장치
US8558755B2 (en) * 2007-12-11 2013-10-15 Adti Media, Llc140 Large scale LED display system
US8749469B2 (en) * 2008-01-24 2014-06-10 Sharp Kabushiki Kaisha Display device for reducing parasitic capacitance with a dummy scan line
KR101427587B1 (ko) 2008-01-25 2014-08-07 삼성디스플레이 주식회사 액정패널유닛, 디스플레이장치 및 그 제조방법
KR20090082751A (ko) * 2008-01-28 2009-07-31 삼성전자주식회사 액정 표시 장치
KR101543280B1 (ko) 2009-02-16 2015-08-11 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
KR101577223B1 (ko) * 2009-06-03 2015-12-15 엘지디스플레이 주식회사 액정 표시장치
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
US9158170B2 (en) * 2012-06-05 2015-10-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD device, array substrate, and method of manufacturing the array substrate
US9582237B2 (en) 2013-12-31 2017-02-28 Ultravision Technologies, Llc Modular display panels with different pitches
US20150187237A1 (en) 2013-12-31 2015-07-02 Ultravision Holdings, Llc System and Method for a Modular Multi-Panel Display
US9416551B2 (en) 2013-12-31 2016-08-16 Ultravision Technologies, Llc Preassembled display systems and methods of installation thereof
US9207904B2 (en) 2013-12-31 2015-12-08 Ultravision Technologies, Llc Multi-panel display with hot swappable display panels and methods of servicing thereof
US9195281B2 (en) 2013-12-31 2015-11-24 Ultravision Technologies, Llc System and method for a modular multi-panel display
US10706770B2 (en) 2014-07-16 2020-07-07 Ultravision Technologies, Llc Display system having module display panel with circuitry for bidirectional communication
CN105093600B (zh) * 2015-08-17 2018-11-06 京东方科技集团股份有限公司 一种显示面板及显示装置
CN105044946B (zh) * 2015-09-09 2018-09-04 京东方科技集团股份有限公司 阵列基板、显示装置及修复方法
CN108121122B (zh) * 2017-12-28 2020-12-18 友达光电(昆山)有限公司 一种显示装置
CN108877683A (zh) * 2018-07-25 2018-11-23 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、显示装置、阵列基板制造方法
KR102656851B1 (ko) * 2019-11-22 2024-04-12 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250142B2 (ja) * 1997-02-06 2002-01-28 三菱電機株式会社 マトリックス型液晶表示装置およびその製造方法
EP1168053A4 (en) * 1999-03-08 2005-07-13 Matsushita Electric Ind Co Ltd LIQUID CRYSTAL DISPLAY AND ITS INSPECTION METHOD
JP2000321599A (ja) * 1999-05-10 2000-11-24 Hitachi Ltd 液晶表示装置
KR100372300B1 (ko) * 1999-08-12 2003-02-17 삼성전자주식회사 수리선을 가지는 액정 표시 장치용 박막 트랜지스터 기판
KR100535358B1 (ko) * 2000-07-04 2005-12-09 비오이 하이디스 테크놀로지 주식회사 액정표시소자
US7508479B2 (en) * 2001-11-15 2009-03-24 Samsung Electronics Co., Ltd. Liquid crystal display
KR100840329B1 (ko) * 2002-08-13 2008-06-20 삼성전자주식회사 액정 표시 장치
TW565815B (en) * 2002-10-17 2003-12-11 Chi Mei Optoelectronics Corp Liquid crystal display panel
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022068653A1 (zh) * 2020-09-30 2022-04-07 荣耀终端有限公司 一种显示装置、驱动芯片及电子设备
US11935498B2 (en) 2020-09-30 2024-03-19 Honor Device Co., Ltd. Display apparatus with signal repair circuit, drive chip therefor, and related electronic device

Also Published As

Publication number Publication date
TW200628951A (en) 2006-08-16
CN1811890A (zh) 2006-08-02
US20060164587A1 (en) 2006-07-27
JP2006209109A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
KR20060085749A (ko) 표시 패널 어셈블리 및 이를 구비한 표시 장치
EP1947502B1 (en) Liquid crystal display panel having power supply lines and liquid crystal display
US8174662B2 (en) Display circuits
US7193623B2 (en) Liquid crystal display and driving method thereof
US6903717B2 (en) Display device having driving circuit
KR20090103190A (ko) 표시장치
US6774973B2 (en) Liquid crystal display panel of line-on glass type
US20040252093A1 (en) Liquid crystal display apparatus
US7362291B2 (en) Liquid crystal display device
US6924794B2 (en) Liquid crystal display
KR100831114B1 (ko) 액정 표시 장치
US20110248972A1 (en) Power connection structure of driver ic chip
KR20080033730A (ko) 액정표시장치
US20070001988A1 (en) Line-on-glass liquid crystal display apparatus and driving method thereof
KR100929678B1 (ko) 액정 표시 장치 및 그 수리 방법
KR101074415B1 (ko) 액정표시장치
KR100995568B1 (ko) 액정표시장치
KR100952032B1 (ko) 표시장치
US20200402967A1 (en) Display device
KR20050032279A (ko) 라인 온 글래스형 액정표시소자
KR20080054602A (ko) 액정 표시 장치
KR20070016484A (ko) 표시장치
KR20090120883A (ko) 표시장치
KR20060055833A (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR20060009744A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee